TW201806205A

TW201806205A - 半導體元件

Info

Publication number: TW201806205A
Application number: TW105124988A
Authority: TW
Inventors: 顏孝璁; 羅正瑋; 簡育生; 葉達勳
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2016-08-05
Filing date: 2016-08-05
Publication date: 2018-02-16
Also published as: US20180040411A1; US10497507B2; TWI612697B

Abstract

一種半導體元件，製作於一半導體結構，透過至少二連接端耦接一應用電路，該半導體元件包含：一第一螺旋狀線圈，實質上位於一第一金屬層，具有一第一端點與一第二端點，該第一端點作為該二連接端的其中一者；一第二螺旋狀線圈，實質上位於該第一金屬層，具有一第三端點與一第四端點，該第三端點作為該二連接端的另一者；以及一連接部，位於一第二金屬層，連接該第二端點及該第四端點。該第二金屬層不同於該第一金屬層。

Description

半導體元件

本發明是關於半導體元件，尤其是關於積體電感與積體變壓器。

電感以及變壓器為射頻積體電路中用來實現單端至差動訊號轉換、訊號耦合、阻抗匹配等功能的重要元件，隨著積體電路往系統單晶片（System on Chip，SoC）發展，積體電感（integrated inductor）及積體變壓器（integrated transformer）已逐漸取代傳統的分離式元件，而被廣泛地使用在射頻積體電路中。然而，積體電路中的電感及變壓器，往往會佔用大量的晶片面積，因此，如何縮小積體電路中的電感及變壓器的面積，並同時維持元件的特性，例如電感值、品質因數（quality factor，Q）及耦合係數（coupling coefficient，K）等等，成為一個重要的課題。

圖1為習知8字型積體電感的結構圖。8字型積體電感100包含螺旋狀線圈110及120。螺旋狀線圈110（120）包含金屬線段112（122）及金屬線段114（124）。金屬線段112（122）與金屬線段114（124）透過位於貫穿位置的貫穿結構相連接，貫穿結構可以例如是導孔（via）結構或是導孔陣列（via array）。使用時，訊號從8字型積體電感100的其中一連接端111（121）輸入，從另一連接端121（111）輸出。此8字型積體電感100的缺點是，螺旋狀線圈110及120本身的對稱性不佳，造成8字型積體電感100的品質因數及電感值無法提升；再者，8字型積體電感100的兩連接端111及121距離遠（當螺旋狀線圈的圈數多時更明顯），不利於與積體電路中的差動元件耦接。

鑑於先前技術之不足，本發明之一目的在於提供一種半導體元件，以提高積體電感及積體變壓器的元件特性及實用性。

本發明揭露一種半導體元件，製作於一半導體結構，透過至少二連接端耦接一應用電路，該半導體元件包含：一第一螺旋狀線圈，實質上位於一第一金屬層，具有一第一端點與一第二端點；一第二螺旋狀線圈，實質上位於該第一金屬層，具有一第三端點與一第四端點；一第一引導線段，連接該第一端點及該二連接端的其中一者；一第二引導線段，連接該第三端點及該二連接端的另一者；以及一連接部，位於一第二金屬層，連接該第二端點及該第四端點。該第二金屬層不同於該第一金屬層。

本發明另揭露一種半導體元件，製作於一半導體結構，透過至少二連接端耦接一應用電路，該半導體元件包含：一第一螺旋狀線圈，實質上位於一第一金屬層，具有一第一端點與一第二端點，該第一端點作為該二連接端的其中一者；一第二螺旋狀線圈，實質上位於該第一金屬層，具有一第三端點與一第四端點，該第三端點作為該二連接端的另一者；以及一連接部，位於一第二金屬層，連接該第二端點及該第四端點。該第二金屬層不同於該第一金屬層。

本發明的半導體元件以一連接部連接兩個螺旋狀線圈，連接部與螺旋狀線圈的相對位置可隨半導體元件的實際運用情形變化。相較於習知技術，本發明提出的半導體元件更對稱，而且在結構上更有彈性，因此可與應用電路更有效地連接。再者，本發明提出的半導體元件可藉由改變螺旋狀線圈之間的連接方式，達到不同的磁場耦合效果。

有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。

以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。

圖2為本發明一實施例之半導體元件的結構圖。半導體元件200包含螺旋狀線圈210及220。螺旋狀線圈210及220由連接部230連接。連接部230由一金屬線段構成，但不以此為限。在本實施例中，螺旋狀線圈210包含金屬線段212a~212e；其中金屬線段212b及212d製作於上層的金屬層（以斜線表示），其餘的金屬線段製作於下層的金屬層（以灰色表示）。因為金屬線段212b及212d只占螺旋狀線圈210的一小部分，所以螺旋狀線圈210實質上位於同一金屬層。金屬線段212e的其中一端連接金屬線段212d，另一端連接端點213b。為了說明方便，圖中特地將金屬線段212e以三個金屬子線段標示（分別為金屬子線段212e-1、212e-2、212e-3，三者以虛線215a及215b為界）。螺旋狀線圈210為三圈的螺旋狀結構，內部線圈位於外部線圈所包圍的範圍中。外部線圈包含金屬子線段212e-1，中間線圈包含金屬子線段212e-2及金屬線段212c，內部線圈包含金屬子線段212e-3及金屬線段212a。螺旋狀線圈210包含端點213a及213b，兩者位於內部線圈。螺旋狀線圈220與螺旋狀線圈210具有相似的結構，不再贅述。螺旋狀線圈210與螺旋狀線圈220實質上位於同一金屬層。

半導體元件200製作於半導體結構中，斜線及灰色表示的金屬層可以是半導體結構中的超厚金屬（Ultra Thick Metal, UTM）層與重佈線層（Re-Distribution Layer, RDL），亦可以是其他金屬層。半導體元件200透過連接端211及221與應用電路耦接。該應用電路例如是一射頻電路或其他需利用電感或變壓器之積體電路。該應用電路可以製作於同一半導體結構中。連接端211透過引導線段214與螺旋狀線圈210的端點213a連接，連接端221透過引導線段224與螺旋狀線圈220的端點223a連接。端點213a及端點223a本身即可作為半導體元件200與其他元件耦接的連接端，引導線段214及224的目的在於提高耦接的便利性。另外，連接部230透過端點213b及223b連接螺旋狀線圈210及螺旋狀線圈220。位於不同金屬層的金屬線段透過圖中位於貫穿位置的貫穿結構相連接。貫穿結構可以例如是導孔結構、導孔陣列或是直通矽晶導孔（Through-Silicon Via）。

如圖2所示，螺旋狀線圈210實質上為一對稱結構（對稱於對稱軸A-A’），同理，螺旋狀線圈220實質上亦為一對稱結構。螺旋狀線圈210的端點213a及端點213b位於對稱軸A-A’的不同側，類似地，螺旋狀線圈220的端點223a及端點223b位於對稱軸A-A’的不同側。再者，半導體元件200的兩個連接端211及221分別連接螺旋狀線圈210及220，且位於半導體元件200的同一側邊上，該側邊實質上平行於對稱軸A-A’。螺旋狀線圈210及螺旋狀線圈220的最內圈各包含一缺口（分別為端點213a及213b中間無金屬線段的部分，以及端點223a及223b中間無金屬線段的部分）。螺旋狀線圈210及螺旋狀線圈220的最內圈的缺口方向相差180度（此實施例中皆朝向連接部230）。在一個實施例中，當與半導體元件200耦接的應用電路所處理的訊號為差動訊號時（即連接端211及221耦接至應用電路的差動訊號對），流經螺旋狀線圈210及220的電流一者為順時鐘方向，另一者為逆時鐘方向。當應用電路所處理的訊號非為差動訊號時，流經螺旋狀線圈210及220的電流同為順時鐘方向，或同為逆時鐘方向。

當半導體元件200作為積體電感（例如8字型積體電感）時，積體電感的中央抽頭（center tap）連接於連接部230。更詳細地說，當半導體元件200作為積體電感時，包含兩個感應單元，其中一者以螺旋狀線圈210為主體，並且以連接端211（等效於端點213a）及中央抽頭（等效於端點213b）為其兩端，另一者以螺旋狀線圈220為主體，並且以連接端221（等效於端點223a）及中央抽頭（等效於端點223b）為其兩端。當半導體元件200作為積體變壓器時，可以取兩個半導體元件200，將其中一個半導體元件200製作於另一個的金屬線段的間隔中（即其中一半導體元件200的金屬線段的間隔夠大以容納另一者的金屬線段），此時某些金屬線段可能需製作於第三或甚至第四金屬層。完成後，其中一半導體元件200的兩個連接端作為積體變壓器的輸入埠，另一者的兩個連接端作為輸出埠。

圖3為本發明另一實施例之半導體元件的結構圖。半導體元件300包含螺旋狀線圈310及320。螺旋狀線圈310及320由連接部330連接。連接部330由一金屬線段構成，但不以此為限。在本實施例中，螺旋狀線圈310及320分別為三圈的螺旋狀結構，內部線圈位於外部線圈所包圍的範圍中。螺旋狀線圈310包含端點313a及313b，兩者位於內部線圈，螺旋狀線圈320包含端點323a及323b，兩者同樣位於內部線圈。螺旋狀線圈310與螺旋狀線圈320實質上位於同一金屬層。

如圖3所示，螺旋狀線圈310實質上為一對稱結構（對稱於對稱軸A-A’），同理，螺旋狀線圈320實質上亦為一對稱結構。螺旋狀線圈310的端點313a及端點313b位於對稱軸A-A’的同側，類似地，螺旋狀線圈320的端點323a及端點323b位於對稱軸A-A’的同側。再者，半導體元件300的兩個連接端311及321分別連接螺旋狀線圈310及320，且位於半導體元件300的同一側邊上，該側邊實質上平行於對稱軸A-A’。螺旋狀線圈310及螺旋狀線圈320的最內圈各包含一缺口（分別為端點313a及313b中間無金屬線段的部分，以及端點323a及323b中間無金屬線段的部分）。螺旋狀線圈310及螺旋狀線圈320的最內圈的缺口方向相差約90度（例如圖3所示，一者朝右，另一者朝上）。在一個實施例中，當與半導體元件300耦接的應用電路所處理的訊號為差動訊號時（即連接端311及321耦接至應用電路的差動訊號對），流經螺旋狀線圈310及320的電流同為順時鐘方向或同為逆時鐘方向。當應用電路所處理的訊號非為差動訊號時，流經螺旋狀線圈310及320的電流一者為順時鐘方向，另一者為逆時鐘方向。

圖4為本發明另一實施例之半導體元件的結構圖。半導體元件400包含螺旋狀線圈410及420。螺旋狀線圈410及420由連接部430連接。連接部430由一金屬線段構成，但不以此為限。在本實施例中，螺旋狀線圈410及420分別為三圈的螺旋狀結構，內部線圈位於外部線圈所包圍的範圍中。螺旋狀線圈410包含端點413a及413b，兩者位於內部線圈，螺旋狀線圈420包含端點423a及423b，兩者同樣位於內部線圈。螺旋狀線圈410與螺旋狀線圈420實質上位於同一金屬層。

如圖4所示，螺旋狀線圈410實質上為一對稱結構（對稱於對稱軸A-A’），同理，螺旋狀線圈420實質上亦為一對稱結構。螺旋狀線圈410的端點413a及端點413b位於對稱軸A-A’的不同側，類似地，螺旋狀線圈420的端點423a及端點423b位於對稱軸A-A’的不同側。再者，半導體元件400的兩個連接端411及421分別連接螺旋狀線圈410及420，且位於半導體元件400的同一側邊上，該側邊實質上平行於對稱軸A-A’。螺旋狀線圈410及螺旋狀線圈420的最內圈各包含一缺口（分別為端點413a及413b中間無金屬線段的部分，以及端點423a及423b中間無金屬線段的部分）。螺旋狀線圈410及螺旋狀線圈420的最內圈的缺口方向朝同一方向（例如圖4所示，兩者皆朝向右方）。在一個實施例中，當與半導體元件400耦接的應用電路所處理的訊號為差動訊號時（即連接端411及421耦接至應用電路的差動訊號對），流經螺旋狀線圈410及420的電流同為順時鐘方向，或同為逆時鐘方向。當應用電路所處理的訊號非為差動訊號時，流經螺旋狀線圈410及420的電流一者為順時鐘方向，另一者為逆時鐘方向。

同理，與半導體元件200類似，半導體元件300及半導體元件400可作為積體電感或積體變壓器的主體，其細節不再贅述。

圖5為本發明另一實施例之半導體元件的結構圖。半導體元件500包含螺旋狀線圈510、520、540及550。螺旋狀線圈510及520由連接部530連接。螺旋狀線圈510、螺旋狀線圈520及連接部530構成類似半導體元件200之結構，其細節不再贅述。螺旋狀線圈540及550分別與螺旋狀線圈510及520直接連接。在一個實施例中，當與半導體元件500耦接的應用電路所處理的訊號為差動訊號時（即連接端511及521耦接至應用電路的差動訊號對），流經螺旋狀線圈510及520的電流一者為順時鐘方向，另一者為逆時鐘方向，而螺旋狀線圈540及550分別與螺旋狀線圈510及520具有相反的電流方向。螺旋狀線圈540及550在圖5所示的實施例中以二圈為例，然而亦有可能為其他圈數，且亦有可能製作於與螺旋狀線圈510及520不同之金屬層。

圖6為本發明另一實施例之半導體元件的結構圖。半導體元件600包含螺旋狀線圈610、620、640及650。螺旋狀線圈610及620由連接部630連接。螺旋狀線圈610、螺旋狀線圈620及連接部630構成類似半導體元件300之結構，其細節不再贅述。螺旋狀線圈640及650分別與螺旋狀線圈610及620直接連接。在一個實施例中，當與半導體元件600耦接的應用電路所處理的訊號為差動訊號時（即連接端611及621耦接至應用電路的差動訊號對），流經螺旋狀線圈610及620的電流同為順時鐘方向，或同為逆時鐘方向，而螺旋狀線圈640及650分別與螺旋狀線圈610及620具有相反的電流方向。螺旋狀線圈640及650在圖6所示的實施例中以一圈為例，然而亦有可能為其他圈數，且亦有可能製作於與螺旋狀線圈610及620不同之金屬層。如螺旋狀線圈610以及螺旋狀線圈620的配置，在近場（near field）的部份可互相抵消來自上下左右的電磁耦合訊號，有別於單一8字型電感只能抵消來自上下或是左右的電磁耦合訊號。

圖7為本發明另一實施例之半導體元件的結構圖。半導體元件700包含螺旋狀線圈710、720、740及750。螺旋狀線圈710及720由連接部730連接。螺旋狀線圈710、螺旋狀線圈720及連接部730構成類似半導體元件400之結構，其細節不再贅述。螺旋狀線圈740及750分別與螺旋狀線圈710及720直接連接。螺旋狀線圈750位於螺旋狀線圈710與螺旋狀線圈720之間，也就是說連接部730跨越螺旋狀線圈750。在一個實施例中，當與半導體元件700耦接的應用電路所處理的訊號為差動訊號時（即連接端711及721耦接至應用電路的差動訊號對），流經螺旋狀線圈710及720的電流同為順時鐘方向，或同為逆時鐘方向，而螺旋狀線圈740及750分別與螺旋狀線圈710及720具有相反的電流方向。螺旋狀線圈740及750在圖7所示的實施例中以二圈為例，然而亦有可能為其他圈數，且亦有可能製作於與螺旋狀線圈710及720不同之金屬層。

圖8為本發明另一實施例之半導體元件的結構圖。半導體元件800包含螺旋狀線圈810、820、840及850。螺旋狀線圈810及820由連接部830連接。半導體元件800與半導體元件600的結構相似，但螺旋狀線圈810與840（螺旋狀線圈820與850同理）的連接方式不為交叉狀（crossing）的結構，造成在半導體元件800中，螺旋狀線圈810與840的電流方向相同。因此，半導體元件600與半導體元件800具有不同的磁場感應形態。如此的彈性設計有助於本發明的半導體元件在不同的應用中均勻地抵消外部磁場。同理，圖5及圖7的半導體元件也可以運用圖8的結構連接兩個線圈，使得直接連接（相對於透過連接部連接）的兩個線圈具有相同的電流方向（同為順時鐘或逆時鐘方向）。

上述圖5及圖7的四個螺旋狀線圈可以如圖6或圖8所示排成格狀（grid），同理，圖6及圖8的四個螺旋狀線圈可以如圖5或圖7所示排成一列（row）。然而當本發明的半導體結構包含四個線圈時，四個線圈的排列方式不限於圖5~圖8所示的排列方式。本發明之螺旋狀線圈亦不限於四邊形，可以是其他多邊形或甚至圓形。

請注意，在圖2~圖8所示的實施例中，雖然以斜線的金屬層位於以灰色的金屬層的上方為例作說明，然而實作上亦有可能斜線的金屬層位於灰色的金屬層的下方。前揭圖示中，元件之形狀、尺寸以及比例等僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。再者，前揭實施例雖以積體電感及積體變壓器為例，然此並非對本發明之限制，本技術領域人士可依本發明之揭露適當地將本發明應用於其它類型的半導體元件。

雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

110‧‧‧8字型積體電感
200、300、400、500、600、700、800‧‧‧半導體元件
210、220、310、320、410、420、510、520、540、550、610、620、640、650、710、720、740、750、810、820、840、850‧‧‧螺旋狀線圈
211、221、311、321、411、421、511、521、611、621、711、721‧‧‧連接端
212a、212b、212c、212d、212e‧‧‧金屬線段
212e-1、212e-2、212e-3‧‧‧金屬子線段
213a、213b、223a、223b、313a、313b、323a、323b、413a、413b、423a、423b‧‧‧端點
214、224‧‧‧引導線段
215a、215b‧‧‧金屬子線段分界線
230、330、430、530、630、730、830‧‧‧連接部

［圖1］為習知8字型積體電感的結構圖；［圖2］為本發明一實施例之半導體元件的結構圖；［圖3］為本發明另一實施例之半導體元件的結構圖；［圖4］為本發明另一實施例之半導體元件的結構圖；［圖5］為本發明另一實施例之半導體元件的結構圖；［圖6］為本發明另一實施例之半導體元件的結構圖；［圖7］為本發明另一實施例之半導體元件的結構圖；以及［圖8］為本發明另一實施例之半導體元件的結構圖。

200‧‧‧半導體元件

210、220‧‧‧螺旋狀線圈

211、221‧‧‧連接端

212a、212b、212c、212d、212e‧‧‧金屬線段

212e-1、212e-2、212e-3‧‧‧金屬子線段

213a、213b、223a、223b‧‧‧端點

214、224‧‧‧引導線段

215a、215b‧‧‧金屬子線段分界線

230‧‧‧連接部

Claims

一種半導體元件，製作於一半導體結構，透過至少二連接端耦接一應用電路，該半導體元件包含：一第一螺旋狀線圈，實質上位於一第一金屬層，具有一第一端點與一第二端點；一第二螺旋狀線圈，實質上位於該第一金屬層，具有一第三端點與一第四端點；一第一引導線段，連接該第一端點及該二連接端的其中一者；一第二引導線段，連接該第三端點及該二連接端的另一者；以及一連接部，位於一第二金屬層，連接該第二端點及該第四端點；其中，該第二金屬層不同於該第一金屬層。
如申請專利範圍第1項所述之半導體元件，其中該第一螺旋狀線圈包含一第一內部線圈及一第一外部線圈，該第二螺旋狀線圈包含一第二內部線圈及一第二外部線圈，該第一端點及該第二端點係位於該第一內部線圈，且該第三端點及該第四端點係位於該第二內部線圈。
如申請專利範圍第2項所述之半導體元件，其中該第一螺旋狀線圈及該第二螺旋狀線圈實質上各自對稱於一對稱軸，該第一端點及該第三端點位於該對稱軸之一側，且該第二端點及該第四端點位於該對稱軸之另一側。
如申請專利範圍第2項所述之半導體元件，其中該第一螺旋狀線圈及該第二螺旋狀線圈實質上各自對稱於一對稱軸，該第一端點、該第二端點、該第三端點及該第四端點位於該對稱軸之同一側。
如申請專利範圍第1項所述之半導體元件，其中該應用電路係處理一差動訊號，且當該第一螺旋狀線圈的電流方向為順時鐘方向時，該第二螺旋狀線圈的電流方向為逆時鐘方向。
如申請專利範圍第1項所述之半導體元件，其中該應用電路係處理一差動訊號，且該第一螺旋狀線圈的電流方向及該第二螺旋狀線圈的電流方向皆為順時鐘方向或逆時鐘方向。
如申請專利範圍第1項所述之半導體元件，更包含：一第三螺旋狀線圈，與該第一螺旋狀線圈相鄰且互相連接；以及一第四螺旋狀線圈，與該第二螺旋狀線圈相鄰且互相連接。
如申請專利範圍第7項所述之半導體元件，其中該第三螺旋狀線圈的電流方向與該第一螺旋狀線圈的電流方向相反，且該第四螺旋狀線圈的電流方向與該第二螺旋狀線圈的電流方向相反。
如申請專利範圍第7項所述之半導體元件，其中該第四螺旋狀線圈係位於該第一螺旋狀線圈與該第二螺旋狀線圈之間，且該連接部係跨越該第四螺旋狀線圈。
一種半導體元件，製作於一半導體結構，透過至少二連接端耦接一應用電路，該半導體元件包含：一第一螺旋狀線圈，實質上位於一第一金屬層，具有一第一端點與一第二端點，該第一端點作為該二連接端的其中一者；一第二螺旋狀線圈，實質上位於該第一金屬層，具有一第三端點與一第四端點，該第三端點作為該二連接端的另一者；以及一連接部，位於一第二金屬層，連接該第二端點及該第四端點；其中，該第二金屬層不同於該第一金屬層。