CN107731485B - 半导体元件 - Google Patents

Abstract

一种半导体元件，制作于一半导体结构，透过至少二连接端耦接一应用电路，该半导体元件包含：一第一螺旋状线圈，实质上位于一第一金属层，具有一第一端点与一第二端点，该第一端点作为该二连接端的其中一者；一第二螺旋状线圈，实质上位于该第一金属层，具有一第三端点与一第四端点，该第三端点作为该二连接端的另一者；以及一连接部，位于一第二金属层，连接该第二端点及该第四端点。该第二金属层不同于该第一金属层。

Description

半导体元件

技术领域

本发明是关于半导体元件，尤其是关于积体电感与积体变压器。

背景技术

电感以及变压器为射频积体电路中用来实现单端至差动信号转换、信号耦合、阻抗匹配等功能的重要元件，随着积体电路往系统单晶片(System on Chip，SoC)发展，积体电感(integrated inductor)及积体变压器(integrated transformer)已逐渐取代传统的分离式元件，而被广泛地使用在射频积体电路中。然而，积体电路中的电感及变压器，往往会占用大量的晶片面积，因此，如何缩小积体电路中的电感及变压器的面积，并同时维持元件的特性，例如电感值、品质因数(quality factor，Q)及耦合系数(couplingcoefficient，K)等等，成为一个重要的课题。

图1为习知8字型积体电感的结构图。8字型积体电感100包含螺旋状线圈110及120。螺旋状线圈110、120包含金属线段112、122及金属线段114、124。金属线段112、122与金属线段114、124透过位于贯穿位置的贯穿结构相连接，贯穿结构可以例如是导孔(via)结构或是导孔阵列(via array)。使用时，信号从8字型积体电感100的其中一连接端111、121输入，从另一连接端121、111输出。此8字型积体电感100的缺点是，螺旋状线圈110及120本身的对称性不佳，造成8字型积体电感100的品质因数及电感值无法提升；再者，8字型积体电感100的两连接端111及121距离远(当螺旋状线圈的圈数多时更明显)，不利于与积体电路中的差动元件耦接。

发明内容

鉴于先前技术之不足，本发明之一目的在于提供一种半导体元件，以提高积体电感及积体变压器的元件特性及实用性。

本发明揭露一种半导体元件，制作于一半导体结构，透过至少二连接端耦接一应用电路，该半导体元件包含：一第一螺旋状线圈，实质上位于一第一金属层，具有一第一端点与一第二端点；一第二螺旋状线圈，实质上位于该第一金属层，具有一第三端点与一第四端点；一第一引导线段，连接该第一端点及该二连接端的其中一者；一第二引导线段，连接该第三端点及该二连接端的另一者；以及一连接部，位于一第二金属层，连接该第二端点及该第四端点。该第二金属层不同于该第一金属层。

本发明另揭露一种半导体元件，制作于一半导体结构，透过至少二连接端耦接一应用电路，该半导体元件包含：一第一螺旋状线圈，实质上位于一第一金属层，具有一第一端点与一第二端点，该第一端点作为该二连接端的其中一者；一第二螺旋状线圈，实质上位于该第一金属层，具有一第三端点与一第四端点，该第三端点作为该二连接端的另一者；以及一连接部，位于一第二金属层，连接该第二端点及该第四端点。该第二金属层不同于该第一金属层。

本发明的半导体元件以一连接部连接两个螺旋状线圈，连接部与螺旋状线圈的相对位置可随半导体元件的实际运用情形变化。相较于习知技术，本发明提出的半导体元件更对称，而且在结构上更有弹性，因此可与应用电路更有效地连接。再者，本发明提出的半导体元件可藉由改变螺旋状线圈之间的连接方式，达到不同的磁场耦合效果。

有关本发明的特征、实作与功效，兹配合图式作实施例详细说明如下。

附图说明

图1为习知8字型积体电感的结构图；

图2为本发明一实施例之半导体元件的结构图；

图3为本发明另一实施例之半导体元件的结构图；

图4为本发明另一实施例之半导体元件的结构图；

图5为本发明另一实施例之半导体元件的结构图；

图6为本发明另一实施例之半导体元件的结构图；

图7为本发明另一实施例之半导体元件的结构图；以及

图8为本发明另一实施例之半导体元件的结构图。

具体实施方式

以下说明内容之技术用语系参照本技术领域之习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语之解释系以本说明书之说明或定义为准。

图2为本发明一实施例之半导体元件的结构图。半导体元件200包含螺旋状线圈210及220。螺旋状线圈210及220由连接部230连接。连接部230由一金属线段构成，但不以此为限。在本实施例中，螺旋状线圈210包含金属线段212a～212e；其中金属线段212b及212d制作于上层的金属层(以斜线表示)，其余的金属线段制作于下层的金属层(以灰色表示)。因为金属线段212b及212d只占螺旋状线圈210的一小部分，所以螺旋状线圈210实质上位于同一金属层。金属线段212e的其中一端连接金属线段212d，另一端连接端点213b。为了说明方便，图中特地将金属线段212e以三个金属子线段标示(分别为金属子线段212e-1、212e-2、212e-3，三者以虚线215a及215b为界)。螺旋状线圈210为三圈的螺旋状结构，内部线圈位于外部线圈所包围的范围中。外部线圈包含金属子线段212e-1，中间线圈包含金属子线段212e-2及金属线段212c，内部线圈包含金属子线段212e-3及金属线段212a。螺旋状线圈210包含端点213a及213b，两者位于内部线圈。螺旋状线圈220与螺旋状线圈210具有相似的结构，不再赘述。螺旋状线圈210与螺旋状线圈220实质上位于同一金属层。

半导体元件200制作于半导体结构中，斜线及灰色表示的金属层可以是半导体结构中的超厚金属(Ultra Thick Metal,UTM)层与重布线层(Re-Distribution Layer,RDL)，亦可以是其他金属层。半导体元件200透过连接端211及221与应用电路耦接。该应用电路例如是一射频电路或其他需利用电感或变压器之积体电路。该应用电路可以制作于同一半导体结构中。连接端211透过引导线段214与螺旋状线圈210的端点213a连接，连接端221透过引导线段224与螺旋状线圈220的端点223a连接。端点213a及端点223a本身即可作为半导体元件200与其他元件耦接的连接端，引导线段214及224的目的在于提高耦接的便利性。另外，连接部230透过端点213b及223b连接螺旋状线圈210及螺旋状线圈220。位于不同金属层的金属线段透过图中位于贯穿位置的贯穿结构相连接。贯穿结构可以例如是导孔结构、导孔阵列或是直通硅晶导孔(Through-Silicon Via)。

如图2所示，螺旋状线圈210实质上为一对称结构(对称于对称轴A-A’)，同理，螺旋状线圈220实质上亦为一对称结构。螺旋状线圈210的端点213a及端点213b位于对称轴A-A’的不同侧，类似地，螺旋状线圈220的端点223a及端点223b位于对称轴A-A’的不同侧。再者，半导体元件200的两个连接端211及221分别连接螺旋状线圈210及220，且位于半导体元件200的同一侧边上，该侧边实质上平行于对称轴A-A’。螺旋状线圈210及螺旋状线圈220的最内圈各包含一缺口(分别为端点213a及213b中间无金属线段的部分，以及端点223a及223b中间无金属线段的部分)。螺旋状线圈210及螺旋状线圈220的最内圈的缺口方向相差180度(此实施例中皆朝向连接部230)。在一个实施例中，当与半导体元件200耦接的应用电路所处理的信号为差动信号时(即连接端211及221耦接至应用电路的差动信号对)，流经螺旋状线圈210及220的电流一者为顺时针方向，另一者为逆时针方向。当应用电路所处理的信号非为差动信号时，流经螺旋状线圈210及220的电流同为顺时针方向，或同为逆时针方向。

当半导体元件200作为积体电感(例如8字型积体电感)时，积体电感的中央抽头(center tap)连接于连接部230。更详细地说，当半导体元件200作为积体电感时，包含两个感应单元，其中一者以螺旋状线圈210为主体，并且以连接端211(等效于端点213a)及中央抽头(等效于端点213b)为其两端，另一者以螺旋状线圈220为主体，并且以连接端221(等效于端点223a)及中央抽头(等效于端点223b)为其两端。当半导体元件200作为积体变压器时，可以取两个半导体元件200，将其中一个半导体元件200制作于另一个的金属线段的间隔中(即其中一半导体元件200的金属线段的间隔够大以容纳另一者的金属线段)，此时某些金属线段可能需制作于第三或甚至第四金属层。完成后，其中一半导体元件200的两个连接端作为积体变压器的输入埠，另一者的两个连接端作为输出埠。

图3为本发明另一实施例之半导体元件的结构图。半导体元件300包含螺旋状线圈310及320。螺旋状线圈310及320由连接部330连接。连接部330由一金属线段构成，但不以此为限。在本实施例中，螺旋状线圈310及320分别为三圈的螺旋状结构，内部线圈位于外部线圈所包围的范围中。螺旋状线圈310包含端点313a及313b，两者位于内部线圈，螺旋状线圈320包含端点323a及323b，两者同样位于内部线圈。螺旋状线圈310与螺旋状线圈320实质上位于同一金属层。

如图3所示，螺旋状线圈310实质上为一对称结构(对称于对称轴A-A’)，同理，螺旋状线圈320实质上亦为一对称结构。螺旋状线圈310的端点313a及端点313b位于对称轴A-A’的同侧，类似地，螺旋状线圈320的端点323a及端点323b位于对称轴A-A’的同侧。再者，半导体元件300的两个连接端311及321分别连接螺旋状线圈310及320，且位于半导体元件300的同一侧边上，该侧边实质上平行于对称轴A-A’。螺旋状线圈310及螺旋状线圈320的最内圈各包含一缺口(分别为端点313a及313b中间无金属线段的部分，以及端点323a及323b中间无金属线段的部分)。螺旋状线圈310及螺旋状线圈320的最内圈的缺口方向相差约90度(例如图3所示，一者朝右，另一者朝上)。在一个实施例中，当与半导体元件300耦接的应用电路所处理的信号为差动信号时(即连接端311及321耦接至应用电路的差动信号对)，流经螺旋状线圈310及320的电流同为顺时针方向或同为逆时针方向。当应用电路所处理的信号非为差动信号时，流经螺旋状线圈310及320的电流一者为顺时针方向，另一者为逆时针方向。

图4为本发明另一实施例之半导体元件的结构图。半导体元件400包含螺旋状线圈410及420。螺旋状线圈410及420由连接部430连接。连接部430由一金属线段构成，但不以此为限。在本实施例中，螺旋状线圈410及420分别为三圈的螺旋状结构，内部线圈位于外部线圈所包围的范围中。螺旋状线圈410包含端点413a及413b，两者位于内部线圈，螺旋状线圈420包含端点423a及423b，两者同样位于内部线圈。螺旋状线圈410与螺旋状线圈420实质上位于同一金属层。

如图4所示，螺旋状线圈410实质上为一对称结构(对称于对称轴A-A’)，同理，螺旋状线圈420实质上亦为一对称结构。螺旋状线圈410的端点413a及端点413b位于对称轴A-A’的不同侧，类似地，螺旋状线圈420的端点423a及端点423b位于对称轴A-A’的不同侧。再者，半导体元件400的两个连接端411及421分别连接螺旋状线圈410及420，且位于半导体元件400的同一侧边上，该侧边实质上平行于对称轴A-A’。螺旋状线圈410及螺旋状线圈420的最内圈各包含一缺口(分别为端点413a及413b中间无金属线段的部分，以及端点423a及423b中间无金属线段的部分)。螺旋状线圈410及螺旋状线圈420的最内圈的缺口方向朝同一方向(例如图4所示，两者皆朝向右方)。在一个实施例中，当与半导体元件400耦接的应用电路所处理的信号为差动信号时(即连接端411及421耦接至应用电路的差动信号对)，流经螺旋状线圈410及420的电流同为顺时针方向，或同为逆时针方向。当应用电路所处理的信号非为差动信号时，流经螺旋状线圈410及420的电流一者为顺时针方向，另一者为逆时针方向。

同理，与半导体元件200类似，半导体元件300及半导体元件400可作为积体电感或积体变压器的主体，其细节不再赘述。

图5为本发明另一实施例之半导体元件的结构图。半导体元件500包含螺旋状线圈510、520、540及550。螺旋状线圈510及520由连接部530连接。螺旋状线圈510、螺旋状线圈520及连接部530构成类似半导体元件200之结构，其细节不再赘述。螺旋状线圈540及550分别与螺旋状线圈510及520直接连接。在一个实施例中，当与半导体元件500耦接的应用电路所处理的信号为差动信号时(即连接端511及521耦接至应用电路的差动信号对)，流经螺旋状线圈510及520的电流一者为顺时针方向，另一者为逆时针方向，而螺旋状线圈540及550分别与螺旋状线圈510及520具有相反的电流方向。螺旋状线圈540及550在图5所示的实施例中以二圈为例，然而亦有可能为其他圈数，且亦有可能制作于与螺旋状线圈510及520不同之金属层。

图6为本发明另一实施例之半导体元件的结构图。半导体元件600包含螺旋状线圈610、620、640及650。螺旋状线圈610及620由连接部630连接。螺旋状线圈610、螺旋状线圈620及连接部630构成类似半导体元件300之结构，其细节不再赘述。螺旋状线圈640及650分别与螺旋状线圈610及620直接连接。在一个实施例中，当与半导体元件600耦接的应用电路所处理的信号为差动信号时(即连接端611及621耦接至应用电路的差动信号对)，流经螺旋状线圈610及620的电流同为顺时针方向，或同为逆时针方向，而螺旋状线圈640及650分别与螺旋状线圈610及620具有相反的电流方向。螺旋状线圈640及650在图6所示的实施例中以一圈为例，然而亦有可能为其他圈数，且亦有可能制作于与螺旋状线圈610及620不同之金属层。如螺旋状线圈610以及螺旋状线圈620的配置，在近场(near field)的部份可互相抵消来自上下左右的电磁耦合信号，有别于单一8字型电感只能抵消来自上下或是左右的电磁耦合信号。

图7为本发明另一实施例之半导体元件的结构图。半导体元件700包含螺旋状线圈710、720、740及750。螺旋状线圈710及720由连接部730连接。螺旋状线圈710、螺旋状线圈720及连接部730构成类似半导体元件400之结构，其细节不再赘述。螺旋状线圈740及750分别与螺旋状线圈710及720直接连接。螺旋状线圈750位于螺旋状线圈710与螺旋状线圈720之间，也就是说连接部730跨越螺旋状线圈750。在一个实施例中，当与半导体元件700耦接的应用电路所处理的信号为差动信号时(即连接端711及721耦接至应用电路的差动信号对)，流经螺旋状线圈710及720的电流同为顺时针方向，或同为逆时针方向，而螺旋状线圈740及750分别与螺旋状线圈710及720具有相反的电流方向。螺旋状线圈740及750在图7所示的实施例中以二圈为例，然而亦有可能为其他圈数，且亦有可能制作于与螺旋状线圈710及720不同之金属层。

图8为本发明另一实施例之半导体元件的结构图。半导体元件800包含螺旋状线圈810、820、840及850。螺旋状线圈810及820由连接部830连接。半导体元件800与半导体元件600的结构相似，但螺旋状线圈810与840(螺旋状线圈820与850同理)的连接方式不为交叉状(crossing)的结构，造成在半导体元件800中，螺旋状线圈810与840的电流方向相同。因此，半导体元件600与半导体元件800具有不同的磁场感应形态。如此的弹性设计有助于本发明的半导体元件在不同的应用中均匀地抵消外部磁场。同理，图5及图7的半导体元件也可以运用图8的结构连接两个线圈，使得直接连接(相对于透过连接部连接)的两个线圈具有相同的电流方向(同为顺时针或逆时针方向)。

上述图5及图7的四个螺旋状线圈可以如图6或图8所示排成格状(grid)，同理，图6及图8的四个螺旋状线圈可以如图5或图7所示排成一列(row)。然而当本发明的半导体结构包含四个线圈时，四个线圈的排列方式不限于图5～图8所示的排列方式。本发明之螺旋状线圈亦不限于四边形，可以是其他多边形或甚至圆形。

请注意，在图2～图8所示的实施例中，虽然以斜线的金属层位于以灰色的金属层的上方为例作说明，然而实作上亦有可能斜线的金属层位于灰色的金属层的下方。前揭图示中，元件之形状、尺寸以及比例等仅为示意，系供本技术领域具有通常知识者了解本发明之用，非用以限制本发明。再者，前揭实施例虽以积体电感及积体变压器为例，然此并非对本发明之限制，本技术领域人士可依本发明之揭露适当地将本发明应用于其它类型的半导体元件。

虽然本发明之实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明之明示或隐含之内容对本发明之技术特征施以变化，凡此种种变化均可能属于本发明所寻求之专利保护范畴，换言之，本发明之专利保护范围须视本说明书之申请专利范围所界定者为准。

符号说明

110 8字型积体电感

200、300、400、500、600、700、800 半导体元件

210、220、310、320、410、420、510、520、540、550、610、620、640、650、710、720、740、750、810、820、840、850 螺旋状线圈

211、221、311、321、411、421、511、521、611、621、711、721 连接端

212a、212b、212c、212d、212e 金属线段

212e-1、212e-2、212e-3 金属子线段

213a、213b、223a、223b、313a、313b、323a、323b、413a、413b、423a、423b 端点

214、224 引导线段

215a、215b 金属子线段分界线

230、330、430、530、630、730、830 连接部。

Claims (9)

1.一种半导体元件，制作于一半导体结构，所述半导体元件通过至少两个连接端耦接一应用电路，所述半导体元件包含：

一第一螺旋状线圈，位于一第一金属层，所述第一螺旋状线圈具有一第一端点与一第二端点；

一第二螺旋状线圈，位于所述第一金属层，所述第二螺旋状线圈具有一第三端点与一第四端点；

一第一引导线段，连接所述第一端点及所述两个连接端中的一个；

一第二引导线段，连接所述第三端点及所述两个连接端中的另一个；以及

一连接部，位于一第二金属层，所述连接部连接所述第二端点及所述第四端点；

其中，所述第二金属层不同于所述第一金属层，

其中，所述半导体元件还包含：

一第三螺旋状线圈，与所述第一螺旋状线圈相邻且互相连接；以及

一第四螺旋状线圈，与所述第二螺旋状线圈相邻且互相连接，

其中，所述第一螺旋状线圈的用于与所述第三螺旋状线圈连接的两个连接端能与所述第三螺旋状线圈的两个连接端以交叉状的方式连接并且所述第二螺旋状线圈的用于与所述第四螺旋状线圈连接的两个连接端能与所述第四螺旋状线圈的两个连接端以交叉状的方式连接，或者

所述第一螺旋状线圈的用于与所述第三螺旋状线圈连接的两个连接端能与所述第三螺旋状线圈的两个连接端以不交叉状的方式连接并且所述第二螺旋状线圈的用于与所述第四螺旋状线圈连接的两个连接端能与所述第四螺旋状线圈的两个连接端以不交叉状的方式连接。

2.根据权利要求1所述的半导体元件，其中，所述第一螺旋状线圈包含一第一内部线圈及一第一外部线圈，所述第二螺旋状线圈包含一第二内部线圈及一第二外部线圈，所述第一端点及所述第二端点位于所述第一内部线圈，且所述第三端点及所述第四端点位于所述第二内部线圈。

3.根据权利要求2所述的半导体元件，其中，所述第一螺旋状线圈及所述第二螺旋状线圈各自对称于一对称轴，所述第一端点及所述第三端点位于所述对称轴的一侧，且所述第二端点及所述第四端点位于所述对称轴的另一侧。

4.根据权利要求2所述的半导体元件，其中，所述第一螺旋状线圈及所述第二螺旋状线圈各自对称于一对称轴，所述第一端点、所述第二端点、所述第三端点及所述第四端点位于所述对称轴的同一侧。

5.根据权利要求1所述的半导体元件，其中，所述应用电路处理一差动信号，且当所述第一螺旋状线圈的电流方向为顺时针方向时，所述第二螺旋状线圈的电流方向为逆时针方向。

6.根据权利要求1所述的半导体元件，其中，所述应用电路处理一差动信号，且所述第一螺旋状线圈的电流方向及所述第二螺旋状线圈的电流方向都是顺时针方向或逆时针方向。

7.根据权利要求1所述的半导体元件，其中，所述第三螺旋状线圈的电流方向与所述第一螺旋状线圈的电流方向相反，且所述第四螺旋状线圈的电流方向与所述第二螺旋状线圈的电流方向相反。

8.根据权利要求1所述的半导体元件，其中，所述第四螺旋状线圈位于所述第一螺旋状线圈与所述第二螺旋状线圈之间，且所述连接部跨越所述第四螺旋状线圈。

9.一种半导体元件，制作于一半导体结构，所述半导体元件通过至少两个连接端耦接一应用电路，所述半导体元件包含：

一第一螺旋状线圈，位于一第一金属层，所述第一螺旋状线圈具有一第一端点与一第二端点，所述第一端点作为所述两个连接端中的一个；

一第二螺旋状线圈，位于所述第一金属层，所述第二螺旋状线圈具有一第三端点与一第四端点，所述第三端点作为所述两个连接端中的另一个；以及

一连接部，位于一第二金属层，所述连接部连接所述第二端点及所述第四端点；

其中，所述第二金属层不同于所述第一金属层，

其中，所述半导体元件还包含：

一第三螺旋状线圈，与所述第一螺旋状线圈相邻且互相连接；以及

一第四螺旋状线圈，与所述第二螺旋状线圈相邻且互相连接，

其中，所述第一螺旋状线圈的用于与所述第三螺旋状线圈连接的两个连接端能与所述第三螺旋状线圈的两个连接端以交叉状的方式连接并且所述第二螺旋状线圈的用于与所述第四螺旋状线圈连接的两个连接端能与所述第四螺旋状线圈的两个连接端以交叉状的方式连接，或者

所述第一螺旋状线圈的用于与所述第三螺旋状线圈连接的两个连接端能与所述第三螺旋状线圈的两个连接端以不交叉状的方式连接并且所述第二螺旋状线圈的用于与所述第四螺旋状线圈连接的两个连接端能与所述第四螺旋状线圈的两个连接端以不交叉状的方式连接。

Images