TW201802627A - 負載電流控制器中電流控制裝置之動態交換 - Google Patents
負載電流控制器中電流控制裝置之動態交換 Download PDFInfo
- Publication number
- TW201802627A TW201802627A TW106121915A TW106121915A TW201802627A TW 201802627 A TW201802627 A TW 201802627A TW 106121915 A TW106121915 A TW 106121915A TW 106121915 A TW106121915 A TW 106121915A TW 201802627 A TW201802627 A TW 201802627A
- Authority
- TW
- Taiwan
- Prior art keywords
- electronic switch
- current
- electronic
- load
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J4/00—Circuit arrangements for mains or distribution networks not specified as ac or dc
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/001—Hot plugging or unplugging of load or power modules to or from power distribution networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
- H02H9/025—Current limitation using field effect transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/08—Three-wire systems; Systems having more than three wires
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Electronic Switches (AREA)
- Keying Circuit Devices (AREA)
Abstract
於一範例中,一電路係用以控制於一電源供應器與一負載間以並聯方式設置之至少二電子開關。該電路包括一控制電路,其係以產生第一與第二控制訊號以控制該至少二電子開關之第一與第二電子開關,並使用該第一與該第二控制訊號建立該第一與該第二電子開關之一導通序列。該電路包括一檢測電路,其係設置以檢測於一過渡部分期間流經該第一電子開關之一控制端之一電流,其中該電路係設置以響應於該檢測電流調整該第一控制訊號與建立該導通序列之該第二部分。
Description
本發明所揭露係關於一種用於將電源供應至一電力負載之連接裝置。
有時需將一電力負載連接至已開啟之一電源供應器,當該負載之電容元件於充電時,會引起較大湧入電流(in-rush currents)。該些電容元件可為真實或寄生元件。
該些湧入電流可能擾亂電源供應器之運行,可能造成電源供應器中之保護措施跳閘(trip)。此外,該湧入電流可能會在連接到電源的其他負載的電源中引入擾動,且該些擾動可能會影響該些電路之運作。再者,倘若新引入之負載係為故障的,其故障亦可能影響該電源供應器與連接至該電源供應器之其他負載或電路之操作。
為解決上述問題,習知技術係對新引入至一電源供應器中之一負載提供可調節或控制電流之「熱插拔(hot swap)」電路。
於某些範例中,於此所揭露係關於一電路,其係
用於控制位於一電源供應器與一負載之間並聯設置之至少二電子開關(electronic switches)。該電路包括一控制電路,其係設置用以產生一第一控制訊號,以控制該至少二電子開關之一第一電子開關,並產生一第二控制訊號,以控制該至少二電子開關之一第二電子開關,以及使用該第一與第二控制訊號建立該第一與第二電子開關之一導通序列(conduction sequence)。該導通序列包括一第一部分,於該第一部分期間,該第一電子開關將來自該電源供應器之一電流之至少一部分傳導至該負載;一第二部分,於該第二部分期間,該第二電子開關將來自該電源供應器之一電流之至少一部分傳導至該負載;以及一過渡部分,其係位於該第一部分與該第二部分之間,於該過渡部分期間,該第一電子開關與該第二電子開關皆將來自該電源供應器之該電流之至少一部分傳導至該負載。該電路包括一檢測電路(detection circuit),其係設置用以檢測於該過渡部分期間流經該第一電子開關之一控制端子之一電流,其中該電路係設置響應於該檢測電流以調整該第一控制訊號並建立該導通序列之該第二部分。
於某些範例中,於此所揭露係關於一方法,其係用於控制位於一電源供應器與一負載之間以並聯設置之至少二電子開關。該方法包括使用與該第一電子開關通訊之一第一控制訊號以及與該第二控制開關通訊之一第二控制訊號,以建立該至少二電子開關之一第一電子開關與該至少二電子開關之一第二電子開關之一導通序列。該導通序列包括一第一部分,於該第一部分期間,該第一電子開關將來自該電源供應器
之一電流之至少一部分傳導至該負載;一第二部分,於該第二部分期間,該第二電子開關將來自該電源供應器之該電流之至少一部分傳導至該負載;以及一過渡部分,其係位於該第一部分與該第二部分之間,於該過渡部分期間,該第一電子開關與該第二電子開關皆將來自該電源供應器之該電流之至少一部分傳導至該負載。該方法包括檢測於該過渡部分期間流經該第一電子開關之一控制端子之一電流,並響應於該檢測電流調整該第一控制訊號並建立該導通序列之該第二部分。
於此之概述係用於對本專利申請案之申請標的提供一概述。其並非用以對本發明提供唯一或詳盡說明。以下之詳細實施方式將對本專利申請案提供更進一步之資訊。
2‧‧‧負載
4‧‧‧電源供應器
6‧‧‧熱插拔電路
6a‧‧‧控制模組
6b‧‧‧電流開關/限制模組
10‧‧‧插頭/插頭元件
12‧‧‧插頭/插頭元件
14‧‧‧插座
16‧‧‧插座
20‧‧‧系統電流感測電阻
22‧‧‧電流流動裝置/開關/場效電晶體
24‧‧‧控制器
26‧‧‧電源通道
28‧‧‧輸出節點
32‧‧‧第一輸入
34‧‧‧第二輸入
40‧‧‧第三輸入
100‧‧‧負載元件
102A‧‧‧第一波形產生器
102B‧‧‧第二波形產生器
104‧‧‧開關
106‧‧‧開關
108‧‧‧開關
110‧‧‧檢測電路
112‧‧‧複製電子開關
114‧‧‧參考電流源
116‧‧‧邏輯電路
118‧‧‧輸出
120‧‧‧反饋分壓器
122‧‧‧參考電流源(Iref)/二極體連接之場效電晶體
124‧‧‧場效電晶體
126‧‧‧固定電流源
130‧‧‧檢測電路系統
132‧‧‧第一邏輯電路
134‧‧‧第二邏輯電路
136‧‧‧反饋分壓器
140‧‧‧放大器
141‧‧‧感測電阻
142A‧‧‧電流限制場效電晶體
142B‧‧‧電流限制場效電晶體
142C‧‧‧電流限制場效電晶體
142D‧‧‧電流限制場效電晶體
S1‧‧‧半導體裝置
S2‧‧‧半導體裝置
SN‧‧‧半導體裝置
OP1‧‧‧輸出
OP2‧‧‧輸出
OPN‧‧‧輸出
Vs‧‧‧電源電壓
VL‧‧‧電壓
T1‧‧‧時間
T2‧‧‧時間
T3‧‧‧時間
T4‧‧‧時間
VOP1‧‧‧電壓
VOP2‧‧‧電壓
於圖式中,其並非依實際比例進行繪製,相同數字標號可描述不同視圖中之相似元件。具有不同字尾之相同數字標號可表示相似元件之不同實施例。該等圖式僅係以例示方式描繪本發明所述之各種實施例,並非用以限制。
圖1係顯示一現有熱插拔電路之一範例,其係用於使一負載連接至一電源供應器。
圖2係顯示一連接裝置之一電路圖,其可被使用以對多個電子開關進行排序並實施本發明所揭露之各種技術。
圖3顯示二電子開關間之一導通序列,並描繪圖2中位於該輸出OP1處之電壓VOP1與位於輸出OP2處之電壓VOP2作為一電路之時間函數之進展。
圖4係顯示一電路之一範例,其可被使用以實施本發明所
揭露之各種技術。
圖5係顯示一電路之另一範例,其可被使用以實施本發明所揭露之各種技術。
圖6係顯示一電路之一範例,其係根據本發明所揭露用於檢測來自一電子開關之一控制端子之電流。
圖7係顯示一電路之另一範例,其可被使用以實施本發明所揭露之各種技術。
圖8係顯示一電路之一範例,其係根據本發明所揭露用於檢測來自一電子開關之一控制端子之電流。
圖9係顯示一電路之一範例,其可實施本發明所揭露之各種技術。
圖10係顯示使用本發明所揭露之開關交換技術所描繪之模擬結果之圖表。
圖11係顯示使用本發明所揭露之開關交換技術所描繪之模擬結果之圖表。
於此所揭露係描述用於對如時間多工(time multiplex)之至少二電子開關進行排序之技術,以分擔跨該開關之SOA限制。具體而言,使用本發明所揭露之技術,可於一導通序列之一過渡部分期間,檢測來自一電子開關之一控制端子之電流,如來自一場效電晶體之一閘極之電流,該導通序列之該過渡部分係位於該導通序列之一第一部分與一第二部分之間,且響應於該檢測電流,可調整傳遞至一第一電子開關之一控制訊號以建立該導通序列之該第二部分。以此種方式,
本發明所揭露之技術可檢測由該第一電子開關到至該第二電子開關之轉換,並終止該交換過程,如「切換(handoff)」控制由該第一電子開關至該第二電子開關。
有時需將一電力負載(electrical load)連接至已開啟之一電源供應器(power supply)。當該負載中之電容性元件(真實或寄生)充電時,會產生大湧入電流。該些湧入電流會擾亂該電源供應器之運作,其會跳閘該電源供應器內之保護措施。此外,該些湧入電流可能會對提供至連接該電源供應器之其他負載之電源供應器中引起擾動,且該些擾動可能會影響該些電路之運作。若新引入之負載有故障之情形,則其故障亦可能會影響該電源供應器與連接至該電源供應器之其他負載或電路之運作。為解決上述問題,可包括一「熱插拔(hot swap)」電路,其可調節電流至新引入至一電源供應器之一負載,一範例係於圖1所描述。
圖1係顯示一熱插拔電路,其用於使一負載2能連接至一電源供應器4。可假定該電源供應器可能亦供應其他元件,於此係基於簡要說明而省略。該熱插拔電路係以符號6所表示,於該設置中係與該負載2物理性地相關聯。該負載2與該熱插拔電路6之組合,可透過形成或斷開該等插頭元件10與12與連接至該電源供應器4之相對應之該等插座14與16間之連接,電連接至該電源供應器4或與該電源供應器4斷開。
一系統電流感測電阻20與一電控電流流動或控制裝置22(或電子開關)可以串聯方式提供至該插頭10與該負載2之間。該電流流動裝置22可為電晶體,如一N型場效電
晶體(N-type field effect transistor)。一控制器(或控制電路)24可包括第一與第二輸入端,其等係連接至該電流感測電阻20之任一側,以及連接至該場效電晶體22閘極之一輸出端。
於使用上,當透過將該等插頭10與12引入該相對應之插座14與16,使該負載2與該熱插拔電路6引入至該電源供應器4時,該電源供應器4之電壓可被提供至該控制器24,使對其供電並起始該負載2之電源啟動順序(power up sequence)。該控制器24可施加一控制訊號至該開關22之一控制端,如該場效電晶體22之閘極以便使該電流流向該負載2。該控制器24可監控跨該電流感測電阻20之電壓,並於一封閉迴路中可控制該電晶體22之閘極電壓,使電流變化率可被控制為一目標電壓或將該電流強度控制為一目標數值。此可避免該負載2引起過多湧入電路。當電流增加率不再增加或電流達到該目標數值時,可假定該負載2係處於完全供電之狀態。
此一設置之問題在於,於該湧入電流控制期間,於該電晶體22中可能會消耗大量功率。用以闡述於文中,其可看出當該負載2係處於完全供電狀態時,雖然流經該電晶體22之電流可能相當高,但橫跨該電晶體22兩端之電壓可非常小。因此,於電晶體22中所消耗之能量可相當低。事實上,對於現存之開關場效電晶體而言,汲極(drain)至源極(source)之阻抗(resistance)可能僅有幾毫歐姆。因此,由I2R所計算出的功耗仍非常低。相似地,可以看出若該電晶體22係處於非供電狀態,則雖然橫跨該電晶體22兩端之電壓可能相當高,但流經其之電流係為零,而不會有功耗情形發生。然而,於該
電晶體22進行湧入電流限制之期間,流經該電晶體22之電流可能相當高,且橫跨該電晶體22兩端之電壓可能相當大。於此種情況下,該電晶體22內之功耗可能升高至足以使裝置溫度變高,使其承受熱應力。熱應力(Thermal stressing)係該電晶體內之功耗量與該功耗持續時間之乘積。
經共同轉讓之美國第8,680,893號專利揭露一熱插拔應用之改良方式,其可允許依序使用多個電控電流流動裝置(電子開關)以分擔熱插拔轉換期間之功耗。揭露於該美國第8,680,893號專利中之技術包括一控制電路之改良,其係透過使用多個裝置以持續該負載,以將該裝置保持於一安全操作區域(safe operating area,SOA)內。於此無法假設該湧入電流控制係於一第一時段結束時已完成,該第一時段表示由設計者所決定該第一電子開關可安全使用之第一持續時間。因此,控制於一第二持續時間留至該負載之電流之責任,係由該第一電子開關傳遞至該至少一第二電子開關。經共同轉讓之美國第8,680,893號專利提及排序之概念,如時間多工(time multiplex),多電子開關,如電晶體之半導體裝置,以分擔跨多裝置之安全操作區域之限制,如圖2所示。
圖2係顯示一連接裝置之電路圖,其可被使用以排序多電子開關並實施於此所揭露之各種技術。該連接裝置6係顯示已與該負載2或該電源供應器4其中一者分離。此表示該連接裝置6可為一獨立組件。可選擇地,其可整合至該負載2,如圖1所示,或形成該電源供應器4之一部分。於該連接裝置6,如透過其一部分與該負載2相關聯之情況下,該控制
器24係被允許充電,同時將該半導體裝置S1至SN保持於一非導通狀態(或截斷狀態)。一旦該控制器24係已通電,其可繼續控制該等半導體裝置S1至SN之運作以對該負載2通電。該控制器24可產生各自控制訊號以控制該等開關S1、S2等,以於截斷狀態與導通狀態之間變化。
該連接裝置6本身可區分為一控制模組6a與一電流開關/限制模組6b,且該些模組係為可分離並可嵌入至其他組件中。因此,該控制模組6a可作為該電源供應器4之一部分,而該電流開關/限制模組6b可作為該負載2之一部分。
如圖2所示,複數個裝置S1、S2至SN係以並聯方式設置,藉此提供由一電源通道26至連接至該負載2一輸出節點28之並聯電流路徑。於此可使用至少二並聯開關。如下詳述,於此所揭露係描述排序之技術,如時間多工、至少二電子開關,如該等裝置S1、S2至SN以分擔橫跨多裝置之安全操作區域限制。具體而言,使用於此所揭露之技術,可於一導通序列之第一與第二部分間之該導通序列之一過渡部分期間檢測流經一電子開關之一控制端子之電流,如來自一場效電晶體之閘極之電流,並響應於該檢測電流,可調整傳送至一第一電子開關之一控制訊號以建立該導通序列之該第二部分。以此種方式,於此所揭露之技術可檢測由該第一電子開關,如圖2中所示之開關S1至該第二電子開關,如圖2中所示之開關S2之轉換,並終止一第一與第二該開關間之交換過程,如由該第一電子開關至一第二電子開關之「切換」控制。
於某些範例實施中,一系統電流感測電阻20可設
置於該電源供應器4與該等半導體裝置S1至SN間之電源通道,如同圖1之設置。可透過使用來自該系統電路感測器之可用反饋以達到於該過渡期間檢測該至少二電子開關,如裝置S1、S2至SN之狀態,以應用正確控制訊號。該系統電流感測器可檢測電流流經該電子開關何時變化,且該控制訊號可被調整以適當管理該轉換。
然而,該系統電流感測電阻20可能無法使用,或來自該感測電阻20之訊號不足以提供適當反饋。於該情形下,使用本發明所揭露之各種技術,不包括該系統電流檢測電阻20之檢測電路系統可被使用以檢測電流流經電子開關何時變化,且該控制訊號可被調整以適當管理該轉換。
該控制器24可包括一第一輸入32,其係連接至該電流感測電阻20之第一側,以及一第二輸入34,其係連接至該電流感測電阻20之第二側。該控制器24可測量橫跨該電流感測電阻20兩端之電壓,並決定流至該負載2之電流。該控制器24一可測量於該等輸入32或34處所生之電壓,以決定何時連接至該電源供應器4。與作為該負載2之一部分相比,此係與設置作為獨立單元之電路更為相關。
該控制器24可包括第一至第N裝置控制輸出OP1至OPN。該第一輸出OP1可連接至該第一電子開關S1之一控制端。該第二輸出OP2可連接至該第二電子開關S2之一控制端。若於此設置多於二裝置,則第N輸出OPN可連接至相關聯之第N開關SN。於圖2之特定非限制性範例中,該等開關S1至SN可為具有源極、汲極與閘極之場效電晶體。來自該控
制器24之該輸出OP1可連接至該電晶體S1之閘極端。該電晶體S1之汲極可連接至該電源通道26,而該電晶體S1之源極可連接至該輸出節點28。其他電晶體S2至SN係以類似方式連接。
可選擇地,該控制器24可包括一第三輸入40,其係連接至該輸出節點28,用以測量橫跨該負載2兩端所生一電壓VL。
一旦該負載2被引入至該電路中,會使該電源供應器4與該負載2間可能產生電流,則該連接裝置6可於一第一預定時段期間開始進行電流控制。該第一預定時段可始於該電流流至該負載2時。於此期間,該控制器24可透過監測橫跨該電流感測電阻20兩端之電壓以監測流至該負載2之電流。
可選擇地,若該輸入40係連接至該輸出節點28,則該控制器24亦可監測橫跨該負載2兩端之電壓。該控制器24可嘗試控制流至該負載2之電流流動或可選擇地控制流至該負載2之電流變化率。此意味著於該輸出節點28處之電壓將會花費一段時間以由零上升至該電源電壓Vs。該允許之上升時間可由系統設計人員所設定。於使用該系統電流感測電阻20用於系統電流控制之一範例設置中,橫跨該電流感測電阻20兩端之期望電壓應以一預定速率隨著流至該負載2之電流增加而上升。該電壓係可於一封閉迴路中受到監測與控制,方法係為控制經提供至當前電流通過之該等電晶體S1至SN中任一者之閘極電壓。
於此可觀察出,圖2之電路並非具有如圖1中所
示之場效電晶體22之單一半導體裝置,而係可包括多個電流控制裝置S1至SN。此等可透過該控制器24以一連續但穿插之方式所激發。例如,該控制器24可對該開關S1之一控制端,如一場效電晶體之閘極,產生一第一控制訊號,以使電流能流至該負載2,再對於該開關S2之一控制端,如一場效電晶體之閘極,產生一第二控制訊號,再(倘若可能者)對於該開關S3之一控制端,如一場效電晶體之閘極,產生一第三控制訊號。如圖3所示,例如,該控制器24可使用該第一與第二控制訊號建立該第一與第二電子開關,如開關S1與S3之一導通序列,其中該導通序列包括一第一部分,該第一電子開關於其期間將來自該電源供應器4之所有電流實質上地傳導至該負載2;一第二部分,該第二電子開關於其期間將來自該電源供應器4之所有電流實質上地傳導至該負載2;以及一過渡部分,其位於該第一與第二部分間,該第一與第二電子裝置於其期間將來自該電源供應器4之電流傳導至該負載2。
以此種方式,於該熱插拔通電期間所引起之熱應力不需由單一電晶體承受,而係可分擔於至少二電晶體間。此可允許該電路設計人員於完全導通狀態下使用針對其低電阻進行最佳化之電晶體,該導通狀態係構成其大部分之運作壽命,同時確保該等電晶體於一熱插拔通電期間不會受到損害。
如上所述與以下所詳述,於此所揭露係描述排序之技術,如時間多工、至少二電子開關,以分擔橫跨多裝置之安全操作區域限制。具體而言,使用本發明所揭露之技術,可於一導通序列之一過渡部分期間,其係位於該導通序列之一第
一部分與一第二部分之間,檢測來自一電子開關之一控制端子之電流,如來自一場效電晶體之一閘極之電流,且響應於該檢測電流,可調整傳遞至一第一電子開關之一控制訊號以建立該導通序列之該第二部分。以此種方式,與此所揭露之技術可檢測由該第一電子開關,如圖2中所示之開關S1至該第二電子開關,如圖2中所示之開關S2之轉換,並終止一第一與第二開關間之交換過程,如由該第一電子開關至一第二電子開關之「切換」控制。
圖3係顯示二電子開關間之一導通序列,並描繪圖2中位於該輸出OP1處之電壓VOP1與位於該輸出OP2處之電壓VOP2作為一電路時間函數之進展。以X軸表示時間,以Y軸表示電壓。
圖3係描繪相對於接地面之該等閘極電壓。於圖3之範例中,假定該等開關S1與S2係為純隨動器(pure followers),且該等開關S1與S2,如場效電晶體係與裝置相匹配。該共同電源電壓(未顯示)來自時間T1至T2,其係一低於該電壓VOP1之一電壓Vgs。該電壓VOP2係高於該共同電源電壓,但小於上述之一閾值,因此該開關S2係處於未導通狀態。於時間T1至T2區間內該電壓VOP1與該電壓VOP2間之差係以Vdelta表示。
該導通序列之一第一部分係顯示於該時間T1與時間T2之間,其中該第一部分係該第一電子開關將來自該電源供應器之所有電流實質上傳導至該負載。該導通序列之一過渡部分係顯示於該時間T2與時間T3之間,其係該第一與該第二
電子開關將來自該電源供應器之電流傳導至該負載,如該第一電子開關係「切換」控制至該第二電子開關。該導通序列之一第二部分係顯示於該時間T3與該時間T4之間,其中該第二電子開關將來自該電源供應器之所有電流實質上傳導至該負載。該第一電子開關與該第二電子開關間之交換過程係終止於該第二部分。
於該時間T1將一負載引入該電源供應器,提供至該第一開關S1之該輸出電壓VOP1可於該時間T1與該時間T2間之該第一期間內實質上穩定地上升。該電壓VOP2可追蹤該電壓VOP1,但其數值係減少。於該時間T2,一電壓自一負值斜升至一正值,使該電壓VOP2大於該電壓VOP1。於該時間T2至該時間T3之過渡期間,該電壓VOP2之改變率於該期間之某一時刻係大於該電壓VOP1,該電晶體S2可開始進行傳導且電流係由流經電晶體S1轉換成流經電晶體S2,使於時間T3時,所有電流皆流經該電晶體S2。該電壓VOP2可自該時間T3繼續演變直到當該節點於該時間T2完全通電時,其中該橫跨該載體兩端之電壓係已達到該電源電壓。於此時,該電晶體S2係受到密集驅動,原因在於該控制迴路嘗試將該電流以電流限制參考值保持於該負載,但卻無法成功。橫跨電晶體S2兩端之電壓下降,實際上橫跨電晶體S1之電壓下降可忽略不計。
使用本發明所揭露之技術,可於該導通序列之該過渡部分期間,其係位於該導通序列之該第一部分與該第二部分之間,檢測來自一電子開關一控制端之電流,如來自一場效
電晶體一閘極之電流,且響應於該檢測電流,可調整傳遞至該第一電子開關之一控制訊號以建立該導通序列之該第二部分。以此種方式,與此所揭露之技術可檢測由該第一電子開關至該第二電子開關之轉換,並終止該交換過程,如由該第一電子開關至一第二電子開關之「切換」控制。
如圖2所示,該FET1與該FET2間之順序轉換可於該時間T2起始時透過加速該FET2之閘極電壓之增加速率,使其可由一軌跡轉換,該軌跡可接近但仍維持低於該FET1之閘極電壓之一閾值電壓(Vth),並可以移動至能與該FET1之閘極電壓相交之一軌跡。電壓Vdelta可為一閾值,但並非須為低於該FET1之閘極電壓之一閾值。若FETs受到匹配(為達簡略),該FET2之閘極電壓可充分低於該FET1之閘極電壓,使其可於很大程度上保持於非導通狀態。該FET2之閘極電壓可能不會高於低於該FET1閘極電壓之一Vth,因其可能低於該共同電源電壓並可能具有向前偏壓任何保護二極體之風險。
根據本發明所揭露之技術,該交叉點可於該控制器24(圖2)中被檢測為一電流,其係由該第一電子開關之控制端上之電荷位移(displacement charge)所導出,如該FET1之閘極電容Cgs,此時FET1與該FET2之共同電源電壓開始追蹤該FET2更快速變化之閘極電壓。於某些範例電路設置中,當該共同電源電壓移動以追蹤該FET2時,位於該FET1之閘極上之控制器可對應作用於由Cgs1所組成之電荷泵(charge pump)與該上升之電源電壓,並需要自該FET1之閘極移除電荷以維持該指令電壓(command voltage)。此可表示為自該
FET1之閘極所流出之電流,且使用本發明所揭露之技術,其可被使用以終止一第一電子開關與一第二電子開關間之交換過程。該交換過程之終止可將該FET1之閘極電壓降至一閾值電壓Vth,其係低於該FET2之閘極電壓,並可透過帶有該負載電流之FET2維持該熱插拔功能。
圖4係為一電路之範例,其可被使用以實施本發明所揭露之各種技術。於圖4之該範例設置中,二電子開關,如FET1與FET2係以一共同電源設置方式所排列,使該等FET1與FET2之源極共同連接至一負載元件之頂部。圖4中所示之二電子開關係相似於圖2中所示之該等開關S1與S2。圖4中之該負載元件100其係表示一負載電容Cload與一負載電阻Rload之並聯組合。各該場效電晶體之源極與各該負載電容Cload與負載電阻Rload之一端可共同連接。該負載電容Cload與該負載電阻Rload之其他端可共同連接至一參考接地面。
於圖4之該範例設置中,於隨耦器(follower)布局內,二獨立之放大器Amp1與Amp2可分別連接至該電子開關之控制端,如該等FET1與FET2之閘極,該放大器Amp1之輸出、FET1閘極以及該放大器Amp1之反向(-)端係相互電連接。同樣地,該放大器Amp2之輸出可連接至該第二電子開關之控制端,如該FET2之閘極,以及其本身之反向(-)端。各該放大器Amp1與Amp2之非反向(+)端可連接至實質上相似但為獨立參考電壓之波形產生器102A與102B。一波形產生器之範例可為一斜坡產生器(ramp generator),其可包括一恆定電流源,如Iramp1,其係連接至一電容器如Cramp1之第一
板,而該電容器之第二板係連接至一參考接地面。圖4係描繪一第一波形產生器102A,其包括一恆定電流源Iramp1,其係連接至一第一電容器Cramp1之第一板,與一第二波形產生器102B,其包括一恆定電流源Iramp2,其係連接至一電容器Cramp2之一第一板。
於某些設置中,一重置開關可橫跨該斜坡產生器之一電容器連接,使橫跨該電容器兩端之電壓直到該斜坡產生器啟動前維持0V。於圖4中所示之二重置開關係為SWrst1與SWrst2。
一斜坡產生器之一電容之第一板,如產生該Vramp1之該斜坡產生器102A之該電容器Cramp1,其可連接至其各自放大器如Amp1之非反向端。此種類型之波形產生器可產生於該重置開關開啟後與時間成比例線性增加之電壓。於此設置中,該放大器之輸出可於該電子開關,如該場效電晶體之閘極之控制端處維持一輸出電壓,如Vgate1,以匹配該Vramp1處之電壓,而該共同電源輸出電壓(Vout)亦可跟隨近似一較低閾值電壓Vth之該斜坡電壓Vramp。應注意的是,雖然於此係描述一線性斜坡波形產生器,但仍可使用其他波形產生器。
若該斜坡電壓Vramp2之起始發生延遲,則該斜坡電壓Vramp2與該閘極電壓Vgate2可遲滯於該Vramp2電壓後。對於一線性斜坡而言,該斜坡電壓Vramp2可以比該斜坡電壓Vramp1更低之一電壓Voffset所偏置,使Vramp2+Voffset=Vramp1。該偏置電壓Voffset之數值係為該偏置電壓之斜率dV1/dT,其中dV1/dt=DV2/dt=Iramp/Cramp,係乘以該二斜坡間之時間延遲
(Tdelay),故Voffset=Iramp/Cramp*Tdelay。此可產生如圖3中所示之一初始斜坡,其係於T2前存在。於某些範例中,該電壓Voffset可被認為與Vdelta相同。
若該偏置電壓Voffset係足夠大,如大於該閾值電壓Vth,且假設該等場效電晶體係為理想匹配,則該等場效電晶體可為實質上非導通且該整體負載電流可通過該FET1。應注意的是,此僅係實施圖3中所示之斜坡之一非限制性方式。其他技術可以數位類比轉換器(如下所述)取代圖4中斜坡之類比生成,或使用用於該斜坡電壓Vramp1與一電壓隨耦器與電壓偏置之一類比斜坡以產生該斜坡電壓Vramp2。
此應注意的是,位於該電壓Vth之偏置電壓係一固定條件。由於該場效電晶體之導通於Vgs接近Vth之前可能較不顯著,使該偏置電壓可為500mV,例如一場效電晶體之閾值為1.5V。此為一非限制性範例。
於該初始電壓斜坡Vramp1(假設該等場效電晶體之Cgs係完全放電)期間,由該放大器傳遞之初始電荷可於最初增加一閘極至源極電壓Vgs。當Vgs到達大約Vth+Voverdrive時,其中Voverdrive係用以傳遞該負載電流以匹配Vramp1之一過驅動電壓,則該輸出電壓可上升以跟隨Vramp1。對於一純電容負載而言,該輸出電流可簡化成Cout*(dVramp1/dt)。對於大功率且具有常於熱插拔應用中所使用充電速率之場效電晶體而言,所使用之過驅動電壓之量通常很小,使該閘極電壓將為一閾值電壓Vth之良好近似值。該閘極至源極電壓Vgs可達到該閾值電壓Vth,而該放大器所提供之電流量可由Cgs*(dVramp/dt)
降至Cgd*(dVramp/dt)。
於一增強型場效電晶體中,該閘極至汲極電容Cgd係可遠小於該閘極至源極電容Cgs,其中Vout<Vin-Vth。其可獲得之結果為,當該汲極至源極電壓係大時,僅需適當閘極電流以維持於該輸出電壓處之該斜坡率,因其僅需少量之閘極電流對該更小Cds充電。相似地,一旦Vgs2到達Vth-Vdelta,僅需對該放大器Amp2提供一小閘極電流維持其斜坡率。於此範例中,Vdelta=Vth-Vgs1-Vgs2。若Vgs1-Vgs2係為Vth,則Vdelta=0。因此於一範例中,Vth為1.5V,Vgs1=1.5V,Vgs2係為1V,則Vdelta為1V。若Vdelta為500mV,則Vgs2將為500mV。若Vgs2為0,則Vdelta將為0。
於該熱插拔功能初始階段,於圖3因該輸出電壓Vout係於T1至T2之期間內上升,使該FET1中有功耗之情形發生。對於主要電容性之一輸出負載而言,此功耗係以Vds*Cout*dVout/dt=Vds*Cout*dVgate/dt表示。若該速率係大於該封裝材料對該場效電晶體中所產生熱之散熱能力,則於超過其安全操作區域之極限前,該場效電晶體之有效操作時間可能會有所限制,並可能會對該場效電晶體造成不可逆之損壞。於此之前,可先開始進行該場效電晶體之交換過程,如由FET1交換至FET2。
該場效電晶體交換過程之起始之一技術可包括該控制器24(圖2)以一加速率增加該FET2之閘極至源極電壓Vgs2,使該FET2比FET1具有更強導通性。可期望的是,此交換能於該輸出電壓Vout處之該電壓斜坡之最小擾動情況下所
完成。於圖5中顯示出一可能技術,其中一附加之斜坡電流Idelta係被加至該Cramp2之第一板,以加速該FET2閘極處之斜坡速率,使其將於Vgate1處與該斜坡相交。此係加速位於Vgate2處斜坡速率之一非限制性技術,且可能存在各種其他技術,該些技術應落入本發明之範圍內。
應注意的是,於圖4中該時間延遲T11-T12非為該FET1與該FET2間之時間延遲,而是圖3之T1起始中之一延遲,對於各電壓斜坡Vramp而言,其係該軟起始斜坡之起始。於圖4之該範例設置中,Iramp1=Iramp2且Cramp1=Cramp2。該時間延遲T11-T12可被使用以產生Voffset,其中Voffset係(T11-T12)*Iramp1/Cramp1。
圖5係顯示一電路之另一示例,其可用以實施本發明所揭露之各種技術。如圖5所示,可包括一附加電流源Idelta,其可經由一開關104連接至該Cramp2之第一板。參閱圖3,於時間T2處,可增加圖5中該FET2之閘極之增加率,使變化率dVgate2/dt係遠大於變化率dVgate1/dt。因此,於圖3中之過渡期間T2至T3,該閘極電壓Vgate2可於該過渡期間結束時轉變,使該Vgate2大於該閘極電壓Vgate1。上述討論係假設該FET1與該FET2將相匹配,使其等之閾值電壓將相等(Vth1=Vth2)。於實際操作時,生產可變性與其他情形會使其等之閾值電壓無法相等。於此情況下,該有效閘極電壓可隱含於其中,使一有效閾值閘極電壓Vth_eff=Vth+Voffset,其中該偏置電壓Voffset係用以將該FET2提升至如同該FET1相同有效導電率之電壓。該偏置電壓可為正極性或負極性。
當該閘極電壓Vgate2到達該有效閾值電壓Vth_eff時,該閘極電壓Vgate2可由一主要非導通(如截斷)狀態轉變成一強導通狀態(完全導通),且於該隨耦器配置中,該輸出電壓Vout可開始跟隨Vgate2之更快速之電壓增加率。當該放大器Amp1嘗試於封閉迴路操作中將該Vgate1維持於該調節電壓時,可抵抗由該第一電子開關之控制端所流出之電流,如來自該FET1之閘極之該有效位移電流(displacement current)Idisp1,其可產生於當Vout開始追蹤更快旋轉率(slew rate)dVgatet2/dt時。為了維持該旋轉率dVgate1/dt,該放大器Amp1可以該速率dVgs1/dt=dVgate1/dt-dVgate2/dt減少閘極至源極電壓Vgs1。此可產生來自該閘極之一位移電流Idisp1,其由Idisp1=Cgs*(dVgate1/dt-dVgate2/dt)所表示,其可如下述進行檢測。
根據於此所揭露之技術,一檢測電路(如以下關於圖6與圖8所述之範例),可於一導通序列之一過渡部分檢測來自該第一電子開關,如FET1之控制端之該電流Idisp1,而該控制器24(圖2)可調整該控制訊號至該第一電子開關之控制端並響應該檢測電流建立該導通序列之該第二部分。例如,該放大器Amp1可停止對該FET1之閘極施加一電壓訊號,藉以關閉該FET1。
於正常電流旋轉至該FET1之閘極端gate1期間,該閘極電流Igate1=Cds1*dVgate1/dt,其通常比該充電電流較小。當FET2開始控制於Vout處之旋轉率時,一位移電流可開始自該FET1之閘極流出,其可由如該放大器Amp1中之電路系統所
檢測。該Vgate1之斜坡可與其非反向端之斜坡相匹配。於此時,可暫時開啟Iramp1處之一開關106,使該Vramp1停止斜坡運動,並可開啟Idelta處之該開關104,使Vout處之斜坡可恢復成原始之斜坡速率dVout/dt=Iramp*Cramp。一旦該電壓Vramp2=Vramp1+Vdelta,於Iramp2處之該開關108可關閉以重啟於Vramp1處之該追蹤斜坡。此可完成由FET1至FET2之閘極交換,因現於FET2中可完全維持該負載電流。
圖6係顯示根據本發明之一電路之範例,其係用於檢測來自一電子開關之一控制端之電流。於圖6中之該電路系統可於一導通序列之一過渡部分檢測來自該第一電子開關,如FET1之控制端之電流Idisp1(圖5)。該檢測電路系統,於圖6中以符號110所表示,可包括一複製電子開關112(FETrep1),如場效電晶體;一參考電流源114(Iref),其係設置以對該複製電子開關112提供一縮放電流;以及一邏輯電路116,如施密特觸發器,其係設置以產生一邏輯訊號。應注意的是,於某些範例設置中,圖6中之至少某些檢測電路可被併入至圖4與圖5中所示之該放大器Amp1。該參考電流源114(Iref)可為低位準,如係為一固定上拉電流源Ipu之1/10。
於圖6中,一電壓放大器Amp1(如圖4與圖5中所示該放大器Amp 1之一部分)可包括一輸出118,其係連接至一輸出級,如級聯輸出,其可包括具有一疊接(cascode)場效電晶體(FETcasc)之一開放式汲極(open-drain)場效電晶體(FETout)。該疊接輸出可允許於相對接地電位較高功率之場效電晶體閘極電壓下操作。該放大器Amp1之反向端(-)可
連接至一反饋分壓器(voltage divider)120,其可減少於該放大器Amp1處所要求輸入電壓範圍。
於此類比實施之範例中,一固定上拉電流源Ipu之一輸出,其係連接至一電荷泵Vcp,例如可連接至一開關,如FET1之閘極之一控制端,以使用Cramp1產生於FET1之閘極處之一斜坡電流。若該斜坡電流使該電壓Vramp1於Cramp1處增加太快,則若存在一可檢測條件,則可減少該斜坡電流。此「太快」階段可被檢測作為於FETcasc處不具電流。於此種情況下,該Iref 122與FETrep1之功能可為,使Iref 122上拉至該閘極電壓,藉以限制流經該場效電晶體124之電流,進而降低該Cramp1頂部之Iramp1與電壓旋轉速率。極少之電流將流至該複製場效電晶體FETrep1,使一二極體連接之場效電晶體122,例如P型金屬氧化半導體場效電晶體,可能不被維持於主動導通中。此可使該匹配場效電晶體124,如P型金屬氧化半導體連接至該電流源Iramp1,以限制該輸出斜坡電流。此外,一固定電流源126可下拉該閘極並減緩該電流旋轉。此設置可提供一迴路,若其增加太快,其可減緩該電流旋轉。
然而,若該旋轉電流增加太慢,該複製場效電晶體FETrep1可下拉足夠電流以保持二極體連接之場效電晶體122開啟。該電流源Iramp1可決定該斜坡速率將為何。若該斜波速率夠小,於其中大部分電流係流經該疊接場效電晶體FETcasc,則該複製場效電晶體(FETrep1)可下拉足夠電流以保持二極體連接之場效電晶體122與該輸出場效電晶體(FETout)開啟,使所有斜坡電流處於流動狀態。
若大部分上拉之電流流至FET1,則僅有極小電流會流至該輸出場效電晶體(FETout),因此,該複製場效電晶體(FETrep1)不會拉升太多電流。因此,該二極體連接之場效電晶體122與該共閘極場效電晶體124將斷開,其可降低Iramp1電流。
於一導通序列之一過渡部分期間檢測來自該第一電子開關之控制端之電流,如FET1,須將兩種情況納入考量。於情況I下,當無來自該第一電子開關之控制端之電流Idisp1時,僅有極少電流會流至該輸出場效電晶體(FETout),因此該複製場效電晶體(FETrep1)並不會拉引過多電流。情況I係為所有電流Ipu流至FET1之閘極且FET1中之電流極小之狀態。此為最大升載率之情況,且該場效電晶體122之閘極電壓將被下拉,降低該電壓升載率Vramp,使FET1之閘極電壓Vgate維持與該Vramp訊號相關。
於情況II下,係來自該第一電子開關之控制端之電流Idisp1,比起情況I有更多電流流至該輸出場效電晶體(FETout)。當流至該輸出場效電晶體(FETout)之電流超過一數值,其可為該上拉電流加上一位移電流(Idisp1)之縮放等效值,其中Idisp1係來自該FET1a之該位移電流之一閾值位準,該邏輯電路116,如一施密特觸發器係為高位準。以此種方式,該檢測電路110可於該導通序列之該過渡部分期間,檢測由該第一電子開關之一控制端所流出之一電流。當該場效電晶體於該FET1與該FET2之間交換時,如已完成時,該邏輯電路116係為高位準。而該控制器24(圖2)可調整一控制訊號,如關
閉之FET1,並響應該檢測電流,如完全開啟之FET2,以建立該導通序列之該第二部分。
於某些範例實施中,可能需要使用數位技術以實施一斜坡產生器。意即,不使用上述該類比斜坡產生器,而是使用數位斜坡產生器,如下參圖7至圖9所示與所述。
圖7係一電路之另一範例,其可用以實施本發明所揭露之各種技術。於圖7中,時序數位斜坡產生器已取代圖4至圖6中所示之該類比斜坡產生器。此外,圖7描繪出具四個場效電晶體之一廣泛應用,而非圖4至圖6所示僅具二個場效電晶體。
於圖7所示該範例數位設置中,圖4至圖6之該類比斜坡產生器已由該等數位類比轉換器DAC1至DAC4所取代,而該等閘極電壓放大器Amp1至Amp4係由該等跨導放大器Amp1'至Amp4'所取代。該等數位類比轉換器DAC1至DAC4可為四個分離之數位類比轉換器,或為一數位類比轉換器上之四個分離之分接點(tap points)。各該跨導放大器,如該放大器Amp1'可驅動該等功率場效電晶體中之一者之一閘極處之一輸出,如FET1,其可包括一上拉電流源,如電流ICS1與一輸出電晶體,如FETout1。如一設置範例,該輸出電晶體係以一A類配置所示。
於實施圖7所示之該閘極交換技術之替代設置中,該等數位類比轉換器DAC1至DAC4可被計時並用以於各該放大器Amp1'至Amp4'處產生一參考輸入電壓。一控制器24(圖2)可用以排序該等數位類比轉換器DAC1至DAC4之時
序。不論使用一類比斜坡參考或使用圖7中一邏輯驅動數位實施,各該技術皆具有其優點與/或限制。例如,圖7該數位類比轉換器之方式可用以消除對於四個分離計時電容(timing capacitors)之需求,該些電容器要整體地實施是具有挑戰性的。
圖7中該放大器之排列意於顯示另一範例方式。於以一A類輸出設置之各該功率場效電晶體閘極處,一固定上拉電流源之用途,其基本上等同於先前圖4至圖6之閘極電壓放大器之表現,但該輸出級與該放大器之輸出級係明確表示。該等功率場效電晶體(FET1至FET4)之閘極電壓將上升超過該輸入電壓Vin,使饋入至該等功率場效電晶體(FET1至FET4)之閘極之該等電流源ICS1至ICS4將獲得來自高於該輸入電壓Vin之一電源電壓之電流。於圖7之範例中,於此之電壓係指一電荷泵電壓Vcp,因產生高於Vin之一電壓之一便利性在於其可具有一整合電荷泵。此係用於產生該電壓之一範例技術,但仍可能有用於產生一上升閘極電壓,其係允許該源極電壓Vsource(Vout)接近Vin之其他技術。
雖然該放大器輸出係顯示為具有一固定電流源與共同源極輸出場效電晶體之一A類設置,但仍可構建其他輸出級,如一AB類輸出,其具有連接至Vcp之共同源極輸出P型場效電晶體與連接至接地面之一共同源極輸出N型場效電晶體以及連接至該功率場效電晶體之閘極之該P型場效電晶體與該N型場效電晶體之汲極。最後,於圖7所示之範例中,該等放大器Amp1'至Amp4'係以一單位增益設置所示,但於某些範例設置中,至其等各自反相(-)端之反饋路徑可包括一電
阻分壓器之使用,以允許於該輸入級處使用較低電壓場效電晶體以及於該數位類比轉換器上使用一較低電壓範圍。
根據該等上拉電流源ICS1至ICS4之電流與該等輸出FETout1至FETout4之大小,將該等功率場效電晶體之閘極源極電壓Vgs增加至該閾值電壓Vth之初始充電電流(charging current)係可非足以允許該閘極以該等數位類比轉換器(或類比斜坡產生器,若適用)之該所欲斜坡速率進行旋轉。於此種情況下,當該放大器,如Amp1'之該輸出場效電晶體,如FETout1關閉時,整體上拉電流可轉移至該功率場效電晶體,如FET1之閘極。
相似於如上圖6所述,該電路可於該放大器如Amp1'中檢測此種情形,並使用該資訊對於一調整該數位類比轉換器(或類比斜坡產生器)之初始斜坡率用於一改變斜坡率,其可維持於該固定上拉電流源之充電能力範圍內。於該數位類比轉換器之情況下,一範例設置可包括一參考電流源與一複製電子開關,如N型場效電晶體,其可作為該輸出級之代理。此種設置可作為一比較器,其可檢測該放大器輸出場效電晶體中之低下拉電流之狀態,並輸出所得之邏輯訊號以抑制該數位類比轉換器提前計數。一範例檢測電路係顯示於圖8中。
圖8係顯示根據本發明所揭露之技術之一電路之範例,其係用於檢測來自一電子開關之控制端之電流。如同圖6中之電路系統,於圖8中之電路系統可用以於一導通序列之一過渡部分期間,檢測來自該第一電子開關,如FET1之控制
端之該電流Idisp1。圖8之該檢測電路系統130可包括該等第一與第二複製電子開關FETrep11、FETrep12,如場效電晶體;第一與第二參考電流源Iref1、Iref2,設置以對該等第一與該第二複製電子開關FETrep11、FETrep12提供縮放電流以及第一與第二邏輯電路132、134,如施密特觸發器,其係設置以響應於該檢測電流以產生邏輯訊號。該複製電路系統可作為該輸出級之代理。應注意的是,於某些範例設置中,圖6中之至少某些檢測電路可被併入至圖7所示之該放大器Amp1'中。於某些範例中,該邏輯閾值位準可由複製電流與複製場效電晶體大小之比率所決定。
圖8亦可包括一反饋分壓器136,其可降低於該放大器Amp1'處之輸入電壓範圍。該放大器Amp1'可包括一輸出,其係連接至一輸出級,如級聯輸出,其可包括一開放汲極場效電晶體(FETout)與一疊接場效電晶體(FETcasc)。該疊接輸出可允許於相對接地電位較高功率場效電晶體閘極電壓下操作。於一數位斜坡產生器實施之此範例中,來自一電荷泵Vcp之一固定上拉電流源Ipu之一輸出,如可連接至之開關之一控制端,如FET1之閘極,而該放大器Amp1'可追蹤來自該DAC1之電壓。
為了於一導通序列之一過渡部分期間檢測來自該第一電子開關如FET1之控制端之電流Idisp1,須將兩種情況納入考量。情況I係該所欲之斜坡率超過該上拉電流之能力,該上拉電流可能發生於一交換過程之期間。情況I係為識別何時超過一最大速率並提供一反饋之案例,其係允許該放大器之非
反相端子處之斜坡速率維持於該系統之能力範圍內。若該閘極斜坡速率係足夠緩慢或該電流Ipu量係充足,可產生顯著的斜坡速率,但不會觸發情況I。
於情況I下,當無來自該第一電子開關之控制端之電流Idisp1時,僅有極少電流會流至該輸出場效電晶體(FETout),因此該第一複製場效電晶體(FETrep11)並不會拉引過多電流。於此這種情況下,當該上拉電流Ipu對該功率場效電晶體如FET1之閘極充電時,該邏輯電路132如施密特觸發器之輸出係為低位準。當所有上拉電流Ipu係流至該FET1之閘極時,該DAC1將不能更快地受到追蹤。該邏輯電路132對該控制器24(圖2)產生一邏輯訊號,例如低位準之邏輯訊號,其可指示該DAC1係以最大速率移動。
於情況II下,當具有來自該第一電子開關控制端之電流Idisp1時,比起情況I有更多電流流至該輸出場效電晶體(FETout)。當該輸出場效電晶體(FETout)中之電流超過其可為該上拉電流(Ipu)加上該位移電流(Idisp1)之縮放等效值,且其中Idisp1係來自該FET1之該位移電流之一閾值位準時,該邏輯電路134可對該控制器24(圖2)產生一邏輯訊號,例高位準之邏輯訊號。以此種方式,該檢測電路可於該導通序列之該過渡部分期間檢測由該第一電子開關之一控制端所流出之一電流。當於該FET1與FET2間之該場效電晶體之交換,如已完成,該邏輯電路134係為高位準。而該控制器24(圖2)可調整一控制訊號,如關閉之FET1,並響應於該檢測電流,如完全開啟之FET2,以建立該導通序列之該第
二部分。該參考電流源Iref1與Iref2可根據該等場效電晶體之比率進行縮放。
圖9係一電路之另一範例,其可實施本發明所揭露之各種技術。圖9之許多方面係相似於圖7中所示與所述,為簡要說明,將不再詳述。
圖9中之該電路包括並聯電流限制電路系統,其係以虛線表示。該並聯電流限制電路系統可於該等上拉電流ICS1至ICS4上以並聯方式下拉。當下拉於控制中之該主要場效電晶體,如FET1時,所有待用之該等場效電晶體,如FET2至FET4亦應被下拉,或其等可於不受控制之情況下開啟。
當電流限制啟動時,連接至一感測電阻141之以虛線所示之感測放大器140可控制該等功率場效電晶體(FET1至FET4)之閘極電壓。包括於該等放大器Amp1'至Amp4'中之檢測電路(如上述圖8所示)可檢測電流限制何時發生作用,因所有上拉電流Ipu(未顯示於圖9中)係轉向至該等電流限制場效電晶體142A至142D。因此,若FET1係處於控制中,則例如該等FET2至FET4之閘極電壓可維持低於處於控制中之該場效電晶體之閘極電壓。當該閘極交換發生作用時,下一順序之場效電晶體如FET2之閘極電壓可於其各自之放大器如Amp2'之控制下進行。
當該虛線所示之電流限制放大器140中之下拉電流超過一閾值時可完成該交換。於此時,可停止下一順序之場效電晶體(如FET2)之電壓提前,該下一順序之場效電晶體(如FET2)可成為處於控制中之主要場效電晶體,且該原始
主要場效電晶體之閘極電壓(如FET1)可被降至為一分段電壓(staging voltage)。
圖10係顯示使用本發明所揭露之開關交換技術所描繪之模擬結果之圖表。圖10包括三張圖表,其係使用相似於圖8之電路所產生。上圖係描繪該FET1與該FET2之閘極與輸出電壓。該虛線軌跡係該FET1上之閘極電壓(Vgate1),該實線軌跡係該FET2上之閘極電壓(Vgate2),而該粗線軌跡係為該負載處之電壓(Vout)。用以產生該圖表之該負載包括一1千歐姆(kiloohm)之電阻與一10毫法拉(millifarad,mf)電容器之一並聯組合。來自該FET1與該FET2之交換係於8毫秒(ms)時起始,並以垂直之虛線表示。該交換之完成係於粗垂直線處起始,其中來自該FET1之閘極之電流係由正極性轉變為負極性。該閘極交換係完成於當該FET1上之閘極電壓其虛線軌跡以大約10.4ms之速度恢復為正斜坡時。
圖10中之該中間圖表係描繪該等場效電晶體之電流I_FET1、I_FET2與該等負載之電流I_Cout、I_Rout、Iout。如該中間圖表所示,於粗體垂直線處完成該閘極交換後,該負載電流係已由FET1傳遞至FET2(I_FET1降低至0,而I_FET2增加)。當Vout處之旋轉率短暫改變時,該電容性負載中之暫態電流增加與減少約為20%,但其對該輸出電壓僅有極小之影響。
下方圖表係顯示該FET1與該FET2之閘極電流,即Igate1與Igate2。於2ms前之期間,一24uA之最大閘極電流係流至該等閘極以將該電壓Vgate1初始化充電成閾值電壓
Vth,將該電壓Vgate2初始充電成Vth-Vdelta。大約2ms後,該電流係落於該兩閘極中以支持該Vds之較小充電需求。於約8ms時,Igate1之閘極電流係增加至24uA,以增加於Vgate2處之旋轉率以與Vgate1相交。當檢測到於Igate1處之極性變化時,係恢復成原始之斜坡速率,同時短暫停止於FET1處之電流斜坡直到Vgate1與Vgate2之原始軌跡相交。
圖11係顯示使用本發明所揭露之開關交換技術所描繪之模擬結果之圖表。圖11包括二張圖表。上圖係描繪各自之閘極電壓與輸出電壓,而下圖係描繪於一電流限制中之一模擬場效電晶體交換之該場效電晶體電流與輸出電流。於t=7.5ms時,係施加一過載,且一電流限制電路係將總場效電晶體電流限制為5A,如下方圖所示。於t=8ms時,該閘極交換係由該FET2之斜坡加速開始,如上方圖所示。於該電流限制放大器中所檢測總電流之小幅度上升為過量下拉電流,此表示該FET2開始共享電流。於此時,如上方圖表所示,該第一場效電晶體FET1之閘極電壓係進一步降低,且該FET2之閘極電壓增加,使該部分再次進入電流限制。
各種範例與註釋
範例1包括目標主體(如一電路、裝置、設備或機器),其係用於控制一電源供應器與一負載間以並聯方式設置之至少二電子開關,該電路包含:一控制電路係設置以:產生一第一控制訊號,其係以控制該至少二電子開關之一第一電子開關;產生一第二控制訊號,其係以控制該至少二電子開關之一第二電子開關;使用該第一與該第二控制訊號建立該第一
與該第二電子開關之一導通序列:一第一部分,於該第一部分期間,該第一電子開關將來自該電源供應器之一電流之至少一部分傳導至該負載;一第二部分,於該第二部分期間,該第二電子開關將來自該電源供應器之一電流之至少一部分傳導至該負載;以及一過渡部分,其係位於該第一部分與該第二部分之間,於該過渡部分期間,該第一電子開關與該第二電子開關皆將來自該電源供應器之該電流之至少一部分傳導至該負載;以及一檢測電路,其係設置用以檢測於該過渡部分期間流經該第一電子開關之一控制端子之一電流,其中該電路係設置響應於該檢測電流以調整該第一控制訊號並建立該導通序列之該第二部分。
於範例2中,範例1之目標主體可選擇性地包括,其中該檢測電路包括:一第一複製電子開關;一第一電流源,其係設置以對該第一複製電子開關提供一第一縮放電流;以及一第一邏輯電路,其係與該第一複製電子開關進行通訊,該第一邏輯電路係設置以產生一第一邏輯訊號,其中該控制電路係設置以接收該第一邏輯訊號,並響應於該檢測電流以調整該第一控制訊號與建立該導通序列之該第二部分。
於範例3中,範例2之目標主體可選擇性地包括,其中當該電流係由該第一電子開關之控制端流出時,該第一邏輯訊號具有一第一位準,其中該檢測電路包括:一第二複製電子開關;一第二電流源,其係設置以對該第二複製電子開關提供一第二縮放電流;以及一第二邏輯電路,其係與該第二複製電子開關進行通訊,該第二邏輯電路係設置以產生一第二邏輯
訊號,當該電流並未由該第一電子開關之控制端流出時,該第二邏輯訊號具有一第二位準,其中該控制電路係設置以接收該第二邏輯訊號並維持該第一控制訊號。
於範例4中,範例3之目標主體可選擇性地包括,其中該第一複製電子開關包括一第一複製場效電晶體,以及該第二複製電子開關包括一第二複製場效電晶體。
於範例5中,範例1至範例4中至少一者之目標主體可選擇性地包括,一第一放大器,其係與該第一電子開關之控制端進行通訊,其中該第一放大器包括該檢測電路;一第二放大器,其係與該第二電子開關之控制端進行通訊;一第一類比斜坡產生器,其係與該第一放大器之一輸入端進行通訊,並設置以對該第一電子開關提供一第一旋轉率;以及一第二類比斜坡產生器,其係與該第二放大器之一輸入端進行通訊,並設置以對該第二電子開關提供一第二旋轉率。
於範例6中,範例5之目標主體可選擇性地包括,其中該第一放大器係為一第一電壓放大器,其中該第二放大器係為一第二電壓放大器。
於範例7中,範例1至範例4中至少一者之目標主體可選擇性地包括,一第一放大器,其係與該第一電子開關之控制端進行通訊,其中該第一放大器包括該檢測電路;一第二放大器,其係與該第二電子開關之控制端進行通訊;一第一數位斜坡產生器,其係與該第一放大器之一輸入端進行通訊,並設置以對該第一電子開關提供一第一旋轉率;以及一第二數位斜坡產生器,其係與該第二放大器之一輸入端進行通訊,並
設置以對該第二電子開關提供一第二旋轉率。
於範例8中,範例7之目標主體可選擇性地包括,其中該第一數位斜坡產生器包括一第一數位類比轉換器,其中該第二數位斜坡產生器包括一第二數位類比轉換器。
於範例9中,範例1至範例8中至少一者之目標主體可選擇性地包括,其中該第一電子開關包括一第一場效電晶體,其中該第二電子開關包括一第二場效電晶體,其中該第一電子開關之控制端包括一閘極控制端。
於範例10中,範例1至範例9中至少一者之目標主體可選擇性地包括,其中控制該第一電子開關之該第一控制訊號,其係設置以於建立該第一電子開關之一截斷狀態與一全導通狀態之間進行改變,其中控制該第二電子開關之該第二控制訊號,其係設置以於建立該第二電子開關之一截斷狀態與一全導通狀態之間進行改變。
範例11包括目標主體(如一方法、用以執行動作之手段、機器可讀取媒介,其包括當由一機器執行時使該機器執行動作之指令,或被設置以執行指令之一設備)其係用以控制一電源供應器與一負載間以並聯方式設置之至少二電子開關,該方法包含:使用與該第一電子開關進行通訊之該第一控制訊號與該第二電子開關進行通訊之該第二控制訊號,建立該至少二電子開關之一第一電子開關與該至少二電子開關之一第二電子開關之一導通序列,該導通序列包括:一第一部分,於該第一部分期間,該第一電子開關將來自該電源供應器之一電流之至少一部分傳導至該負載;一第二部分,於該第二部分
期間,該第二電子開關將來自該電源供應器之一電流之至少一部分傳導至該負載;以及一過渡部分,其係位於該第一部分與該第二部分之間,於該過渡部分期間,該第一電子開關與該第二電子開關皆將來自該電源供應器之該電流之至少一部分傳導至該負載;以及檢測於該過渡部分期間流經該第一電子開關之一控制端之一電流;以及響應於該檢測電流以調整該第一控制訊號並建立該導通序列之該第二部分。
於範例12中,範例11之目標主體可選擇性地包括,提供一第一複製電子開關,其中於該過渡部分期間檢測來自該第一電子開關之一控制端之一電流,包括:響應於流經該第一複製電子開關之一第一複製電流,使用與該第一複製電子開關通訊之一第一邏輯電路產生一第一邏輯訊號。
於範例13中,範例12之目標主體可選擇性地包括,其中該邏輯訊號係為一第一邏輯訊號,其中當該電流係由該第一電子開關之一端子流出時,該第一邏輯訊號具有一第一位準,該目標主體包含:提供一第二複製電子開關,其中於該過渡部分期間檢測由該第一電子開關之一控制端流出之一電流,包括:響應於流經該第二電子開關之一第二複製電流,使用與該第二複製電子開關進行通訊之該邏輯電路產生具有一第二位準之一第二邏輯訊號。
於範例14中,範例13之目標主體可選擇性地包括,其中該第一複製電子開關包括一第一複製場效電晶體,以及該第二電子開關包括一第二複製場效電晶體。
於範例15中,範例11至範例14中之至少一者之
目標主體可選擇性地包括,提供一第一放大器,其係與該第一電子開關之控制端進行通訊;提供一第二放大器,其係與該第二電子開關之控制端進行通訊;提供一第一類比斜坡產生器,其係與該第一放大器之一輸入端進行通訊;提供一第二類比斜坡產生器,其係與該第二放大器之一輸入端進行通訊;使用該第一類比斜坡產生器對該第一電子開關產生一第一旋轉率;以及使用該第二類比斜坡產生器對該第二電子開關產生一第二旋轉率。
於範例16中,範例15之目標主體可選擇性地包括,其中該第二放大器係為一第二電壓放大器。
於範例17中,範例11至範例14之目標主體可選擇性地包括,提供第一放大器,其係與該第一電子開關之控制端進行通訊;提供一第二放大器,其係與該第二電子開關之控制端進行通訊;提供一第一數位斜坡產生器,其係與該第一放大器之一輸入端進行通訊,並設置以對該第一電子開關提供一第一旋轉率;提供一第二數位斜坡產生器,其係與該第二放大器之一輸入端進行通訊,並設置以對該第二電子開關提供一第二旋轉率;使用該第一數位斜坡產生器對該第一電子開關產生一第一旋轉率;以及使用該第二數位斜坡產生器對該第二電子開關產生一第二旋轉率。
於範例18中,範例17之目標主體可選擇性地包括,其中該第一數位斜坡產生器包括一第一數位類比轉換器,其中該第二數位斜坡產生器包括一第二數位類比轉換器。
於範例19中,範例11至範例18中至少一者之目
標主體可選擇性地包括,其中該第一電子開關包括一第一場效電晶體,其中該第二電子開關包括一第二場效電晶體,其中該第一電子開關之控制端包括一閘極端子。
於範例20中,範例11至範例19中至少一者之目標主體可選擇性地包括,改變於建立該第一電子開關之一截斷狀態與一全導通狀態之間之該第一控制訊號;以及改變於建立該第二電子開關之一截斷狀態與一全導通狀態之間之該第二控制訊號。
於該範例21中,範例1至範例10中至少一者之目標主體可選擇性地包括,其中該檢測電路係設置以檢測於該過渡部分期間由該第一電子開關之一控制端流出之一電流不包括一系統電流感測電阻。
於範例21中,範例1至範例10中至少一者以及範例21之目標主體可選擇性地包括,其中該第一與該第二電子開關可包括該至少二電子開關中之任二者。
如上詳細說明包括作為該詳細說明之一部分之參考附圖。該等附圖透過描繪方式顯示可實現本發明之具體實施例。該些實施例於此亦稱為「範例」。該等範例可包括除已顯示或已描述外之元件。然而,本發明人亦考量僅顯示或已描述之該些元件之範例。此外,本發明人亦考量使用該些已示或已述元件之任何組合方式或排列方式之範例(或其等至少一方面),不論是相對一特定範例(或其等至少一方面)或所述其他範例(或其一個或多個方面)。
若本文件與透過參考文獻所併入之任何文件間之
用語使用不一致時,則以本文件之用語為主。
於本文件中,於專利文件中常見之用語「一」或「一個」係包括一個或多於一個,係獨立於「至少一」或「一或多個」之任何其他例示或用途。於本文件中,該用語「或」係用以指一非排他性用語,除非另有說明,否則如「A或B」包括「A但非B」,「B但非A」以及「A與B」。於本文件中,用語「包括」與「於其中」係分別作該用語「包含」與「其中」簡明英文之同義詞。此外,於以下申請專利範圍中,該等用語「包括」與「包含」係開放式,即一系統、裝置、物件、組合、配方或過程包括已列出之元件外之元件,亦落入本發明之申請專利範圍內。再者,於以下申請專利範圍中,該等語「第一」、「第二」與「第三」等僅作為標示,並不用於對該等標的施加數字意義上之要求。
於此所述之方法範例可至少部分地為機器或計算機實施。某些範例可包括一電腦可讀取媒介或機器可讀取媒介,其等係編碼具有可操作以設置一電子裝置來以執行上述範例中所述之方法之指令。該方法之實施可包括編碼如微代碼(microcode)、彙編語言代碼(assembly language code)、更高級語言代碼等。該代碼可包括用以執行各種方法之電腦可讀取指令。該代碼可形成電腦軟體產品之一部分。此外,於一範例中,該代碼如於執行期間或其他時點可有形地儲存於至少一依電性(volatile)、非暫態或非依電性之有形電腦可讀取媒介上。該些有形之電腦可讀取媒介之範例可包括但不限於,硬碟、可移動磁碟、可移動式光碟(如,光碟與數位光碟)、磁
帶、記憶卡或棒、隨機存取記憶體(random access memories,RAMs)、唯讀記憶體(read only memories,ROMs)等。
上述說明係為說明性而非限制性。例如,上述範例(或其等至少一方面)可彼此相組合使用。如本技術領域通常知識者於閱讀上述說明後可使用其他實施例。所提供之摘要係符合37 C.F.R.§1.72(b)之規定,以使讀者快速理解本發明所揭露技術之本質。應理解為,其非用以解釋或限制申請專利範圍之範圍或含義。此外,於上述詳細說明中,各種特徵可被分組在一起以簡化本發明所揭露之內容。此不應被解釋為未見於申請專利範圍中之技術特徵對於任何本發明之申請專利範圍係相當重要的。相反地,本發明之目標主體可能比一特定揭露之實施例之所有特徵要來的少。因此,以下申請專利範圍係併入至該詳細說明中作為範例或實施例,其中各該申請專利範圍係各自作為一單獨實施例,且可預期該些實施例可以各種組合方式或排列方式彼此相組合使用。本發明之範圍應由申請專利範圍中所載之內容以及落入該等申請專利範圍之均等物所決定。
2‧‧‧負載
4‧‧‧電源供應器
6‧‧‧熱插拔電路
6a‧‧‧控制模組
6b‧‧‧電流開關/限制模組
20‧‧‧系統電流感測電阻
24‧‧‧控制器
26‧‧‧電源通道
28‧‧‧輸出節點
32‧‧‧第一輸入
34‧‧‧第二輸入
40‧‧‧第三輸入
S1‧‧‧半導體裝置
S2‧‧‧半導體裝置
SN‧‧‧半導體裝置
OP1‧‧‧輸出
OP2‧‧‧輸出
OPN‧‧‧輸出
Vs‧‧‧電源電壓
VL‧‧‧電壓
Claims (21)
- 一種用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之電路,該電路包含:一控制電路,係設置以:產生一第一控制訊號,以控制該至少二電子開關之一第一電子開關;產生一第二控制訊號,以控制該至少二電子開關之一第二電子開關;以及使用該第一與該第二控制訊號建立該第一與該第二電子開關之一導通序列,該導通序列包括:一第一導通部分,於該第一導通部分期間,該第一電子開關傳導來自該電源供應器之一電流之至少一部分至該負載,一第二導通部分,於該第二導通部分期間,該第二電子開關傳導來自該電源供應器之該電流之至少一部分至該負載;以及一過渡部分,其位於該第一與該第二導通部分間,於該過渡部分期間,該第一與該第二電子開關傳導來自該電源供應器之該電流之至少一部分至該負載;以及一檢測電路,其係設置以於該導通部分期間檢測流經該第一電子開關之一控制端之一電流,其中該電路係設置以響應於該檢測電流調整該第一控制訊號與建立該導通序列之該第二部分。
- 如請求項2所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之電路,其中該 檢測電路包括:一第一複製電子開關;一第一電流源,其係設置以對該第一複製電子開關提供一第一縮放電路;以及一第一邏輯電路,其係與該第一複製電子開關進行通訊,該第一邏輯電路係設置以產生一第一邏輯訊號,其中該控制電路係設置以接收該第一邏輯訊號,並響應於該檢測電流以調整該第一控制訊號與建立該導通序列之該第二部分。
- 如請求項2所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之電路,其中當該電流由該第一電子開關之該控制端流出時,該第一邏輯訊號具有一第一位準,其中該檢測電路包括:一第二複製電子開關;一第二電流源,其係設置以對該第二複製電子開關提供一第二縮放電路;以及一第二邏輯電路,其係與該第二複製電子開關進行通訊,該第二邏輯電路係設置以產生一第二邏輯訊號,其係當該電流未由該第一電子開關之該控制端流出時,具有一第二位準,其中該控制電路係設置以接收該第二邏輯訊號並維持該第一控制訊號。
- 如請求項3所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之電路,其中該第一複製電子開關包括一第一複製場效電晶體,以及該第二複 製電子開關包括一第二複製場效電晶體。
- 如請求項1所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之電路,包含:一第一放大器,其係與該第一電子開關之該控制端進行通訊,其中該第一放大器電路包括該檢測電路;一第二放大器,其係與該第二電子開關之該控制端進行通訊;一第一類比斜坡產生器,其係與該第一放大器之一輸入端進行通訊,並設置以對該第一電子開關提供一第一旋轉率;以及一第二類比斜坡產生器,其係與該第二放大器之一輸入端進行通訊,並設置以對該第二電子開關提供一第二旋轉率。
- 如請求項5所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之電路,其中該第一放大器係為一第一電壓放大器,其中該第二放大器係為一第二電壓放大器。
- 如請求項1所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之電路,包含:一第一放大器,其係與該第一電子開關之該控制端進行通訊,其中該第一放大器包括該檢測電路;一第二放大器,其係與該第二電子開關之該控制端進行通訊;一第一數位斜坡產生器,其係與該第一放大器之一輸入端進行通訊,並設置以對該第一電子開關提供一第一旋轉率;以 及一第二數位斜坡產生器,其係與該第二放大器之一輸入端進行通訊,並設置以對該第二電子開關提供一第二旋轉率。
- 如請求項7所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之電路,其中該第一數位斜坡產生器包括一第一數位類比轉換器,其中該第二數位斜坡產生器包括一第二數位類比轉換器。
- 如請求項1所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之電路,其中該第一電子開關包括一第一場效電晶體,其中該第二電子開關包括一第二場效電晶體,且其中該第一電子開關之該控制端包括一閘極端。
- 如請求項1所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之電路,其中控制該第一電子開關之該第一控制訊號係設置以於建立該第一電子開關之一截斷狀態與一全導通狀態之間進行改變,其中控制該第二電子開關之該第二控制訊號係設置以於建立該第二電子開關之一截斷狀態與一全導通狀態之間進行改變。
- 如請求項1所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之電路,其中設置以於該過渡部分期間檢測流經該第一電子開關之一控制端之一電流之該檢測電路並未包括一系統電流感測電阻。
- 如請求項1所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之電路,其中 該第一與該第二電子開關包括該至少二電子開關之任二者。
- 一種用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之方法,該方法包含:使用與該第一電子開關進行通訊之該第一控制訊號以及與該第二電子開關進行通訊之該第二控制訊號,建立該至少二電子開關之一第一電子開關與該至少二電子開關之一第二電子開關之一導通序列,該導通序列包括:一第一部分,於該第一部分期間,該第一電子開關將來自該電源供應器之一電流之至少一部分傳導至該負載;一第二部分,於該第二部分期間,該第二電子開關將來自該電源供應器之一電流之至少一部分傳導至該負載;以及一過渡部分,其係位於該第一部分與該第二部分之間,於該過渡部分期間,該第一電子開關與該第二電子開關皆將來自該電源供應器之該電流傳導至該負載;以及檢測於該過渡部分期間流經該第一電子開關之一控制端之一電流;以及響應於該檢測電流調整該第一控制訊號並建立該導通序列之該第二部分。
- 如請求項13所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之方法,包含:提供一第一複製電子開關,其中於該過渡部分期間檢測流經該第一電子開關之一控制端之一電流包括: 響應於流經該第一複製電子開關之一第一複製電流,使用與該第一複製電子開關進行通訊之一第一邏輯電路產生一第一邏輯訊號。
- 如請求項14所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之方法,其中該邏輯訊號係為一第一邏輯訊號,其中當該電流由該第一電子開關之一端子流出時,該第一邏輯訊號具有一第一位準,該方法包含:提供一第二複製電子開關,其中於該過渡部分期間檢測由該第一電子開關之一控制端流出之一電流包括:響應於流經該第二電子開關之一第二複製電流,使用與該第二複製電子開關進行通訊之該邏輯電路產生具有一第二位準之一第二邏輯訊號。
- 如請求項15所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之方法,其中該第一複製電子開關包括一第一複製場效電晶體,且該第二複製電子開關包括一第二複製場效電晶體。
- 如請求項13所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之方法,包含:提供一第一放大器,其係與該第一電子開關之該控制端進行通訊;提供一第二放大器,其係與該第二電子開關之該控制端進 行通訊;提供一第一類比斜坡產生器,其係與該第一放大器之一輸入端進行通訊;提供一第二類比斜坡產生器,其係與該第二放大器之一輸入端進行通訊;使用該第一類比斜坡產生器,對該第一電子開關產生一第一旋轉率;以及使用該第二類比斜坡產生器,對該第二電子開關產生一第二旋轉率。
- 如請求項17所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之方法,其中該第一放大器係為一第一電壓放大器,且其中該第二放大器係為一第二電壓放大器。
- 如請求項13所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之方法,包含:提供一第一放大器,其係與該第一電子開關之該控制端進行通訊;提供一第二放大器,其係與該第二電子開關之該控制端進行通訊;提供一第一數位斜坡產生器,其係與該第一放大器之一輸入端進行通訊,並設置以對該第一電子開關提供一第一旋轉率;提供一第二數位斜坡產生器,其係與該第二放大器之一輸 入端進行通訊,並設置以對該第二電子開關提供一第二旋轉率;使用該第一數位斜坡產生器,對該第一電子開關產生一第一旋轉率;以及使用該第二數位斜坡產生器,對該第二電子開關產生一第二旋轉率。
- 如請求項19所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之方法,其中該第一數位斜坡產生器包括一第一數位類比轉換器,且該第二數位斜坡產生器包括一第二數位類比轉換器。
- 如請求項13所述之用於控制位於一電源供應器與一負載間以並聯方式設置之至少二電子開關之方法,包含:使該第一控制訊號於建立該第一電子開關之一截斷狀態與一全導通狀態之間改變;以及使該第二控制訊號於建立該第二電子開關之一截斷狀態與一全導通狀態之間改變。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/207,238 US10283970B2 (en) | 2016-07-11 | 2016-07-11 | Dynamic exchange of electrical current control devices in a load current controller |
US15/207,238 | 2016-07-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201802627A true TW201802627A (zh) | 2018-01-16 |
TWI676878B TWI676878B (zh) | 2019-11-11 |
Family
ID=60911291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106121915A TWI676878B (zh) | 2016-07-11 | 2017-06-30 | 負載電流控制器中電流控制裝置及方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10283970B2 (zh) |
JP (1) | JP6603690B2 (zh) |
CN (1) | CN107612299B (zh) |
TW (1) | TWI676878B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10498131B2 (en) * | 2016-12-30 | 2019-12-03 | Infineon Technologies Ag | Electronic switch and protection circuit |
US10700603B2 (en) | 2017-12-13 | 2020-06-30 | Ovh | Circuit and system implementing a power supply configured for spark prevention |
EP3499669A1 (en) * | 2017-12-13 | 2019-06-19 | Ovh | Circuit and system implementing a smart fuse for a power supply |
US10509426B2 (en) * | 2018-05-02 | 2019-12-17 | Analog Devices Global Unlimited Company | Methods and circuits for controlling and/or reducing current leakage during a low-power or inactive mode |
US10594202B1 (en) * | 2019-02-15 | 2020-03-17 | Psemi Corporation | Current in-rush limiter |
KR102235931B1 (ko) * | 2020-07-29 | 2021-04-07 | 주식회사 아미텍 | 배터리 충전율을 이용한 전원 관리 시스템 |
US20230403005A1 (en) * | 2022-06-14 | 2023-12-14 | Stmicroelectronics S.R.L. | Capacitor charging method, corresponding circuit and device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05299991A (ja) * | 1991-06-06 | 1993-11-12 | Nec Corp | モノリシックパワーmos集積回路 |
JP3637848B2 (ja) * | 1999-09-30 | 2005-04-13 | 株式会社デンソー | 負荷駆動回路 |
WO2001069784A1 (de) | 2000-03-15 | 2001-09-20 | Ct-Concept Technologie Ag | Verfahren zum betrieb einer parallelanordnung von leistungshalbleiterschaltern |
US6930473B2 (en) * | 2001-08-23 | 2005-08-16 | Fairchild Semiconductor Corporation | Method and circuit for reducing losses in DC-DC converters |
US8148957B2 (en) | 2007-04-24 | 2012-04-03 | International Rectifier Corporation | Power switch-mode circuit with devices of different threshold voltages |
US20110109297A1 (en) | 2009-11-09 | 2011-05-12 | Leviton Manufacturing Co., Inc. | Parallel ac switching with sequential control |
JP2011223309A (ja) * | 2010-04-09 | 2011-11-04 | Panasonic Corp | 電流双方向検出機能付き負荷駆動回路 |
US9148138B2 (en) * | 2011-06-07 | 2015-09-29 | Analog Devices, Inc. | Connection apparatus |
US8278997B1 (en) | 2011-10-03 | 2012-10-02 | Google Inc. | Apparatus and methodology for controlling hot swap MOSFETs |
US8680893B2 (en) | 2011-10-05 | 2014-03-25 | Analog Devices, Inc. | Circuits and techniques for load current control |
CN103546046A (zh) * | 2012-07-12 | 2014-01-29 | 凹凸电子(武汉)有限公司 | 整流电路及整流方法 |
US9671465B2 (en) | 2013-07-12 | 2017-06-06 | Linear Technology Corporation | Detecting faults in hot-swap applications |
US10003190B2 (en) | 2013-07-12 | 2018-06-19 | Linear Technology Corporation | Inrush control with multiple switches |
-
2016
- 2016-07-11 US US15/207,238 patent/US10283970B2/en active Active
-
2017
- 2017-06-30 TW TW106121915A patent/TWI676878B/zh active
- 2017-07-07 JP JP2017133614A patent/JP6603690B2/ja active Active
- 2017-07-11 CN CN201710578569.XA patent/CN107612299B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107612299A (zh) | 2018-01-19 |
CN107612299B (zh) | 2019-12-13 |
JP2018038033A (ja) | 2018-03-08 |
TWI676878B (zh) | 2019-11-11 |
US10283970B2 (en) | 2019-05-07 |
US20180013294A1 (en) | 2018-01-11 |
JP6603690B2 (ja) | 2019-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI676878B (zh) | 負載電流控制器中電流控制裝置及方法 | |
US10185340B2 (en) | Apparatus and method for distributing power-up power dissipation | |
TWI769160B (zh) | 用以軟啟動大功率電荷泵的方法、電路,及電子系統 | |
US9917437B2 (en) | Hot swap controller with individually controlled parallel current paths | |
TWI339490B (en) | Method of forming a self-gated transistor and structure therefor | |
KR20090051234A (ko) | 개선된 성능을 가진 n채널 esd 클램프 | |
TW201508296A (zh) | 檢測在熱切換應用中的故障 | |
US8692609B2 (en) | Systems and methods for current sensing | |
EP2800274A1 (en) | Gate driver circuit | |
USRE39274E1 (en) | Voltage down converter with switched hysteresis | |
CN113328734A (zh) | 快速阻断开关 | |
CN110943722A (zh) | 驱动电路 | |
CN102915064A (zh) | 快速启动电压调节器 | |
CN106160423B (zh) | 用于低发射开关调节器的驱动器 | |
CN107342677B (zh) | 预驱动器短路保护 | |
US7075804B2 (en) | Tracking soft start circuit for generating a plurality of soft start voltages where all soft start voltages are prevented until all have been brought to the same prescribed state of operation | |
CN109194126B (zh) | 一种电源切换电路 | |
US10187055B2 (en) | Output discharge techniques for load switches | |
CN116243777A (zh) | 掉电保持装置及服务器 | |
US20190199340A1 (en) | Method and apparatus for control of input current of high-current and high-voltage applications | |
US9819257B2 (en) | DC-to-DC converter input node short protection | |
CN112133238B (zh) | 驱动电路与电子设备 | |
CN112448564A (zh) | 数字输出驱动器电路和方法 | |
US7187157B1 (en) | Power supply remote voltage sensing | |
JP2021535649A (ja) | 追跡電源を備える電力増幅器 |