TW201801459A

TW201801459A - 電容性耦合的輸入傳輸閘

Info

Publication number: TW201801459A
Application number: TW106100284A
Authority: TW
Inventors: 拉茲凡布加蘇; 雷杜Ｈ雅科伯
Original assignee: 半導體組件工業公司
Priority date: 2016-01-06
Filing date: 2017-01-05
Publication date: 2018-01-01
Also published as: CN106953517A; CN106953517B; US9584011B1; TWI722086B

Abstract

根據一個實施例，一種設備係用於搭配遠端電路使用。該設備具有用於接收一輸入電壓的一第一輸入、用於接收一電力供應器電壓的一第二輸入、及用於接收一輸入時脈的一第三輸入，該輸入時脈具有對應於該電力供應器電壓的高狀態及對應於該電力供應器電壓的返回的一低狀態。該設備包括一第一移位電路，其耦接至該第一輸入及該第三輸入，且經組態以輸出一第一輸出時脈，該第一輸出時脈具有對應於該輸入電壓的一低狀態。該設備進一步包括一第二移位電路，其耦接至該第一輸入及該第一移位電路，且經組態以輸出一第二輸出時脈，該第二輸出時脈具有對應於該輸入電壓的一高狀態。

Description

電容性耦合的輸入傳輸閘

本揭露大致上係關於電子電路，且更具體而言，係關於運算放大器（例如，高電壓精密放大器）及用於使用來驅動輸入傳輸閘的信號的參考位準移位的位準移位器。

精密運算放大器可用於執行信號調節（例如，針對類比感測器）。在此方面，這些放大器可執行低電壓放大及/或帶通濾波。此外，精密運算放大器可用於執行高或低側電流感測（例如，針對功率管理）。在此方面，可包括這些放大器作為回饋環路的一部分。在理想的運算放大器中，當輸入信號係0 V時，差動輸入信號經放大以使得輸出係0 V。然而，在實際裝置中，0伏特的輸出可能是由補償內部電壓或電壓偏移（不匹配）的非零差動輸入信號所導致。該非零差動信號被稱為輸入偏移電壓。用於減少輸入偏移電壓的架構包括使用斬波(chopper)放大器架構、自動歸零(auto-zero)架構或斬波放大器及自動歸零架構的不同組合。

根據本申請案的一個態樣，提供一種設備，其用於提供參考移位時脈信號至遠端電路，該設備具有用於接收一輸入電壓的一第一輸入，及用於接收一輸入時脈的一第二輸入，該輸入時脈具有對應於一電力供應器電壓的一高狀態及對應於該電力供應器電壓的一返回的一低狀態，該設備特徵在於：一第一移位電路，其耦接至該第一輸入及該第二輸入，且經組態以輸出一第一輸出時脈，該第一輸出時脈具有對應於該輸入電壓的一低狀態；及一第二移位電路，其耦接至該第一輸入及該第一移位電路，且經組態以輸出一第二輸出時脈，該第二輸出時脈具有對應於該輸入電壓的一高狀態。在一實施例中，該設備的特徵在於該第一移位電路包括：一第一電容器，其耦接於該第二輸入與該第一輸出時脈的一輸出節點之間；及一第一二極體，其耦接於該第一輸入與該第一輸出時脈的該輸出節點之間，其中該第一二極體的一陽極耦接至該第一輸入，且該第一二極體的一陰極耦接至該第一輸出時脈的該輸出節點。在一實施例中，該設備進一步包含一再新電路，該再新電路經組態以在該輸入電壓的一變化的期間為該電容器充電或放電。在一實施例中，該設備的特徵在於該再新電路經進一步組態以將電荷自該第一輸出時脈的該輸出節點導引至該第二輸出時脈的一輸出節點。在一實施例中，該設備的特徵在於該第二移位電路包括：一第二電容器，其耦接於該第一輸出時脈的該輸出節點與該第二輸出時脈的該輸出節點之間；及一第二二極體，其耦接於該第一輸入與該第二輸出時脈的該輸出節點之間，其中該第二二極體的一陰極耦接至該第一輸入，且該第二二極體的一陽極耦接至該第二輸出時脈的該輸出節點。在一實施例中，該設備的特徵在於該遠端電路包括至少一自動歸零電路或一截波電路(chopper circuit)。根據本申請案的另一態樣，提供一種方法，其特徵在於：在一第一輸入處接收一輸入電壓；在一第二輸入處接收一輸入時脈，該輸入時脈具有對應於一電力供應器電壓的一高狀態及對應於該電力供應器電壓的一返回的一低狀態；在耦接至該第一輸入及該第二輸入的一第一移位電路處輸出一第一輸出時脈，該第一輸出時脈具有對應於該輸入電壓的一低狀態；及在耦接至該第一輸入及該第一移位電路的一第二移位電路處輸出一第二輸出時脈，該第二輸出時脈具有對應於該輸入電壓的一高狀態。在一實施例中，該方法的特徵在於該第一輸出時脈的一頻率及該第二輸出時脈的一頻率約略等於該輸入時脈的一頻率。在一實施例中，該方法的特徵在於該第一輸出時脈的一上升時間及該第二輸出時脈的一上升時間約略等於該輸入時脈的一上升時間。在一實施例中，該方法的特徵在於該第一輸出時脈具有約略對應於該輸入電壓及該電力供應器電壓的一總和的一高狀態；或者該第二輸出時脈具有約略對應於該電力供應器電壓與該輸入電壓之間的一差值的一低狀態。

本申請案主張2016年1月6日所提出申請之美國臨時專利申請案第62/275427號之優先權，其標題為「CAPACITIVE COUPLED INPUT TRANSFER GATES」，由Razvan PUSCASU及Radu H. IACOB所發明，該案全文內容以引用方式併入。大致上，根據本發明實施例的精密放大器（例如，高電壓精密放大器）接收自一參考位準（例如，接地參考位準）被移位至另一參考位準（使用者定義的參考位準）的時脈信號。在移位時脈信號中，經位準移位信號的屬性（例如，振幅、頻率、邊緣）被經保留以促進（例如，斬波器或自動歸零架構的）適當操作。本揭露的態樣係關於將時脈信號（其基於電力供應器電壓域）移位至不同的域（例如，共模輸入電壓域）。因此，時脈信號可用以控制遠端電路的輸入傳輸閘。執行移位以使得時脈信號的屬性（例如，邊緣、頻率）不會顯著地變化。此外，執行移位以使得基於時脈信號產生的控制信號可用以控制不同類型的裝置（例如，p通道電晶體及n通道電晶體）。雖然輸入傳輸閘受控於參考輸入共模電壓的控制信號，但是自輸入消耗的電流相對小（例如，大約係nA），其主要用來充電/放電位準移位器電路的儲存元件（例如，電容器）。圖1是搭配遠端電路使用的電路100的一實施例的示意圖。電路100包括移位電路102、104。移位電路102、104接收共模輸入電壓VHV。移位電路102、104亦接收用於供電於各種操作的電力供應器電壓。電力供應器電壓可由提供電力至電路的電源產生。舉例而言，電源可包括正電壓軌VDD及負電壓軌VSS（例如，接地）。由電力供應器電壓供電的操作包括信號clk的產生，信號clk由移位電路102接收。時脈信號clk參考電力供應器電壓。時脈信號具有A伏特的振幅，其可等於或低於正電壓軌VDD與負電壓軌VSS之間的差值。再次參照圖1，移位電路102包括電容器C1及肖特基二極體DS1。二極體DS1耦接於共模輸入電壓VHV與電容器C1的節點106之間。更具體地，二極體DS1的陽極耦接至共模輸入電壓VHV，且二極體DS1的陰極耦接至節點106。二極體DS1繪示為肖特基二極體。然而可理解的是，可使用一或多種其他類型二極體來實施二極體DS1。移位電路104包括電容器C2及耦接於電容器C2的節點108與共模輸入電壓VHV之間的二極體DS2。更具體地，二極體DS2的陽極耦接至節點108，且二極體DS2的陰極耦接至共模輸入電壓VHV。二極體DS2繪示為肖特基二極體。然而，可理解的是，可使用一或多種其他類型二極體來實施二極體DS2。移位電路102接收信號clk並產生輸出HVCLK1。移位電路104接收輸出HVCLK1並產生輸出HVCLK2。輸出HVCLK1及HVCLK2可用以控制遠端電路的輸入傳輸閘。如將參照圖2而更詳細地解釋，移位電路102產生輸出HVCLK1的操作相似於電荷泵，且移位電路104產生輸出HVCLK2的操作相似於逆電荷泵。圖2是與圖1實施例相關聯的時序圖的實例。此時序圖繪示其中共模輸入電壓VHV等於30 V且信號clk (A)之振幅係2.5 V的一實例。然而，應了解共模輸入電壓VHV及/或A可具有不同的數值。參照圖1及圖2，當信號clk為低（例如，邏輯0）時，二極體DS1被正向偏壓並導通。忽略跨二極體DS1的電壓降，節點106處的電壓等於共模輸入電壓VHV（例如，30 V）。此電壓對電容C1充電，使得跨電容C1施加共模輸入電壓VHV。輸出HVCLK1（其對應於節點106處的電壓）係在共模輸入電壓VHV電位（例如，邏輯低）。在節點106處的電壓亦對電容C2充電。因此，在節點108處的電壓等於(VHV-A)伏特（例如，27.5 V）。輸出HVCLK2（其對應於節點108處的電壓）係在(VHV-A)伏特的電壓（例如，邏輯低）。由於二極體DS2被反向偏壓，所以二極體DS2為不導通。在其上升邊緣，信號clk增加A伏特，導致節點106處的電壓自VHV增加至(VHV+A)伏特（例如，32.5 V）。因此，輸出HVCLK1係在(VHV+A)伏特的電壓（例如，邏輯高）。如前文所提到的，跨電容C2的電壓降係A伏特。因此，在節點108處的電壓自(VHV-A)伏特增加至VHV伏特（例如，30 V或邏輯高）。在節點106處的電壓增加（至(VHV+A)伏特）導致二極體DS1變為被逆向偏壓。據此，二極體DS1變為不導通。同時，在節點108處的電壓增加（至VHV伏特）導致二極體DS2變為被正向偏壓，直到儲存於電容C2上的額外電荷被放電至共模輸入電壓VHV電力供應器軌。當信號clk為高（例如，邏輯1）時，由於儲存於電容C1及C2的電荷，使在節點106處的電壓維持在(VHV+A)伏特（例如，32.5 V）。因此，輸出HVCLK1維持在邏輯高狀態中。忽略跨二極體DS2的電壓降，節點108處的電位維持在VHV伏特。因此，輸出HVCLK2維持在邏輯高狀態中。在其下降邊緣，信號clk下降A伏特，導致節點106處的電壓自(VHV+A)伏特（例如，32.5 V）下降至VHV伏特。因此，輸出HVCLK1返回至邏輯低狀態(30 V)。如前文所提到的，跨電容C2的電壓降係A伏特。因此，在節點108處的電壓自VHV伏特下降至(VHV-A)伏特，且輸出HVCLK2返回至邏輯低狀態(27.5 V)。如圖2所繪示，輸出HVCLK1及HVCLK2與信號clk同相。輸出HVCLK1及HVCLK2的頻率相等於信號clk的頻率。舉例而言，這三個時脈信號的頻率可全部等於1 MHz。亦如圖2所繪示，信號clk的時脈邊緣保留在輸出HVCLK1及HVCLK2的時脈邊緣中。據此，信號clk的上升時間相等於輸出HVCLK1及HVCLK2的上升時間。相似地，信號clk的下降時間相等於輸出HVCLK1及HVCLK2的下降時間。據此，在產生輸出HVCLK1及HVCLK2中，參考負電壓軌VSS（例如，GND）的信號clk被有效地移位至不同的參考位準（例如，共模輸入電壓VHV）。因此，輸出HVCLK1及HVCLK2參考此其他參考位準。如圖2所繪示，輸出HVCLK1及HVCLK2可具有相等於信號clk振幅的振幅（例如，A伏特，或VDD與VSS之間的差值）。然而，應了解輸出HVCLK1及/或輸出HVCLK2可經產生以具有大於或小於信號clk的振幅。舉例而言，可藉由適當地組態電容C1及C2，並考慮這些信號須驅動的負戴電容來定義輸出HVCLK1及HVCLK2的振幅。據此，可由使用者選擇性地設定輸出HVCLK1及HVCLK2各別的振幅，以符合特定驅動需求（例如，與控制電荷注入現象相關的需求）。在圖2繪示的實例中，輸出HVCLK1具有對應於共模輸入電壓VHV的低狀態，且具有對應於共模輸入電壓VHV與信號clk (A)之振幅的總和的高狀態，其相等於電力供應器電壓。輸出HVCLK2具有對應於共模輸入電壓VHV與A之間差值的低狀態，且具有對應於共模輸入電壓VHV的高狀態。根據圖2的實例，輸出HVCLK1的低狀態對應於30 V，而輸出HVCLK1的高狀態對應於32.5 V。另外，輸出HVCLK2的低狀態對應於27.5 V，而輸出HVCLK2的高狀態對應於30 V。根據另一實例，輸出HVCLK1/HVCLK2的高/低狀態可具有不同的值。舉例而言，若電力供應器電壓等於5 V，則輸出HVCLK1的高狀態可對應於35 V，而輸出HVCLK2的低狀態可對應於25 V。注意，輸出HVCLK1及HVCLK2之間的差值可實用於控制具有不同操作特性的裝置。舉例而言，如下文將更詳細地描述的，輸出HVCLK1及HVCLK2可用於控制遠端裝置的輸入傳輸閘（例如，電晶體）。分別由輸出HVCLK1及HVCLK2控制的電晶體可為不同類型。舉例而言，輸出HVCLK1可用於控制一或多個n通道MOSFET電晶體，而輸出HVCLK2可用於控制一或多個p通道MOSFET電晶體。下文將更為詳細地描述此特性（例如，參考圖11）。輸出HVCLK1及HVCLK2的產生易受共模輸入電壓(VHV)軌上的雜訊影響。舉例而言，如前文所描述的，參考共模輸入電壓VHV而產生輸出HVCLK1及HVCLK2。共模輸入電壓VHV軌上可能出現瞬變，使得共模輸入電壓VHV可能例如（暫時地）自30 V上升至40 V，或（暫時地）自40 V下降至25 V。此種瞬變行為可能會不利地影響輸出HVCLK1及HVCLK2的產生。舉例而言，此種瞬變行為可能會不利地影響輸出HVCLK1及HVCLK2跟隨共模輸入電壓VHV的程度。本揭露的態樣係關於基於共模輸入電壓VHV的目前位準再新輸出HVCLK1及HVCLK2，使得這些輸出信號更近地跟隨共模輸入電壓VHV。可週期性地執行此再新（例如，信號clk的每個循環）。據此，能夠以更可靠的方式控制遠端裝置的輸入傳輸閘。圖3是搭配遠端電路使用的電路300的一實施例的示意圖。參照圖3，移位電路302包括電容器C1及二極體DS3。移位電路302以相似於前文參考圖1的移位電路102所描述的方式操作。此外，包括電容器C2及二極體DS3的移位電路304以相似於前文參考圖1的移位電路104所描述的方式操作。電路300進一步包括移位電路306、308。移位電路306的操作鏡射於移位電路302的操作，且移位電路308的操作鏡射於移位電路304的操作。移位電路306產生由移位電路302所產生的輸出HVCLK1的反相。換言之，移位電路306產生

。相似地，移位電路308產生由移位電路304所產生的輸出HVCLK2的反相。換言之，移位電路306產生

。電路300進一步包括再新電路310、312。再新電路310的電晶體MN1受控於輸入信號

。再新電路312的電晶體MN2受控於輸入信號clk。電晶體MP1及MN1將累積於電容C1的正端子（於圖3中繪示為電容C1的上端子）的額外電荷導引至接地。如前文所描述的，輸出HVCLK1的低狀態對應於共模輸入電壓VHV。當共模輸入電壓VHV的值改變時，例如，當共模輸入電壓VHV自30 V下降至20 V時，輸出HVCLK1的低狀態應跟隨共模輸入電壓VHV的位準。若累積於電容C1上的至少一部分電荷被放電，則輸出HVCLK1更近地跟隨共模輸入電壓VHV。當電晶體MP1及MN1兩者皆被接通時，此電荷可被導引至一受控的DC路徑，例如自電容C1的正端子至接地。此幫助再新輸出HVCLK1至共模輸入電壓VHV的目前位準。以類似的方式，當再新電路312的電晶體MP2及MN2兩者皆被接通時，累積於電容C4上的額外電荷的至少一部分可被導引至接地。如前文所描述的，電晶體MN1及MN2各別受控於信號

及clk。以此方式，週期性地（例如，信號clk的每個循環）執行輸出HVCLK1及HVCLK2的再新。或者，可根據不同於信號clk的週期性輸入信號執行輸出HVCLK1及HVCLK2的再新。舉例而言，如圖3中（以虛線）所繪示，電晶體MN1及MN2可分別受控於信號

及clk_s。根據一實施例，clk_s（或clk_s的反相）係信號clk（或信號clk的反相）的一時間延遲版本。當電晶體MN1受控於

時，與電晶體MN1受控於

的情況相比，電晶體MN1在時間上晚一點接通。當輸出HVCLK1及HVCLK2信號以所描述的方式產生時，所產生的輸出變得對共模輸入電壓（例如，VHV）上的雜訊更為免疫。舉例而言，如前文所描述的，所產生的時脈參考共模輸入電壓VHV。當快速的瞬變發生時，輸出HVCLK1及HVCLK2經產生以跟隨共模輸入電壓VHV。舉例而言，當共模輸入電壓VHV自30 V上升至40 V時，輸出HVCLK1開始在40 V與42.5 V位準之間循環。在此情況中，輸出HVCLK2開始在37.5 V與40 V位準之間循環。作為另一實例，當共模輸入電壓VHV自40 V下降至15 V時，輸出HVCLK1開始在15 V與17.5 V位準之間變換，且輸出HVCLK2開始在12.5 V與15 V位準之間變換。再次地，輸出HVCLK1及HVCLK2經產生以跟隨共模輸入電壓VHV。因此，即便當瞬變行為發生在共模輸入電壓VHV軌上時，仍可使用輸出HVCLK1及HVCLK2而可靠地控制輸入傳輸閘。圖4是搭配遠端電路使用的電路400的一實施例的示意圖。相似於電路300的操作，電路400的操作亦涉及使用受控的DC路徑來再新輸出HVCLK1及HVCLK2的產生。舉例而言，參照圖4，累積於電容C1上的電荷的至少一部分可透過電晶體MP1及MN1放電至接地。再者，累積於電容C4上的電荷的至少一部分可透過電晶體MP2及MN2放電至接地。與電路300的操作不同，電晶體MN1及MN2未受控於輸入時脈信號。相反地，如圖4所繪示，電晶體MN1受控於所產生的信號

。電晶體MN2受控於輸出HVCLK1。根據一特定實施例，應特別謹慎，使得電路操作不會損壞電晶體MN1及MN2的閘極。圖5是搭配遠端電路使用的電路500的一實施例的示意圖。相似於電路300及400，電路500產生輸出HVCLK1、

、HVCLK2、及

。相似於電路400的操作，電晶體MN1受控於所產生的信號

。電晶體MN2受控於輸出HVCLK1。與電路300及400的操作不同，電路500的操作涉及透過內部節點再新輸出HVCLK1及HVCLK2的產生。舉例而言，參照圖5，電晶體MN1的源極端子耦接至內部節點502，節點502耦接至輸出HVCLK2。如前文參照圖2所描述的，輸出HVCLK2的瞬時值在任何時候都低於輸出HVCLK1的瞬時值。據此，累積於電容C1的額外電荷的至少一部分可透過電晶體MP1及MN1經由二極體DS1至共模輸入電壓VHV軌放電。相似地，累積於電容C4上的額外電荷的至少一部分可透過電晶體MP2及MN2經由二極體DS2至共模輸入電壓VHV軌放電。由於電路500的操作未涉及將電荷導引至接地節點，電路500可參考任意電位而以「浮動(floating)」方式操作。圖6是搭配遠端電路使用的電路600的一實施例的示意圖。電路600的組態相似於圖5的電路500。舉例而言，相似於電路500，累積於電容器的正端子（例如，圖6中電容C1的上端子，電容C4的上端子）的電荷可被放電至內部節點（例如，節點602、604）。在電路600中，電晶體MN1的閘極端子及源極端子透過二極體DZ1彼此耦接。此二極體DZ1防範共模輸入電壓VHV中的大幅變化（例如，大約數十伏特的變化）。若電晶體MN1及MN2係低電壓裝置，則此保護可係有益的。應了解，可使用其他類型的二極體來達成電晶體MN1及MN2的保護。相似地，電晶體MN2的閘極端子及源極端子透過二極體DZ2彼此耦接。應了解，可使用其他類型的二極體來達成電晶體MN2及MN1的保護。圖7是搭配遠端電路使用的電路700的一實施例的示意圖。電路700的組態相似於圖5的電路500。舉例而言，相似於電路500，累積於電容器（例如，電容C1、C4）的額外電荷的至少一部分可被放電至內部節點。然而，如圖7所繪示，電晶體MN1的源極端子耦接至內部節點704，內部節點704耦接至

輸出。據此，累積於電容C1的額外電荷的至少一部分可透過電晶體MP1及MN1經由二極體DS2放電至共模輸入電壓VHV。相似地，累積於電容C4的額外電荷的至少一部分可透過電晶體MP2及MN2經由二極體DS1放電至共模輸入電壓VHV。圖8是搭配遠端電路使用的電路800的一實施例的示意圖。電路800的操作涉及透過受控的DC路徑及內部節點再新輸出HVCLK1及HVCLK2的產生。電晶體MN2的源極耦接至接地。因此，當電晶體MN2及MP2為接通時，累積於電容C1的額外電荷的至少一部分可被放電至接地。在此實施例中，透過內部節點及受控的DC路徑至GND二者來達成再新。如圖8所繪示，電路800相似於圖3的電路300，圖8中的電晶體MN2及MN1分別受控於信號

及clk。或者，如虛線所繪示，電晶體MN2及MN1可分別受控於信號

及clk_s。根據一實施例，clk_s（或clk_s的反相）係信號clk（或信號clk的反相）的一時間延遲版本。圖9是搭配遠端電路使用的電路900的一實施例的示意圖。電路900經組態以產生參考正共模輸入電壓的輸出。由於電路900可以浮動方式操作，此電路亦經組態以產生參考負共模輸入電壓的輸出。如圖9所繪示，電容C1耦接於信號clk與輸出HVCLK1之間，且電容C4耦接於

輸入與

輸出之間。或者，如圖9（以虛線）所繪示，電容C1可耦接於信號clk與輸出HVCLK2之間，且電容C4可耦接於

輸入與

輸出之間。如前文參照圖1及圖2所描述的，輸出HVCLK1及HVCLK2可用以分別控制遠端裝置的輸入傳輸閘（例如，電晶體）。此將參照圖10更為詳細地描述。圖10繪示根據一實施例的電晶體的控制。參照圖10，輸出HVCLK1及HVCLK2用以分別控制電晶體MN1及MP1的切換。電晶體MN1及MP1係兩種不同的類型。電晶體MN1及MP1係隔離的裝置。輸出HVCLK1係電晶體MN1的閘極的輸入。輸出HVCLK2係電晶體MP1的閘極的輸入。電晶體MN1係n通道MOSFET電晶體，而電晶體MP1係p通道MOSFET電晶體。當輸出HVCLK1係在邏輯高狀態中時，電晶體MN1經接通（導通）。在此情況中，電晶體MN1的閘極處的電位高於電晶體MN1的源極處的電位（其不能高於電晶體MN1的汲極處的共模輸入電壓(VHV)）。當輸出HVCLK1係在邏輯低狀態中時，電晶體MN1的閘極處的電位不高於電晶體MN1的源極處的電位。因此，電晶體MN1被切斷。當輸出HVCLK2係在邏輯低狀態中時，電晶體MP1經接通（導通）。電晶體MP1的閘極處的電位低於電晶體MP1的源極處的電位（例如，共模輸入電壓VHV）。當輸出HVCLK2係在邏輯高狀態中時，電晶體MP1的閘極處的電位等於電晶體MP1的源極的電位。因此，電晶體MN1被切斷。圖11係根據一實施例的位準移位器1100及輸入傳輸閘1102的功能方塊圖。位準移位器1100接收共模輸入電壓VHV、信號clk、及

，並產生四個輸出：HVCLK1、HVCLK2、

、及

。可使用前文參照不同實施例描述的電路來實施位準移位器1100。舉例而言，可分別使用圖3、圖4、圖5、圖6、圖7、圖8、圖9中的電路300、400、500、600、700、800、900來實施位準移位器1100。輸入傳輸閘1102包括電晶體MP1及MN1。電晶體MP1受控於由位準移位器1100產生的輸出

。電晶體MN1受控於由位準移位器1100產生的輸出HVCLK1。輸入傳輸閘1102控制共模輸入電壓VHV至負載1104的傳輸。繼續參照圖11，電晶體MP1及/或電晶體MN1可接收基材偏壓，其有利於較快的切換時間及較低的電流消耗。舉例而言，電晶體MP1可接收基材偏壓BP。或者（或此外），電晶體MN1可接收基材偏壓BN。圖12是搭配遠端電路使用的電路1200的一實施例的示意圖。電路1200可用於實施圖11的位準移位器1100。電路1200相似於前文參考圖5描述的電路500。相較於電路500，電路1200額外地包括串聯於輸出HVCLK2與

之間的二極體DSN1及DSN2。在二極體DSN1及DSN2的陽極處的電壓提供基材偏壓BN予圖11的電晶體MN1。此外，電路1200額外地包括串聯於輸出HVCLK2與

之間的二極體DSP1及DSP2。在二極體DSP1及DSP2的陽極的電壓提供基材偏壓BP於圖11的電晶體MP1。如圖12所繪示，二極體DSN1、DSN2、DSP1、DSP2係肖特基二極體。然而，應了解的是二極體DSN1、DSN2、DSP1、DSP2的任一者可以是其他類型的二極體。圖13是與圖11實施例相關聯的時序圖的實例。參照圖13，在電壓變化（例如，變成範圍自-40 V至40 V的各種電壓）時，信號

及

跟隨共模輸入電壓VHV軌供應的電壓。圖14繪示根據一實施例的斬波器架構的控制。輸入傳輸閘由電晶體MP1與MN1的耦接、電晶體MP2與MN2的耦接、MP3與MN3的耦接、及MP4與MN4的耦接形成。這些輸入傳輸閘受控於由位準移位器產生的輸出HVCLK1、HVCLK2、

、

，如前文參考不同實施例所描述的。為了簡潔起見，於圖14中未明確地繪示再新電路（例如，相似於圖3的電路310、312的電路）。然而，應了解，圖14的位準移位器可包括此種再新電路。圖15繪示根據一實施例的自動歸零架構的控制。輸入傳輸閘由電晶體MP1與MN1的耦接、及電晶體MP2與MN2的耦接所形成。這些輸入傳輸閘受控於由位準移位器產生的輸出HVCLK1、HVCLK2、

、

，如前文參考不同實施例所描述的。為了簡潔起見，於圖15中未明確地繪示再新電路（例如，相似於圖3的電路310、312的電路）。然而，應了解，圖15的位準移位器可包括此種再新電路。根據一個實施例，一種設備係用於搭配一遠端電路使用。該設備具有用於接收一輸入電壓的一第一輸入、用於接收一電力供應器電壓的一第二輸入、及用於接收一輸入時脈的一第三輸入，該輸入時脈具有對應於該電力供應器電壓的高狀態及對應於該電力供應器電壓的返回的一低狀態。該設備包括一第一移位電路，其耦接至該第一輸入及該第三輸入，且經組態以輸出一第一輸出時脈，該第一輸出時脈具有對應於該輸入電壓的一低狀態。該設備進一步包括一第二移位電路，其耦接至該第一輸入及該第一移位電路，且經組態以輸出一第二輸出時脈，該第二輸出時脈具有對應於該輸入電壓的一高狀態。根據一進一步實施例，該電力供應器電壓的振幅小於該輸入電壓。根據一進一步實施例，該第一移位電路包括一電容器及耦接於該第一輸入與該電容器的一端子之間的一二極體。根據一再進一步實施例，該二極體的一陽極耦接至該第一輸入，且該二極體的一陰極耦接至該電容器的該端子。根據一再進一步實施例，該二極體係一肖特基二極體。根據一再進一步實施例中，該設備進一步包含一再新電路，該再新電路經組態以在該輸入電壓的一變化的期間為該電容器充電或放電。該再新電路可進一步經組態以將電荷自該電容器的該端子導引至該電力供應器電壓的一返回。該再新電路可進一步經組態以將電荷自該電容器的該端子導引至該第二移位電路的該輸出。根據一再進一步實施例，該第二移位電路包括一電容器及耦接於該第一輸入與該電容器的一端子之間的一二極體。根據一再進一步實施例，該二極體的一陽極耦接至該電容器的該第一端子，且該二極體的一陰極耦接至該第一輸入。根據一再進一步實施例，該二極體係一肖特基二極體。根據一再進一步實施例，該第一輸出時脈的頻率及該第二輸出時脈的頻率約略等於該輸入時脈的頻率。根據一再進一步實施例，該第一輸出時脈的上升時間及該第二輸出時脈的上升時間約略等於該輸入時脈的上升時間。根據一再進一步實施例，該第一輸出時脈具有約略對應於該輸入電壓及該電力供應器電壓的一總和的一高狀態。根據一再進一步實施例，該第二輸出時脈具有約略對應於該電力供應器電壓與該輸入電壓之間的一差值的一低狀態。根據一再進一步實施例，該遠端電路包括至少一自動歸零電路或一截波電路。根據一實施例，一種方法包括：在一第一輸入處接收一輸入電壓；在一第二輸入處接收一電力供應器電壓；在一第三輸入處接收一輸入時脈，該輸入時脈具有對應於該電力供應器電壓的一高狀態及對應於該電力供應器電壓的一返回的一低狀態；在耦接至該第一輸入及該第三輸入的一第一移位電路處輸出一第一輸出時脈，該第一輸出時脈具有對應於該輸入電壓的一低狀態；以及在耦接至該第一輸入及該第一移位電路的一第二移位電路處輸出一第二輸出時脈，該第二輸出時脈具有對應於該輸入電壓的高狀態。根據一進一步實施例，該電力供應器電壓的振幅小於該輸入電壓。根據一進一步實施例，該第一輸出時脈的頻率及該第二輸出時脈的頻率約略等於該輸入時脈的頻率。根據一進一步實施例，該第一輸出時脈的上升時間及該第二輸出時脈的上升時間約略等於該輸入時脈的上升時間。根據一進一步實施例，至少：該第一輸出時脈具有約略對應於該輸入電壓及該電力供應器電壓的一總和的一高狀態；或者該第二輸出時脈具有約略對應於該電力供應器電壓與該輸入電壓之間的一差值的一低狀態。該遠端電路（例如，自動歸零電路、斬波器電路）接收對應於一共模輸入電壓的一差動輸入。該遠端電路進一步自該一位準移位器電路接收控制信號。該等控制信號用以控制該遠端電路的輸入傳輸閘。該等輸入傳輸閘繼而控制該差動輸入的傳輸。根據不同的實施例，該等控制信號參考該共模輸入電壓，該共模輸入電壓振幅顯著地大於用於提供電力予該位準移位器電路的該電力供應器電壓。舉例而言，該電力供應器電壓可以是5 V，而該共模輸入電壓可大約係±30 V。輸入至該位準移位器電路的時脈信號參考根據電力供應器電壓雖然本文已揭示具體實施例，然其並非用以限定本發明。所屬技術領域中具有通常知識者可進行各種其他變更及修改，而未脫離本發明之範疇或精神。其目的在於本發明包括所有的此種變更及修改，如同落入所附申請專利範圍的範圍內。

100‧‧‧電路
102‧‧‧移位電路
104‧‧‧移位電路
106‧‧‧端子/節點
108‧‧‧端子/節點
300‧‧‧電路
302‧‧‧移位電路
304‧‧‧移位電路
306‧‧‧移位電路
308‧‧‧移位電路
310‧‧‧再新電路
312‧‧‧再新電路
400‧‧‧電路
500‧‧‧電路
600‧‧‧電路
602‧‧‧節點
604‧‧‧節點
700‧‧‧電路
702‧‧‧節點
704‧‧‧節點
800‧‧‧電路
900‧‧‧電路
1100‧‧‧位準移位器
1102‧‧‧輸入傳輸閘
1104‧‧‧負載
1200‧‧‧電路
BN‧‧‧基材偏壓
BP‧‧‧基材偏壓
C1‧‧‧電容器/電容
C2‧‧‧電容器/電容
C3‧‧‧電容器/電容
C4‧‧‧電容器/電容
clk‧‧‧時脈信號/信號

‧‧‧時脈信號/信號

‧‧‧時脈信號/信號
clk_s‧‧‧時脈信號/信號
DS1‧‧‧二極體
DS2‧‧‧二極體
DS3‧‧‧二極體
DS4‧‧‧二極體
DSN1‧‧‧二極體
DSN2‧‧‧二極體
DSP1‧‧‧二極體
DSP2‧‧‧二極體
DZ1‧‧‧二極體
DZ2‧‧‧二極體
HVCLK1‧‧‧輸出
HVCLK2‧‧‧輸出

‧‧‧輸出

‧‧‧輸出
INM‧‧‧輸入
INP‧‧‧輸入
MN1‧‧‧電晶體
MN2‧‧‧電晶體
MN3‧‧‧電晶體
MN4‧‧‧電晶體
MP1‧‧‧電晶體
MP2‧‧‧電晶體
MP3‧‧‧電晶體
MP4‧‧‧電晶體
OUT_HV1‧‧‧輸出
OUT_HV2‧‧‧輸出
OUTM‧‧‧輸出
OUTMID‧‧‧輸出
OUTP‧‧‧輸出
VHV‧‧‧共模輸入電壓
VDD‧‧‧正電壓軌
VSS‧‧‧負電壓軌

自下文結合附圖的實施方式將更佳地了解本發明，附圖中：圖1是搭配遠端電路使用的電路的一實施例的示意圖。圖2是與圖1實施例相關聯的時序圖的實例。圖3是搭配遠端電路使用的電路的一實施例的示意圖。圖4是搭配遠端電路使用的電路的一實施例的示意圖。圖5是搭配遠端電路使用的電路的一實施例的示意圖。圖6是搭配遠端電路使用的電路的一實施例的示意圖。圖7是搭配遠端電路使用的電路的一實施例的示意圖。圖8是搭配遠端電路使用的電路的一實施例的示意圖。圖9是搭配遠端電路使用的電路的一實施例的示意圖。圖10繪示根據一實施例的裝置的控制。圖11係依據一實施例的位準移位器及輸入傳輸閘的功能方塊圖。圖12是搭配遠端電路使用的電路的一實施例的示意圖。圖13是與圖11實施例相關聯的時序圖的實例。圖14繪示根據一實施例的斬波器架構的控制。圖15繪示根據一實施例的自動歸零架構的控制。

500‧‧‧電路

C1‧‧‧電容器/電容

C2‧‧‧電容器/電容

C3‧‧‧電容器/電容

C4‧‧‧電容器/電容

clk‧‧‧時脈信號/信號

DS1‧‧‧二極體

DS2‧‧‧二極體

DS3‧‧‧二極體

DS4‧‧‧二極體

HVCLK1‧‧‧輸出

HVCLK2‧‧‧輸出

‧‧‧輸出

MN1‧‧‧電晶體

MN2‧‧‧電晶體

MP1‧‧‧電晶體

MP2‧‧‧電晶體

VHV‧‧‧共模輸入電壓

Claims

一種搭配一遠端電路使用之設備，該設備具有用於接收一輸入電壓的一第一輸入、用於接收一輸入時脈的一第二輸入，該輸入時脈具有對應於一電力供應器電壓的一高狀態及對應於該電力供應器電壓的一返回的一低狀態，該設備特徵在於：一第一移位電路，其耦接至該第一輸入及該第二輸入，且經組態以輸出一第一輸出時脈，該第一輸出時脈具有對應於該輸入電壓的一低狀態；及一第二移位電路，其耦接至該第一輸入及該第一移位電路，且經組態以輸出一第二輸出時脈，該第二輸出時脈具有對應於該輸入電壓的一高狀態。
如請求項1之設備，其中該第一移位電路包含：一第一電容器，其耦接於該第二輸入與該第一輸出時脈的一輸出節點之間；及一第一二極體，其耦接於該第一輸入與該第一輸出時脈的該輸出節點之間，其中該第一二極體的一陽極耦接至該第一輸入，且該第一二極體的一陰極耦接至該第一輸出時脈的該輸出節點。
如請求項2之設備，其進一步包含一再新電路，該再新電路經組態以在該輸入電壓的一變化期間為該第一電容器充電或放電。
如請求項3之設備，其中該再新電路經進一步組態以將電荷自該第一輸出時脈的該輸出節點導引至該第二輸出時脈的一輸出節點。
如請求項2之設備，其中該第二移位電路包含：一第二電容器，其耦接於該第一輸出時脈的該輸出節點與該第二輸出時脈的一輸出節點之間；及一第二二極體，其耦接於該第一輸入與該第二輸出時脈的一輸出節點之間，其中該第二二極體的一陰極耦接至該第一輸入，且該第二二極體的一陽極耦接至該第二輸出時脈的該輸出節點。
如請求項1之設備，其中該遠端電路包含至少一自動歸零電路或一截波電路。
一種方法，其特徵在於：在一第一輸入處接收一輸入電壓；在一第二輸入處接收一輸入時脈，該輸入時脈具有對應於一電力供應器電壓的一高狀態及對應於該電力供應器電壓的一返回的一低狀態；在耦接至該第一輸入及該第二輸入的一第一移位電路處輸出一第一輸出時脈，該第一輸出時脈具有對應於該輸入電壓的一低狀態；及在耦接至該第一輸入及該第一移位電路的一第二移位電路處輸出一第二輸出時脈，該第二輸出時脈具有對應於該輸入電壓的一高狀態。
如請求項7之方法，其中該第一輸出時脈的一頻率及該第二輸出時脈的一頻率約略等於該輸入時脈的一頻率。
如請求項7之方法，其中該第一輸出時脈的一上升時間及該第二輸出時脈的一上升時間約略等於該輸入時脈的一上升時間。
如請求項7之方法，其中：該第一輸出時脈具有約略對應於該輸入電壓與該電力供應器電壓的一總和的一高狀態；或該第二輸出時脈具有約略對應於該電力供應器電壓與該輸入電壓之間的一差值的一低狀態。