TW201743415A - 具有天線封裝及蓋封裝之無線模組 - Google Patents

具有天線封裝及蓋封裝之無線模組 Download PDF

Info

Publication number
TW201743415A
TW201743415A TW106113781A TW106113781A TW201743415A TW 201743415 A TW201743415 A TW 201743415A TW 106113781 A TW106113781 A TW 106113781A TW 106113781 A TW106113781 A TW 106113781A TW 201743415 A TW201743415 A TW 201743415A
Authority
TW
Taiwan
Prior art keywords
package
semiconductor package
antenna
cover
semiconductor
Prior art date
Application number
TW106113781A
Other languages
English (en)
Other versions
TWI766863B (zh
Inventor
席德哈爾斯 達爾米亞
伊加爾 Y. 庫許尼爾
Original Assignee
英特爾Ｉｐ公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾Ｉｐ公司 filed Critical 英特爾Ｉｐ公司
Publication of TW201743415A publication Critical patent/TW201743415A/zh
Application granted granted Critical
Publication of TWI766863B publication Critical patent/TWI766863B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

所揭示的是具有附接至一天線封裝及蓋封裝之一半導體封裝的無線模組。該半導體封裝可具有設置於其上之一或多個電子組件。可藉由使用一或多個耦合墊將該天線封裝通訊性耦合至該半導體封裝。該天線封裝可進一步具有用於傳送及或接收無線信號之一或多個元件。亦可將該蓋封裝附接至位在與上有設置該天線封裝之側對立之一側上的該半導體封裝。該蓋封裝可提供路由安排及/或附加天線元件。該蓋封裝亦可允許通過其本身施配熱油脂。該天線封裝、該蓋封裝、及該半導體封裝可具有不同數量之互連層及/或不同之構造材料。

Description

具有天線封裝及蓋封裝之無線模組
本揭露大致係有關於無線模組，並且更特別的是，係有關於具有天線封裝與蓋封裝之無線模組。
可在一半導體封裝上封裝(多個)積體電路與其他電子裝置。可將該半導體封裝整合到一電子系統上，諸如一消費性電子系統。該封裝可包括具有一天線輻射元件陣列之一天線。在這種狀況中，該天線之設計寬容度可能因該半導體封裝之其餘部分之設計需求而受限，反之亦然。
依據本發明之一實施例，係特地提出一種無線模組，包含：一半導體封裝，其具有一第一側、及與該第一側對立之一第二側，該半導體封裝更包括設置於該第一側上之一電子組件；一天線封裝，其係附接至該半導體封裝之該第二側，並且具有至少一個輻射元件；以及一蓋封裝，其係附接至該半導體封裝之該第一側，並且覆蓋該電子組件。
本揭露之實施例乃參照附圖在下文作更完整的說明，附圖中展示本揭露之例示性實施例。然而，本揭露可採用許多不同形式來具體實現，並且不應視為受限於本發明所提的例示性實施例；反而，提供這些實施例是為了使本揭露可讓人透徹且完全理解，並且完全傳達本揭露之範疇予所屬技術領域中具有通常知識者。全文中相似的數字符號意指為相似的元件，但不必然意指為相同或等同的元件。
以下實施例係經充分詳細說明而使得至少所屬技術領域中具有通常知識者能夠理解並使用本揭露。要瞭解的是，其他實施例將因本揭露而顯而易見，並且可施作程序、機械性、材料、維度、處理設備、及參數變更，但不會脫離本揭露之範疇。
在以下說明中，許多特定細節乃是為了透徹理解本揭露之各項實施例而提供。然而，將會顯而易見的是，不用這些特定細節也可實踐本揭露。為了避免混淆本揭露，可能未完全詳細地揭露一些眾所周知的系統組態及程序步驟。同樣地，展示本揭露之實施例的圖式屬於半圖解性，並且未按照比例，並且特別的是，有些尺寸為求清楚呈現而可能在圖式中加以放大。另外，將多個實施例揭示並說明為共同具有一些特徵的部分中，為求清楚及易於說明、描述及理解其內容，類似及相似的特徵即使不等同，通常仍將以相似的參考符號作說明。
「水平」一詞於本文中使用時，可被定義為平行於一平面或表面(例如一基材之表面)之一方向，無論其方位為何。「垂直」一詞於本文中使用時，可意指為與剛才所述水平方向正交之一方向。諸如「上」、「上面」、「下面」、「底端」、「頂端」、「側」(如「側壁」中)、「更高」、「更低」、「更上」、「上方」、及「底下」可相對該水平面來參考。「處理」一詞於本文中使用時，如形成一所述結構時所需，包括有材料或光阻之沉積、製作圖型、曝露、顯影、蝕刻、清潔、剝蝕、研磨、及/或該材料或光阻之移除。
根據本揭露之例示性實施例，無線模組可具有一半導體封裝、一天線封裝、及一蓋封裝。該半導體封裝可具有設置於其上之一或多個電氣組件(例如積體電路(IC)晶粒、射頻IC (RFIC)、表面黏著裝置(SMD)等)。該天線封裝可具有設置於其上之一天線之輻射元件。該等天線元件可為任何適合的類型，諸如補綴天線、堆疊貼片、偶極、單極等，並且可具有不同的方位及/或極化。在一些例示性實施例中，可將一天線進一步實施成表面黏著天線。該蓋封裝上可具有與其附接之電氣組件、天線元件、熱管理材料、及/或路由安排之任何一或多者。在一些例示性實施例中，該蓋封裝可具有自含於該蓋封裝之一頂端及/或側上之一或多個天線元件。在一些替代實施例中，該蓋封裝可具有部分駐留於該半導體封裝上且部分駐留於該蓋封裝上之(多個)天線元件之一部分。
在例示性實施例中，該天線封裝可由與該半導體封裝不同之材料所建構。舉例而言，該天線封裝可使用更高的介電常數(高k)/可調/超低k/超穎材料/磁性材料。在一些實施例中，該天線封裝可具有可增強天線效能之氣袋(例如氣隙)。在例示性實施例中，該天線封裝與該半導體封裝可具有不同數量之堆積層及/或互連層。舉例而言，該半導體封裝可具有六個堆積層，並且該天線封裝可包括有例如一單層介電條。在例示性實施例中，可藉由任何適合的機制將該天線封裝附接至該半導體封裝，諸如藉由環氧化物、黏附劑、膠接、賿帶、層壓、焊接、及/或金屬性接合。可使用一核心為基之及/或一無核心之基材來製作各種封裝中任何一者。另外，主封裝可使用較薄層來建構，而天線封裝則可使用厚更多之材料來建構。在例示性實施例中，倘若使用環氧化物將天線封裝附接至半導體封裝，可電感性及/或電容性地將半導體封裝之I/O接墊耦合至天線封裝之I/O接墊。天線封裝在尺寸方面可比主RFIC載體更小或更大。天線封裝本身可具有安裝/焊接於其上且與主RFIC載體電氣及/或電磁性連接之數個組件。
在進一步例示性實施例中，蓋封裝可由與半導體封裝不同之材料所建構。舉例而言，蓋封裝可使用更高的介電常數(高k)/可調/超低k/超穎材料/磁性材料。在例示性實施例中，蓋封裝與半導體封裝可具有不同數量之堆積層及/或互連層。舉例而言，半導體封裝可具有四個堆積層，並且蓋封裝可具有六個堆積層。在例示性實施例中，可藉由任何適合的機制將蓋封裝附接至半導體封裝，諸如藉由環氧化物、黏附劑、膠接、賿帶、層壓、焊接、及/或金屬性接合。另外，半導體封裝與蓋封裝可使用不同厚度層來建構。在例示性實施例中，可採用類似於如何可將電子組件附接至半導體封裝之一方式來將蓋封裝附接至半導體封裝。舉例而言，可使用一似覆晶及/或似銅柱機制來將蓋封裝機械性及/或電氣耦合至半導體封裝。在例示性實施例中，倘若使用環氧化物將蓋封裝附接至半導體封裝，可電感性及/或電容性地將半導體封裝之I/O接墊耦合至天線封裝之I/O接墊。天線封裝在尺寸方面可比具有一射頻積體電路(RFIC)之主半導體封裝更小或更大。蓋封裝本身可具有安裝/焊接於其上且可與半導體封裝電氣及/或電磁性連接之數個組件。
在例示性實施例中，蓋封裝可具有一或多個空腔，諸如在蓋封裝之堆積層中形成之空腔，用以容納設置於半導體封裝上之電氣組件。空腔可藉由具有路由安排排除帶域來形成，其中堆積層之一部分可諸如藉由雷射剝蝕、受控制深度鑽孔、或其他適合的機制來移除。當蓋封裝翻轉、對準、及置放到半導體封裝上時，空腔可為設置於半導體封裝上之電子組件提供一充分的淨空處，其中那些電子組件可在蓋封裝裝配到半導體封裝上之後藉由蓋封裝來加蓋。如蓋封裝中堆積層所界定之凹口可沿著蓋封裝之表面具有不同深度，以容納設置於半導體封裝及/或蓋封裝上不同高度之SMT組件。蓋封裝亦可使用呈任何適合形狀之一較高密度中介層配合安裝於該中介層頂端上任何適合形狀之PCB及/或封裝來建構。蓋封裝本身可在內部或外部具有邊緣鍍覆壁，以容許EMI屏蔽及/或熱傳導。在這些實施例中，透過一中介層，裝配之晶粒及/或中介層可使用一外模而受機械性保護。在例示性實施例中，外模可覆蓋於並且翼展超過下層中介層及/或半導體封裝之表面。外模可保護諸如安裝至半導體封裝之一RFIC之電子組件與中介層之互連。外模可設置於半導體封裝之一或兩側，並且選擇性受到屏蔽。
在例示性實施例中，蓋封裝可具有一或多個通孔，其能夠在將蓋封裝裝配到半導體封裝上之後使熱油脂通過而分布。通孔可呈適合的尺寸而使得可將一施配程序及/或一塗刷程序用於推壓熱油脂或其他熱管理材料，使其通過通孔並進入形成於半導體封裝與蓋封裝之間的一空腔。在一些狀況中，熱油脂可接觸一或多個電子組件，其可以是無線模組內之一熱源，諸如一RFIC晶片。的確，熱油脂可採用使得可傳導熱能遠離設置於半導體封裝上之一電子組件、通過蓋封裝、然後到無線模組外部之一方式來設置。
在一些例示性實施例中，可在蓋封裝上設置天線陣列元件(例如輻射元件)。換句話說，天線封裝及蓋封裝上都可有天線元件。在例示性實施例中，蓋封裝之天線元件可位在半導體封裝之與天線封裝對立之一側上。天線封裝之天線元件與蓋封裝之天線元件可輻射及/或從可實質未重疊之一空間位置接收電磁信號。結果是，在一些例示性實施例中，封裝體基材之任一側上具有天線元件，藉由蓋封裝及天線封裝，可達到一更寬(例如360度)之輻射場及/或接收場。在其他例示性實施例中，可將兩個或兩組不同信號傳送及/或接收自蓋封裝上之天線元件、及天線封裝上之天線元件。
在一些例示性實施例中，半導體封裝可具有設置於其上之一或多個連接器，諸如AFL連接器。其可以是無線模組可透過來傳送信號至及/或自外部實體之這些連接器。在一些例示性實施例中，半導體封裝上可設置有封裝對板材(例如BGA、LGA等)連接、及一或多個連接器這兩者。連接器可藉由任何適合的機制來耦合至半導體封裝，諸如銅柱、覆晶、焊料凸塊、ACF、NCF等。在一些例示性實施例中，連接器可不用蓋封裝來加蓋。換句話說，有些電氣組件可設置於半導體封裝上由蓋封裝所形成之一空腔中，但連接器可在該空腔的外側。
根據例示性實施例，半導體封裝可包括有一基材。在一些狀況中，封裝體基材可以是一有機結構。在其他狀況中，封裝體基材可為無機(例如陶瓷、玻璃等)。在例示性實施例中，封裝體基材可包括有一核心層，核心層之一或兩側上堆積有一或多個互連層。如堆積於核心上之堆積層內可形成有互連、或走線。走線可提供介於諸電氣組件(例如積體電路、被動裝置等)之間的信號用之電氣路徑、位在半導體封裝上之輸入/輸出(I/O)連接、來自/送至電子組件之信號扇出、介於二或更多個電氣組件之間的信號連接、送至(多個)電氣組件之電力遞送、連至(多個)電氣組件之接地連接、送至(多個)電氣組件之時脈信號遞送、以上的組合、或類似者。堆積層可製作於封裝核心之一或兩側上。在一些狀況中，封裝核心之兩側上可有相同數量之堆積層。在其他狀況中，封裝核心之任一側上形成之堆積層可為不對稱。此疊裝亦可因核心之任一側上具有不同層厚度而不對稱。再者，半導體封裝之核心可具有複數個貫孔，用以自核心之一個側至核心之另一側施作電氣連接。因此，核心中之貫孔可容許半導體封裝之頂端上的一或多個堆積層電氣連接至半導體封裝之底端上的一或多個堆積層。在一些替代實施例中，可使用一無核心基材，其中半導體封裝可不具有一核心。基材中之該等層件可以不同，並且可有不同厚度。此一封裝可能具有嵌埋於該等層件中之組件，諸如Si/封裝Si、及/或其他SMT組件。
包括有至少一個積體電路晶粒之一或多個電子組件可經由任何適合的機制來電氣及機械性耦合至封裝體基材，該機制諸如為金屬柱(例如銅柱)、覆晶凸塊、焊料凸塊、任何類型之低鉛或無鉛焊料凸塊、錫銅凸塊、打線、楔形物接合、受控制陷縮晶片連接(C4)、異向性傳導膜(ACF)、非傳導膜(NCF)、以上的組合、銅柱或類似者。在一些例示性實施例中，封裝於半導體封裝中之晶粒(例如積體電路)如本文中所述，可具有各種尺寸之輸入/輸出(I/O)連接。舉例而言，一特定晶粒可比封裝於半導體封裝上之另一晶粒具有更細間距I/O連接。在一些例示性實施例中，晶粒總成及/或諸如一中介層等其他組件可藉由外模來整體或部分包封。外模亦可用於保護天線封裝。於再進一步實施例中，可選擇性地鍍覆外模以提供屏蔽及/或電磁干擾(EMI)保護。
在一些例示性實施例，核心之底端上之堆積層可在半導體封裝與一板材之間具有一或多個輸入/輸出(I/O)連接。在其他例示性實施例中，半導體封裝之頂端上之堆積層可具有一或多個封裝對板材互連。半導體封裝對板材級互連可設置於封裝體基材之一或兩側上。在例示性實施例中，半導體封裝對板材級互連可以是球柵陣列(BGA)連接、地柵陣列(LGA)、其他區域連接、周緣連接、或類似者。另外，或替代地，在例示性實施例中，半導體封裝可具有設置於其上之一連接器，諸如用於從半導體封裝基材直接連接至電纜之一AFL連接器。亦可將半導體組件預封裝為一晶圓級晶片尺度封裝(WL-CSP)、嵌埋式晶圓級球柵陣列(e-WLB)、覆晶-晶片尺度封裝(FC-CSP)。
在例示性實施例中，天線封裝亦可包括有一基材。天線封裝可在一個側上具有用於自/對半導體封裝接收及/或發送無線信號之互連結構。舉例而言，此類互連結構可以是介於天線封裝上之接墊與半導體封裝上之接墊之間的金屬互連。因此，在這些例示性實施例中，可藉由傳導接觸將天線封裝耦合至半導體封裝。此類金屬性、傳導性連接之實例可包括有覆晶連接、金屬(例如銅)柱、焊料凸塊、任何類型之低鉛或無鉛焊料凸塊、異向性傳導膜(ACF)、或介於天線封裝與半導體封裝之間的任何其他適合的連接。在其他例示性實施例中，可將天線封裝上之接墊對準至半導體封裝上之對應接墊，並且使用環氧化物及/或黏附劑(例如黏附帶)來附接。在這些狀況中，環氧化物可厚到足以相對忽略流經的漏電流。因此，當使用環氧化物及/或黏附劑將天線封裝附接至半導體封裝時，可電感性及/或電容性地耦合半導體封裝與天線封裝之間的信號(例如RF信號)。舉例而言，如果天線之一接墊與半導體模組之一對應接墊是用設置於兩者之間的一介電環氧化物來分開，則該等接墊任一者之電抗可足以使用一個或另一接墊所產生之電磁場將信號自一個接墊傳送至另一接墊。在一些例示性實施例中，將半導體封裝聯結至天線封裝之環氧化物及/或黏附劑可較厚，諸如大於10微米(μm)。在一些例示性實施例中，環氧化物可具有一較高介電常數(高k)，使得天線封裝上之接墊與半導體封裝上之對應接墊之間有充分的電抗為基之耦合。
在例示性實施例中，除了用於耦合至半導體封裝之一機制以外，天線封裝還可具有用於輻射電磁信號(例如RF無線信號)之一機制。天線封裝可具有設置於其上之一或多個輻射元件，其可輻射如接收自半導體封裝之無線信號。另外，天線封裝可具有輻射接收元件，其可接收可被路由安排至半導體封裝(例如路由安排至設置於半導體封裝上之RFIC)之電磁信號。在一些例示性實施例中，天線封裝可包括有單一互連層，其兼具連至半導體封裝之耦合元件(例如接墊)、及輻射元件(例如接收及/或傳送輻射元件)。在一些例示性實施例中，天線封裝可具有比封裝體基材之一面積更小之一面積。在其他例示性實施例中，天線封裝可具有大於半導體封裝之一面積。在例示性實施例中，如電子組件及/或蓋封裝，可在半導體封裝之對立側上裝配天線封裝。
類似於半導體封裝及/或天線封裝，在例示性實施例中，蓋封裝亦可包括有一基材。在其他例示性實施例中，蓋封裝可以是一無核心整合，其中蓋封裝不具有一核心層。蓋封裝可在一個側上具有用於自/對半導體封裝接收及/或發送無線信號之互連結構(例如覆晶、銅柱、電抗耦合等)。舉例而言，此類互連結構可以是介於蓋封裝上之接墊與半導體封裝上之接墊之間的金屬互連(例如焊料、銅等)。因此，在這些例示性實施例中，可藉由傳導接觸將蓋封裝耦合至半導體封裝。此類金屬性、傳導性連接之實例可包括有覆晶連接、金屬(例如銅)柱、焊料凸塊、任何類型之低鉛或無鉛焊料凸塊、異向性傳導膜(ACF)、或介於天線封裝與半導體封裝之間的任何其他適合的連接。在其他例示性實施例中，可將蓋封裝上之接墊對準至半導體封裝上之對應接墊，並且使用環氧化物及/或黏附劑(例如黏附帶)來附接。在這些狀況中，環氧化物可厚到足以相對忽略流經的漏電流。因此，當使用環氧化物及/或黏附劑將蓋封裝附接至半導體封裝時，可電感性及/或電容性地耦合半導體封裝與蓋封裝之間的信號(例如RF信號)。
在一些例示性實施例中，蓋封裝可對繞線、信號、電力、接地、時脈、或類似者提供路由安排走線。路由安排走線舉例而言，可攜載設置於半導體封裝及/或蓋封裝上之諸電子組件之間的信號。依此作法，在路由安排無線模組之至少部分上層電子組件(例如RFIC、其他IC、SMD等)上，蓋封裝可藉由提供無線模組上信號之一些路由安排來容許一更小的x-y形狀因子。蓋封裝可在一核心層之一或兩側上具有任何適量的堆積層。在例示性實施例中，蓋封裝可更包括有用於將信號自蓋封裝核心之一個側路由安排至蓋封裝核心之另一側的貫孔。在例示性實施例中，蓋封裝之一側(例如頂側)可移除有一或多個堆積層之一部分以界定一空腔。當裝配蓋封裝到半導體封裝上時，蓋封裝之表面上形成之空腔為可裝配到半導體封裝及/或蓋封裝上之電子裝置提供淨空處。空腔可在蓋封裝中藉由任何適合的移除程序來形成，諸如雷射剝蝕(例如CO2 雷射、UV雷射等)、圖型化濕蝕刻、圖型化乾蝕刻、受控制深度鋸切、以上的組合、或類似者。在蓋封裝之設計階段中，可有用以將堆積層之待於後續遭受移除而形成空腔之區域中的任何金屬走線及/或通孔排除的設計規則。
在例示性實施例中，除了用於耦合至半導體封裝之一機制以外，蓋封裝還可具有用於輻射電磁信號(例如RF無線信號)之一機制。與天線封裝相似，在例示性實施例中，蓋封裝可具有設置於其上之一或多個輻射元件，其可輻射無線信號。換句話說，蓋封裝可具有輻射接收元件，其可接收可被路由安排至半導體封裝(例如路由安排至設置於半導體封裝上之RFIC)之電磁信號，及/或傳送可接收自半導體封裝之電磁信號。因此，在這些實施例中，無線模組可在半導體封裝之任一側上具有輻射元件。在一些狀況中，這可使可傳送及/或接收的角度更寬。在其他狀況中，蓋封裝之天線元件與天線封裝之天線元件可傳送及/或接收不同的無線信號。在一些例示性實施例中，蓋封裝可具有比半導體封裝之一面積更小之一面積。在其他例示性實施例中，蓋封裝可具有大於半導體封裝之一面積。在例示性實施例中，如使用相同或不同互連當作用於將電子組件裝配到半導體封裝上者之電子組件，可於半導體封裝之同一側上裝配蓋封裝。
在一些例示性實施例中，蓋封裝可具有裝配於其上之電子組件(例如IC、SMD等)。在例示性實施例中，將蓋封裝裝配到半導體封裝上之前，可先裝配這些組件。在進一步例示性實施例中，蓋封裝可在空腔之邊緣上及/或蓋封裝之外側上具有電磁干擾(EMI)屏蔽結構。這些EMI屏蔽結構可使用任何各種邊緣鍍覆技巧來形成，諸如蓋封裝之邊緣上邊緣鍍覆銅。於再進一步例示性實施例中，蓋封裝上可具有容許熱油脂材料插通之一開口。開口可藉由任何適合的技巧來形成，諸如雷射剝蝕、濕蝕刻、及/或乾蝕刻。開口可置於可形成於蓋封裝中之空腔上方，並且可進一步置於裝配到上待塗敷熱油脂之半導體封裝(例如RFIC)上之一電子裝置上方。開口可以夠寬且可為任何適合的形狀，以諸如藉由注入及/或塗刷程序容許熱油脂流經。在例示性實施例中，已將蓋封裝裝配到半導體封裝上之後，可提供熱油脂。通過蓋封裝提供之熱油脂可為任何適合的類型，諸如環氧化物、矽氧樹脂、胺甲酸乙酯、丙烯酸酯、溶劑、以上的組合、或類似者。熱油脂內可進一步具有任何適合的填料，諸如銀、氧化鋁、氧化鋅、氮化鋁、以上的組合、或類似者。熱油脂可具有任何適合的性質，諸如下列任何各種性質：用以將熱能從一或多個電氣組件傳導出來之導熱性，用以防止不需要的漏電流之電氣絕緣，適用於通過蓋封裝中之開口注入熱油脂之粘性及/或觸變性質。
將了解的是，藉由與半導體封裝分開形成一天線封裝及/或蓋封裝，半導體封裝兩者都可使設計寬容度更大、成本更低、形狀因子縮減、製造良率更大、及/或效能更好。如果同一封裝中整合天線封裝、蓋封裝、及半導體封裝，可強制該(等)封裝全都具有核心及/或堆積層(例如預浸漬介電層、金屬層等)之數量及類型，並且有相同的厚度、介電常數、及其他性質。藉由劃分出天線封裝、蓋封裝、及半導體封裝，各元件可用對於該封裝可相對最佳之材料、結構、及/或程序來製造。舉例而言，半導體封裝可用八層互連(例如核心之任一側上四個堆積層)來製造，用以容納連至、連自設置於半導體封裝上之複數個晶粒、及介於該等晶粒之間的路由安排，諸如在SiP型實作態樣中的情況。另一方面，在這項實例中，天線封裝僅可具有一單層(例如在一側上具有接墊介面且在另一側上具有輻射元件之一介電條)。蓋封裝可在蓋封裝核心之任一側上具有兩個堆積層。
將了解的是，強制天線封裝及/或蓋封裝與半導體封裝整合可導致一整合式封裝之天線封裝及/或蓋封裝具有半導體封裝之若干路由安排層。因此，藉由分開形成天線封裝、半導體封裝、及蓋封裝之各者，可消除製造無線模組時額外的材料及處理。另外，若要形成一整合式封裝，可強制天線封裝及/或蓋封裝使用就半導體封裝所選擇之介電及/或金屬材料。當然，替代地，可強制半導體封裝使用在一整合式封裝中用於天線封裝及/或蓋封裝之介電及/或金屬材料。因此，藉由將半導體封裝從天線封裝分出，在非限制實例中，可在半導體封裝中將一低k介電質用於以較小寄生來路由安排信號(例如電阻性-電容性(RC)延遲減少)，同時可在天線封裝中運用較高k材料以實現形狀因子較小的天線。
蓋封裝可使用低k與高k堆積層其中一或二者，端視蓋封裝是否上可設置有天線輻射元件而定。舉例而言，如果蓋封裝的主要目的是路由安排設置於半導體封裝及/或蓋封裝上之諸電子組件之間的信號，則可使用該等堆積層其中一或多者來降低寄生。然而，如果蓋封裝具有輻射天線元件，則可在建構蓋封裝時利用高k介電堆積材料(build-up material)。當然，蓋封裝亦可在路由安排層處利用低k堆積介電質(build-up dielectrics)、並且就可設置天線輻射元件處之層件利用高k介電質來建構。
在例示性實施例中，半導體封裝可選擇更薄的介電層，因為更薄的介電層可導致緊束場、使不希望的輻射降到最低、產生連自傳輸線之耦合；並且天線封裝可選擇更厚的介電層，以提供更好的效率、使進入空間之輻射獲得改善之鬆束場(loosely bound field)、及/或更大的頻寬。更再者，將了解的是，藉由組建更小的封裝體基材，藉由使用如本文中所揭示之結構、裝備、系統及方法，半導體封裝、蓋封裝、及天線封裝各可個別具有更小的面積及更少的程序，導致潛在的成本與製造良率優點。
圖1根據本揭露之例示性實施例繪示一簡化截面示意圖，其說明具有一天線封裝108、一半導體封裝102、及在與天線封裝108同一側上設置有封裝對封裝互連110之蓋封裝106的一無線模組100之一組態。
半導體封裝102可具備帶有一或多個貫孔118之一核心116、以及一或多個堆積層120。堆積層120可具有形成於其中用以在半導體封裝102各處路由安排信號、接地、及/或電力之一或多個通孔122及/或金屬性走線124。頂端堆積層120上之走線124可為一或多個接墊之形式，其上可將一晶粒104與晶粒對封裝互連126附接。半導體封裝102可進一步在底端堆積層120上具有接墊124，其可用於與經由環氧化物及/或黏附劑150附接至半導體封裝102之天線封裝108介接。天線封裝108可包括有一核心層152、及堆積層156。核心152可具有用以將信號從核心152之一個側路由安排至核心152之另一側的一或多個貫孔154。堆積層可包括有通孔160及/或金屬性走線162、164。天線封裝108之頂端堆積層156中之金屬性走線164可與半導體封裝102之對應接墊124介接，以分別將信號發送及/或接收至及/或自半導體封裝102。天線封裝108之底端堆積層156之金屬性走線162可包括有天線元件(例如輻射元件及/或接收元件)。蓋封裝106可包括有一核心層130、及堆積層134、136。核心130可具有用以將信號從核心130之一個側路由安排至核心130之另一側的一或多個貫孔132。堆積層可134、136可包括有通孔140及金屬性走線142、144。蓋封裝106之底端堆積層136中之金屬性走線142可與半導體封裝102之對應接墊124介接，以經由一或多個封裝對封裝互連128，分別將信號發送及/或接收至及/或自半導體封裝102。在一些例示性實施例中，蓋封裝106之頂端堆積層134之金屬性走線144可包括有天線元件(例如輻射元件及/或接收元件)。在其他例示性實施例中，蓋封裝可不具有天線元件，並且走線144可包括有附加路由安排層。
在例示性實施例中，半導體封裝核心116、天線封裝核心1152、及/或蓋封裝核心130可具有形成於其上之堆積層120、134、136、156。在例示性實施例中，於相同面板上以其他封裝採用一批次方式完成其他製作程序之後，可將封裝體基材、天線基材、及/或蓋封裝體基材單一化成分離的半導體封裝102、天線封裝108、及/或蓋封裝106。半導體封裝核心116、天線封裝核心152、及/或蓋封裝核心130可為任何適合的尺寸及/或形狀。舉例而言，在例示性實施例中，半導體封裝核心116、天線封裝核心152、及/或蓋封裝核心130可以是一矩形面板。在例示性實施例中，核心116、130、152可由任何適合的材料所製作，包括有聚合物材料、陶瓷材料、塑膠、複合材料、玻璃、玻璃纖維片之環氧化物積層、FR-4材料、FR-5材料、以上的組合、或類似者。核心116、130、152可於其中形成有貫孔118、132、154。貫孔118、132、154可用於將電氣信號從封裝核心116、130、152之頂端傳播至封裝核心116、130、152之底端，反之亦然。將了解的是，在一些例示性實施例中，核心116材料可如同核心130材料及/或核心152材料。在其他例示性實施例中，核心116、130、152之一或多者與核心116、130、152之另一者可由不同材料所建構。
堆積層120、134、136、156可於其上具有介電材料及電氣連接122、124、140、142、144、160、162、164 (例如通孔、接墊、走線等)。在一些例示性實施例中，相較於其他電氣走線，半導體封裝耦合墊124與天線封裝耦合墊164、及蓋封裝耦合墊142與半導體封裝耦合墊124可具有一較大面積。
堆積層120、134、136、156或互連層可藉由各種適合的程序來形成。可在半導體封裝核心116、天線封裝核心130、及/或蓋封裝核心152上層壓介電材料。在例示性實施例中，介電積層可以是任何適合的材料，包括有聚合物材料、陶瓷材料、塑膠、複合材料、液晶聚合物(LCP)、玻璃纖維片之環氧化物積層、預浸材、FR-4材料、FR-5材料、以上的組合、或類似者。在一些例示性實施例中，封裝核心116、130、152及堆積介電材料120、134、136、156可以是相同類型的材料。在其他例示性實施例中，封裝核心116、130、152及堆積介電材料120、134、136、156可不由相同材料類型所建構。通孔及/或溝槽可在堆積層中使用任何適合的機制來製作圖型，包括有光微影、電漿蝕刻、雷射剝蝕、濕蝕刻、以上的組合、或類似者。通孔及溝槽可分別在堆積層內藉由垂直及水平金屬走線來界定。通孔及溝槽可諸如藉由無電金屬鍍覆、電解金屬鍍覆、物理氣相沉積、以上的組合、或類似者用金屬來填充。過剩金屬可藉由任何適合的機制來移除，諸如蝕刻、清潔、研磨、及/或化學機械研磨(CMP)、以上的組合、或類似者。
將了解的是，半導體封裝102中堆積層的數量可與天線封裝108及/或蓋封裝106中堆積層的數量不同。雖然所示半導體封裝102具有六個互連層(例如核心116之任一側上有三個堆積層120)，仍將瞭解的是，可有任意數量的互連層。將進一步了解的是，在一些狀況中，核心116之任一側上堆積層的數量可以不對稱。將了解的是，雖然是將電子組件104 (例如IC)繪示為裝配於半導體封裝102之一表面上，在一些例示性實施例中，仍可有一或多個電子組件104嵌埋於半導體封裝102之堆積層120內。
類似於半導體封裝102，天線封裝108可具有任意適量的堆積層，並且任選地，可在核心152之任一側上具有一不對稱堆積。事實上，在一些例示性實施例中，天線封裝108可包括有耦合至半導體封裝102之對應接墊的一單層輻射元件(例如補綴天線輻射元件、螺旋天線元件等)。雖然所示天線封裝108為具有比半導體封裝102更小的面積，仍將了解的是，根據例示性實施例，無線模組100之半導體封裝102及天線封裝108可具有任何適合的相對面積。將了解的是，由於天線封裝108是與半導體封裝102及/或蓋封裝106分開製作，可將所選擇堆積層及材料之數量具體調為適合天線封裝108之應用。舉例而言，低k預浸漬層可在半導體封裝102中用於容許高頻、低信號衰減信令。另一方面，高k材料可用於天線封裝108以實現輻射元件162之小型化。在一些例示性實施例中，天線封裝108可具有鍍覆於天線封裝108之側壁上的輻射元件，諸如鍍覆於核心152之側、及/或堆積層156上。
類似於半導體封裝102及天線封裝108，蓋封裝106亦可具有任意適量的堆積層134、136，並且任選地，可在其核心130之任一側上具有一不對稱堆積。在一些例示性實施例中，蓋封裝106可包括有走線144之一頂層，其可包括有藉由電氣連接142、132、140來驅動之輻射元件(例如補綴天線輻射元件)，該層輻射元件可進而藉由半導體封裝102來驅動。雖然所示蓋封裝106為具有類似於半導體封裝102之一面積，仍將了解的是，根據例示性實施例，無線模組100之半導體封裝102及蓋封裝106可具有任何適合的相對面積。將了解的是，由於蓋封裝106是與半導體封裝102及/或天線封裝108分開製作，可將所選擇堆積層及材料之數量具體調為適合蓋封裝106之應用。舉例而言，低k預浸漬層可在蓋封裝106中用於容許高頻、低信號衰減信令。在其他狀況中，如果蓋封裝106包括有此類輻射元件144，則高k材料可用於蓋封裝106以實現輻射元件144之小型化。在例示性實施例中，半導體封裝102、蓋封裝106、及/或天線封裝108中使用的介電質可具有約2至約9範圍內之k值。在例示性實施例中，堆積層可包括有厚度範圍為約25微米(μm)至約數100 μm之介電層、以及範圍約10 μm至約40 μm之金屬層。
蓋封裝106之堆積層134、136可具有界定於其中之一空腔138。空腔138可藉由選擇性移除一些堆積層136之部分來形成，不用移除其他堆積層134。可形成空腔138以容納設置於半導體封裝102及/或蓋封裝106上之電子組件104 (例如為其提供淨空處)。空腔138可在蓋封裝中藉由任何適合的移除程序來形成，諸如雷射剝蝕(例如CO2 雷射、UV雷射等)、圖型化濕蝕刻、圖型化乾蝕刻、受控制深度鋸切、以上的組合、或類似者。在蓋封裝106之設計階段中，可有用以將堆積層136之待於後續遭受移除而形成空腔138之區域中的任何金屬走線及/或通孔排除的設計規則。在一些狀況中，較大(例如潛在違反按其他方式有效之設計規則)金屬走線可設置於堆積層134上、及堆積層136待移除之區域底下，用來促進脫層性移除堆積層136之待形成空腔138之部分。
將了解的是，雖然所示是未將電子組件(例如IC)裝配於蓋封裝106上、或嵌埋於其中，在一些例示性實施例中，仍可有一或多個電子組件104嵌埋於蓋封裝106之空腔138內、或嵌埋於蓋封裝106之堆積層134、136內。當電子組件嵌埋於蓋封裝106之堆積層134、136中時，可在堆積層134、136中形成空腔，以及可在空腔內嵌埋電子組件，並且可形成覆蓋於嵌埋式電子組件之後續堆積層。
晶粒104可藉由任何適合的機制來附接至半導體封裝102。晶粒104可以是任何適合的電子組件，包括有但不限於積體電路、表面黏著裝置、主動裝置、被動裝置、二極體、電晶體、連接器、電阻器、電感器、電容器、微機電系統(MEMS)、以上的組合、或類似者。晶粒104可經由任何適合的晶粒對封裝互連126來電氣及機械性耦合至半導體封裝102之對應接墊124，諸如經由金屬柱(例如銅柱)、覆晶凸塊、焊料凸塊、任何類型之低鉛或無鉛焊料凸塊、錫銅凸塊、打線、楔形物接合、受控制陷縮晶片連接(C4)、異向性傳導膜(ACF)、非傳導膜(NCF)、以上的組合、銅柱或類似者來耦合。在一些例示性實施例中，對於安裝於半導體封裝102上之不同晶粒，接觸類型可以不同。舉例而言，一個晶粒可具有銅柱接觸，並且另一晶粒可具有焊料凸塊接觸。在其他例示性實施例中，半導體封裝102上安裝之不同晶粒可具有相同接觸類型(例如全部晶粒都具有銅柱接觸)。
在一些狀況中，底部填充(例如有用或不用填料) (圖未示)可設置於晶粒104與半導體封裝102之間，諸如環繞晶粒對封裝互連126。底部填充環氧化物可藉由半導體封裝102底下及/或與之相鄰之一噴嘴來施配。底部填充環氧化物可藉由毛細管作用及/或凡得瓦力來移動至晶粒104底下之一位置。在一些例示性實施例中，將蓋封裝106裝配到半導體封裝102上時，可在蓋封裝106與半導體封裝102之間提供底部填充。再次地，如果在半導體封裝102與蓋封裝106之間使用一底部填充，則該底部填充內可或可不具有填料。
代表性底部填充環氧化物材料可包括有一胺環氧化物、咪唑環氧化物、一酚醛環氧化物或一酸酐環氧化物。底部填充材料之其他實例包括有聚亞醯胺、苯環丁烯(BCB)、一雙馬來亞醯胺型底部填充、一聚苯並噁嗪(PBO)底部填充、或一聚原冰片烯底部填充。另外，底部填充環氧化物可包括有一或多種適合的填料，諸如矽土。在例示性實施例中，底部填充環氧化物內可具有填料及/或其他材料，以根據偏好控制熱膨脹係數(CTE)、降低應力、給予滯焰劑性質、促進黏附、及/或降低底部填充環氧化物中的水分吸收。可在底部填充環氧化物中包括添加物及/或化學劑以得到所欲性質，諸如一較佳粘性範圍、一較佳膠黏性範圍、一較佳疏水性範圍(例如表面濕化)、粒子懸浮性質之一較佳範圍、一較佳固化溫度範圍、以上的組合、或類似者。
可將底部填充環氧化物固化以在晶粒104與半導體封裝102之間形成底部填充。固化程序可包括有加熱及/或輻射(例如紫外線(UV)固化、及/或以上的組合)。在固化程序期間，底部填充環氧化物可交聯並且硬化。底部填充環氧化物雖然是繪示為具有一較直側壁，仍將了解的是，在一些例示性實施例中，底部填充環氧化物可具備帶有一彎曲側壁之一填角。另外，底部填充環氧化物殘餘物可留在半導體封裝基材102表面已可最初沉積底部填充處之部分中。
半導體封裝102可經由任何適合的機制來機械性耦合至天線封裝108，該機制諸如為環氧化物、黏附劑、膠帶、機械性持固器、金屬接觸、或類似者。在例示性實施例中，可將環氧化物150沉積到半導體封裝102或天線封裝108上。其次，可在上有環氧化物之半導體封裝102上對準並置放半導體封裝102及天線封裝108其中另一者。此對準及置放機制可使用一拾取暨置放工具來達成，諸如使用光學對準將待彼此接合之物件對準之一工具。其次，可固化環氧化物以形成半導體封裝102對天線封裝108之環氧化物為基之附接。將了解的是，環氧化物之固化可驅使環氧化物材料150之交聯及/或硬化。在一些狀況中，B級環氧化物可用於將半導體封裝102集結至天線封裝108，然後可將一固化程序用於B級環氧化物之一最終固化。在其他例示性實施例中，可在半導體封裝102或天線封裝108其中一者或另一者上設置黏附劑或膠帶，並且可對準並置放半導體封裝102或天線封裝108其中另一者。在例示性實施例中，可選擇在半導體封裝102之接墊124與天線封裝108之接墊164之間的耦合方面具備所欲性質之環氧化物/黏附劑/膠帶150。
在一些狀況中，電氣組件可設置於蓋封裝106及/或天線封裝108上。舉例而言，電感器、電容器、及/或電阻器可設置於蓋封裝106及/或天線封裝108上。藉由在天線封裝108上置放這些組件，可減少用於半導體封裝102之處理步驟。另外，總體面積及/或容積縮減(例如較期望的形狀因子)不僅可藉由在天線封裝上置放分立組件來落實，還可將天線部分與晶粒部分分成單獨封裝來落實。
封裝對板材互連110可以是任何適合類型的封裝對板材互連，諸如BGA、LGA、其他區域陣列、週邊互連、以上的組合、或可實現連至板材112之電氣連接的類似者。在一些例示性實施例中，板材112可內有用以容納無線模組100之一開口114。在一些例示性實施例中，可利用或不用封裝對板材互連110而將一連接器用於與無線模組100外部之實體施作信令連接。這些實施例乃搭配圖2來論述。
圖2根據本揭露之例示性實施例繪示一簡化截面示意圖，其說明具有一半導體封裝102、蓋封裝206、及在半導體封裝102上設置有連接器202之天線封裝220的一無線模組200之一組態。
在這項例示性實施例中，天線封裝220可包括有單一介電層222，並且用於介電層222之材料可類似於核心或堆積層介電材料。在例示性實施例中，介電層222可以是任何適合的材料，包括有聚合物材料、陶瓷材料、塑膠、複合材料、LCP、玻璃纖維片之環氧化物積層、預浸材、FR-4材料、FR-5材料、以上的組合、或類似者。可就與半導體封裝102之接墊124之電氣耦合(例如電感性、電容性、及/或傳導性等)而提供耦合墊224。天線封裝220可進一步具有複數個輻射元件228，舉例而言例如被組配來以無線方式接收及/或傳送信號之天線元件。在例示性實施例中，經由耦合墊224所接收之信號可經由輻射元件228以無線方式來傳送。在相同或不同實施例中，可對耦合墊224提供經由輻射元件228所接收之無線信號，使得那些信號可藉由半導體封裝102及/或其上的晶粒104 (例如RFIC)來接收。
將了解的是，天線封裝220與半導體封裝102之間的耦合可使用任何適合的機制，包括有環氧化物150、金屬柱接觸(例如銅柱、焊料凸塊等)、或有別於環氧化物150或金屬接觸之機制。根據例示性實施例，黏附劑、膠帶、膠接、及/或層壓、或實際任何適合的聯結機制可用於附接半導體封裝102及天線封裝202。雖然可為了說明性目的而在本揭露中繪示前述聯結機制其中一者，將注意的是，仍可根據本揭露之例示性實施例來替代任何其他其他聯結機制。亦應瞭解的是，在以下說明中，半導體封裝102、蓋封裝206、及/或天線封裝220可具有任意適量的互連層。舉例而言，即使一特定組態中繪示類似天線封裝220之一天線封裝220，仍應了解的是，可在該特定繪圖中替代諸如天線封裝220之天線封裝之一不同組態，但不會偏離本揭露之實施例。所示雖然是單一天線封裝220，乃將瞭解的是，在一些例示性實施例中，二或更多個天線封裝220可設置有一半導體封裝102。
在例示性實施例中，蓋封裝206可具有與半導體封裝102之面積尺寸不同(例如更小)之一面積尺寸。蓋封裝206可包括帶有貫孔216之一核心208、以及一或多個堆積層210、212。一或多個堆積層212可有部分遭受移除以界定一空腔214，用以容納可設置於半導體封裝102及/或蓋封裝206上之電子組件104。堆積層210、212可進一步具有信令路徑218，諸如設置於其上用於路由安排信號、電力、接地、及/或時脈之通孔及/或走線。在一些狀況中，信令路徑218可形成天線輻射元件，諸如在一頂端部分處形成，對立於與蓋封裝206上半導體封裝102接觸之側。在一些狀況中，連同天線封裝220在設置於一半導體封裝上之蓋封裝206上具有天線元件(例如輻射台接收元件)可改善無線模組效能200，諸如藉由具有一更大單向無線傳送/接收效能、及/或一更大傳輸及/或接收角度來改善。換句話說，在半導體封裝102之任一側上具有一天線封裝220及一蓋封裝206可在透過完全360° (例如n-發射天線、寬邊天線等)進行接收及/或傳輸方面改善功率密度的均勻性。
連接器202可以是任何適合類型的連接器，諸如一AFL連接器。連接器可使輸入/輸出(I/O)電纜能夠直接連接至無線模組200。連接器可經由一或多個連接器對封裝互連204來機械性及/或電氣連接至半導體封裝。這些互連204可以是任何適合的類型(例如覆晶、金屬柱、銅柱、ACF、NCF等)。在一些狀況中，互連204可與互連126及/或互連128具備相同類型。在其他狀況中，互連204可與互連126、128其中一或兩者具備一不同類型。在一些例示性實施例中，連接器202與天線封裝220及/或蓋封裝206上之天線元件可以是無線模組200之唯一I/O機制。在其他例示性實施例中，可沿著無線模組200上之封裝對板材互連來提供連接器202。在一些例示性實施例中，無線模組200上可設置超過一個連接器202。
圖3根據本揭露之例示性實施例繪示一簡化截面示意圖，其說明具有一天線封裝108、一半導體封裝102、及在晶粒封裝上設置有連接器並在該晶粒封裝與一蓋封裝上都設置有電子組件312之蓋封裝302的一無線模組300之一組態。
蓋封裝302可包括帶有貫孔314之一核心304、以及一或多個堆積層306、308。一或多個堆積層308可有部分遭受移除以界定一空腔310，用以容納可設置於半導體封裝102及/或蓋封裝302上之電子組件104、312。堆積層306、308可進一步具有信令路徑316、318，諸如設置於其上用於路由安排信號、電力、接地、及/或時脈之通孔及/或走線。在一些狀況中，信令路徑316、318可形成天線輻射元件，諸如在一頂端部分處形成，對立於與蓋封裝302上半導體封裝102接觸之側。
如所示，可連同設置於半導體封裝102上之電氣組件104在蓋封裝302上設置電氣組件312。如上述，電氣組件可使用任何適合的互連及/或機制(例如覆晶、銅柱、ACF、NCF等)來附接。將了解的是，相較於僅將電氣組件104附接至半導體封裝102之情況，空腔310可具有一更大的體積，不用將電子組件312附接至蓋封裝302。
圖4根據本揭露之例示性實施例繪示一簡化截面示意圖，其說明具有一天線封裝220、一半導體封裝102、及通過一蓋封裝402設置有熱油脂422、424之該蓋封裝402的一無線模組400之一組態。
蓋封裝402可包括帶有貫孔406之一核心404、以及一或多個堆積層408、410。一或多個堆積層410可有部分遭受移除以界定一空腔420，用以容納可設置於半導體封裝102及/或蓋封裝402上之電子組件104。堆積層408、410可進一步具有信令路徑412、414、416、418，諸如設置於其上用於路由安排信號、電力、接地、及/或時脈之通孔及/或走線。在一些例示性實施例中，走線418可包括有天線陣列元件(例如補綴天線元件等)。在其他例示性實施例中，走線418可包括有路由安排(例如信號路由安排)。在又其他例示性實施例中，走線418可包括有路由安排走線、以及天線輻射及/或接收元件兩者。
在例示性實施例中，於製作蓋封裝402期間，堆積層410有部分可遭受移除以界定並且形成空腔420。無論是在此空腔420形成程序之前或之後，皆可在一側(例如與鄰近於半導體封裝之一側對立之側)上形成一或多個孔洞通向蓋封裝402之空腔420。替代地，可由蓋封裝402最鄰近於半導體封裝102之側形成一或多個孔洞。在例示性實施例中，該(等)孔洞可藉由任何適合的機制來形成，諸如雷射剝蝕、濕蝕刻、乾蝕刻、刺穿、打孔、壓紋、以上的組合、或類似者。
在例示性實施例中，形成該(等)孔洞並將蓋封裝402裝配到半導體封裝102之後，可將熱油脂422、424設置到孔洞內及晶粒104上。在一些例示性實施例中，熱油脂422、424可藉由任何適合的機制來提供，諸如藉由注入及/或塗刷程序來提供。在例示性實施例中，已將蓋封裝裝配到半導體封裝上之後，可提供熱油脂。在一些狀況中，將熱油脂推入孔洞之後，可進行一清潔程序，以將蓋封裝402之表面上方的任何熱油脂殘餘物移除。將熱油脂422、424推入蓋封裝402中所形成之孔洞時，可將部分之熱油脂424推壓到晶粒104上，而熱油脂422之其他部分仍可留在孔洞中，可通過該孔洞推壓熱油脂422、424。因此，熱油脂可自部分424至部分422提供一傳導路徑以將熱能從晶粒104移除。通過蓋封402裝提供之熱油脂422、424可為任何適合的類型，諸如環氧化物、矽氧樹脂、胺甲酸乙酯、丙烯酸酯、溶劑、以上的組合、或類似者。熱油脂422、424內可進一步具有任何適合的填料，諸如銀、氧化鋁、氧化鋅、氮化鋁、以上的組合、或類似者。熱油脂422、424可具有任何適合的性質，諸如下列任何各種性質：用以將熱能從一或多個電氣組件104傳導出來之導熱性，用以防止不需要的漏電流之電氣絕緣，適用於通過蓋封裝中之開口注入熱油脂之粘性及/或觸變性質。
圖5根據本揭露之例示性實施例繪示一簡化截面示意圖，其說明具有一天線封裝220、半導體封裝102、及帶有電磁屏蔽514、516之蓋封裝502的一無線模組500之一組態。
蓋封裝502可包括帶有貫孔506之一核心504、以及一或多個堆積層508、510。一或多個堆積層510可有部分遭受移除以界定一空腔516，用以容納可設置於半導體封裝102及/或蓋封裝502上之電子組件104。堆積層508、510可進一步具有信令路徑512、514，諸如設置於其上用於路由安排信號、電力、接地、及/或時脈之通孔及/或走線。在一些狀況中，信令路徑512、514可形成天線輻射元件，諸如在一頂端部分處形成，對立於與蓋封裝502上半導體封裝102接觸之側。電子組件510上及通過蓋封裝502可進一步設置有熱油脂。
蓋封裝502可更包括有一電磁干擾(EMI)屏蔽520、522。EMI屏蔽520可藉由在蓋封裝502之空腔520內部上設置一金屬襯墊來提供。EMI屏蔽522可藉由在蓋封裝502之外側壁上設置金屬來提供。在一些狀況中，可在蓋封裝502上設置EMI屏蔽520及EMI屏蔽522其中一者。在其他狀況中，可在蓋封裝上設置這兩個EMI屏蔽。在一些替代狀況中，將了解的是，金屬522可電氣連接至一信令線，並且受驅使作為一輻射元件，諸如一側壁天線，而不是在蓋封裝之外側壁上形成EMI屏蔽。可在將蓋封裝502裝配至半導體封裝102之前先製作EMI屏蔽520、522。在例示性實施例中，可提供任何適合的金屬(例如銅、金、錫、耐火金屬等)以形成EMI屏蔽520、522。在例示性實施例中，可將任何適合的程序用於沉積EMI屏蔽520、522之金屬，諸如無電鍍覆、電鍍、金屬膏、傳導性環氧化物、以上的組合或類似者。
圖6根據本揭露之例示性實施例繪示一簡化截面示意圖，其說明具有一天線封裝108、半導體封裝102、及帶有不同高度之一空腔624之蓋封裝602的一無線模組600之一組態。
蓋封裝602可包括帶有貫孔606之一核心604、以及一或多個堆積層608、610、612。堆積層608、610、612可進一步具有信令路徑614、616，諸如設置於其上用於路由安排信號、電力、接地、及/或時脈之通孔及/或走線。在一些狀況中，信令路徑616可形成天線輻射元件，諸如在一頂端部分處形成，對立於與蓋封裝602上半導體封裝102接觸之側。可有設置於半導體封裝102及/或蓋封裝602上之一或多個電子組件618、620、622。
一或多個堆積層608、610可有部分遭受移除以界定一空腔624，用以容納可設置於半導體封裝102及/或蓋封裝602上之電子組件618、620、622。在這項實例中，蓋封裝602、不同堆積層608、610可有實質未重疊之部分遭受移除。舉例而言例如堆積層610可不遭受移除處之某些部分中可移除堆積層608，諸如用來容納電子組件622之支座(stand-off)。然而，在其他區域中，堆積層608、610遭受移除以適應電子組件618與620之組合高度。堆積介電質之各個移除部分可藉由任何適合的程序來進行，諸如雷射剝蝕(例如CO2 雷射、UV雷射等)、圖型化濕蝕刻、圖型化乾蝕刻、受控制深度鋸切、以上的組合、或類似者。
將了解的是，雖然已就容納半導體封裝裝配之晶粒618及蓋封裝裝配之晶粒620之目的而繪示複層凹口624，在其他例示性實施例中，仍可將一複層凹口用於適應可設置於半導體封裝上之不同電子組件之不同高度。的確，當連同帶有較低高度之電子元件在半導體封裝102上設置帶有較大高度之電子元件時，蓋封裝之覆蓋於較大高度電子組件之區域可具有相對於覆蓋於帶有較低高度之電子組件的區域遭受移除之附加的一或多個堆積層。將了解的是，在空腔624有不同高度之實施例中，在一些狀況中，可在覆蓋於半導體封裝102上所提供之電子組件之一些或全部的蓋封裝602中形成孔洞，以經由其提供熱油脂，形成遠離該等電子組件其中一或多者之相對較高導熱性路徑。
圖7根據本揭露之例示性實施例繪示一簡化截面示意圖，其說明具有一天線封裝220、一半導體封裝102、及設置於一中介層704之頂端上之一蓋封裝714，連同一凹式連接器202的一無線模組700之一組態。在例示性實施例中，半導體封裝102可包括有一或多個堆積層120，其中可諸如藉由雷射剝蝕或任何適合類型的蝕刻程序來移除區域以形成一凹口。在例示性實施例中，可形成此一凹口以容納可具有一較大高度之電子組件總成，並且從而可在符合無線模組700之設計高度與體積目標的同時，帶來整合方面之一挑戰。的確，在一些替代實施例中，設置於半導體封裝上之電子組件全都可設置於所形成之空腔中，使得蓋封裝中可不需要一中介層，也可不需要凹口。因此，在這些例示性實施例中，裝配到半導體封裝上並在蓋封裝下方之電氣組件全都可凹陷，並且在比半導體封裝之最上堆積層更高處突起。
半導體封裝102可具有設置於其上之中介層704。在一些例示性實施例中，蓋封裝714內可不具有用以容納設置於半導體封裝102上之電子組件的一凹口，因為中介層704可提供一充裕的支座高度以容納電子組件104。在其他例示性實施例中，蓋封裝714可具有一凹口，其中蓋封裝凹口之組合高度與中介層704之高度可足以容納設置於其上之電子組件104及/或任何熱油脂732。在一些例示性實施例中，中介層704可包封於模具728中。將了解的是，模具728可完全、或部分地包封電子組件104、中介層704、半導體封裝102、及/或天線封裝220。在一些例示性實施例中，模具728可比其包封之元件更高及/或更寬。在替代例示性實施例中，該模具延伸超過半導體封裝102之周緣。在例示性實施例中，可通過蓋封裝714中之一或多個開口提供熱油脂730、732，使得熱油脂732之一部分接觸晶粒104，並且部分732順著遠離晶粒104之一垂直方向傳導熱。
在一些例示性實施例中，中介層704可為無核心，如這裡所示。在其他例示性實施例中，中介層704可具有上可製作堆積層之一核心。中介層704可具備內有形成金屬性走線708及/或通孔710之一或多個堆積層706。在一些例示性實施例中，模具728上可設置有EMI屏蔽734、736。如所示，EMI屏蔽734、736可設置於模具728及/或中介層704上的任何各種位置上，諸如內有設置晶粒104之中介層704所界定之一空腔中。在一些例示性實施例中，蓋封裝714可包括有一或多個側鍍覆之天線元件738。如這裡所示，一連接器202可經由互連204而連接至蓋封裝714，其中該連接器可設置於蓋封裝714之一凹陷部分中。儘管連接器202乃繪示為部分凹陷，仍將了解的是，可使蓋封裝714上設置的任何元件凹陷，諸如任何各種電子組件及/或晶粒。
蓋封裝714可經由一或多個互連712聯結至中介層。蓋封裝714可包括帶有貫孔720之一核心716、以及一或多個堆積層718。堆積層718可進一步具有信令路徑722、724、726，諸如設置於其上用於路由安排信號、電力、接地、及/或時脈之通孔及/或走線。在一些狀況中，信令路徑726可形成天線輻射元件，諸如在一頂端部分處形成，對立於與蓋封裝714上中介層704接觸之側。在一些例示性實施例中，蓋封裝714可突出於下層中介層704及/或其上之模具728。在這些實施例中，蓋封裝714可具有設置於其上之一或多個電氣組件，諸如設置於最鄰近於中介層704之表面上。在一些狀況中，蓋封裝之突出亦可容許蓋封裝714上設置更大量之天線元件726。
圖8根據本揭露之例示性實施例繪示一流程簡圖，其說明用於製作具有一半導體封裝、一天線封裝、及一蓋封裝之一無線模組的一例示方法800。方法800可用於製作前圖中所示的任何無線模組。將了解的是，有些程序可依照有別於本文中所示之一順序來進行。將進一步了解的是，有些程序可具有不用偏離本揭露之實施例也可實施之適合的替代程序。
於程序塊802，可製作一半導體封裝。在例示性實施例中，可採用隨後單一化成個別半導體封裝之一面板的形式來製作半導體封裝。半導體封裝可包括有一核心及多個堆積層，該核心之一或兩側上具有互連。互連可界定供信號送至/來自待安裝於半導體封裝上之電氣組件、並且供信號路由安排至一板材、及/或供信號路由安排至一天線封裝的電氣路徑。半導體封裝可具有任意適量的互連層，並且可更包括有封裝對板材互連，諸如BGA、LGA、或類似者。在一些替代實施例中，可使用一無核心整合，其中可沒有一核心層。
於程序塊804，可將電子組件安裝至半導體封裝。此程序可包括有用以將電子組件對準至半導體封裝之一拾取暨置放系統。可將任何適合的附接機制(例如銅柱、覆晶、ACF、NCF等)用於將電子組件安裝至半導體封裝。電子組件可以是任何適合的電子組件，諸如IC、RFIC、微控制器、基頻晶片、微處理器、記憶體晶片、表面黏著裝置(SMD)、分立組件、電晶體、二極體、電阻器、電感器、電容器、以上的組合、或類似者。
於程序塊806，可製作一天線封裝。如上述，天線封裝可具有任意適量的互連層，並且可具有用於將信號接收及/或發送自/至半導體封裝之接墊。天線封裝可進一步具有用於傳送及/或接收無線(例如RF、毫米波、60 GHz等)信號之複數個輻射天線元件。
於程序塊808，可將天線封裝附接至半導體封裝。替代地，可將半導體封裝附接至天線封裝。該附接可使用任何適合的機制，諸如金屬性接合、環氧化物、黏附劑、機械性、層壓、以上的組合、或類似者。在例示性實施例中，一拾取暨置放系統可用於對準與附接。
於程序塊810，可製作一蓋封裝。蓋封裝可或可不具有一核心層。蓋封裝可進一步具有任意適量的堆積層。其次，可移除堆積層之部分以形成一空腔。堆積層之區域在設計階段期間可以是可不形成走線及/或通孔之排除帶域。如上述，堆積層之區域就該堆積之不同層可以是不同區域。堆積層區域可藉由任何適合的移除程序來形成，諸如雷射剝蝕(例如CO2 雷射、UV雷射等)、圖型化濕蝕刻、圖型化乾蝕刻、受控制深度鋸切、以上的組合、或類似者。在一些例示性實施例中，可在藉由移除堆積層之部分所形成之空腔之一內表面之間施作一或多個孔洞或開口。
於程序塊812，可將蓋封裝附接至半導體封裝。可將任何適合的機制用於此附接。該附接可使用任何適合的機制，諸如金屬性接合、環氧化物、黏附劑、機械性、層壓、以上的組合、或類似者。在例示性實施例中，一拾取暨置放系統可用於對準與附接。
於程序塊814，可提供熱油脂及外部互連。可通過孔洞注入及/或推壓熱油脂，該等孔洞可通過蓋封裝來形成。可將任何適合的機制用於提供熱油脂，諸如施配、噴嘴注入、塗刷等。外部連接可藉由將諸如電纜連接器(例如AFL連接器)之連接器裝配到半導體封裝上來形成。在其他例示性實施例中，可形成封裝對板材互連，而不是或另外再裝配電纜連接器。
應知，方法800可根據本揭露之某些實施例採用各種方式來修改。舉例而言，在本揭露之其他實施例中，可消除或不按順序執行方法800之一或多個操作。另外，可根據本揭露之其他實施例，將其他操作新增至方法700。
將了解的是，本文中所述之裝備可以是任何適合類型之微電子封裝及其組態，包括有例如內置封裝系統(SiP)、上置系統封裝(SOP)、堆疊式封裝(PoP)、中介層封裝、3D堆疊封裝等。事實上可在半導體封裝中提供任何適合類型的微電子組件，如本文中所述。舉例而言，可在半導體封裝中封裝微控制器、微處理器、基頻處理器、數位信號處理器、記憶體晶粒、場式閘陣列、邏輯閘晶粒、被動組件晶粒、MEMS、表面黏著裝置、特定應用積體電路、基頻處理器、放大器、濾波器、以上的組合、或類似者，如本文中所揭示。如本文中所揭示，半導體封裝可設置於任何各種電子裝置中，包括有消費性、工業用、軍用、通訊、基礎結構、及/或其他電子裝置。
如本文中所述，半導體封裝可用於安放一或多個處理器。該一或多個處理器可包括有(以非限制方式)一中央處理單元(CPU)、一(多個)數位信號處理器(DSP)、一精簡指令集電腦(RISC)、一複雜指令集電腦(CISC)、一微處理器、一微控制器、一可現場規劃閘陣列(FPGA)、或以上的任何組合。該等處理器亦可包括有用於處理特定資料處理功能或任務之一或多個特定應用積體電路(ASIC)或特定應用標準產品(ASSP)。在某些實施例中，該等處理器可基於一IntelR架構系統，並且一電子裝置中所包括之一或多個處理器及任何晶片組可出自一系列之IntelR處理器與晶片組，諸如IntelR AtomR處理器系列或Intel-64處理器(例如Sandy BridgeR、Ivy BridgeR、HaswellR、BroadwellR、SkylakeR等)。
另外或替代地，如本文中所述，半導體封裝可用於安放一或多個記憶體晶片。該記憶體可包括有，但不限於一或多個依電性及/或非依電性記憶體裝置，包括有，但不限於磁性儲存裝置、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、動態RAM (DRAM)、靜態RAM (SRAM)、同步動態RAM (SDRAM)、雙倍資料速率(DDR) SDRAM (DDR-SDRAM)、RAM-BUS DRAM (RDRAM)、快閃記憶體裝置、電氣可抹除可規劃唯讀記憶體(EEPROM)、非依電性RAM (NVRAM)、通用串列匯流排(USB)可移除式記憶體、或以上的組合。
在例示性實施例中，內有設置半導體封裝之電子裝置可以是一運算裝置。此一運算裝置可安放上可設置半導體封裝連接之一或多個板材。該板材可包括有若干組件，包括有，但不限於一處理器及/或至少一個通訊晶片。該處理器可透過例如半導體封裝之電氣連接來實體及電氣連接至該板材。該運算裝置可更包括有複數個通訊晶片。舉例來說，一第一通訊晶片可專屬於諸如Wi-Fi及藍牙等更短距無線通訊，而一第二通訊晶片可專屬於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO、及其他協定等更長距無線通訊。在各種例示性實施例中，該運算裝置可以是一膝上型電腦、一筆記型電腦、一超輕薄筆電、一智慧型手機、一平板電腦、一個人數位助理器(PDA)、一超行動PC、一行動電話、一桌上型電腦、一伺服器、一列印機、一掃描器、一機上盒、一娛樂控制單元、一數位相機、一可攜式音樂播放器、一數位錄影機、以上的組合、或類似者。在進一步例示性實施例中，該運算裝置可以是任何其他處理資料之電子裝置。
本文中已說明各種特徵、態樣以及實施例。此等特徵、態樣以及實施例如所屬技術領域中具有通常知識者將會瞭解，易於彼此組合，而且易於改變及修改。因此，本揭露應該視為含括此類組合、改變及修改。
已在本文中運用的用語及表達係當作說明用語使用，而不是用於限制，並且在使用此等用語及表達時，無意排除所示及所述特徵的任何均等論述(或其部分)，而且得以認知各種修改有可能在申請專利範圍的範疇內。其他修改、變例及替代例亦有可能。因此，申請專利範圍係意欲涵蓋所有此等均等論述。
儘管本說明包括有各項實施例，至少包括有一最妥模式，要瞭解的是，鑑於前述說明，許多替代例、修改及變例對所屬技術領域中具有通常知識者將會顯而易見。因此，本揭露係意欲囊括落於所包括申請專利範圍之範疇內的所有此類替代例、修改例及變例。本文中所揭示或附圖中所展示之全部事項都要以一說明性且非限制概念來解譯。
本書面說明使用實例揭示本揭露之某些實施例，包括有最妥模式，並且還使所述技術領域中具有通常知識者能夠實踐本揭露之某些實施例，包括有施作並使用進行任何所含方法與程序之任何裝備、裝置或系統。本發明之某些實施例之可專利範疇乃定義於申請專利範圍中，並且可包括有所屬技術領域中具有通常知識者所想到的其他實例。此類其他實例若具有與申請專利範圍之文字語言並未不同之結構化元件，或若包括有與申請專利範圍之文字語言無實質差異之等效結構化元件，則係意欲在申請專利範圍之範疇內。
根據本揭露之一些例示性實施例，可有一無線模組。該無線模組可包括有一半導體封裝，其具有一第一側、及與該第一側對立之一第二側，該半導體封裝更包括有設置於該第一側上之一電子組件；一天線封裝，其乃附接至該半導體封裝之該第二側，並且具有至少一個輻射元件；以及一蓋封裝，其乃附接至該半導體封裝之該第一側，並且覆蓋於該電子組件。在進一步例示性實施例中，該至少一個輻射元件被組配來以無線方式傳送或接收一信號，其中該天線封裝包括有一第一接墊，並且該半導體封裝包括有一第二接墊，其中該第一接墊乃通訊性耦合至該第二接墊並且被組配來攜載該信號。於再進一步例示性實施例中，該無線模組可更包括有設置於該半導體封裝與該天線封裝之間的一環氧化物層。在又進一步例示性實施例中，該至少一個輻射元件為一第一至少一個輻射元件，以及其中該蓋封裝包括有一第二輻射元件。根據附加例示性實施例，該蓋封裝乃利用一或多個金屬性互連附接至該半導體封裝。
在該無線模組之一些例示性實施例中，該蓋封裝可包括有含一第一堆積層之複數個堆積層，其中該第一堆積層之至少一部分界定一空腔，其中該電子組件乃至少部分設置於該空腔內。在進一步例示性實施例中，該複數個堆積層包括有一第二堆積層，其中該第二堆積層之至少一第二部分進一步界定該空腔，以及其中一第二電子組件乃設置於該第二堆積層下方。於再進一步例示性實施例中，該蓋封裝包含有設置於其上之一第二電氣組件。在又進一步例示性實施例中，該無線模組可更包括有設置於該蓋封裝所界定之一空腔內、及該電氣組件上之熱油脂。在一些例示性實施例中，該無線模組更包括有設置於下列至少一者上之一電磁屏蔽金屬：(i)該蓋封裝之一側壁，或(ii)該蓋封裝所界定之一空腔之一側壁。在進一步例示性實施例中，該無線模組更包括有設置於該半導體封裝之該第一側上之一電纜連接器。
根據本揭露之一些例示性實施例，可有一種方法。該方法可包括有形成具有一第一頂面、及與該第一頂面對立之一第一底面的一半導體封裝，其中該第一頂面包括有一第一連接墊、及一第二連接墊，並且該第一底面包括有一第一耦合墊；形成一天線封裝，該天線封裝具有一第二頂面、及與該第二頂面對立之一第二底面，其中該第二頂面包括有一第二耦合墊，並且該第二底面包括有一第一輻射元件；形成一蓋封裝，該蓋封裝具有一第三頂面、及與該第三頂面對立之一第三底面，其中該第三底面包括有一第三連接墊，並且該第三頂面包括有一第二輻射元件；將一晶粒附接至該第一連接墊；以及 藉由通訊性耦合該第一耦合墊與該第二耦合墊來將該半導體封裝附接至該天線封裝；以及藉由連接該第二連接墊與該第三連接墊來將該蓋封裝附接至該半導體封裝。在一些例示性實施例中，形成該蓋封裝更包括有提供具有一第一核心表面與一第二核心表面之一封裝核心；在該封裝核心中形成貫孔；形成覆蓋於該第一核心表面之一第一堆積層；形成覆蓋於該第一堆積層之一第二堆積層；以及移除該第二堆積層之一部分以界定一空腔。於再進一步例示性實施例中，將該蓋封裝附接至該半導體封裝包含有使該蓋封裝對準至該半導體封裝，其中該晶粒至少部分包含於該空腔中。
在一些例示性實施例中，形成該蓋封裝更包括有形成一自該第三頂面至該空腔之開口，以及其中將該蓋封裝附接至該半導體封裝更包含有通過該開口提供熱油脂。在進一步例示性實施例中，移除該第二堆積層之該部分包括有下列至少一者：(i)雷射剝蝕，(ii)鋸切，(iii)乾蝕刻，或(iv)濕蝕刻。於再進一步例示性實施例中，該方法更包括有鍍覆該空腔之一側壁之至少一部分以形成一電磁屏蔽。在又進一步例示性實施例中，該蓋封裝包括有一第四連接墊，該方法更包含有將一電氣組件附接至該空腔內之該蓋封裝、及附接至該第四連接墊。在附加例示性實施例中，將該半導體封裝附接至該天線封裝包括有在該第一底面上提供環氧化物；對準並置放該天線封裝而使得該第一耦合墊與該第二耦合墊實質對準；以及固化該環氧化物。在一些進一步例示性實施例中，形成該蓋封裝更包含有提供嵌埋於該蓋封裝之複數個堆積層中的一第二晶粒。
根據本揭露之一些例示性實施例，可有一電子裝置。該電子裝置可包括具有一半導體封裝之一無線模組，該半導體封裝具有一第一側、及與該第一側對立之一第二側，該半導體封裝更包括有設置於該第一側上之一電子組件；一天線封裝，其乃附接至該半導體封裝之該第二側，並且具有至少一個輻射元件；以及一蓋封裝，其乃附接至該半導體封裝之該第一側，並且覆蓋於該電子組件。在進一步例示性實施例中，該至少一個輻射元件被組配來以無線方式傳送或接收一信號，其中該天線封裝包括有一第一接墊，並且該半導體封裝包括有一第二接墊，其中該第一接墊乃通訊性耦合至該第二接墊並且被組配來攜載該信號。於再進一步例示性實施例中，該電子裝置可更包括有設置於該半導體封裝與該天線封裝之間的一環氧化物層。在又進一步例示性實施例中，該至少一個輻射元件為一第一至少一個輻射元件，以及其中該蓋封裝包括有一第二輻射元件。根據附加例示性實施例，該蓋封裝乃利用一或多個金屬性互連附接至該半導體封裝。
在該電子裝置之一些例示性實施例中，該蓋封裝可包括有含一第一堆積層之複數個堆積層，其中該第一堆積層之至少一部分界定一空腔，其中該電子組件乃至少部分設置於該空腔內。在進一步例示性實施例中，該複數個堆積層包括有一第二堆積層，其中該第二堆積層之至少一第二部分進一步界定該空腔，以及其中一第二電子組件乃設置於該第二堆積層下方。於再進一步例示性實施例中，該蓋封裝包含有設置於其上之一第二電氣組件。在又進一步例示性實施例中，該電子裝置可更包括有設置於該蓋封裝所界定之一空腔內、及該電氣組件上之熱油脂。在一些例示性實施例中，該電子裝置更包括有設置於下列至少一者上之一電磁屏蔽金屬：(i)該蓋封裝之一側壁，或(ii)該蓋封裝所界定之一空腔之一側壁。在進一步例示性實施例中，該電子裝置更包括有設置於該半導體封裝之該第一側上之一電纜連接器。
100、200、300、400、500、600、700‧‧‧無線模組 102‧‧‧半導體封裝 104‧‧‧晶粒 106、206、302、402、502、602、714‧‧‧蓋封裝 108‧‧‧天線封裝 110‧‧‧封裝對板材互連 112‧‧‧板材 114‧‧‧開口 116、208、304、404、504、604、716‧‧‧核心 118、154、314、406、506、606、720‧‧‧貫孔 120、134、136、156、210、212、306、308、408、410、508、510、608~612、706、718‧‧‧堆積層 122、132、140、160、216、710‧‧‧通孔 124、142、144、162、164、708‧‧‧金屬性走線 126‧‧‧晶粒對封裝互連 128‧‧‧封裝對封裝互連 130‧‧‧蓋封裝核心 138、214、310、420、516、624‧‧‧空腔 150‧‧‧環氧化物 152‧‧‧核心層 202‧‧‧連接器 204‧‧‧連接器對封裝互連 218、316、318、412~418、512、514、614、616、722~726‧‧‧信令路徑 220‧‧‧天線封裝 222‧‧‧介電層 224‧‧‧耦合墊 228‧‧‧輻射元件 312、618~622‧‧‧電子組件 422、424、730、732‧‧‧熱油脂 520、522、734、736‧‧‧EMI屏蔽 704‧‧‧中介層 712‧‧‧互連 728‧‧‧模具 738‧‧‧側鍍覆之天線元件 800‧‧‧方法 802~814‧‧‧程序塊
現將參照附圖，其不必然按照比例繪示，並且其中：
圖1根據本揭露之例示性實施例繪示一簡化截面示意圖，其說明具有一天線封裝、一半導體封裝、及在與該天線封裝同一側上設置有封裝對封裝互連之一蓋封裝的一無線模組之一組態。
圖2根據本揭露之例示性實施例繪示一簡化截面示意圖，其說明具有一天線封裝、一半導體封裝、及在晶粒封裝上設置有連接器之一蓋封裝的一無線模組之一組態。
圖3根據本揭露之例示性實施例繪示一簡化截面示意圖，其說明具有一天線封裝、一半導體封裝、及在晶粒封裝上設置有連接器並在該晶粒封裝與一蓋封裝上都設置有電子組件之該蓋封裝的一無線模組之一組態。
圖4根據本揭露之例示性實施例繪示一簡化截面示意圖，其說明具有一天線封裝、一半導體封裝、及通過一蓋封裝設置有熱油脂之該蓋封裝的一無線模組之一組態。
圖5根據本揭露之例示性實施例繪示一簡化截面示意圖，其說明具有一天線封裝、一半導體封裝、及帶有電磁屏蔽之一蓋封裝的一無線模組之一組態。
圖6根據本揭露之例示性實施例繪示一簡化截面示意圖，其說明具有一天線封裝、一半導體封裝、及帶有不同高度之一空腔之一蓋封裝的一無線模組之一組態。
圖7根據本揭露之例示性實施例繪示一無線模組之簡化截面示意圖，其具有一天線封裝、一半導體封裝、及設置於一中介層之頂端上之一蓋封裝，連同一凹式連接器的一組態。
圖8根據本揭露之例示性實施例繪示一流程簡圖，其說明用於製作在一天線封裝上具有一封裝之一無線模組的一例示方法。
100‧‧‧無線模組
102‧‧‧半導體封裝
104‧‧‧晶粒
106‧‧‧蓋封裝
108‧‧‧天線封裝
110‧‧‧封裝對板材互連
112‧‧‧板材
114‧‧‧開口
116‧‧‧核心
118、154‧‧‧貫孔
120、134、136、156‧‧‧堆積層
122、132、140、160‧‧‧通孔
124、142、144、162、164‧‧‧金屬性走線
126‧‧‧晶粒對封裝互連
128‧‧‧封裝對封裝互連
130‧‧‧蓋封裝核心
138‧‧‧空腔
150‧‧‧環氧化物
152‧‧‧核心層

Claims (20)

  1. 一種無線模組，包含： 一半導體封裝，其具有一第一側、及與該第一側對立之一第二側，該半導體封裝更包括設置於該第一側上之一電子組件； 一天線封裝，其係附接至該半導體封裝之該第二側，並且具有至少一個輻射元件；以及 一蓋封裝，其係附接至該半導體封裝之該第一側，並且覆蓋該電子組件。
  2. 如請求項1之無線模組，其中該至少一個輻射元件被組配來無線傳送或接收一信號，其中該天線封裝包括一第一接墊，並且該半導體封裝包括一第二接墊，其中該第一接墊係通訊性耦合至該第二接墊並且被組配來攜載該信號。
  3. 如請求項1之無線模組，更包含設置於該半導體封裝與該天線封裝之間的一環氧化物層。
  4. 如請求項1之無線模組，其中該至少一個輻射元件為一第一至少一個輻射元件，以及其中該蓋封裝包括一第二輻射元件。
  5. 如請求項1之無線模組，其中該蓋封裝係利用一或多個金屬性互連附接至該半導體封裝。
  6. 如請求項1之無線模組，其中該蓋封裝包括複數個包括一第一堆積層之堆積層，其中該第一堆積層之至少一部分界定一空腔，其中該電子組件係至少部分設置於該空腔內。
  7. 如請求項6之無線模組，其中該複數個堆積層包括一第二堆積層，其中該第二堆積層之至少一第二部分進一步界定該空腔，且其中一第二電子組件係設置於該第二堆積層下方。
  8. 如請求項1之無線模組，其中該蓋封裝包含設置於其上之一第二電氣組件。
  9. 如請求項1之無線模組，更包含設置於該蓋封裝所界定之一空腔內及該電氣組件上之熱油脂。
  10. 如請求項1之無線模組，更包含設置於下列至少一者上之一電磁屏蔽金屬：(i)該蓋封裝之一側壁，或(ii)該蓋封裝所界定之一空腔之一側壁。
  11. 如請求項1之無線模組，更包含設置於該半導體封裝之該第一側上之一電纜連接器。
  12. 一種方法，包含： 形成具有一第一頂面、及與該第一頂面對立之一第一底面的一半導體封裝，其中該第一頂面包括一第一連接墊及一第二連接墊，並且該第一底面包括一第一耦合墊； 形成一天線封裝，該天線封裝具有一第二頂面及與該第二頂面對立之一第二底面，其中該第二頂面包括一第二耦合墊，並且該第二底面包括一第一輻射元件； 形成一蓋封裝，該蓋封裝具有一第三頂面及與該第三頂面對立之一第三底面，其中該第三底面包括一第三連接墊，並且該第三頂面包括一第二輻射元件； 將一晶粒附接至該第一連接墊； 藉由通訊性耦合該第一耦合墊與該第二耦合墊來將該半導體封裝附接至該天線封裝；以及 藉由連接該第二連接墊與該第三連接墊來將該蓋封裝附接至該半導體封裝。
  13. 如請求項12之方法，其中形成該蓋封裝更包含： 提供具有一第一核心表面與一第二核心表面之一封裝核心； 在該封裝核心中形成貫孔； 形成覆蓋於該第一核心表面之一第一堆積層； 形成覆蓋於該第一堆積層之一第二堆積層；以及 移除該第二堆積層之一部分以界定一空腔。
  14. 如請求項13之方法，其中將該蓋封裝附接至該半導體封裝包含使該蓋封裝對準至該半導體封裝，其中該晶粒至少部分包含於該空腔中。
  15. 如請求項13之方法，其中形成該蓋封裝更包含形成一自該第三頂面至該空腔之開口，以及其中將該蓋封裝附接至該半導體封裝更包含通過該開口提供熱油脂。
  16. 如請求項13之方法，其中移除該第二堆積層之該部分包含下列至少一者：(i)雷射剝蝕，(ii)鋸切，(iii)乾蝕刻，或(iv)濕蝕刻。
  17. 如請求項13之方法，更包含鍍覆該空腔之一側壁之至少一部分以形成一電磁屏蔽。
  18. 如請求項13之方法，其中該蓋封裝包括一第四連接墊，該方法更包含將一電氣組件附接至該空腔內之該蓋封裝及該第四連接墊。
  19. 如請求項12之方法，其中將該半導體封裝附接至該天線封裝包含： 在該第一底面上提供環氧化物； 對準並置放該天線封裝而使得該第一耦合墊與該第二耦合墊實質對準；以及 固化該環氧化物。
  20. 如請求項12之方法，其中形成該蓋封裝更包含提供嵌埋於該蓋封裝之複數個堆積層中的一第二晶粒。
TW106113781A 2016-06-03 2017-04-25 具有天線封裝及蓋封裝之無線模組 TWI766863B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2016/035682 WO2017209761A1 (en) 2016-06-03 2016-06-03 Wireless module with antenna package and cap package
WOPCT/US16/35682 2016-06-03

Publications (2)

Publication Number Publication Date
TW201743415A true TW201743415A (zh) 2017-12-16
TWI766863B TWI766863B (zh) 2022-06-11

Family

ID=60478832

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113781A TWI766863B (zh) 2016-06-03 2017-04-25 具有天線封裝及蓋封裝之無線模組

Country Status (4)

Country Link
US (1) US10756033B2 (zh)
EP (1) EP3465751B1 (zh)
TW (1) TWI766863B (zh)
WO (1) WO2017209761A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI640066B (zh) * 2017-11-03 2018-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI678766B (zh) * 2018-04-26 2019-12-01 沅顧科技有限公司 一種製造一系統於一可主動控制基板上的方法
US10685926B2 (en) 2018-07-12 2020-06-16 Samsung Electro-Mechanics Co., Ltd. Antenna module
TWI728742B (zh) * 2019-09-30 2021-05-21 台灣積體電路製造股份有限公司 天線封裝、天線封裝系統及製造天線封裝的方法
US11114745B2 (en) 2019-09-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna package for signal transmission
TWI781336B (zh) * 2019-04-12 2022-10-21 南韓商三星電機股份有限公司 半導體封裝
CN115478264A (zh) * 2022-10-28 2022-12-16 中国电子科技集团公司第二十九研究所 一种辐射面与匹配电阻一体化的曲面天线制造方法
TWI789527B (zh) * 2019-04-04 2023-01-11 南韓商三星電機股份有限公司 天線模組
CN116344441A (zh) * 2023-02-03 2023-06-27 佛山市顺德区舜欣电子有限公司 一种芯片封装方法及计算机可读存储介质
TWI820121B (zh) * 2018-05-29 2023-11-01 美商英特爾公司 電子總成、天線模組、通訊裝置、以及製造天線板之方法
US11870132B2 (en) 2018-03-29 2024-01-09 Intel Corporation Antenna modules and communication devices

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
JP6809600B2 (ja) * 2017-04-03 2021-01-06 株式会社村田製作所 高周波モジュール
JP6766960B2 (ja) * 2017-05-26 2020-10-14 株式会社村田製作所 多層配線基板、電子機器、及び、多層配線基板の製造方法
US10468355B2 (en) * 2017-12-08 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Shielding structure in InFO package
US10886594B2 (en) * 2018-03-16 2021-01-05 Sj Semiconductor (Jiangyin) Corporation Packaging structure and packaging method for antenna
TWI672791B (zh) * 2018-05-07 2019-09-21 財團法人工業技術研究院 晶片封裝結構及其製造方法
US11081453B2 (en) * 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
KR102089285B1 (ko) 2018-07-17 2020-03-16 삼성전자주식회사 안테나 모듈
CA3108288A1 (en) 2018-08-02 2020-02-06 Viasat, Inc. Antenna element module
FR3089056B1 (fr) * 2018-11-28 2022-01-21 St Microelectronics Grenoble 2 Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés
US20200212536A1 (en) * 2018-12-31 2020-07-02 Texas Instruments Incorporated Wireless communication device with antenna on package
US11244913B2 (en) * 2019-06-18 2022-02-08 Mediatek Inc. Semiconductor package
US11088098B2 (en) * 2019-08-12 2021-08-10 Viasat, Inc. Integrated structures with antenna elements and IC chips employing edge contact connections
US20210091017A1 (en) * 2019-09-20 2021-03-25 Qualcomm Incorporated Package comprising discrete antenna device
US11158580B2 (en) 2019-10-18 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside power distribution network and frontside through silicon via
CN111048424B (zh) * 2019-10-30 2021-08-03 广东佛智芯微电子技术研究有限公司 一种三维异构aip芯片的封装方法及封装结构
US11581273B2 (en) * 2019-12-26 2023-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
DE102020200974A1 (de) 2020-01-28 2021-07-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Antennenmodul
KR20210105255A (ko) * 2020-02-18 2021-08-26 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지
US11735804B2 (en) * 2020-05-11 2023-08-22 Qualcomm Incorporated Multi-core broadband PCB antenna
US11756894B2 (en) * 2020-05-20 2023-09-12 Qualcomm Incorporated Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods
KR20210147453A (ko) * 2020-05-29 2021-12-07 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11715755B2 (en) * 2020-06-15 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for forming integrated high density MIM capacitor
US11527485B2 (en) * 2020-08-27 2022-12-13 Intel Corporation Electrical shield for stacked heterogeneous device integration
US11817392B2 (en) 2020-09-28 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit
US20220181182A1 (en) * 2020-12-03 2022-06-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
EP4068513A4 (en) * 2021-02-18 2022-11-30 Samsung Electronics Co., Ltd. ANTENNA AND ELECTRONIC DEVICE THEREOF
US20230268295A1 (en) * 2022-02-18 2023-08-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
WO2023200446A1 (en) * 2022-04-14 2023-10-19 Viasat, Inc. Method of forming antenna with underfill
WO2024098356A1 (en) * 2022-11-11 2024-05-16 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor circuit and method for manufacturing thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0978729A3 (en) 1998-08-07 2002-03-20 Hitachi, Ltd. High-frequency transmitter-receiving apparatus for such an application as vehicle-onboard radar system
US6770955B1 (en) * 2001-12-15 2004-08-03 Skyworks Solutions, Inc. Shielded antenna in a semiconductor package
US7279786B2 (en) 2005-02-04 2007-10-09 Stats Chippac Ltd. Nested integrated circuit package on package system
CN101385039B (zh) 2006-03-15 2012-03-21 株式会社半导体能源研究所 半导体器件
US7696930B2 (en) * 2008-04-14 2010-04-13 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
US10040681B2 (en) 2009-08-28 2018-08-07 Miradia Inc. Method and system for MEMS devices
EP2502311B1 (en) 2009-11-17 2017-02-01 Topcon Positioning Systems, Inc. Compact multipath-resistant antenna system with integrated navigation receiver
US8901688B2 (en) * 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
US9356352B2 (en) * 2012-10-22 2016-05-31 Texas Instruments Incorporated Waveguide coupler
JP6121705B2 (ja) * 2012-12-12 2017-04-26 株式会社東芝 無線装置
US9685414B2 (en) * 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US9236355B2 (en) 2014-04-17 2016-01-12 Apple Inc. EMI shielded wafer level fan-out pop package
US9620464B2 (en) 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
WO2016031807A1 (ja) 2014-08-26 2016-03-03 三菱電機株式会社 高周波モジュール
US9401350B1 (en) * 2015-07-29 2016-07-26 Qualcomm Incorporated Package-on-package (POP) structure including multiple dies

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI640066B (zh) * 2017-11-03 2018-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11870132B2 (en) 2018-03-29 2024-01-09 Intel Corporation Antenna modules and communication devices
TWI678766B (zh) * 2018-04-26 2019-12-01 沅顧科技有限公司 一種製造一系統於一可主動控制基板上的方法
TWI820121B (zh) * 2018-05-29 2023-11-01 美商英特爾公司 電子總成、天線模組、通訊裝置、以及製造天線板之方法
US10685926B2 (en) 2018-07-12 2020-06-16 Samsung Electro-Mechanics Co., Ltd. Antenna module
TWI789527B (zh) * 2019-04-04 2023-01-11 南韓商三星電機股份有限公司 天線模組
US11581275B2 (en) 2019-04-04 2023-02-14 Samsung Electro-Mechanics Co., Ltd. Antenna module
TWI781336B (zh) * 2019-04-12 2022-10-21 南韓商三星電機股份有限公司 半導體封裝
US11791534B2 (en) 2019-09-30 2023-10-17 Tawian Semiconductor Manufacturing Co., Ltd. Antenna package for signal transmission
TWI728742B (zh) * 2019-09-30 2021-05-21 台灣積體電路製造股份有限公司 天線封裝、天線封裝系統及製造天線封裝的方法
US11114745B2 (en) 2019-09-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna package for signal transmission
CN115478264A (zh) * 2022-10-28 2022-12-16 中国电子科技集团公司第二十九研究所 一种辐射面与匹配电阻一体化的曲面天线制造方法
CN115478264B (zh) * 2022-10-28 2023-05-26 中国电子科技集团公司第二十九研究所 一种辐射面与匹配电阻一体化的曲面天线制造方法
CN116344441A (zh) * 2023-02-03 2023-06-27 佛山市顺德区舜欣电子有限公司 一种芯片封装方法及计算机可读存储介质
CN116344441B (zh) * 2023-02-03 2024-01-12 深圳华芯星半导体有限公司 一种芯片封装方法及计算机可读存储介质

Also Published As

Publication number Publication date
EP3465751A1 (en) 2019-04-10
US20190139915A1 (en) 2019-05-09
EP3465751A4 (en) 2019-12-11
WO2017209761A1 (en) 2017-12-07
EP3465751B1 (en) 2021-08-18
US10756033B2 (en) 2020-08-25
TWI766863B (zh) 2022-06-11

Similar Documents

Publication Publication Date Title
TWI766863B (zh) 具有天線封裝及蓋封裝之無線模組
US11233018B2 (en) Package on antenna package
US11749626B2 (en) Integrated devices in semiconductor packages and methods of forming same
CN109314100B (zh) 具有电磁干扰屏蔽结构的半导体封装
US11270953B2 (en) Structure and formation method of chip package with shielding structure
US11004810B2 (en) Semiconductor package structure
US9406636B2 (en) Interposer package-on-package structure
WO2019179184A1 (zh) 一种封装结构及其制作方法、电子设备
CN108369939B (zh) 具有电磁干扰屏蔽的半导体封装
US20170179041A1 (en) Semiconductor package with trenched molding-based electromagnetic interference shielding
US11508677B2 (en) Semiconductor package for high-speed data transmission and manufacturing method thereof
US10916829B2 (en) Semiconductor package structure having antenna module
TWI723885B (zh) 半導體封裝
TWI659518B (zh) 電子封裝件及其製法
US11824021B2 (en) Semiconductor package for high-speed data transmission and manufacturing method thereof
US11776919B2 (en) Semiconductor package
US11121065B2 (en) Semiconductor packaging structure with antenna assembly