TW201735247A - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TW201735247A
TW201735247A TW105124044A TW105124044A TW201735247A TW 201735247 A TW201735247 A TW 201735247A TW 105124044 A TW105124044 A TW 105124044A TW 105124044 A TW105124044 A TW 105124044A TW 201735247 A TW201735247 A TW 201735247A
Authority
TW
Taiwan
Prior art keywords
substrate
recess
sti
semiconductor structure
sidewall
Prior art date
Application number
TW105124044A
Other languages
English (en)
Other versions
TWI628740B (zh
Inventor
蘇慶忠
盧玠甫
吳健
薛哲翔
吳明錡
溫啟元
方俊傑
葉玉隆
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201735247A publication Critical patent/TW201735247A/zh
Application granted granted Critical
Publication of TWI628740B publication Critical patent/TWI628740B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Ceramic Engineering (AREA)

Abstract

半導體結構包含一半導體基板，其包含一第一表面以及與該第一表面對立的一第二表面，一淺溝渠隔離(STI)，其包含至少部分位於該半導體基板內並且自該第一表面朝向該第二表面變窄的一第一部分，以及位於該半導體基板內的一第二部分，該第二部分係與該第一部分耦合並且自該第一部分朝向該第二表面延伸，以及受到該STI包圍的一孔洞，其中該孔洞係至少部分位於該STI的該第二部分中。

Description

半導體結構及其製造方法
本發明係關於半導體結構及其製造方法。
對於許多現代應用而言，使用半導體裝置的電子設備是重要的。隨著電子技術的進步，半導體裝置的尺寸越來越小，同時具備更好的功能性與更多量的積體電路。半導體裝置的製造典型涉及在半導體機板上方設置許多元件。使用隔離結構，用以將元件彼此電隔離。而後藉由在該隔離結構上方形成傳導線而互連該元件。
由於半導體裝置的微小化，半導體基板上方的元件密度持續增加，同時元件之間的距離持續縮小。在如此小的半導體裝置內實施許多製造操作，隔離結構的形成變得具有挑戰性。製造半導體裝置的複雜度增加可造成缺陷，例如電性隔離不良、產生破裂、或是半導體裝置的高產量損失。由於涉及更多具有不同材料之不同元件，對於修飾半導體裝置的結構與改良製造操作有許多挑戰。
本揭露的一些實施例係提供一種半導體結構，其包括一半導體基板，其包含一第一表面以及與該第一表面對立的一第二表面；一淺溝渠隔離(STI)，其包含一第一部分，該第一部分至少部分位於該半導體基板內並且自該第一表面朝向該第二表面變窄，以及位 於該半導體基板內的一第二部分，該第二部分與該第一部分耦合並且自該第一部分朝向該第二表面延伸；以及一孔洞，其受到該STI包圍，其中該孔洞係至少部分位於該STI的該第二部分內。
本揭露的一些實施例係提供一種半導體結構，其包括一矽基板，其包含一第一表面以及與該第一表面對立的一第二表面；一氧化物物件，其至少部分位於該基板內，並且包含自該第一表面朝向該第二表面延伸的一第一部分，以及位於該基板內的一第二部分，該第二部分與該第一部分耦合並且自該第一部分朝向該第二表面延伸，其中該第二部分包含一中空空間。
本揭露的一些實施例係提供一種製造半導體結構的方法，其包括接收一基板；移除該基板的一第一部分，以形成一第一凹部；在該基板上方並且沿著該第一凹部的一側壁與該第一凹部的一底部表面，置放一遮罩層；移除位於該第一凹部的該底部表面上方之該遮罩層的一部分；移除自該遮罩層暴露的該基板的一第二部分，以形成一第二凹部；移除該遮罩層；以一氧化物材料，填充該第一凹部與該第二凹部；以及形成一孔洞，其至少部分位於該第二凹部內。
100‧‧‧半導體結構
101‧‧‧基板
101a‧‧‧第一表面
101b‧‧‧第二表面
102‧‧‧淺溝渠隔離
102a‧‧‧第一部分
102b‧‧‧第二部分
102c‧‧‧第一側壁
102d‧‧‧第二側壁
102e‧‧‧底部側壁
103‧‧‧孔洞
104‧‧‧第一介電層
105‧‧‧第二介電層
106‧‧‧介電襯墊
107‧‧‧第三介電層
108‧‧‧遮罩層
200‧‧‧半導體結構
300‧‧‧半導體結構
400‧‧‧半導體結構
500‧‧‧半導體結構
600‧‧‧半導體結構
700‧‧‧半導體結構
701‧‧‧電晶體裝置
702‧‧‧閘極結構
702a‧‧‧閘極電極
702b‧‧‧間隔物
702c‧‧‧閘極介電層
703‧‧‧源極區
704‧‧‧汲極區
901‧‧‧第一凹部
901a‧‧‧側壁
901b‧‧‧底部表面
902‧‧‧第二凹部
D‧‧‧距離
H‧‧‧STI 102的高度
H1‧‧‧第一高度
H2‧‧‧第二高度
W1-1‧‧‧第一寬度
W1-2‧‧‧第二寬度
W2‧‧‧第三寬度
W2-1‧‧‧第三寬度
W2-2‧‧‧第四寬度
θ‧‧‧角度
α‧‧‧角度
β‧‧‧角度
γ‧‧‧角度
ω‧‧‧角度
為協助讀者達到最佳理解效果，建議在閱讀本揭露時同時參考附件圖示及其詳細文字敘述說明。請注意為遵循業界標準作法，本專利說明書中的圖式不一定按照正確的比例繪製。在某些圖式中，尺寸可能刻意放大或縮小，以協助讀者清楚了解其中的討論內容。
圖1係根據本揭露的一些實施例說明半導體結構的剖面示意圖。
圖1A係根據本揭露的一些實施例說明半導體結構的剖面示意圖。
圖2係根據本揭露的一些實施例說明半導體結構的剖面示意 圖。
圖2A係根據本揭露的一些實施例說明半導體結構的剖面示意圖。
圖3係根據本揭露的一些實施例說明具有一或多個介電層的半導體結構之剖面示意圖。
圖4係根據本揭露的一些實施例說明具有一或多個介電層的半導體結構之剖面示意圖。
圖5係根據本揭露的一些實施例說明具有介電襯墊的半導體結構之剖面示意圖。
圖6係根據本揭露的一些實施例說明具有介電襯墊的半導體結構之剖面示意圖。
圖7係根據本揭露的一些實施例說明具有電晶體裝置與一或多個STI的半導體結構之剖面示意圖。
圖8係根據本揭露的一些實施例說明製造半導體結構的方法之流程圖。
圖8A至8O係根據本揭露的一些實施例說明藉由圖8的方法而製造半導體結構的示意圖。
本揭露提供了數個不同的實施方法或實施例，可用於實現本發明的不同特徵。為簡化說明起見，本揭露也同時描述了特定零組件與佈置的範例。請注意提供這些特定範例的目的僅在於示範，而非予以任何限制。舉例而言，在以下說明第一特徵如何在第二特徵上或上方的敘述中，可能會包括某些實施例，其中第一特徵與第二特徵為直接接觸，而敘述中也可能包括其他不同實施例，其中第一特徵與第二特徵中間另有其他特徵，以致於第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種範例可能使用重複的參考數字和/或文 字註記，以使文件更加簡單化和明確，這些重複的參考數字與註記不代表不同的實施例與/或配置之間的關聯性。
另外，本揭露在使用與空間相關的敘述詞彙，如“在...之下”，“低”，“下”，“上方”，“之上”，“下”，“頂”，“底”和類似詞彙時，為便於敘述，其用法均在於描述圖示中一個元件或特徵與另一個(或多個)元件或特徵的相對關係。除了圖示中所顯示的角度方向外，這些空間相對詞彙也用來描述該裝置在使用中以及操作時的可能角度和方向。該裝置的角度方向可能不同(旋轉90度或其它方位)，而在本揭露所使用的這些空間相關敘述可以同樣方式加以解釋。
在半導體結構中使用溝渠隔離，用以將半導體元件彼此電性隔離。該溝渠隔離的形成係藉由移除部分的半導體基板以於該半導體基板上方形成溝渠，而後以介電材料填充該溝渠。由於元件彼此接近，因而元件之間會誘發不想要的寄生電容。可藉由在該溝渠隔離內形成具有低介電常數(低k)的空氣間隙而將該寄生電容最小化，使得元件之間的光學串擾(optical crosstalk)降低並且改良該半導體結構的靈敏性。
再者，由於半導體基板與溝渠隔離之間的熱膨脹係數(CTE)之差別，在熱操作之後，可能發生熱或機械應力。氣體間隙可作為緩衝並且降低半導體結構中所發生的應力。為了避免多晶矽橋接缺陷，理想是在半導體基板之表面的遠端位置或是在溝渠隔離的底部形成氣體間隙。然而，難以控制溝渠隔離中的氣體間隙之位置。
在本揭露中，揭露半導體結構。半導體結構包含至少部分位於半導體基板內的淺溝渠隔離(STI)以及受到該STI包圍的孔洞。該STI包含向該半導體基板變窄的第一部分以及與該第一部分耦合並且自該第一部分延伸至該半導體基板中的第二部分。該第一部分 變窄，因而包含至少兩個寬度，以及該第二部分係以固定寬度延伸。再者，該第二部分的側壁之梯度係實質不同於或是大於該第一部分的側壁之梯度。此STI的結構架構使得該孔洞至少部分形成於STI的第二部分內或是形成於遠離半導體基板的表面之位置。
圖1係根據本揭露的一些實施例說明半導體結構100的剖面示意圖。在一些實施例中，半導體結構100包含半導體基板101、淺溝渠隔離(STI)102與孔洞103。在一些實施例中，半導體結構100係半導體裝置的一部分。在一些實施例中，半導體結構100係影像感測裝置的一部分，用於感測進入半導體結構100中的電磁輻射。
在一些實施例中，半導體基板101係矽基板或是矽晶圓。在一些實施例中，基板101包含矽、鍺、砷化鎵、或是其他合適的半導體材料。在一些實施例中，基板101矽單晶或是多晶矽基板。在一些實施例，基板101包含一些傳導結構、電子元件等。在一些實施例中，基板101包含第一表面101a以及與第一表面101a對立的第二表面101b。在一些實施例中，第一表面101a係在基板101的前面，以及第二表面101b係在基板101的後面。在一些實施例中，而後在第一表面101a上方形成一些電路或是元件。
在一些實施例中，STI 102受到基板101包圍或是至少部分位於基板101內。在一些實施例中，STI 102係用於將基板101內或基板101上方的元件彼此電隔離。在一些實施例中，STI 102係溝渠隔離結構。在一些實施例中，STI 102包含介電材料，例如氧化物、氧化矽等。在一些實施例中，STI 102係介電構件、氧化物構件等。
在一些實施例中，STI 102具有高深寬比，例如STI 102的寬度與高度之比例約為1：3至約1：100。在一些實施例中，STI 102的高度H係約300nm至約1000nm。在一些實施例中，高度H係約為500nm至約800nm。在一些實施例中，STI 102係漏斗或是階梯架 構。在一些實施例中，沿著其高度H，STI 102包含至少兩個不同寬度(W1-1、W1-2或W2)。在一些實施例中，在STI 102與基板101之間的STI 102之側壁(102c與102d)包含至少兩種不同梯度，STI 102的側壁之一部分(例如102c)相對於STI 102之側壁的另一部分(例如102d)的夾角為θ。
在一些實施例中，STI 102包含第一部分102a與第二部分102b。在一些實施例中，第一部分102a係至少部分位於基板101內，並且自基板101的第一表面101a朝向基板101的第二表面101b變窄。在一些實施例中，第二部分102b係位於基板101內部、與第一部分102a耦合、並且自第一部分102a延伸至基板101的第二表面101b。在一些實施例中，第一部分102a係指STI 102的上部，以及第二部分102b係指STI 102的下部或是底部。在一些實施例中，第一部分102a係位於第二部分102b上方。
在一些實施例中，第一部分102a包含第一寬度W1-1以及不同於第一寬度W1-1的第二寬度W1-2，使得第一部分102a向基板101變窄。在一些實施例中，第一寬度W1-1係實質大於第二寬度W1-2，或第二寬度W1-2係實質小於第一寬度W1-1。在一些實施例中，第一寬度W1-1係約100nm至約500nm。在一些實施例中，第二寬度W1-2係約50nm至約250nm。在一些實施例中，沿著第一部分102a的第一高度H1，從第一表面101a朝向第二表面101b，第一部分102a的寬度係自第一寬度W1-1逐漸降低至第二寬度W1-2。在一些實施例中，沿著第一高度H1，第一部分102a具有至少兩種不同寬度(W1-1與W1-2)。
在一些實施例中，第一部分102a包含第一側壁102c，其從第一表面101a朝向第二表面101b或第二部分102b延伸。在一些實施例中，第一側壁102c係與基板101界面相交，或是在第一部分102a 與基板101之間。在一些實施例中，第一側壁102c相對於第一表面101a的夾角為β。在一些實施例中，角度β係約5°至90°。在一些實施例中，角度β係約15°至50°。
在一些實施例中，第二部分102b包含第三寬度W2。在一些實施例中，第三寬度W2沿著第二部分102b的第二高度H2從STI 102的第一部分102a至基板101的第二表面101b係一致的。在一些實施例中，第二部分102沿著第二高度H2具有實質相同的寬度W2。在一些實施例中，第二部分102b的第三寬度W2係與第一部分102a的第二寬度W1-2實質相同。在一些實施例中，第二部分102b係從第一部分102a朝向基板101的第二表面101b變窄。在一些實施例中，第二部分102b沿著其第二高度H2包含至少兩種寬度。在一些實施例中，第三寬度W2係實質不同於或小於第二寬度W1-2(例如，如圖1A所示)。在一些實施例中，第三寬度W2係約50nm至約250nm。在一些實施例中，第二高度H2係實質大於第三寬度W2。在一些實施例中，第二部分102b的第三寬度W2與第二高度H2的比例係實質小於1：2。在一些實施例中，第二高度H2係約200nm至約450nm。在一些實施例中，第二部分102b係圓筒形。
在一些實施例中，第二部分102b包含第二側壁102d，其自第一部分102a朝向第二表面101b延伸。在一些實施例中，第二側壁102d係與基板101界面相交，或是位於第二部分102b與基板101之間。在一些實施例中，第二側壁102d係與基板101的第一表面101a或第二表面101b實質正交。在一些實施例中，第二側壁102d係實質直立。在一些實施例中，第二側壁102d係自第一部分102a朝向基板101的第二表面101b變窄。
在一些實施例中，第一側壁102c相對於第二側壁102d的夾角為θ。在一些實施例中，角度θ係約1°至90°。在一些實施 例中，角度θ係約5°至85°。在一些實施例中，第二側壁102d的梯度係實質不同於或是大於第一側壁102c的梯度。在一些實施例中，第一側壁102c與第二側壁102d之間的內角α係實質大於90°，但實質小於270°。在一些實施例中，內角α係約190°至約265°。
在一些實施例中，孔洞103係受到STI 102包圍。在一些實施例中，孔洞103包含空氣或是介電常數(k)約為1的材料，或是以空氣或介電常數(k)約為1的材料填充。在一些實施例中，孔洞103為真空。在一些實施例中，孔洞103係STI 102內的中空空間。在一些實施例中，孔洞103係至少部分位於STI 102的第二部分102b內。在一些實施例中，第二部分102b係中空的以包含孔洞103。
在一些實施例中，孔洞103係突出至STI 102的第一部分102a中並且部分受到STI 102的第一部分102a的環繞。在一些實施例中，孔洞103係延伸於STI 102的第一部分102a與基板101的第二表面101b之間。在一些實施例中，孔洞103為淚滴形狀。在一些實施例中，孔洞103的體積係實質大於STI 102的第二部分102b的體積。在一些實施例中，孔洞103與STI 102的頂部表面相距距離D，其實值大於約100nm。在一些實施例中，距離D係約150nm至約500nm。
圖2係根據本揭露的一些實施例說明半導體結構200的剖面示意圖。在一些實施例中，半導體結構200包含半導體基板101、淺溝渠隔離(STI)102以及孔洞103，具有與上述或圖1所示之類似的架構。在一些實施例中，半導體結構20的STI 102包含第一部分102a與第二部分102b，其具有與上述或圖1所示之類似的架構。
在一些實施例中，第一部分102a包含第一側壁102c與底部側壁102e，以及第二部分102b包含第二側壁102d。在一些實施例中，第一部分102a的第一側壁102c與第二部分102b的第二側壁102d具有與上述或圖1所示之類似的架構。
在一些實施例中，底部側壁102e相對於第一側壁102c的內角為ω。在一些實施例中，角度ω係約95°至約175°。在一些實施例中，底部側壁102e相對於第二側部102d的內角為γ。在一些實施例中，底部側壁102e係與第二側壁102d實質正交。在一些實施例中，角度γ係約250°至約270°。在一些實施例中，第二部分102b沿著其第二高度H2包含至少兩種寬度。在一些實施例中，第二側壁102d係朝向基板101的第二表面101b變窄。在一些實施例中，第二部分102b包含第三寬度W2-1與第四寬度W2-2。在一些實施例中，第三寬度W2-1係實質不同於或大於第四寬度W2-2(例如，如圖2A所示)。
圖3與圖4係分別根據本揭露的一些實施例說明半導體結構300與半導體結構400的剖面示意圖。在一些實施例中，半導體結構300與半導體結構400分別具有與圖1所示之半導體結構100及圖2所示之半導體結構200類似的架構。在一些實施例中，半導體結構300與半導體結構400分別包含第一介電層104與第二介電層105位於基板101上方並且環繞部分的STI 102。
在一些實施例中，第一介電層104包含介電材料，例如氧化物、氧化矽等。在一些實施例中，第二介電層105包含介電材料，例如氮化物、氮化矽等。在一些實施例中，STI 102的第一部分102a係自基板101突出。
圖5與圖6係分別根據本揭露的一些實施例說明半導體結構500與半導體結構600的剖面示意圖。在一些實施例中，半導體結構500與半導體結構600具有分別與圖1所示之半導體結構100及圖2所示之半導體結構200類似的架構。在一些實施例中，半導體結構500與半導體結構600分別包含位於基板101與STI 102之間的介電襯墊106。在一些實施例中，介電襯墊106包含介電材料，例如氧化物、氧化矽等。
圖7係根據本揭露的一些實施例說明半導體結構700的剖面示意圖。在一些實施例中，半導體結構700係電路的一部分。在一些實施例中，半導體結構700包含半導體基板101、一或多個STI 102、一或多個孔洞103，受到其個別的STI 102包圍、以及位於基板101上方或是位於基板101內的電晶體裝置701。在一些實施例中，基板101、STI 102與孔洞103具有與上述或圖1-6中任一者所示類似的架構。
在一些實施例中，基板101係以例如硼的p型摻質或是例如磷的n型摻質摻雜，以包含源極區703與汲極區704。在一些實施例中，藉由STI 102，電性隔離源極區703與汲極區704。在一些實施例中，電晶體裝置701包含閘極結構702。在一些實施例中，閘極結構702包含閘極電極702a、間隔物702b以及閘極介電層702c。
在一些實施例中，閘極電極702a包含傳導材料，例如多晶矽(polysilicon)、鋁、銅、鈦、鎢等。在一些實施例中，間隔物702b包含介電材料，例如氧化矽、氮氧化矽、氮化矽、高介電常數介電材料(具有介電常數大於二氧化矽之介電常數的材料)等。在一些實施例中，閘極介電層702c包含介電材料，例如氧化矽、氮氧化矽、氮化矽、高介電常數介電材料等。
在本揭露中，亦揭露製造半導體結構的方法。在一些實施例中，藉由方法形成半導體結構。該方法包含一些操作，並且說明與描述不被視為操作順序的限制。圖8係製造半導體結構的方法800之實施例。方法800包含一些操作(801、802、803、804與805)。
在操作801中，接收半導體基板101，如圖8A所示。在一些實施例中，基板101係矽基板或是矽晶圓。在一些實施例中，基板101具有與上述或圖1-7中任一者所示類似的架構。
在操作802中，形成第一凹部901，如圖8B-8D所示。 在一些實施例中，第一介電層104與第二介電層105係位於基板101上方，如圖8B所示。在一些實施例中，第二介電層105係位於第一介電層104上方。在一些實施例中，藉由任何合適的沉積操作，例如化學氣相沉積(CVD)等，使得第一介電層104與第二介電層105位於基板101上方。在一些實施例中，第一介電層104包含氧化物，以及第二介電層105包含氮化物。
在沉積第一介電層104與第二介電層105之後，藉由移除第一介電層104與第二介電層105的預定部分，圖案化第一介電層104與第二介電層105。在一些實施例中，藉由任何合適的操作，例如光微影蝕刻與蝕刻等，圖案化第一介電層104與第二介電層105。在一些實施例中，圖案化的光阻係位於第二介電層105上方，使得第一介電層104與第二介電層105的預定部分自該圖案化的光阻暴露，而後繼由任何合適的操作，例如乾式蝕刻等，移除第一介電層104與第二介電層105的預定部分。在一些實施例中，第一介電層104與第二介電層105係被圖案化，如圖8C所示。
在第一介電層104與第二介電層105圖案化之後，對應於第一介電層104與第二介電層105的預定部分之基板101的第一部分101係自第一介電層104與第二介電層105暴露，如圖8C所示。在一些實施例中，藉由移除基板101的第一部分101a，形成第一凹部901，如圖8D所示。在一些實施例中，藉由任何合適的操作，例如乾式蝕刻等，移除自圖案化的第一介電層104與第二介電層105暴露的第一部分101a。
在一些實施例中，第一凹部901包含側壁901a與底部表面901b。在一些實施例中，側壁901a係自第一表面101向基板101變窄的錐形或是或傾斜側壁。在一些實施例中，底部表面901b係實質平形於基板101的第一表面101a或是第二表面101b。在一些實施例中， 第一凹部901包含第一寬度W1-1與實質小於第一寬度W1-1的第二寬度W1-2。
在操作803中，遮罩層108係位於基板101上方並且沿著第一凹部901的側壁901a與底部表面901b，如圖8E-8G所示。在一些實施例中，第三介電層107係位於第二介電層105上方並且沿著第一凹部901的側壁901a與底部表面901b，如圖8E所示。在一些實施例中，第三介電層107係位於遮罩層108與第二介電層105及基板101之間。在一些實施例中，第三介電層107係與側壁901a、底部表面901b以及第二介電層105共形。在一些實施例中，第三介電層107包含氧化物並且係藉由任何合適的操作而置放，該合適的操作例如CVD等。
在一些實施例中，遮罩層108係位於基板101上方並且位於第一凹部901內。在一些實施例中，遮罩層108係位於第三介電層107上方。在一些實施例中，遮罩層108包含氮化物並且係藉由任何合適的操作而置放，該合適的操作例如CVD等。在一些實施例中，位於第一凹部901的側壁901a上方或是與第一凹部901的側壁901a相鄰之遮罩層108的厚度T1係實質大於位於基板上方101的遮罩層108之厚度或是位於第一凹部901的底部表面901b上方的遮罩層108之厚度T2。在一些實施例中，在側壁901a或在側壁901a上方所置放的遮罩層108之沉積速度係比在底部表面901b或在底部表面901b上方快，因而厚度T1係大於厚度T2，如圖8E所示。
在沉積遮罩層108之後，移除在第一凹部901的底部表面901b上方或在第一凹部901的底部表面901b的遮罩層108的一部分，如圖8F或8G所示。在一些實施例中，位於底部表面901b上方具有厚度為T2的遮罩層108之該部分係被移除以暴露基板101的第二部分101d。
在一些實施例中，藉由任何合適的操作，例如蝕刻， 移除部分的遮罩層108，遮罩層108的整體厚度縮小(例如，比較圖8E與圖8F或8G)。由於遮罩層108的厚度T1大於遮罩層108的厚度T2，因而位於底部表面901b上方的遮罩層108之部分係被完全移除，同時位於側壁901a上方的遮罩層108仍存在，在遮罩層108的部分移除操作之後，位於側壁901a上方的遮罩層108之厚度T1降低至縮小的厚度T1’。因此，第一凹部901的側壁901a仍受到遮罩層108的覆蓋，而基板101的第二部分101d係自遮罩層108暴露。在一些實施例中，位於第一凹部901的底部表面901b上方的第三介電層107亦被移除，如圖8F所示，因而基板101的第二部分101d係自第三介電層107與遮罩層108暴露。
在操作804中，形成第二凹部902，如圖8H與8J或是8I與8K。在一些實施例中，移除自遮罩層108暴露的基板101之第二部分101d，以形成第二凹部902，如圖8H或8I所示。在一些實施例中，藉由任何合適的操作，例如乾式蝕刻等，移除第二部分101d。在一些實施例中，第一凹部901係位於第二凹部902上方並且與第二凹部902耦合。在一些實施例中，第二凹部902係自第一凹部901朝向基板101的第二表面101b延伸至基板101中。在一些實施例中，在形成第二凹部902之後，藉由任何合適的操作，例如剝除、蝕刻等，移除遮罩層108與第三介電層107，如圖8J或8K所示。
在一些實施例中，第二凹部902自第一凹部901沿著第二凹部的高度H2，以一致的寬度W2延伸。在一些實施例中，第二凹部902的寬度W2係與第一凹部901的寬度W1-2實質相同。在一些實施例中，第二凹部902包含側壁902a。在一些實施例中，側壁902a係與基板101的第一表面101a或第二表面101b實質正交。在一些實施例中，第一凹部901的側壁901a係朝向第二凹部902變窄。在一些實施例中，第一凹部901的側壁901a的配置相對於第二凹部902的側壁902a之夾角為θ。在一些實施例中，第一凹部901的側壁901a之梯度係實質 不同於第二凹部902的側壁902a之梯度。
在一些實施例中，在遮罩層108與第三介電層107的移除之後，如圖8I所示，第一凹部901包含底部側壁901c，如圖8K所示。在一些實施例中，底部側壁190c係位於第一凹部901的側壁901a與第二凹部902的側壁902a之間並且與第一凹部901的側壁901a及第二凹部902的側壁902a耦合。在一些實施例中，底部側壁901c係與側壁902a實質正交。在一些實施例中，第一凹部901的底部側壁901c相對於第二凹部902的側壁902a夾角為γ。
在操作805中，以氧化物材料填充第一凹部901與第二凹部902，並且形成孔洞103，如圖8L-8O中任一者或所示。在一些實施例中，氧化物材料填充第一凹部901與第二凹部902，如圖8J或8K所示，以分別形成圖8L所示的半導體結構300或是圖8M所示的半導體結構400。在一些實施例中，在以氧化物材料填充第一凹部901與第二凹部902之後，形成STI 102。在一些實施例中，STI 102包含第一凹部901內的第一部分102a與第二凹部902內的第二部分102b。
在一些實施例中，在填充氧化物材料的過程中，在第一凹部901或第二凹部902內形成孔洞103。在一些實施例中，孔洞103係至少部分位於第二凹部902內。在一些實施例中，圖8L所示的半導體結構300具有與圖3所示的半導體結構300類似的架構，以及圖8M所示的半導體結構400具有與圖4所示的半導體結構400類似的架構。
在一些實施例中，氧化物材料填充第一凹部901與第二凹部902，如圖8J或8K所示，分別形成圖8L所示的半導體結構300或圖8M所示的半導體結構400，而後藉由任何合適的操作，例如剝除等，移除第一介電層104與第二介電層105以及在第一凹部901外的氧化物材料，分別形成圖8N所示的半導體結構100或圖8O所示的半導體結構200。
在一些實施例中，在填充氧化物材料的過程中，在第一凹部901或第二凹部902內形成孔洞103。在一些實施例中，孔洞103係至少部分位於第二凹部902內。在一些實施例中，圖8N所示的半導體結構100具有與圖1所示的半導體結構100類似的架構，以及圖8O所示的半導體結構200具有與圖2所示的半導體結構200類似的架構。
在本揭露中，揭露改良的半導體結構。該半導體結構包含一基板、延伸至該基板中的一淺溝渠隔離(STI)、以及受到STI包圍的孔洞。該STI包含向基板內變窄的第一部分以及自該第一部分延伸至該基板的第二部分。STI的此結構架構使得所欲形成的該孔洞至少部分在該STI的該第二部分內或是位在遠離半導體基板的表面。因此，可控制該孔洞的位置，因而如預期地，該孔洞可至少部分形成於該STI的該第二部分內。
在一些實施例中，半導體結構包含一傳導基板，其包含一第一表面以及與該第一表面對立的一第二表面、一淺溝渠隔離(STI)，其包含第一部分，其至少部分位於該半導體基板內並且自該第一表面朝向該第二表面變窄，以及一第二部分，其係位於該半導體基板內部、與該第一部分耦合並且自該第一部分朝向該第二表面延伸，以及受該STI包圍的一孔洞，其中該孔洞係至少部分位於該STI的該第二部分內。
在一些實施例中，該孔洞係突出至該STI的該第一部摁中並且部分受到該STI的該第一部分環繞。在一些實施例中，該STI的該第一部分包含一第一寬度與實質小於該第一寬度的一第二寬度，沿著該第二部分的高度，自該STI的該第一部分朝向該半導體基板的該第二表面，該STI的該第二部分的寬度係一致的。在一些實施例中，該STI的該第二部分的該寬度係與該STI的該第一部分的該第二寬度實質相同。
在一些實施例中，位於該STI與該半導體基板之間的該STI的一側壁包含至少兩種不同梯度。在一些實施例中，該半導體結構進一步包含位於該半導體基板與該STI的該第一部分之間的該第一部分的一第一側壁，以及位於該半導體基板與該STI的該第二部分之間的該第二部分的一第二側壁，其中相對於該第二側壁，以一角度配置該第一側壁，或是該第二側壁的梯度係實質不同於或大於該第一側壁的梯度。在一些實施例中，該角度係約1°至約85°。
在一些實施例中，該第二部分的寬度與該第二部分的高度之比例係實質小於1：2。在一些實施例中，位於該半導體基板與該STI的該第二部分之間的該第二部分的一側壁係與該半導體基板的該第一表面實質正交。在一些實施例中，該STI係漏斗或是階梯架構。在一些實施例中，該STI包含氧化物，或是該孔洞包含空氣或是具有介電常數約為1的材料，或是為真空。在一些實施例中，該半導體結構進一步包含一介電襯墊，其位於該半導體基板與該STI之間。
在一些實施例中，半導體結構包含一矽基板，其包含一第一表面以及與該第一表面對立的一第二表面、一氧化物物件，其至少部分位於該基板內，並且包含自該第一表面朝向該第二表面延伸的一第一部分，以及位於該基板內部的一第二部分，該第二部分係與該第一部分耦合並且自該第一部分朝向該第二表面延伸，其中該第二部分包含一中空空間。
在一些實施例中，該中空空間係填充空氣或是真空。在一些實施例中，該中空空間係在該第一部分與該第二表面之間延伸。在一些實施例中，該中空空間的體積係實質大於該氧化物物件的該第二部分的體積。
在一些實施例中，製造半導體結構的方包含接收一基板，接收該基板的一第一部分以形成一第一凹部，在該基板上方並且 沿著該第一凹部的一側壁與該第一凹部的一底部表面置放一遮罩層，移除位於該第一凹部的該底部表面上方的該遮罩層的一部分，移除自該遮罩層暴露的該基板的一第二部分以形成一第二凹部，移除該遮罩層，以一氧化物材料填充該第一凹部與該第二凹部，以及形成至少部分位於該第二凹部內的一孔洞。
在一些實施例中，位於該第一凹部的該側壁上方的該遮罩層的厚度係實質大於位於該基板上方的該遮罩層的厚度或是位於該第一凹部的該底部表面上方的該遮罩層的厚度。在一些實施例中，該第一凹部包含一第一寬度與實質小於該第一寬度的一第二寬度，該第二凹部的寬度自該第一凹部沿著該第二部分的高度係一致的。在一些實施例中，該第一凹部的該側壁係朝向該第二凹部變窄，或是相對於該第二凹部的一側壁，該第一凹部的該側壁係以一角度配置，或是該第一凹部的該側壁的梯度係實質不同於該第二凹部的一側壁的梯度。
前述內容概述一些實施方式的特徵，因而熟知此技藝之人士可更加理解本揭露之各方面。熟知此技藝之人士應理解可輕易使用本揭露作為基礎，用於設計或修飾其他製程與結構而實現與本申請案所述之實施例具有相同目的與/或達到相同優點。熟知此技藝之人士亦應理解此均等架構並不脫離本揭露揭示內容的精神與範圍，並且熟知此技藝之人士可進行各種變化、取代與替換，而不脫離本揭露之精神與範圍。
101b‧‧‧第二表面
102‧‧‧淺溝渠隔離
102a‧‧‧第一部分
102b‧‧‧第二部分
102c‧‧‧第一側壁
102d‧‧‧第二側壁
103‧‧‧孔洞
D‧‧‧距離
H‧‧‧STI 102的高度
H1‧‧‧第一高度
H2‧‧‧第二高度
W1-1‧‧‧第一寬度
W1-2‧‧‧第二寬度
W2‧‧‧第三寬度
θ‧‧‧角度
α‧‧‧角度
β‧‧‧角度

Claims (10)

  1. 一種半導體結構，其包括：一半導體基板，其包含一第一表面以及與該第一表面對立的一第二表面；一淺溝渠隔離(STI)，其包含一第一部分，該第一部分至少部分位於該半導體基板內並且自該第一表面朝向該第二表面變窄，以及位於該半導體基板內的一第二部分，該第二部分與該第一部分耦合並且自該第一部分朝向該第二表面延伸；以及一孔洞，其受到該STI包圍，其中該孔洞係至少部分位於該STI的該第二部分內。
  2. 如請求項第1項的半導體結構，其中該孔洞係突出至該STI的該第一部分中並且部分被該STI的該第一部分環繞。
  3. 如請求項第1項的半導體結構，其中該STI的該第一部分包含一第一寬度以及實質小於該第一寬度的一第二寬度，自該STI的該第一部分朝向該半導體基板的該第二表面沿著該第二部分的高度，該STI的該第二部分的寬度係一致的。
  4. 如請求項第1項的半導體結構，進一步包括位於該半導體基板與該STI的該第一部分之間的該第一部分的一第一側壁，以及位於該半導體基板與該STI的該第二部分之間的該第二部分的一第二側壁，其中相對於該第二側壁，該第一側壁係以一角度配置，或是該第二側壁的一梯度係實質不同於或是大於該第一側壁的一梯度。
  5. 如請求項第1項的半導體結構，其中該STI包含氧化物，或是該孔洞包含空氣或介電常數約為1的材料或為真空。
  6. 一種半導體結構，其包括： 一矽基板，其包含一第一表面以及與該第一表面對立的一第二表面；一氧化物物件，其至少部分位於該矽基板內，並且包含自該第一表面朝向該第二表面延伸的一第一部分，以及位於該矽基板內的一第二部分，該第二部分與該第一部分耦合並且自該第一部分朝向該第二表面延伸，其中該第二部分包含一中空空間。
  7. 如請求項第6項的半導體結構，其中該中空空間係在該第一部分與該第二表面之間延伸。
  8. 如請求項第6項的半導體結構，其中該中空空間的一體積係實質大於該氧化物物件的該第二部分的一體積。
  9. 一種製造半導體結構的方法，其包括：接收一基板；移除該基板的一第一部分，以形成一第一凹部；在該基板上方並且沿著該第一凹部的一側壁與該第一凹部的一底部表面，置放一遮罩層；移除位於該第一凹部的該底部表面上方之該遮罩層的一部分；移除自該遮罩層暴露的該基板的一第二部分，以形成一第二凹部；移除該遮罩層；以一氧化物材料，填充該第一凹部與該第二凹部；以及形成一孔洞，其至少部分位於該第二凹部內。
  10. 如請求項第9項的方法，其中位於該第一凹部的該側壁上方之該遮罩層的一厚度係實質大於位於該基板上方之該遮罩層的一厚度或是位於該第一凹部的該底部表面上方之該遮罩層的一厚度。
TW105124044A 2015-12-31 2016-07-29 半導體結構及其製造方法 TWI628740B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562273808P 2015-12-31 2015-12-31
US62/273,808 2015-12-31
US15/088,126 US9984918B2 (en) 2015-12-31 2016-04-01 Semiconductor structure and manufacturing method thereof
US15/088,126 2016-04-01

Publications (2)

Publication Number Publication Date
TW201735247A true TW201735247A (zh) 2017-10-01
TWI628740B TWI628740B (zh) 2018-07-01

Family

ID=59226651

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124044A TWI628740B (zh) 2015-12-31 2016-07-29 半導體結構及其製造方法

Country Status (3)

Country Link
US (3) US9984918B2 (zh)
CN (1) CN107039331B (zh)
TW (1) TWI628740B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014211555A1 (de) * 2014-06-17 2015-12-17 Robert Bosch Gmbh Verfahren zum Ausbilden einer Kavität und Bauelement mit einer Kavität
US10269637B2 (en) * 2016-12-02 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
CN109390338B (zh) * 2017-08-08 2021-06-22 联华电子股份有限公司 互补式金属氧化物半导体元件及其制作方法
CN108831893B (zh) * 2018-06-14 2021-05-18 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法和显示面板
US11646314B2 (en) * 2021-04-16 2023-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacture thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207532B1 (en) * 1999-09-30 2001-03-27 Taiwan Semiconductor Manufacturing Company STI process for improving isolation for deep sub-micron application
FR2826179A1 (fr) * 2001-06-14 2002-12-20 St Microelectronics Sa Tranchee d'isolement profonde et procede de realisation
US20070235783A9 (en) * 2005-07-19 2007-10-11 Micron Technology, Inc. Semiconductor constructions, memory arrays, electronic systems, and methods of forming semiconductor constructions
US7241255B2 (en) * 2005-07-22 2007-07-10 Kyoto Seisakusho Co., Ltd. Method and apparatus for attaching a hook-and-loop fastener to a carton with a lid
US7375004B2 (en) * 2006-03-10 2008-05-20 Micron Technology, Inc. Method of making an isolation trench and resulting isolation trench
US7799694B2 (en) * 2006-04-11 2010-09-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US20080010257A1 (en) * 2006-06-13 2008-01-10 Gary Tolfa Integrated vertical search engine and contact management system
KR100810409B1 (ko) * 2006-10-31 2008-03-04 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP4402708B2 (ja) * 2007-08-03 2010-01-20 浜松ホトニクス株式会社 レーザ加工方法、レーザ加工装置及びその製造方法
US8461015B2 (en) 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US8598675B2 (en) * 2011-02-10 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure profile for gap filling
US9590090B2 (en) * 2014-01-08 2017-03-07 Taiwan Semiconductor Manufacturing Company Limited Method of forming channel of gate structure
US20150371889A1 (en) 2014-06-20 2015-12-24 Applied Materials, Inc. Methods for shallow trench isolation formation in a silicon germanium layer

Also Published As

Publication number Publication date
CN107039331B (zh) 2020-03-24
US10276427B2 (en) 2019-04-30
US20190252241A1 (en) 2019-08-15
US20180277420A1 (en) 2018-09-27
CN107039331A (zh) 2017-08-11
US10784150B2 (en) 2020-09-22
TWI628740B (zh) 2018-07-01
US9984918B2 (en) 2018-05-29
US20170194190A1 (en) 2017-07-06

Similar Documents

Publication Publication Date Title
TWI709216B (zh) 半導體結構及其製造方法
TW201735247A (zh) 半導體結構及其製造方法
US9153489B2 (en) Microelectronic devices having conductive through via electrodes insulated by gap regions
US10763099B2 (en) Wafer flatness control using backside compensation structure
US20110027962A1 (en) Trench decoupling capacitor formed by rie lag of through silicon via (tsv) etch
TW201727874A (zh) 具有增大記憶胞接觸區域的半導體記憶體裝置及其製作方法
US11145667B2 (en) 3D NAND memory device and method of forming the same
US8476163B2 (en) Semiconductor device and manufacturing method therefor
US9343530B2 (en) Method for manufacturing fin structure of finFET
EP3913659A1 (en) Back end of line integration for self-aligned vias
TWI706514B (zh) 在短通道互補金屬氧化物半導體（ｃｍｏｓ）晶片上的用於低洩漏的應用的長通道金屬氧化物半導體（ｍｏｓ）電晶體
US9960168B2 (en) Capacitor strap connection structure and fabrication method
US20220254872A1 (en) Decoupling capacitors based on dummy through-silicon-via plates
US9224797B2 (en) Metal-insulator-metal (MIM) capacitor with deep trench (DT) structure and method in a silicon-on-insulator (SOI)
US11651964B2 (en) Semiconductor structure and forming method thereof
CN107993978A (zh) 一种半导体器件及其制作方法、电子装置
TWI571963B (zh) 分裂式接觸結構與其製作方法
CN110911283A (zh) 绝缘体上硅的晶体管制作方法
US11715690B2 (en) Semiconductor device having a conductive contact with a tapering profile
US11282743B2 (en) Semiconductor device with multi-layer connecting structure and method for fabricating the same
WO2021115042A1 (zh) 一种半导体器件及其制作方法
US10586731B2 (en) Method for manufacturing semiconductor device that comprises a fin structure
US20220293516A1 (en) Stacked vias with bottom portions formed using subtractive patterning
CN113948462A (zh) 半导体结构及其形成方法
CN113345896A (zh) 动态随机存取存储器装置及其制造方法