TW201732934A - 處理氮化物膜之方法 - Google Patents

處理氮化物膜之方法 Download PDF

Info

Publication number
TW201732934A
TW201732934A TW105141149A TW105141149A TW201732934A TW 201732934 A TW201732934 A TW 201732934A TW 105141149 A TW105141149 A TW 105141149A TW 105141149 A TW105141149 A TW 105141149A TW 201732934 A TW201732934 A TW 201732934A
Authority
TW
Taiwan
Prior art keywords
nitride film
plasma
metal
film
metal nitride
Prior art date
Application number
TW105141149A
Other languages
English (en)
Other versions
TWI726951B (zh
Inventor
布倫特 比格斯
艾夫傑尼諾斯V 傑拉多斯
倉富敬
馬克H 李
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201732934A publication Critical patent/TW201732934A/zh
Application granted granted Critical
Publication of TWI726951B publication Critical patent/TWI726951B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • H01L21/32053Deposition of metallic or metal-silicide layers of metal-silicide layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明揭露一種用於在經氧化退火的金屬氮化物薄膜中降低氧含量的方法,包含將此薄膜暴露至電漿。

Description

處理氮化物膜之方法
本揭露案之實施例大致關於處理氮化物薄膜之方法。更具體而言,本揭露案關於用於處理經氧化退火的金屬薄膜之方法,以降低氧。
對於金屬矽化物(例如,矽化鈦)的整合方案,金屬(例如,鈦)及/或金屬氮化物(例如,氮化鈦)薄膜沉積在乾淨的基板(例如,矽)表面上,且經退火,以形成金屬矽化物(例如,TiSi)薄膜。在沉積金屬薄膜、金屬矽化物薄膜及/或金屬氮化物薄膜之後,可於退火之前進行空氣暫休(air break)或氧氣暴露。金屬氮化物薄膜經氧化且接觸阻力增加。需要一種方法以在經退火氧化之後的金屬氮化物薄膜中降低氧。亦需要一種降低經氧化退火的金屬氮化物薄膜之阻力的方法以改善接觸阻力。
本揭露案之一或更多實施例導向一種方法,包含以下步驟:將具有氧含量的退火的金屬氮化物薄膜暴露至電漿,以降低金屬氮化物薄膜的氧含量。
本揭露案之其他實施例導向一種方法,包含以下步驟:退火具有金屬氮化物薄膜的基板。允許金屬氮化物薄膜被氧化,以具有大於或等於約7原子百分比的氧含量。將金屬氮化物薄膜暴露至電漿,以降低氧含量至小於或等於約5.5原子百分比,該電漿包含以下一或更多者:N2 、H2 或NH3
本揭露案之進一步實施例導向一種方法,包含以下步驟:提供矽基板,該矽基板上具有金屬氮化物。金屬氮化物包含以下一或更多者:鉭、鈦或鎢。退火基板以建立金屬矽化氮化物薄膜。允許金屬矽化氮化物薄膜被氧化,以形成經氧化退火的金屬矽化氮化物薄膜。經氧化退火的金屬矽化氮化物薄膜具有大於或等於約8原子百分比的一氧含量。將經氧化退火的金屬矽化氮化物薄膜暴露至電漿,以形成具有小於或等於約5.5原子百分比之經處理的金屬矽化氮化物薄膜,該電漿包含以下一或更多者:N2 、H2 或NH3 。在經處理的金屬矽化氮化物薄膜上形成鈷薄膜。
本揭露案之實施例導向用於預熱及/或後冷卻批次晶圓之裝置及方法。如此說明書及隨附申請專利範圍中所使用,「晶圓」、「基板」及類似物之詞彙可交換使用。在某些實施例中,晶圓為剛性、離散的基板,例如200 mm或300 mm矽晶圓。合適的基板取決於不同的應用,包括但非限於矽、氧化矽、應變矽、絕緣體上矽(SOI)、碳摻雜的氧化矽、氮化矽、摻雜的矽、鍺、砷化鎵、玻璃、藍寶石、矽磷、矽鍺、及任何其他材料,例如金屬、金屬氮化物、合金及其他導電材料。
第1圖根據本揭露案之一或更多實施例,圖示範例製程鏈100。所顯示的製程鏈100包括矽基板、鈦及氮化鈦薄膜之參考;然而,本領域之技藝人士將理解此等僅為範例材料,且本揭露案並非限制於範例材料。第2A至2F圖顯示根據製程鏈100所處理之基板表面的表現。表面及薄膜之相對尺寸並非依照比例,且不應視為限制本揭露案。
參照第1及2A至2F圖,於步驟110中提供裸基板210。在裸基板上例如可包括天然氧化物220。已知當矽基板表面暴露至空氣時可隨著時間氧化,產生天然氧化物220。裸基板210置放於製程腔室之中,例如化學氣相沉積(CVD)、物理氣相沉積(PVD)或快速加熱製程(RTP)腔室之中。
在步驟120中,如第2B圖中所顯示,清潔基板210以移除天然氧化物220,留下乾淨的基板表面211。天然氧化物可藉由任何適合的技術移除,包括但非限於已知為SiconiTM蝕刻之乾式蝕刻製程。SiconiTM蝕刻為遠端電漿協助之乾式蝕刻製程,其牽涉到同時將基板暴露至H2 、NF3 及NH3 電漿。氫及氟類族的遠端電漿激發允許非侵害電漿的基板製程。SiconiTM蝕刻對氧化矽層很大程度上是保形的且選擇性的蝕刻,但不論矽為非晶、結晶或多晶之型態都不會立即蝕刻矽。
在步驟130中,金屬薄膜230沉積在乾淨的基板表面211上。第2C圖中所顯示的金屬薄膜230為鈦薄膜;然而,本領域技藝人士將理解可沉積其他金屬薄膜。在某些實施例中,金屬薄膜包含以下一或更多者:鈦、鉭、Co、Ni、Ni(Pt)、及/或鎢。
金屬薄膜230可藉由任何適合的技術沉積,包括但非限於PVD、CVD及ALD製程。金屬薄膜230之厚度可在約20Å至約400Å的範圍中,或在約30Å至約300Å的範圍中,或在約40Å至約250Å的範圍中,或在約50Å至約200Å的範圍中,或約100Å。在某些實施例中,具有約100Å之厚度的鈦薄膜係藉由PVD沉積。
在步驟140中,金屬氮化物薄膜240沉積在金屬薄膜230上。第2D圖中所顯示的金屬氮化物薄膜240為氮化鈦薄膜;然而,本領域技藝人士將理解可沉積其他薄膜。在某些實施例中,金屬氮化物薄膜240包含以下一或更多者:氮化鈦、氮化鉭及/或氮化鎢。
金屬氮化物薄膜240可藉由任何適合的技術沉積,包括但非限於PVD、CVD及ALD製程。金屬氮化物薄膜240之厚度可在約10Å至約100Å的範圍中,或在約15Å至約90Å的範圍中,或在約20Å至約80Å的範圍中,或在約25Å至約70Å的範圍中,或在約30Å至約60Å的範圍中,或在約35Å至約50Å的範圍中,或約40Å。在某些實施例中,具有約40Å之厚度的氮化鈦薄膜係藉由原子層沉積法而沉積。
在沉積金屬氮化物薄膜之後,基板210可從製程腔室傳送出來,且遭受空氣暫休150。在空氣暫休150期間,金屬氮化物薄膜240之表面246暴露至氧,且成為經氧化的金屬氮化物薄膜245。
在步驟160中,基板210被置放於快速加熱製程(RTP)或快速加熱退火(RTA)腔室或動態加熱退火(DSA)中,以形成金屬矽化物(例如,矽化鈦)層231。基板210被退火導致經氧化的金屬氮化物薄膜245進一步被氧化。可使用任何適合的溫度、氣體及時間參數來進行退火製程。在某些實施例中,退火在N2 的環境中以約500℃至約600℃之範圍的溫度進行。
如第2F圖中所顯示,在基板210進行退火以形成金屬矽化物層231期間,矽原子可遷移至經氧化的金屬氮化物薄膜245中,以形成金屬矽化氮化物薄膜247。
如第2E圖中所顯示,氧原子可在金屬氮化物薄膜245之表面246上形成氧化薄膜250,且可穿透金屬氮化物薄膜245。氧原子的穿透深度將取決於各種因素,包括但非限於溫度及暴露時間。如第2E圖中所顯示,氧原子在靠近經氧化的金屬氮化物薄膜245之表面246處可具有較高的濃度。在某些實施例中,氧原子均勻地分佈在整個經氧化的金屬氮化物薄膜245。在某些實施例中,於步驟165處,基板在退火之後從真空移除,而在製程中提供空氣暫休。
發明人已發現將經氧化的金屬矽化氮化物薄膜247暴露至電漿可降低薄膜之氧含量。在步驟170中,基板210置放於製程腔室之中,用於暴露至電漿並降低氧含量。降低了氧含量的金屬氮化物薄膜顯示於第2G圖中。
第3圖顯示製程腔室300之概要剖面視圖,此可使用於電漿暴露或其他製程。腔室300包含具有蓋304的主體302。主體302之中的底座310支撐用於製程的基板320。蓋304及底座310於基板320的上方形成反應空間312。氣體可透過入口313流至反應空間312中。可藉由將RF功率施加至蓋304四周的線圈330而在反應空間312中形成電漿。可藉由施加RF功率至底座310中的電極311而透過底座310施加偏壓功率。並非受限於操作的任何特定理論,發明人相信線圈功率在反應空間312之中產生電漿,而偏壓功率建立將電漿中離子化的物質吸引朝向基板320之表面的驅動力。
如此處所使用,經氧化的金屬矽化氮化物薄膜247表示金屬氮化物薄膜的氧含量大於或等於約7原子百分比。在某些實施例中,經氧化的薄膜表示薄膜的氧含量大於或等於約7.5原子百分比、8原子百分比或8.5原子百分比。氧含量可藉由任何適合的技術量測,包括但非限於X射線光電子能譜(XPS)。
經氧化的金屬矽化氮化物薄膜247暴露至包含以下一或更多者的電漿:N2 、H2 或NH3 。在某些實施例中,電漿為實質上純的。如本說明書及隨附申請專利範圍中所使用,「實質上純的」一詞表示在電漿中的反應物種以原子基底而言大於或等於約90%、95%或98%的所述物種。舉例而言,實質上純的N2 電漿將具有相對於離子化原子之總量為至少約90%的離子化氮原子。在某些實施例中,電漿包含氮及氫的混合。
發明人發現此暴露可降低金屬氮化薄膜之氧含量。如此處所使用,降低的氧含量表示氧含量從經氧化的金屬氮化物薄膜之濃度降低,以具有小於或等於約5.5原子百分比或5.25原子百分比或5原子百分比之氧含量
在某些實施例中,對電漿之暴露於約室溫至約550℃的範圍之基板溫度下進行。在一或更多實施例中,電漿暴露於約200℃至約450℃、或約250℃至約400℃之範圍的基板溫度下進行。在某些實施例中,電漿暴露於大於約150℃、175℃、200℃或250℃之基板溫度下進行。在一或更多實施例中,電漿暴露於約200℃之基板溫度下進行。在某些實施例中,電漿暴露於室溫下進行。基板的溫度可在進入電漿製程腔室之前或在電漿製程腔室中增加。在某些實施例中,基板於脫氣腔室中加熱至預定溫度,且傳送至電漿製程腔室,以電漿暴露。從脫氣腔室至電漿製程腔室之傳送無須經過空氣暫休而完成。
在某些實施例中,基板在脫氣腔室中加熱至約400℃的溫度,且原位移動至電漿製程腔室用於製程。發明人發現較高的溫度改善後續金屬薄膜的接觸阻力及黏著性。
施加至基板或底座的偏壓功率可在約1瓦特至約500瓦特之範圍中。在某些實施例中,偏壓功率在約25瓦特至約400瓦特之範圍中,或在約50瓦特至約250瓦特之範圍中,或在約100瓦特至約200瓦特之範圍中,或約150瓦特。
線圈功率可在約300瓦特至約1500瓦特之範圍中。在某些實施例中,線圈功率在約400瓦特至約1400瓦特之範圍中,或在約500瓦特至約1300瓦特之範圍中,或在約600瓦特至約1200瓦特之範圍中,或在約700瓦特至約1100瓦特之範圍中,或在約800瓦特至約1000瓦特之範圍中,或約900瓦特。
電漿暴露期間的壓力可在約1 mTrr至約100 mTrr之範圍中。在某些實施例中,電漿暴露期間的壓力為約2 mTrr。在某些實施例中,電漿暴露期間的壓力小於或等於約80 mTrr、或60 mTrr、或40 mTrr、或20 mTrr。
對電漿的暴露可在約15秒至約90秒之範圍的時間進行。在某些實施例中,電漿暴露在約30秒至約75秒、或約45秒至約70秒之範圍、或約60秒的時間進行。在某些實施例中,電漿暴露大於或等於約10秒、20秒、30秒、40秒或50秒。在某些實施例中,電漿暴露小於或等於約120秒、或110秒、或100秒、或90秒、或80秒、或70秒。
在某些實施例中,於用以降低金屬氮化物薄膜255之氧含量的電漿暴露之後,藉由原位製程在金屬氮化物薄膜255上沉積金屬薄膜270。第2G圖顯示在TiN薄膜上沉積鈷薄膜,該鈷薄膜具有比電漿暴露之前更低的氧含量。本領域技藝人士將理解可沉積其他材料,且本揭露案並非限於鈷的沉積。舉例而言,在某些實施例中,金屬薄膜270包含鎢。
範例
範例A
裸矽基板被暴露至SiconiTM處理,以從表面移除約50Å的材料。約100Å的Ti藉由PVD沉積在表面上。約40Å的TiN藉由ALD沉積在Ti薄膜上。
範例B
準備如範例A的樣本,且接著在N2 大氣中以約550℃遭受快速加熱製程長達約30秒。
範例C-E
準備如範例B的樣本。樣本以250℃脫氣,且以約150瓦特之偏壓功率、約900瓦特之線圈功率、約2 mTorr之壓力暴露至H2 、NH3 或N2 的電漿長達約60秒。
樣本的氧含量藉由XPS決定。所收集的結果在表1中。 表1
發明人觀察到氫電漿亦造成薄膜中氮含量的降低。
本案全篇說明書所述之「一個實施例」、「某些實施例」、「一或更多實施例」或「一實施例」代表與實施例相關說明的特定特徵、結構、材料或特性被包括在本揭露案的至少一個實施例中。因此,本案全篇說明書各處所述之「在一或更多實施例中」、「在某些實施例中」、「在一個實施例中」或「在一實施例中」的詞彙表現並非必須參考本揭露案的相同實施例。此外,特定特徵、結構、材料或特性可以任何適合的方式在一或更多實施例中結合。
儘管此處已參考特定實施例說明本揭露案,應理解此等實施例僅示例性說明本揭露案之原理及應用。技藝人士將理解可對本揭露案之方法及裝置作成各種修改及改變而仍不悖離本揭露案之精神及範疇。因此,本揭露案意圖包括在隨附申請專利範圍及其均等的範疇之中的修改及改變。
儘管以上導向本揭露案之實施例,仍可作成本揭露案的其他及進一步實施例而不悖離本揭露案之基本範疇,且本揭露案之範疇由以下申請專利範圍決定。
100‧‧‧製程鏈
110-170‧‧‧步驟
210‧‧‧裸基板
211‧‧‧基板表面
220‧‧‧天然氧化物
230‧‧‧金屬薄膜
231‧‧‧金屬矽化物層
240‧‧‧金屬氮化物薄膜
245‧‧‧金屬氮化物薄膜
246‧‧‧表面
247‧‧‧金屬矽化氮化物薄膜
250‧‧‧氧化薄膜
255‧‧‧金屬氮化物薄膜
270‧‧‧金屬薄膜
300‧‧‧製程腔室
302‧‧‧主體
304‧‧‧蓋
310‧‧‧底座
311‧‧‧電極
312‧‧‧反應空間
313‧‧‧入口
320‧‧‧基板
330‧‧‧線圈
上述本揭露案所載明之特徵可詳細地理解,除了上述之摘要外,本揭露案之更特定說明可藉由參考實施例而瞭解,某些實施例圖示於隨附圖示中。然而,應理解隨附圖式僅圖示本揭露案之通常實施例,且因此不應考慮為本揭露案範疇之限制,因為本揭露案認可其他均等效果的實施例。
第1圖根據本揭露案之一或更多實施例,為製程程序之概要圖;
第2A至2G圖顯示第1圖之製程的概要剖面視圖;及
第3圖為電漿製程腔室之概要表示,與本揭露案之一或更多實施例一起使用。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
210‧‧‧裸基板
230‧‧‧金屬薄膜
245‧‧‧金屬氮化物薄膜
246‧‧‧表面
250‧‧‧氧化薄膜

Claims (20)

  1. 一種方法,包含以下步驟:將具有一氧含量的一退火的金屬氮化物薄膜暴露至一電漿,以降低該金屬氮化物薄膜的一氧含量。
  2. 如請求項1所述之方法,其中該金屬氮化物薄膜包含以下一或更多者:鈦、鉭及鎢。
  3. 如請求項2所述之方法,其中該金屬氮化物薄膜包含:一金屬矽化氮化物。
  4. 如請求項1所述之方法,其中該金屬氮化物薄膜具有大於或等於約7原子百分比的一氧含量。
  5. 如請求項4所述之方法,其中暴露至該電漿之步驟將該氧含量降低至小於或等於約5.5原子百分比。
  6. 如請求項1所述之方法,其中該電漿包含以下一或更多者:N2 、H2 或NH3
  7. 如請求項6所述之方法,其中該電漿實質上為純的。
  8. 如請求項1所述之方法,進一步包含以下步驟:在暴露至該電漿之後,於該金屬氮化物薄膜的頂部沉積一Co薄膜。
  9. 如請求項1所述之方法,其中暴露至該電漿之步驟於約200℃至約450℃之範圍的一溫度下進行。
  10. 如請求項1所述之方法,其中該電漿以一偏壓功率及一線圈功率產生。
  11. 如請求項10所述之方法,其中該偏壓功率在約1瓦特至約300瓦特之範圍中。
  12. 如請求項10所述之方法,其中該線圈功率在約300瓦特至約1500瓦特之範圍中。
  13. 如請求項1所述之方法,其中暴露至該電漿之步驟於約1 mTorr至約100 mTorr之範圍的一壓力下進行。
  14. 如請求項1所述之方法,其中暴露至該電漿之步驟於約15秒至約90秒之範圍的一時間中進行。
  15. 一種方法,包含以下步驟: 退火一基板,該基板上具有一金屬氮化物薄膜;允許該金屬氮化物薄膜被氧化,以具有大於或等於約7原子百分比的一氧含量;及將經氧化的該金屬氮化物薄膜暴露至一電漿,以降低該氧含量至小於或等於約5.5原子百分比,該電漿包含以下一或更多者:N2 、H2 或NH3
  16. 如請求項15所述之方法,其中退火該薄膜之步驟係形成一金屬矽化氮化物薄膜。
  17. 如請求項15所述之方法,進一步包含以下步驟:在暴露至該電漿之後,於該金屬氮化物薄膜上形成一鈷薄膜。
  18. 如請求項15所述之方法,其中該金屬氮化物薄膜包含以下一或更多者:Ta、Ti或W。
  19. 如請求項15所述之方法,其中該電漿實質上為純的。
  20. 一種方法,包含以下步驟: 提供一矽基板,該矽基板上具有一金屬氮化物,該金屬氮化物包含以下一或更多者:鉭、鈦或鎢;退火該基板以建立一金屬矽化氮化物薄膜;允許該金屬矽化氮化物薄膜被氧化,以形成一經氧化退火的金屬矽化氮化物薄膜,該經氧化退火的金屬矽化氮化物薄膜具有大於或等於約8原子百分比的一氧含量;將該經氧化退火的金屬矽化氮化物薄膜暴露至一電漿,以形成具有小於或等於約5.5原子百分比之一氧含量的一經處理的金屬矽化氮化物薄膜,該電漿包含以下一或更多者:N2 、H2 或NH3 ;及在該經處理的金屬矽化氮化物薄膜上形成一鈷薄膜。
TW105141149A 2015-12-17 2016-12-13 處理氮化物膜之方法 TWI726951B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562269038P 2015-12-17 2015-12-17
US62/269,038 2015-12-17

Publications (2)

Publication Number Publication Date
TW201732934A true TW201732934A (zh) 2017-09-16
TWI726951B TWI726951B (zh) 2021-05-11

Family

ID=59057785

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105141149A TWI726951B (zh) 2015-12-17 2016-12-13 處理氮化物膜之方法

Country Status (4)

Country Link
US (1) US9966275B2 (zh)
CN (1) CN108369902B (zh)
TW (1) TWI726951B (zh)
WO (1) WO2017106658A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510545B2 (en) 2016-06-20 2019-12-17 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10236207B2 (en) 2016-06-20 2019-03-19 Applied Materials, Inc. Hydrogenation and nitridization processes for reducing oxygen content in a film
US10103027B2 (en) 2016-06-20 2018-10-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
DE102018124675A1 (de) 2017-11-30 2019-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Glühen von Film bei unterschiedlichen Temperaturen und dadurch ausgebildete Strukturen
US10748760B2 (en) * 2017-11-30 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Varying temperature anneal for film and structures formed thereby
US11424132B2 (en) 2018-11-03 2022-08-23 Applied Materials, Inc. Methods and apparatus for controlling contact resistance in cobalt-titanium structures
JP7439101B2 (ja) * 2019-01-09 2024-02-27 アプライド マテリアルズ インコーポレイテッド 膜の有効酸化物厚さを変更するための水素化及び窒化処理
US11152221B2 (en) 2019-02-20 2021-10-19 Applied Materials, Inc. Methods and apparatus for metal silicide deposition
US11830725B2 (en) 2020-01-23 2023-11-28 Applied Materials, Inc. Method of cleaning a structure and method of depositing a capping layer in a structure
US11664229B2 (en) 2020-09-24 2023-05-30 Applied Materials, Inc. Nitride capping of titanium material to improve barrier properties
WO2022186941A1 (en) * 2021-03-03 2022-09-09 Applied Materials, Inc. Selective barrier metal etching

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989999A (en) * 1994-11-14 1999-11-23 Applied Materials, Inc. Construction of a tantalum nitride film on a semiconductor wafer
US6461982B2 (en) * 1997-02-27 2002-10-08 Micron Technology, Inc. Methods for forming a dielectric film
JP2956693B1 (ja) 1998-05-27 1999-10-04 日本電気株式会社 金属窒化膜形成方法
US6346489B1 (en) * 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003282571A (ja) * 2002-03-25 2003-10-03 Toshiba Corp 半導体装置の製造方法
US6713407B1 (en) * 2002-10-29 2004-03-30 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming a metal nitride layer over exposed copper
US7897217B2 (en) 2005-11-18 2011-03-01 Tokyo Electron Limited Method and system for performing plasma enhanced atomic layer deposition
JP5268104B2 (ja) 2006-06-22 2013-08-21 国立大学法人北見工業大学 窒化金属膜、酸化金属膜、炭化金属膜またはその複合膜の製造方法、およびその製造装置
US8148275B2 (en) 2007-12-27 2012-04-03 Canon Kabushiki Kaisha Method for forming dielectric films
US7927942B2 (en) 2008-12-19 2011-04-19 Asm International N.V. Selective silicide process
US8227344B2 (en) * 2010-02-26 2012-07-24 Tokyo Electron Limited Hybrid in-situ dry cleaning of oxidized surface layers
FR2972563B1 (fr) 2011-03-07 2013-03-01 Altis Semiconductor Snc Procédé de traitement d'une couche de nitrure de métal oxydée
TW201408810A (zh) * 2012-07-12 2014-03-01 Applied Materials Inc 用於沉積貧氧金屬膜的方法
JP5940481B2 (ja) 2013-03-22 2016-06-29 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
TWI726951B (zh) 2021-05-11
CN108369902B (zh) 2023-04-14
US9966275B2 (en) 2018-05-08
US20170178927A1 (en) 2017-06-22
CN108369902A (zh) 2018-08-03
WO2017106658A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
TWI726951B (zh) 處理氮化物膜之方法
TWI487029B (zh) 用於形成金屬矽化物之方法及設備
TW200300571A (en) Semiconductor device having a low-resistance gate electrode
JP5725454B2 (ja) NiSi膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置
US20090087983A1 (en) Aluminum contact integration on cobalt silicide junction
JP5247619B2 (ja) 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
TW201017767A (en) Post oxidation annealing of low temperature thermal or plasma based oxidation
TW201306130A (zh) 具有起始層之n型金屬薄膜沉積
TWI717554B (zh) 使用pvd釕的方法與裝置
JP5526189B2 (ja) Cu膜の形成方法
TWI377619B (en) Low-temperature dielectric formation for devices with strained germanium-containing channels
JPH0629235A (ja) 半導体装置の製造方法
JP6417416B2 (ja) シリサイド層を保護するための保護方法
RU2594615C2 (ru) Способ изготовления полупроводникового прибора
US20230115130A1 (en) Methods for preparing metal silicides
US20230178365A1 (en) Nh radical thermal nitridation to form metal silicon nitride films
CN115039202A (zh) 用于整合的二硅化钴成形的方法和设备
JPH09219514A (ja) 半導体装置の製造方法