TW201729372A - 基板結構 - Google Patents

基板結構 Download PDF

Info

Publication number
TW201729372A
TW201729372A TW105104042A TW105104042A TW201729372A TW 201729372 A TW201729372 A TW 201729372A TW 105104042 A TW105104042 A TW 105104042A TW 105104042 A TW105104042 A TW 105104042A TW 201729372 A TW201729372 A TW 201729372A
Authority
TW
Taiwan
Prior art keywords
conductive
contact pad
substrate structure
metal contact
substrate
Prior art date
Application number
TW105104042A
Other languages
English (en)
Other versions
TWI585925B (zh
Inventor
梁芳瑜
張宏憲
賴顗喆
曾文聰
黃陳昱
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW105104042A priority Critical patent/TWI585925B/zh
Priority to CN201610115247.7A priority patent/CN107046015A/zh
Priority to US15/258,303 priority patent/US10049975B2/en
Application granted granted Critical
Publication of TWI585925B publication Critical patent/TWI585925B/zh
Publication of TW201729372A publication Critical patent/TW201729372A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種基板結構，係包括：具有電性接觸墊之基板本體、形成於該基板本體上並外露該電性接觸墊之絕緣層、設於該電性接觸墊上之導電柱、以及形成於該絕緣層上且電性連接該導電柱之金屬接觸墊，以於該金屬接觸墊上結合導電元件，故於經高溫作業時，該導電柱與該金屬接觸墊可分散因熱所產生之殘留應力，而能避免該導電元件出現破裂之情形。

Description

基板結構
本發明係有關一種半導體結構，尤指一種能提高信賴性及產品良率之基板結構。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前應用於晶片封裝領域之技術繁多，例如晶片尺寸構裝(Chip Scale Package，簡稱CSP)、晶片直接貼附封裝(Direct Chip Attached，簡稱DCA)或多晶片模組封裝(Multi-Chip Module，簡稱MCM)等覆晶型態的封裝模組、或將晶片立體堆疊化整合為三維積體電路(3D IC)晶片堆疊技術等。
第1圖係為習知3D晶片堆疊之半導體封裝件1之剖面示意圖。如圖所示，提供一矽中介板(Through Silicon interposer，簡稱TSI)10，該矽中介板10具有具有相對之置晶側10b與轉接側10a、及連通該置晶側10b與轉接側10a之複數導電矽穿孔(Through-silicon via，簡稱TSV)100，且該置晶側10b上具有一線路重佈結構(Redistribution layer，簡稱RDL)11。將間距較小之半導體晶片6之電極墊60係藉由複數銲錫凸塊61電性結合至該線路重佈結構 11上，再以底膠62包覆該些銲錫凸塊61，且於該導電矽穿孔100上藉由複數如銲料凸塊之導電元件17電性結合間距較大之封裝基板7之銲墊70，之後形成封裝膠體8於該封裝基板7上，以包覆該半導體晶片6。
具體地，如第1’圖所示，該矽中介板10之轉接側10a形成有一外露該導電矽穿孔100端面之絕緣層12，並形成絕緣保護層15於該絕緣層12上並外露該導電矽穿孔100端面，再形成凸塊底下金屬層16於該導電矽穿孔100端面，以結合該導電元件17。
惟，前述習知半導體封裝件1中，當經過高溫作業時，例如該導電元件17經回銲後銲接至該銲墊70上，此時因熱所產生之殘留應力會集中在該些導電元件17與該些導電矽穿孔100間之交界面，如第1圖所示之應力集中處K，使得該些導電元件17與導電矽穿孔100之間會出現破裂(crack)之情形，因而降低該半導體封裝件1之信賴性及產品之良率。
再者，相同問題亦可能發生於該半導體晶片6與該線路重佈結構11之間的銲錫凸塊61上，致使該銲錫凸塊61與該線路重佈結構11之間會出現破裂(crack)之情形，如第1圖所示之應力集中處K’。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種基 板結構，係包括：基板本體，係具有至少一電性接觸墊；至少一絕緣層，係形成於該基板本體上並具有外露該電性接觸墊之至少一開孔；至少一導電柱，係設於該開孔中並結合至該電性接觸墊上；以及金屬接觸墊，係設於該導電柱上且電性連接該導電柱。
前述之基板結構中，複數該電性接觸墊分別藉由該導電柱結合單一該金屬接觸墊。
前述之基板結構中，單一該電性接觸墊上結合有複數該導電柱。
前述之基板結構中，復包括導電線路，係形成於該絕緣層上並接觸該金屬接觸墊與該導電柱。例如，該導電線路與該金屬接觸墊係構成一線路層。
前述之基板結構中，復包括絕緣保護層，係形成於該絕緣層及金屬接觸墊上，且該絕緣保護層具有外露該金屬接觸墊之開口。又包括形成於該開口中之金屬層、或包括形成於該金屬接觸墊上之導電元件。
由上可知，本發明之基板結構中，主要藉由該導電元件與該電性接觸墊之間形成該導電柱與該金屬接觸墊，以於經過如回銲製程等高溫作業時，該導電柱與該金屬接觸墊可分散因熱所產生之殘留應力，故相較於習知技術，本發明之基板結構能避免該導電元件出現破裂之情形，進而提高該基板結構之信賴性及產品之良率。
1‧‧‧半導體封裝件
10‧‧‧矽中介板
10a‧‧‧轉接側
10b‧‧‧置晶側
100‧‧‧導電矽穿孔
11‧‧‧線路重佈結構
12,21,22,31,42‧‧‧絕緣層
15,25‧‧‧絕緣保護層
16‧‧‧凸塊底下金屬層
17,27‧‧‧導電元件
2,2’,2”,3,4,5‧‧‧基板結構
20‧‧‧基板本體
200,200’‧‧‧電性接觸墊
210‧‧‧開孔
23,23’‧‧‧導電柱
24‧‧‧金屬接觸墊
250‧‧‧開口
26‧‧‧金屬層
34,44‧‧‧線路層
340,440‧‧‧導電線路
6‧‧‧半導體晶片
60‧‧‧電極墊
61‧‧‧銲錫凸塊
62‧‧‧底膠
7‧‧‧封裝基板
70‧‧‧銲墊
8‧‧‧封裝膠體
K,K’‧‧‧應力集中處
第1圖係為習知半導體封裝件之剖面示意圖； 第1’圖係為習知半導體封裝件之局部放大剖面示意圖；第2圖係為本發明之基板結構之第一實施例的剖面示意圖；第2’及2”圖係為第2圖之其它實施例的剖面示意圖；第3圖係為本發明之基板結構之第二實施例的剖面示意圖；第3’圖係為第3圖的局部上視示意圖；第4圖係為本發明之基板結構之第三實施例的剖面示意圖；第4’圖係為第4圖的局部上視示意圖；以及第5圖係為第2圖之另一實施例的剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定 本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2圖係為本發明之基板結構2之第一實施例的剖面示意圖。
如第2圖所示，所述之基板結構2係由一基板本體20、複數絕緣層21,22、一導電柱23、一金屬接觸墊24、一絕緣保護層25以及一金屬層26等元件所構成。
所述之基板本體20係具有複數電性接觸墊200。於本實施例中，該基板本體20係為絕緣板、金屬板、或如晶圓、晶片、矽材、玻璃等之半導體板材。例如，該基板本體20係為矽中介板(TSI)或玻璃基板，其具有矽穿孔(TSV)。
所述之絕緣層21,22係依序形成於該基板本體20上並形成有共同外露該電性接觸墊200之複數開孔210。
於本實施例中，該些絕緣層21,22之材質可相同或不相同，其中，該些絕緣層21,22之材質可為氧化層或氮化層，如氧化矽(SiO2)或氮化矽(SixNy)。
再者，所述之絕緣層21,22係以單一該開孔210外露單一該電性接觸墊200。
所述之導電柱23係設於該開孔210中並結合至該電性接觸墊200上。
於本實施例中，該導電柱23係為金屬柱，如銅柱，且單一該電性接觸墊200上係結合有單一該導電柱23。
所述之金屬接觸墊24係形成於該絕緣層21,22上且電性連接該導電柱23。
於本實施例中，該金屬接觸墊24係直接地接觸該導電柱23之端面。
所述之絕緣保護層25係形成於該絕緣層22之部分表面上及該金屬接觸墊24上，且該絕緣保護層25具有外露該金屬接觸墊24之開口250。於本實施例中，該絕緣保護層25係為聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)或苯環丁烯(Benzocyclclobutene，簡稱BCB)。
所述之金屬層26係設於該開口250中之金屬接觸墊24上，且延伸至該絕緣保護層25之部分表面上，以形成如銲球之導電元件27於該金屬層26上，俾供結合半導體元件、封裝基板或電路板等之電子裝置。
於本實施例中，該金屬層26係為凸塊底下金屬層(Under Bump Metal，簡稱UBM)，且形成該金屬層26之材質係例如鈦/銅/鎳或鈦/鎳釩/銅，並可藉由濺鍍(sputter)或鍍覆(plating)配合曝光顯影之方式，進行圖案化製程，以形成該金屬層26。
再者，該金屬層26之構造與材質係種類繁多，並不限於上述者。
又，於另一實施例中，複數該電性接觸墊200’可各自藉由該導電柱23’結合單一該金屬接觸墊24，如第2’圖所示之基板結構2’。或者，單一該電性接觸墊200上結合有複數該導電柱23’，如第2”圖所示之基板結構2”。
本實施例之基板結構2,2’,2”係藉由該導電元件27與 該電性接觸墊200,200’之間形成該導電柱23,23’與該金屬接觸墊24，以當經過高溫作業時(例如，該導電元件27經回銲後銲接至半導體晶片或封裝基板時)，該導電柱23,23’與該金屬接觸墊24可分散因熱所產生之殘留應力，故相較於習知技術，本發明之基板結構2,2’,2”能避免該導電元件27出現破裂之情形，進而提高該基板結構2,2’,2”之信賴性及產品之良率。
第3及3’圖係為本發明之基板結構3之第二實施例的示意圖。本實施例與第一實施例之第2圖之差異在於絕緣層31及新增導電線路340，故以下僅說明相異處，而不再贅述相同部分。
如第3及3’圖所示，除了該基板本體20、一絕緣層31、一導電柱23、一金屬接觸墊24、一絕緣保護層25以及一金屬層26等元件外，所述之基板結構3復包括一導電線路340，係形成於該絕緣層31上並接觸該金屬接觸墊24與該導電柱23。
於本實施例中，該導電線路340與該金屬接觸墊24係構成一線路層34。例如，該線路層34係以線路重佈層(Redistribution layer，簡稱RDL)製程製作。
本實施例之基板結構3藉由該導電元件27與該電性接觸墊200之間形成該導電柱23、導電線路340與該金屬接觸墊24，以當該導電元件27經回銲後銲接至半導體晶片或封裝基板時，該導電柱23、導電線路340與該金屬接觸墊24可分散因熱所產生之殘留應力，故相較於習知技術， 該基板結構3能避免該導電元件27出現破裂之情形，進而提高該基板結構3之信賴性及產品之良率。
第4及4’圖係為本發明之基板結構4之第三實施例的示意圖。本實施例與第一實施例之第2’圖之差異在於絕緣層42及新增導電線路440，故以下僅說明相異處，而不再贅述相同部分。
如第4及4’圖所示，除了該基板本體20、一絕緣層42、複數導電柱23’、一金屬接觸墊24、一絕緣保護層25以及一金屬層26等元件外，所述之基板結構4復包括一導電線路440，係形成於該絕緣層42上並接觸該金屬接觸墊24與該些導電柱23’。
於本實施例中，該導電線路440與該金屬接觸墊24係構成一線路層44。例如，該線路層44係以線路重佈層(Redistribution layer，簡稱RDL)製程製作。
本實施例之基板結構4藉由該導電元件27與該電性接觸墊200’之間形成該些導電柱23’、導電線路340與該金屬接觸墊24，以當該導電元件27經回銲後銲接至半導體晶片或封裝基板時，該些導電柱23’與該金屬接觸墊24可分散因熱所產生之殘留應力，故相較於習知技術，該基板結構4能避免該導電元件27出現破裂之情形，進而提高該基板結構4之信賴性及產品之良率。
另一方面，於其它實施例中，如第5圖所示之基板結構5，可省略該絕緣保護層25與該金屬層26，以令該導電元件27直接地接觸結合該金屬接觸墊24。
綜上所述，本發明之基板結構係藉由該金屬接觸墊與該導電柱之設計，以避免熱應力而出現破裂之情形，故能提高該基板結構之信賴性及產品之良率。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧基板結構
20‧‧‧基板本體
200‧‧‧電性接觸墊
21,22‧‧‧絕緣層
210‧‧‧開孔
23‧‧‧導電柱
24‧‧‧金屬接觸墊
25‧‧‧絕緣保護層
250‧‧‧開口
26‧‧‧金屬層
27‧‧‧導電元件

Claims (8)

  1. 一種基板結構，係包括：基板本體，係具有至少一電性接觸墊；至少一絕緣層，係形成於該基板本體上並具有外露該電性接觸墊之至少一開孔；至少一導電柱，係設於該開孔中並結合至該電性接觸墊上；以及金屬接觸墊，係設於該導電柱上且電性連接該導電柱。
  2. 如申請專利範圍第1項所述之基板結構，其中，複數該電性接觸墊分別藉由該導電柱結合單一該金屬接觸墊。
  3. 如申請專利範圍第1項所述之基板結構，其中，單一該電性接觸墊上結合有複數該導電柱。
  4. 如申請專利範圍第1項所述之基板結構，復包括導電線路，係形成於該絕緣層上並接觸該金屬接觸墊與該導電柱。
  5. 如申請專利範圍第4項所述之基板結構，其中，該導電線路與該金屬接觸墊係構成一線路層。
  6. 如申請專利範圍第1項所述之基板結構，復包括絕緣保護層，係形成於該絕緣層及金屬接觸墊上，且該絕緣保護層具有外露該金屬接觸墊之開口。
  7. 如申請專利範圍第6項所述之基板結構，復包括形成於該開口中之金屬層。
  8. 如申請專利範圍第6項所述之基板結構，復包括形成於該金屬接觸墊上之導電元件。
TW105104042A 2016-02-05 2016-02-05 基板結構 TWI585925B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105104042A TWI585925B (zh) 2016-02-05 2016-02-05 基板結構
CN201610115247.7A CN107046015A (zh) 2016-02-05 2016-03-01 基板结构
US15/258,303 US10049975B2 (en) 2016-02-05 2016-09-07 Substrate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105104042A TWI585925B (zh) 2016-02-05 2016-02-05 基板結構

Publications (2)

Publication Number Publication Date
TWI585925B TWI585925B (zh) 2017-06-01
TW201729372A true TW201729372A (zh) 2017-08-16

Family

ID=59497971

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105104042A TWI585925B (zh) 2016-02-05 2016-02-05 基板結構

Country Status (3)

Country Link
US (1) US10049975B2 (zh)
CN (1) CN107046015A (zh)
TW (1) TWI585925B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210068891A (ko) 2019-12-02 2021-06-10 삼성전자주식회사 인터포저, 및 이를 가지는 반도체 패키지
US11908790B2 (en) * 2021-01-06 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip structure with conductive via structure and method for forming the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
WO2007064073A1 (en) * 2005-12-02 2007-06-07 Nepes Corporation Bump with multiple vias for semiconductor package, method of fabrication method thereof, and semiconductor package using the same
TW201021171A (en) * 2008-11-17 2010-06-01 Phoenix Prec Technology Corp Package substrate and package structure
US9105588B2 (en) * 2010-10-21 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor component having a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
TWM459517U (zh) * 2012-12-28 2013-08-11 Unimicron Technology Corp 封裝基板
KR101546572B1 (ko) * 2013-07-16 2015-08-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US20150228594A1 (en) * 2014-02-13 2015-08-13 Qualcomm Incorporated Via under the interconnect structures for semiconductor devices

Also Published As

Publication number Publication date
US20170229386A1 (en) 2017-08-10
US10049975B2 (en) 2018-08-14
CN107046015A (zh) 2017-08-15
TWI585925B (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
TWI641087B (zh) 電子封裝件及封裝用之基板
JP2021532578A (ja) チップとパッケージ基板との間の電源接続を提供するチップ相互接続ブリッジを有するマルチチップ・パッケージ構造体
US8689437B2 (en) Method for forming integrated circuit assembly
TWI544599B (zh) 封裝結構之製法
TWI543323B (zh) 中介板及其製法
TWI487921B (zh) 半導體封裝件之測試方法
TW201630130A (zh) 封裝結構及其製法
TWI544593B (zh) 半導體裝置及其製法
TWI488270B (zh) 半導體封裝件及其製法
TWI601259B (zh) 電子封裝件及其半導體基板與製法
TW201707174A (zh) 電子封裝件及其製法
TW201405755A (zh) 半導體基板及其製法
TWI651819B (zh) 基板結構及其製法
TWI585925B (zh) 基板結構
TWI555145B (zh) 基板結構
TWI467723B (zh) 半導體封裝件及其製法
TWI669793B (zh) 基板結構
US20120086119A1 (en) Chip stacked structure
TW201911500A (zh) 電子封裝件及其製法
TW201834158A (zh) 基板結構及其製法與電子封裝件
TWI615926B (zh) 電子封裝件及其製法
TWI546920B (zh) 半導體裝置及其製法
TWI499020B (zh) 半導體基板之製法
TWI760726B (zh) 電子封裝件及其製法與導電結構
TWI574356B (zh) 半導體封裝件之製法