TW201729099A - 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 - Google Patents

記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 Download PDF

Info

Publication number
TW201729099A
TW201729099A TW105104043A TW105104043A TW201729099A TW 201729099 A TW201729099 A TW 201729099A TW 105104043 A TW105104043 A TW 105104043A TW 105104043 A TW105104043 A TW 105104043A TW 201729099 A TW201729099 A TW 201729099A
Authority
TW
Taiwan
Prior art keywords
physical
address
data
physical address
status
Prior art date
Application number
TW105104043A
Other languages
English (en)
Other versions
TWI557561B (zh
Inventor
陳　國榮
顏鴻聖
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW105104043A priority Critical patent/TWI557561B/zh
Priority to US15/093,755 priority patent/US10101914B2/en
Application granted granted Critical
Publication of TWI557561B publication Critical patent/TWI557561B/zh
Publication of TW201729099A publication Critical patent/TW201729099A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)

Abstract

本發明提供用於可複寫式非揮發性記憶體模組的一種記憶體管理方法。記憶體管理方法包括從主機系統接收調整指令，其中所述調整指令用以指示多個邏輯單元中的至少一邏輯單元所儲存的資料是無效的；根據所述調整指令更新邏輯位址狀態表，其中所述邏輯位址狀態表反應出所述邏輯單元中的每一邏輯單元所儲存的資料的資料狀態，其中所述資料狀態包括第一狀態或第二狀態；以及倘若符合預定條件，根據所述邏輯位址狀態表與所述實體位址狀態表來更新實體位址狀態表，其中所述實體位址狀態表反應出所述實體程式化單元中的每一實體程式化單元所儲存的資料的所述資料狀態。

Description

記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
本發明是有關於一種記憶體管理方法，且特別是有關於可複寫式非揮發性記憶體的一種記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於此些電子產品。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。例如，廣泛用於行動電子裝置上的嵌入式多媒體卡(embedded Multi Media Card, eMMC)就是一種以快閃記憶體作為儲存媒體的儲存裝置。
一般來說，主機系統可傳送調整指令至使用可複寫式非揮發性記憶體的儲存裝置(如，固態硬碟)，來通知儲存裝置去清除儲存裝置中不再需要的資料區塊以增加可用空間。然而，為了回應此調整指令，儲存裝置必須要另外耗費資源與時間來處理調整指令。因此，如何節省處理調整指令所耗費的時間，進而將調整指令的功效發揮到最大，是此領域技術人員所致力的目標。
本發明提供一種記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置，可有效地節省處理調整指令的時間。
本發明的一範例實施例提供用於可複寫式非揮發性記憶體模組的一種記憶體管理方法，其中所述可複寫式非揮發性記憶體模組包括多個實體抹除單元，其中所述實體抹除單元的每一實體抹除單元具有多個實體程式化單元，其中所述實體程式化單元映射至多個邏輯單元。所述記憶體管理方法包括從主機系統接收調整指令，其中所述調整指令用以指示所述邏輯單元中的至少一邏輯單元所儲存的資料是無效的；根據所述調整指令更新邏輯位址狀態表，其中所述邏輯位址狀態表用以反應出所述邏輯單元中的每一邏輯單元所儲存的資料的資料狀態，其中所述資料狀態包括第一狀態或第二狀態；倘若符合預定條件，根據所述邏輯位址狀態表與實體位址狀態表之比對結果來更新所述實體位址狀態表，其中所述實體位址狀態表用以反應出所述實體程式化單元中對應所述實體位址狀態表的多個實體程式化單元中的每一實體程式化單元所儲存的資料的所述資料狀態；以及根據已更新的所述實體位址狀態表對至少一無效資料進行抹除。
在本發明的一實施例中，其中上述倘若符合所述預定條件，根據所述邏輯位址狀態表與所述實體位址狀態表之所述比對結果來更新所述實體位址狀態表的步驟包括倘若符合所述預定條件，根據所述實體位址狀態表，從所述實體位址狀態表所反應出的多個實體位址中選擇所述資料狀態為所述第一狀態的第一實體位址；以及根據實體轉邏輯位址映射表、所述邏輯位址狀態表與所述第一實體位址來判斷是否需更新所述實體位址狀態表中對應所述第一實體位址的所述資料狀態。
在本發明的一實施例中，其中上述根據所述邏輯位址狀態表與所述第一實體位址來判斷是否需更新所述實體位址狀態表中對應所述第一實體位址的所述資料狀態的步驟包括根據所述實體轉邏輯位址映射表來辨識所述第一實體位址所映射的第一邏輯位址；根據所述邏輯位址狀態表與所述第一邏輯位址來比對所述邏輯位址狀態表中對應所述第一邏輯位址的所述資料狀態與所述實體位址狀態表中對應所述第一實體位址的所述資料狀態；以及倘若所述邏輯位址狀態表中對應所述第一邏輯位址的所述資料狀態不同於所述實體位址狀態表中對應所述第一實體位址的所述資料狀態，判定需更新所述實體位址狀態表中對應所述第一實體位址的所述資料狀態，並且將所述實體位址狀態表中對應所述第一實體位址的所述資料狀態從所述第一狀態調整為所述邏輯位址狀態表中對應所述第一邏輯位址的所述資料狀態，其中所述邏輯位址狀態表中對應所述第一邏輯位址的所述資料狀態為所述第二狀態。
在本發明的一實施例中，其中上述倘若符合所述預定條件，根據所述實體位址狀態表，從所述實體位址狀態表所反應出的所述實體位址中選擇所述資料狀態為所述第一狀態的所述第一實體位址的步驟包括根據反應出的所述實體位址與分別對應所述實體位址的所述資料狀態的時間，以最舊至最新的順序，依序判斷對應所述實體位址的所述資料狀態；以及選擇所述資料狀態為所述第一狀態的實體位址作為所述第一實體位址。
在本發明的一實施例中，上述記憶體管理方法更包括倘若所述主機系統閒置、垃圾回收操作或有資源可以進行更新實體位址狀態表的操作時，判定符合所述預定條件。
在本發明的一實施例中，其中所述邏輯位址狀態表反應出所述邏輯單元的多個邏輯位址與對應所述邏輯位址的所述資料狀態，其中對應所述資料狀態為所述第一狀態的邏輯位址的邏輯單元所儲存的資料是有效的，並且對應所述資料狀態為所述第二狀態的邏輯位址的邏輯單元所儲存的資料是無效的，其中所述實體位址狀態表反應出所述實體程式化單元的多個實體位址與對應所述實體位址的所述資料狀態，其中對應所述資料狀態為所述第一狀態的實體位址的實體程式化單元所儲存的資料是有效的，並且對應所述資料狀態為所述第二狀態的實體位址的實體程式化單元所儲存的資料是無效的。
在本發明的一實施例中，其中上述根據已更新的所述實體位址狀態表對所述至少一無效資料進行抹除的步驟包括根據已更新的所述實體位址狀態表來辨識已更新的所述實體位址狀態表中所述資料狀態為所述第二狀態的至少一第二實體位址與所述資料狀態為所述第一狀態的至少一第三實體位址；以及根據所述至少一第二實體位址與所述至少一第三實體位址來執行一垃圾回收操作，其中根據所述至少一第二實體位址與所述至少一第三實體位址來執行所述垃圾回收操作的步驟包括收集儲存於所述至少一第三實體位址中的至少一有效資料；以及抹除儲存於所述至少一第二實體位址中的至少一無效資料。
在本發明的一實施例中，所述記憶體管理方法更包括將具有儲存有效資料的至少一實體程式化單元的至少一實體單元劃分為資料鏈結，其中所述資料鏈結配置有所述實體位址狀態表，其中所述實體位址狀態表用以反應出所述至少一實體單元的多個實體程式化單元中的每一實體程式化單元的實體位址以及所述至少一實體單元的多個實體程式化單元中的每一實體程式化單元所儲存的資料的所述資料狀態，其中上述倘若符合所述預定條件，根據所述邏輯位址狀態表與所述實體位址狀態表之所述比對結果來更新所述實體位址狀態表的步驟包括經由所述實體位址狀態表以預定順序來檢查所述資料鏈結的所述至少一實體單元。
在本發明的一實施例中，其中上述經由所述實體位址狀態表以所述預定順序來檢查所述資料鏈結的所述至少一實體單元的步驟包括以所述預定順序來依序檢查所述實體位址狀態表所反應出的所述實體位址與對應的所述資料狀態，以辨識對應所述實體位址狀態表中所述資料狀態為所述第一狀態的多個實體位址；以及從所述資料狀態為所述第一狀態的所述實體位址中選擇至少一實體位址，並且根據所述至少一實體位址、映射至所述至少一實體位址的至少一邏輯位址，來比對所述邏輯位址狀態表中所述至少一邏輯位址的所述資料狀態與所述至少一實體位址的所述資料狀態。
本發明的一範例實施例提供用於控制記憶體儲存裝置的一種記憶體控制電路單元。所述記憶體控制電路單元包括主機介面、記憶體介面與記憶體管理電路。主機介面耦接至主機系統。記憶體介面耦接至可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個實體抹除單元，其中所述實體抹除單元的每一實體抹除單元具有多個實體程式化單元，其中所述實體程式化單元映射至多個邏輯單元。記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體管理電路用以從主機系統接收調整指令，其中所述調整指令用以指示所述邏輯單元中的至少一邏輯單元所儲存的資料是無效的。所述記憶體管理電路更用以根據所述調整指令更新邏輯位址狀態表，其中所述邏輯位址狀態表用以反應出所述邏輯單元中的每一邏輯單元所儲存的資料的資料狀態，其中所述資料狀態包括第一狀態或第二狀態。倘若符合預定條件，所述記憶體管理電路更用以根據所述邏輯位址狀態表與實體位址狀態表之比對結果來更新所述實體位址狀態表，其中所述實體位址狀態表用以反應出所述實體程式化單元中對應所述實體位址狀態表的多個實體程式化單元中的每一實體程式化單元所儲存的資料的所述資料狀態。並且，所述記憶體管理電路更用以根據已更新的所述實體位址狀態表對至少一無效資料進行抹除。
在本發明的一實施例中，倘若符合所述預定條件，所述記憶體管理電路根據所述實體位址狀態表，從所述實體位址狀態表所反應出的多個實體位址中選擇所述資料狀態為所述第一狀態的第一實體位址，並且根據實體轉邏輯位址映射表、所述邏輯位址狀態表與所述第一實體位址來判斷是否需更新所述實體位址狀態表中對應所述第一實體位址的所述資料狀態。
在本發明的一實施例中，所述記憶體管理電路根據所述實體轉邏輯位址映射表來辨識所述第一實體位址所映射的第一邏輯位址，並且根據所述邏輯位址狀態表與所述第一邏輯位址來比對所述邏輯位址狀態表中對應所述第一邏輯位址的所述資料狀態與所述實體位址狀態表中對應所述第一實體位址的所述資料狀態。倘若所述邏輯位址狀態表中對應所述第一邏輯位址的所述資料狀態不同於所述實體位址狀態表中對應所述第一實體位址的所述資料狀態，所述記憶體管理電路判定需更新所述實體位址狀態表中對應所述第一實體位址的所述資料狀態，並且將所述實體位址狀態表中對應所述第一實體位址的所述資料狀態從所述第一狀態調整為所述邏輯位址狀態表中對應所述第一邏輯位址的所述資料狀態，其中所述邏輯位址狀態表中對應所述第一邏輯位址的所述資料狀態為所述第二狀態。
在本發明的一實施例中，所述記憶體管理電路根據反應出的所述實體位址與分別對應所述實體位址的所述資料狀態的時間，以最舊至最新的順序，依序判斷對應所述實體位址的所述資料狀態，其中所述記憶體管理電路選擇所述資料狀態為所述第一狀態的實體位址作為所述第一實體位址。
在本發明的一實施例中，其中倘若所述主機系統閒置、垃圾回收操作或有資源可以進行更新實體位址狀態表的操作，所述記憶體管理電路判定符合所述預定條件。
在本發明的一實施例中，所述記憶體管理電路根據已更新的所述實體位址狀態表來辨識已更新的所述實體位址狀態表中所述資料狀態為所述第二狀態的至少一第二實體位址與所述資料狀態為所述第一狀態的至少一第三實體位址，並且根據所述至少一第二實體位址與所述至少一第三實體位址來執行垃圾回收操作。並且，在所述記憶體管理電路根據所述至少一第二實體位址與所述至少一第三實體位址來執行所述垃圾回收操作的運作中，所述記憶體管理電路收集儲存於所述至少一第三實體位址中的至少一有效資料，其中所述記憶體管理電路抹除儲存於所述至少一第二實體位址中的至少一無效資料。
在本發明的一實施例中，其中所述記憶體管理電路將具有儲存有效資料的至少一實體程式化單元的至少一實體單元劃分為資料鏈結，其中所述資料鏈結配置有所述實體位址狀態表，其中所述實體位址狀態表用以反應出所述至少一實體單元的多個實體程式化單元中的每一實體程式化單元的實體位址以及所述至少一實體單元的多個實體程式化單元中的每一實體程式化單元所儲存的資料的所述資料狀態。並且，所述記憶體管理電路經由所述實體位址狀態表以預定順序來檢查所述資料鏈結的所述至少一實體單元。
在本發明的一實施例中，所述記憶體管理電路以所述預定順序來依序檢查所述實體位址狀態表所反應出的所述實體位址與對應的所述資料狀態，以辨識對應所述實體位址狀態表中所述資料狀態為所述第一狀態的多個實體位址。所述記憶體管理電路從所述資料狀態為所述第一狀態的所述實體位址中選擇至少一實體位址，並且根據所述至少一實體位址、映射至所述至少一實體位址的至少一邏輯位址，來比對所述邏輯位址狀態表中所述至少一邏輯位址的所述資料狀態與所述至少一實體位址的所述資料狀態。
本發明的一範例實施例提供一種記憶體儲存裝置，其包括連接介面單元、主機系統、可複寫式非揮發性記憶體模組與記憶體控制電路單元。連接介面單元耦接至主機系統。可複寫式非揮發性記憶體模組包括多個實體抹除單元，其中所述實體抹除單元的每一實體抹除單元具有多個實體程式化單元，其中所述實體程式化單元映射至多個邏輯單元。記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以從所述主機系統接收調整指令，其中所述調整指令用以指示所述邏輯單元中的至少一邏輯單元所儲存的資料是無效的。所述記憶體控制電路單元更用以根據所述調整指令更新邏輯位址狀態表，其中所述邏輯位址狀態表用以反應出所述邏輯單元中的每一邏輯單元所儲存的資料的資料狀態，其中所述資料狀態包括第一狀態或第二狀態。倘若符合預定條件，所述記憶體控制電路單元更用以根據所述邏輯位址狀態表與實體位址狀態表之比對結果來更新所述實體位址狀態表，其中所述實體位址狀態表用以反應出所述實體程式化單元中對應所述實體位址狀態表的多個實體程式化單元中的每一實體程式化單元所儲存的資料的所述資料狀態，其中所述記憶體控制電路單元更用以根據已更新的所述實體位址狀態表對至少一無效資料進行抹除。
在本發明的一實施例中，倘若符合所述預定條件，所述記憶體控制電路單元根據所述實體位址狀態表，從所述實體位址狀態表所反應出的多個實體位址中選擇所述資料狀態為所述第一狀態的第一實體位址。並且，所述記憶體控制電路單元根據實體轉邏輯位址映射表、所述邏輯位址狀態表與所述第一實體位址來判斷是否需更新所述實體位址狀態表中對應所述第一實體位址的所述資料狀態。
在本發明的一實施例中，所述記憶體控制電路單元根據所述實體轉邏輯位址映射表來辨識所述第一實體位址所映射的第一邏輯位址，並且根據所述邏輯位址狀態表與所述第一邏輯位址來比對所述邏輯位址狀態表中對應所述第一邏輯位址的所述資料狀態與所述實體位址狀態表中對應所述第一實體位址的所述資料狀態。倘若所述邏輯位址狀態表中對應所述第一邏輯位址的所述資料狀態不同於所述實體位址狀態表中對應所述第一實體位址的所述資料狀態，所述記憶體控制電路單元判定需更新所述實體位址狀態表中對應所述第一實體位址的所述資料狀態，並且將所述實體位址狀態表中對應所述第一實體位址的所述資料狀態從所述第一狀態調整為所述邏輯位址狀態表中對應所述第一邏輯位址的所述資料狀態，其中所述邏輯位址狀態表中對應所述第一邏輯位址的所述資料狀態為所述第二狀態。
在本發明的一實施例中，所述記憶體控制電路單元根據反應出的所述實體位址與分別對應所述實體位址的所述資料狀態的時間，以最舊至最新的順序，依序判斷對應所述實體位址的所述資料狀態，其中所述記憶體控制電路單元選擇所述資料狀態為所述第一狀態的實體位址作為所述第一實體位址。
在本發明的一實施例中，倘若所述主機系統閒置、垃圾回收操作或有資源可以進行更新實體位址狀態表的操作，所述記憶體控制電路單元判定符合所述預定條件。
在本發明的一實施例中，所述記憶體控制電路單元根據已更新的所述實體位址狀態表來辨識已更新的所述實體位址狀態表中所述資料狀態為所述第二狀態的至少一第二實體位址與所述資料狀態為所述第一狀態的至少一第三實體位址，並且根據所述至少一第二實體位址與所述至少一第三實體位址來執行垃圾回收操作。在所述記憶體控制電路單元根據所述至少一第二實體位址與所述至少一第三實體位址來執行所述垃圾回收操作的運作中，所述記憶體控制電路單元收集儲存於所述至少一第三實體位址中的至少一有效資料。以及，所述記憶體控制電路單元抹除儲存於所述至少一第二實體位址中的至少一無效資料。
在本發明的一實施例中，其中所述記憶體控制電路單元將具有儲存有效資料的至少一實體程式化單元的至少一實體單元劃分為資料鏈結，其中所述資料鏈結配置有所述實體位址狀態表，其中所述實體位址狀態表用以反應出所述至少一實體單元的多個實體程式化單元中的每一實體程式化單元的實體位址以及所述至少一實體單元的多個實體程式化單元中的每一實體程式化單元所儲存的資料的所述資料狀態。在上述倘若符合所述預定條件，所述記憶體控制電路單元更用以根據所述邏輯位址狀態表與所述實體位址狀態表之所述比對結果來更新所述實體位址狀態表的運作中，所述記憶體控制電路單元經由所述實體位址狀態表以預定順序來檢查所述資料鏈結的所述至少一實體單元。
在本發明的一實施例中，所述記憶體控制電路單元以所述預定順序來依序檢查所述實體位址狀態表所反應出的所述實體位址與對應的所述資料狀態，以辨識對應所述實體位址狀態表中所述資料狀態為所述第一狀態的多個實體位址。所述記憶體控制電路單元從所述資料狀態為所述第一狀態的所述實體位址中選擇至少一實體位址，並且根據所述至少一實體位址、映射至所述至少一實體位址的至少一邏輯位址，來比對所述邏輯位址狀態表中所述至少一邏輯位址的所述資料狀態與所述至少一實體位址的所述資料狀態。
基於上述，本發明的範例實施例所提供的記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置，可根據所接收的調整指令更新邏輯位址狀態表，並且在系統閒暇時藉由已更新的邏輯位址狀態表來更新實體位址狀態表，以減少處理調整指令所耗費的時間，進而增進工作效率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料寫入至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210、滑鼠211等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的SD卡32、CF卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded MMC, eMMC)341及/或嵌入式多晶片封裝儲存裝置(embedded Multi Chip Package, eMCP)342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、安全數位(Secure Digital, SD)介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、多晶片封裝(Multi-Chip Package)介面標準、多媒體儲存卡(Multi Media Card, MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card, eMMC)介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、嵌入式多晶片封裝（embedded Multi Chip Package, eMCP）介面標準、小型快閃(Compact Flash, CF)介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404，並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406具有實體抹除單元410(0)~ 410(N)。例如，實體抹除單元410(0)~410(N)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，其中屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含8個實體存取位址，且一個實體存取位址的大小為512位元組(byte)。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。
在本範例實施例中，可複寫式非揮發性記憶體模組406為多階記憶胞（Multi Level Cell，MLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存2個資料位元的快閃記憶體模組）。然而，本發明不限於此，可複寫式非揮發性記憶體模組406亦可是單階記憶胞（Single Level Cell，SLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存1個資料位元的快閃記憶體模組）、複數階記憶胞（Trinary Level Cell，TLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存3個資料位元的快閃記憶體模組）、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖5是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504與記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
主機介面504是耦接至記憶體管理電路502並且用以耦接至連接介面單元402，以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於eMMC標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、UFS標準、UHS-I介面標準 、UHS-II介面標準、SD標準 、MS標準、SATA標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。
在一範例實施例中，記憶體控制電路單元404還包括緩衝記憶體508、電源管理電路510與錯誤檢查與校正電路512。
緩衝記憶體508是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。
電源管理電路510是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
錯誤檢查與校正電路512是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路512會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code, ECC Code)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路512會根據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖6是根據第一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的裝置的示意圖。
必須瞭解的是，在此描述可複寫式非揮發性記憶體模組406之運作時，“選擇”、“分組”、“劃分”、“關聯”等詞是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組之實體抹除單元的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組的實體抹除單元進行操作。
請參照圖6，可複寫式非揮發性記憶體模組406具有多個實體抹除單元410(0)~410(N)，每一實體抹除單元具有多個實體程式化單元。在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面或是實體扇(sector)。若實體程式化單元為實體頁面，則每一個實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體扇，用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，錯誤更正碼或其他系統用於管理的資料)。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊。
記憶體控制電路單元404(或記憶體管理電路502)會將可複寫式非揮發性記憶體模組406的實體抹除單元410(0)~410(N)邏輯地分組為資料區602、閒置區604、系統區606與取代區608。
邏輯上屬於資料區602與閒置區604的實體抹除單元是用以儲存來自於主機系統11的資料，並且在資料區602與閒置區604的實體抹除單元可被映射至主機系統11的多個邏輯單元(如，資料區602與閒置區604的實體區塊被映射至主機系統11的邏輯區塊)。具體來說，資料區602的實體抹除單元是被視為已儲存資料的實體抹除單元，而閒置區604的實體抹除單元是用以替換資料區602的實體抹除單元。也就是說，假設記憶體控制電路單元404(或記憶體管理電路502)從主機系統11接收到寫入指令與對應此寫入指令的欲寫入之資料。所述寫入指令指示將欲寫入的資料儲存至至少一第一邏輯單元。反應此寫入指令，記憶體控制電路單元404(或記憶體管理電路502)會將此欲寫入的資料儲存至映射至至少一第一邏輯單元的可複寫式非揮發性記憶體模組406的至少一第一實體抹除單元。或者，若資料區602)沒有任何已映射至至少一第一邏輯單元的實體抹除單元，記憶體控制電路單元404(或記憶體管理電路502)會從閒置區604中選擇至少一實體抹除單元做為至少一第一實體抹除單元，再將資料寫入至所選擇的至少一第一實體抹除單元，以替換資料區602的實體抹除單元。
邏輯上屬於系統區606的實體抹除單元是用以記錄關於可複寫式非揮發性記憶體模組406的系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組406的製造商與型號、可複寫式非揮發性記憶體模組406所屬的記憶體晶粒編號、實體抹除單元數、每一實體抹除單元的實體程式化單元數等。
邏輯上屬於取代區608中的實體抹除單元是用於壞實體抹除單元取代程序，以取代損壞的實體抹除單元。具體來說，倘若取代區608中仍存有正常之實體抹除單元並且資料區602的實體抹除單元損壞時，記憶體控制電路單元404(或記憶體管理電路502)會從取代區608中選擇正常的實體抹除單元來更換損壞的實體抹除單元。
特別是，可複寫式非揮發性記憶體模組406的資料區602、閒置區604、系統區606與取代區608之實體抹除單元的數量會根據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置10的運作中，實體抹除單元關聯至資料區602、閒置區604、系統區606與取代區608的分組關係會動態地變動。例如，當閒置區604中的實體抹除單元損壞而被取代區608的實體抹除單元取代時，則原本取代區608的實體抹除單元會被關聯至閒置區604。或是，從閒置區604選擇實體抹除單元來儲存寫入資料之後，記憶體控制電路單元404(或記憶體管理電路502)會將此實體抹除單元關聯至資料區602並且將對應所寫入的資料的邏輯單元映射至此實體抹除單元。
圖7是根據第一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的裝置的示意圖。以下配合圖6、圖7來說明可複寫式非揮發性記憶體模組的裝置的管理架構。
請參照圖7，假設記憶體控制電路單元404(或記憶體管理電路502)已配置邏輯單元LBA(0)~LBA(H)來映射資料區602的實體抹除單元410(0)~410(F-1)，並且主機系統11是透過邏輯單元LBA(0)~LBA(H)來存取資料區602中的資料。在此，每一個邏輯單元LBA(0)~LBA(H)可以是由一或多個邏輯位址組成。例如，邏輯單元可以是邏輯區塊(logical block)、邏輯頁面(logical page)或是邏輯扇區(logical sector)。一個邏輯單元可以是映射至一或多個實體單元，其中實體單元可以是一或多個實體位址、一或多個實體扇、一或多個實體程式化單元或者一或多個實體抹除單元。
在本範例實施例中，記憶體控制電路單元404(或記憶體管理電路502)會建立邏輯轉實體位址映射表(logical to physical address mapping table)與實體轉邏輯位址映射表(physical to logical address mapping table)，以記錄邏輯單元(如，邏輯區塊、邏輯頁面或邏輯扇區)與實體單元(如，實體抹除單元、實體程式化單元、實體扇區)之間的映射關係。換言之，記憶體控制電路單元404(或記憶體管理電路502)可藉由邏輯轉實體位址映射表來查找一邏輯單元所映射的實體單元，並且記憶體控制電路單元404(或記憶體管理電路502)可藉由實體轉邏輯位址映射表來查找一實體單元所映射的邏輯單元。當記憶體控制電路單元404(或記憶體管理電路502)欲更新某個邏輯單元的映射時，對應此邏輯單元所屬之邏輯轉實體位址映射表會被載入至緩衝記憶體來被更新。相似地，記憶體控制電路單元404亦會對應地更新實體轉邏輯位址映射表。
舉例來說，假設記憶體控制電路單元404(或記憶體管理電路502)已配置邏輯單元LBA(0)~LBA(H)來映射資料區602的實體抹除單元410(0)~410(F-1)，並且具有一資料欲寫入至邏輯單元LBA(0)。倘若邏輯單元LBA(0)尚未映射至任何實體抹除單元時，記憶體控制電路單元404(或記憶體管理電路502)可從閒置區604中選擇一個實體抹除單元(如，實體抹除單元410(F))來儲存此資料。並且，在寫入此資料至實體抹除單元410(F)後，記憶體控制電路單元404(或記憶體管理電路502)會將實體抹除單元410(F)關聯至資料區602，將邏輯單元LBA(0)映射至實體抹除單元410(F)，並且記錄邏輯單元LBA(0)的邏輯位址與邏輯單元LBA(0)所映射的實體抹除單元410(F)的實體位址，以更新邏輯轉實體位址映射表與實體轉邏輯位址映射表。
圖8是根據本發明的一範例實施例所繪示的邏輯轉實體位址映射表與實體轉邏輯位址映射表的示意圖。
請參照圖8，在本範例實施例中，假設邏輯單元例如是邏輯頁面，並且記憶體控制電路單元404(或記憶體管理電路502)會配置多個實體程式化單元來被映射至主機系統的多個邏輯單元(邏輯頁面)。為了便於說明，在此簡單假設邏輯轉實體位址映射表820與實體轉邏輯位址映射表830記錄8個邏輯單元與8個實體程式化單元之間的映射關係。
舉例來說，假設8個邏輯單元A~H的邏輯位址分別為邏輯位址801(0)~801(7)，並且8個實體程式化單元a~h的實體位址分別為實體位址901(0)~901(7)。邏輯轉實體位址映射表820記錄了8個邏輯單元A~H的邏輯位址801(0)~801(7)與分別映射至所述8個邏輯單元A~H的8個實體程式化單元a~h的實體位址901(0)~901(7)。簡單來說，亦可稱為邏輯位址801(0)~801(7)映射至實體位址901(0)~901(7)。例如，藉由邏輯位址801(0)可查找到實體位址901(7)，並且可知道映射至對應邏輯位址801(0)的邏輯單元A的實體程式化單元為實體位址為實體位址901(7)的實體程式化單元h。以此類推，根據邏輯轉實體位址映射表820，可知邏輯位址801(1)映射至實體位址901(3)；邏輯位址801(2)映射至實體位址901(4)；邏輯位址801(3)映射至實體位址901(5)；邏輯位址801(4)映射至實體位址901(2)；邏輯位址801(5)映射至實體位址901(1)；邏輯位址801(6)映射至實體位址901(6)；邏輯位址801(7)映射至實體位址901(0)。換言之，根據邏輯轉實體位址映射表820，可知邏輯單元A映射至實體程式化單元h；邏輯單元B映射至實體程式化單元d；邏輯單元C映射至實體程式化單元e；邏輯單元D映射至實體程式化單元f；邏輯單元E映射至實體程式化單元c；邏輯單元F映射至實體程式化單元b；邏輯單元G映射至實體程式化單元g；邏輯單元H映射至實體程式化單元a。
相對地，實體轉邏輯位址映射表830記錄了8個實體程式化單元a~h的實體位址901(0)~901(7)與分別映射至所述8個實體程式化單元a~h的8個邏輯單元A~H的邏輯位址801(0)~801(7)。
例如，根據實體轉邏輯位址映射表830，可知實體位址901(0)映射至邏輯位址801(7)；實體位址901(1)映射至邏輯位址801(5)；實體位址901(2)映射至邏輯位址801(4)；實體位址901(3)映射至邏輯位址801(1)；實體位址901(4)映射至邏輯位址801(2)；實體位址901(5)映射至邏輯位址801(3)；實體位址901(6)映射至邏輯位址801(6)；實體位址901(7)映射至邏輯位址801(0)。換言之，根據實體轉邏輯位址映射表830，可知實體程式化單元a映射至邏輯單元H；實體程式化單元b映射至邏輯單元F；實體程式化單元c映射至邏輯單元E；實體程式化單元d映射至邏輯單元B；實體程式化單元e映射至邏輯單元C；實體程式化單元f映射至邏輯單元D；實體程式化單元g映射至邏輯單元G；實體程式化單元h映射至邏輯單元A。
應注意的是，上述邏輯轉實體位址映射表與實體轉邏輯位址映射表所具有的元件數目為示例性的，並不限定本發明。廠商可採取其它數目的邏輯位址、實體狀態的數量與形式來設計邏輯轉實體位址映射表與實體轉邏輯位址映射表。
在本範例實施例中，當記憶體控制電路單元404(或記憶體管理電路502)欲將資料寫入至一個實體抹除單元時，記憶體控制電路單元404(或記憶體管理電路502)會判斷此實體抹除單元是否已經或即將被寫滿。若此實體抹除單元已經或即將被寫滿，記憶體控制電路單元404(或記憶體管理電路502)會從閒置區604中選擇另一個實體抹除單元做為目前使用之實體抹除單元，以繼續寫入資料至此目前使用之實體抹除單元。此外，記憶體控制電路單元404(或記憶體管理電路502)可對資料區602中的一或多個儲存有有效資料的實體抹除單元執行資料合併(merging)程序或垃圾回收(garbage collection)程序，以釋放出一或多個實體抹除單元並將其關聯至閒置區604。例如，記憶體控制電路單元404(或記憶體管理電路502)會將屬於一個邏輯單元的資料寫入至從閒置區604選擇的一個實體抹除單元並且將資料區602中原先映射至此邏輯單元的一個實體抹除單元的部分資料標示為無效資料。然後，記憶體控制電路單元404(或記憶體管理電路502)可將此原先映射至此邏輯單元的實體抹除單元中剩餘的有效資料複製到此從閒置區604所選擇的實體抹除單元並且將此原先映射至此邏輯單元的一個實體抹除單元關聯至閒置區604。藉此，完成一次的資料合併程序。在垃圾回收程序中，資料區602中的一或多個實體程式化單元所儲存的有效資料會被複製到從閒置區604中選擇的一或多個實體抹除單元並且所儲存的有效資料皆已被複製的實體抹除單元會被關聯至閒置區604。被關聯至閒置區604的實體抹除單元可在被抹除後再關聯至閒置區604或關聯至閒置區604後再抹除，在此不限制抹除的時間點。
一般來說，記錄有效資料與無效資料的方法與垃圾回收操作是相關聯的。根據本範例實施例所提供的記憶體管理方法，可僅耗費短的時間並且可確實地根據調整指令來更新儲存無效資料的邏輯位址與實體位址(記錄關於儲存有無效資料的邏輯位址與實體位址的資訊)。如此一來，可根據所更新/記錄的關於儲存有無效資料的邏輯位址與實體位址的資訊來執行垃圾回收操作，以增進垃圾回收的效率。其中，在本範例實施例中，調整指令用以指示所述邏輯單元中的至少一邏輯單元所儲存的資料是無效的，並且調整指令可為整理指令(trim command) 、刪除指令(delete command) ….或其他指令。以下為了便於說明，將以整理指令(trim command)作為調整指令來做說明。
具體來說，在本範例實施例中，記憶體控制電路單元404(或記憶體管理電路502)會使用邏輯位址狀態表(logical valid table)來反應(記錄)儲存在主機系統的多個邏輯單元中的資料的資料狀態(如，有效狀態或是無效狀態)，以在爾後可經由查找邏輯位址狀態表來判斷儲存在主機系統的多個邏輯單元中的資料是否是有效的。相似地，記憶體控制電路單元404(或記憶體管理電路502)會使用實體位址狀態表(physical valid table)來反應(記錄)儲存在主機系統的多個實體單元中的資料的資料狀態(如，有效狀態或是無效狀態)，以在爾後可經由查找實體位址狀態表來判斷儲存在主機系統的多個實體單元中的資料是否是有效的。換句話說，當記憶體控制電路單元404(或記憶體管理電路502)接收到調整指令後，記憶體控制電路單元404(或記憶體管理電路502)會根據調整指令所指示的無效資料的邏輯位址來對應地更新邏輯位址狀態表與實體位址狀態表。如此一來，記憶體控制電路單元404(或記憶體管理電路502)會可利用邏輯位址狀態表與實體位址狀態表所反應出的儲存在邏輯位址或實體位址的資料的資料狀態來做進一步的管理(例如，垃圾回收操作)。以下會搭配圖9、圖10、與圖11來詳細說明本發明所提供的記憶體管理方法，其可有效地處理所接收的調整指令。
圖9是根據本發明的一範例實施例所繪示的根據調整指令更新邏輯位址狀態表的示意圖。
請參考圖9，舉例來說，假設邏輯位址狀態表920記錄有邏輯單元A~H的邏輯位址801(0)~801(7)與分別儲存在邏輯位址801(0)~801(7)的資料的資料狀態802(0)~802(7)。其中，資料狀態可包括第一狀態(如，第一狀態被標記為 “1”)或第二狀態(如，第二狀態被標記為“0”)。在本實施例中，第一狀態用以表示儲存在邏輯位址的資料是有效的，並且第二狀態用以表示儲存在邏輯位址的資料是無效的，但本發明不限於此。例如，在另一實施例中，第一狀態用以表示儲存在邏輯位址的資料是無效的，並且第二狀態用以表示儲存在邏輯位址的資料是有效的。此外，廠商亦可以採用其他合適方式來表示第一狀態與第二狀態。例如，第一狀態可被標記為“1”或 “00”，並且第二狀態可被標記為 “0”或 “11”。
從圖9可看到，儲存在邏輯位址801(0)~801(7)的資料都是第一狀態(如， “1”)，也就是說，儲存在邏輯位址801(0)~801(7)的資料都是有效的。假設記憶體控制電路單元404(或記憶體管理電路502)從主機系統11接收到調整指令910，其中調整指令910指示儲存在邏輯單元801(0)、801(1)的資料已成為無效的(如，此資料的資料狀態為第二狀態)。接著，記憶體控制電路單元404(或記憶體管理電路502)會根據調整指令910來更新邏輯位址狀態表920。具體來說，記憶體控制電路單元404(或記憶體管理電路502)會根據此調整指令，將對應邏輯位址801(0)、801(1)的資料狀態802(0)、802(1)從 “1”調整為 “0”，以更新邏輯位址狀態表920為已更新的邏輯位址狀態表(updated logical valid table)921。
應注意的是，上述調整指令與邏輯位址狀態表所具有的元件數目為示例性的，並不限定本發明。廠商可採取其它數目的邏輯位址、資料狀態的數量與形式來設計調整指令或邏輯位址狀態表。
圖10是根據本發明的一範例實施例所繪示的實體位址狀態表的示意圖。
請參照圖10，在本範例實施例中，如上所述，記憶體控制電路單元404(或記憶體管理電路502)會建立至少一實體位址狀態表來記錄儲存在多個實體單元中的資料的資料狀態，藉此可判斷儲存在此些實體單元中的資料是否有效。具體來說，記憶體控制電路單元404(或記憶體管理電路502)會將具有儲存有效資料的至少一實體程式化單元的至少一實體單元(亦稱為超級區塊，super block)劃分為一資料鏈結(Data link)。所述實體單元例如是實體抹除單元或是實體區塊。在本範例實施例中，所述實體單元具有1個實體抹除單元。然而，在其他實施例中，所述實體單元亦可具有其它數目的實體抹除單元。所述資料鏈結配置一實體位址狀態表。所述實體位址狀態表記錄所述至少一實體單元的多個實體程式化單元中的每一實體程式化單元的實體位址以及所述至少一實體單元的多個實體程式化單元中的每一實體程式化單元所儲存的資料的資料狀態。換句話說，在本範例實施例中，實體位址狀態表會反應出所對應的資料鏈結中的多個實體程式化單元的實體位址與對應的資料狀態。應注意的是，在另一實施例中，記憶體控制電路單元404(或記憶體管理電路502)會將映射至所述邏輯單元的多個實體程式化單元劃分為多個資料鏈結，其中所述資料鏈結的每一個資料鏈結可配置有一個實體位址狀態表。為了簡易說明，在以下的實施例中，以對應具有一個實體單元的資料鏈結的實體位址狀態表、對應此資料鏈結的實體單元的實體程式化單元與映射至此資料鏈結的邏輯單元A~H來作例子，其中此實體單元具有5個實體程式化單元a~h。
舉例來說，相似於圖9中的邏輯位址狀態表，假設記憶體控制電路單元404(或記憶體管理電路502)已建立了實體位址狀態表1010，其中實體位址狀態表記錄了對應實體程式化單元a~h的實體位址901(0)~901(7)與儲存在實體位址901(0)~901(7)中的資料的資料狀態902(0)~902(7)。根據上述圖9的例子中判斷資料狀態的方式，可知道圖10中的邏輯單元A~C所儲存的資料為無效的(如，標記為 “0”)，並且邏輯單元D~H所儲存的資料為有效的(如，標記為 “1”)。應注意的是，上述實體位址狀態表所具有的元件數目為示例性的，並不限定本發明。廠商可採取其它數目的實體位址、資料狀態的數量與形式來設計實體位址狀態表。
在本範例實施例中，當記憶體控制電路單元404(或記憶體管理電路502)接收到調整指令後，記憶體控制電路單元404(或記憶體管理電路502)會先更新邏輯位址狀態表。換句話說，反應於所接收的調整指令，記憶體控制電路單元404(或記憶體管理電路502)會更新邏輯位址狀態表，但不更新實體位址狀態表。並且，在更新完邏輯位址狀態表後，記憶體控制電路單元404(或記憶體管理電路502)會回應給主機系統已將所接收的調整指令處理完畢。
值得一提的是，由於調整指令所指示的多個邏輯位址大多都是連續的且映射至此些邏輯位址的實體位址有可能不連續。因此，透過僅更新邏輯位址狀態表而不更新實體位址狀態表，可以有效地節省完成處理調整指令的時間。
然而，在本範例實施例中，記憶體控制電路單元404(或記憶體管理電路502)會在預定的時機點來更新實體位址狀態表。具體來說，記憶體控制電路單元404(或記憶體管理電路502)會根據判斷主機系統是否符合一預定條件，以判斷是否要更新實體位址狀態表。舉例來說，若主機系統11閒置(例如，主機系統沒有進行寫入及讀取動作操過一預定時間)時，記憶體控制電路單元404(或記憶體管理電路502)會判定符合預定條件。又例如，在記憶體控制電路單元404(或記憶體管理電路502)判定目前應對儲存裝置進行垃圾回收操作，判定符合預定條件。又例如，若記憶體控制電路單元404(或記憶體管理電路502)有資源可以進行更新實體位址狀態表的操作(如，進行連續的讀取操作，或是進行斷電操作)時，判定符合預定條件。
若判定符合預定條件，記憶體控制電路單元404(或記憶體管理電路502)會根據已更新的邏輯位址狀態表921與實體位址狀態表1010來更新實體位址狀態表1010。具體來說，倘若符合預定條件，記憶體控制電路單元404(或記憶體管理電路502)會根據所述邏輯位址狀態表與實體位址狀態表之比對結果來更新所述實體位址狀態表。更詳細來說，倘若符合預定條件，記憶體控制電路單元404(或記憶體管理電路502)會從實體位址狀態表選擇至少一實體位址，並且根據所選擇的實體位址與邏輯位址狀態表，來比對對應所選的實體位址的邏輯位址的資料狀態與所選的實體位址的資料狀態。
在本範例實施例中，記憶體控制電路單元404(或記憶體管理電路502)會經由實體位址狀態表以預定順序來依序檢查所述資料鏈結的所述至少一實體單元。記憶體控制電路單元404(或記憶體管理電路502)可藉此來選擇進行比對的實體位址。
更詳細來說，記憶體控制電路單元404(或記憶體管理電路502)會以預定順序來依序檢查實體位址狀態表1010所記錄的多個實體位址與對應的多個資料狀態，以辨識對應實體位址狀態表1010中資料狀態為第一狀態的多個實體位址。其中，所述預定順序例如是從最前面的實體位置至最後面的實體位址、從最後面的實體位置至最前面的實體位址，或是根據實體位址狀態表所記錄的實體位址與資料狀態的時間，由最早的時間至最晚的時間的順序。
舉例來說，若判定符合預定條件，記憶體控制電路單元404(或記憶體管理電路502)會根據實體位址狀態表1010所記錄的多個實體位址901(0)~901(7)中選擇資料狀態為第一狀態(如， “1”)的實體位址(以下亦稱，第一實體位址)。為了便於說明，被選擇的第一實體位址的數量在此設定為1個，但本發明不限於此，廠商可自行設定合適的數量來選擇第一實體位址。例如，記憶體控制電路單元404(或記憶體管理電路502)會選擇資料狀態為第一狀態的實體位址901(3)作為第一實體位址。
在本範例實施例中，在此假設所述預定順序是根據實體位址狀態表所記錄的實體位址與資料狀態的時間，由最早的時間至最晚的時間的順序。在上述記憶體控制電路單元404(或記憶體管理電路502)會以預定順序來依序檢查實體位址狀態表1010所記錄的多個實體位址與對應的多個資料狀態的運作中，記憶體控制電路單元404(或記憶體管理電路502)可根據記錄實體位址與對應的資料狀態的時間先後依序來選擇(欲檢查的)第一實體位址。更詳細來說，假設實體位址狀態表1010所記錄的實體位址901(0)~901(7)是按照記錄的時間先後從實體位址狀態表的第一欄開始往下記錄。換句話說，在實體位址狀態表1010中，實體位址901(0)與對應的資料狀態902(0)是最早被記錄在實體位址狀態表中的一筆記錄，並且實體位址901(7)與對應的資料狀態902(7)是最晚被記錄在實體位址狀態表中的一筆記錄。據此，記憶體控制電路單元404(或記憶體管理電路502)會按照實體位址901(0)~901(7)與對應的資料狀態的位置由上往下依序判斷實體位址901(0)~901(7)所對應的資料狀態是否為第一狀態。例如，記憶體控制電路單元404(或記憶體管理電路502)會從實體位址901(0)與資料狀態902(0)來開始判斷，並且記憶體控制電路單元404(或記憶體管理電路502)所找到的第一個為第一狀態的資料狀態的實體位址會是實體位址901(3)。接著，記憶體控制電路單元404(或記憶體管理電路502)會選擇實體位址901(3)來做為第一實體位址，以根據邏輯位址狀態表來比對映射至第一實體位址的第一邏輯位址的資料狀態與第一實體位址的資料狀態，進而執行後續的對於實體位址狀態表1010的更新操作。應注意的是，當處理完將實體位址901(3)作為第一實體位址的實體位址狀態表1010的更新操作後，記憶體控制電路單元404(或記憶體管理電路502)可按照前述的判斷順序來接續判斷對應實體位址901(4)的資料狀態902(4)。以此類推，記憶體控制電路單元404(或記憶體管理電路502)可判斷所有實體位址狀態表1010中的實體位址901(0)~901(7)的資料狀態902(0)~902(7)，進而完成對於實體位址狀態表1010的更新操作。
值得一提的是，本發明並不限於上述選擇第一實體位址的方式。例如，在另一實施例中，記憶體控制電路單元404(或記憶體管理電路502)會記錄實體位址901(0)~901(7)與對應的資料狀態902(0)~902(7)於實體位址狀態表1020中，並且記憶體控制電路單元404(或記憶體管理電路502)還會將記錄實體位址901(0)~901(7)與對應的資料狀態902(0)~902(7)的時間記錄在時間標記1001(0)~1001(7)中。如此一來，記憶體控制電路單元404(或記憶體管理電路502)可藉由判斷時間標記1001(0)~1001(7)所記錄的時間先後來依序判斷實體位址的資料狀態。舉例來說，對應實體位址901(0)~901(7)與對應的資料狀態902(0)~902(7)的時間標記1001(0)~1001(7)分別為「“1”、“2”、“3”、“4”、“5”、“6”、“7”、“8”」，其中數字越小表示記錄的時間越早。也就是說，記憶體控制電路單元404(或記憶體管理電路502)會根據記錄的時間早晚，從實體位址901(7)至實體位址901(0)來判斷資料狀態是否為第一狀態。例如，記憶體控制電路單元404(或記憶體管理電路502)會先判斷實體位址901(0)的資料狀態1001(0)，並且最後判斷實體位址901(7)的資料狀態1001(7)。如此一來，由於第一個資料狀態為第一狀態的實體位址為901(3)，記憶體控制電路單元404(或記憶體管理電路502)會選擇實體位址901(3)作為第一實體位址。
在本範例實施例中，在選擇第一實體位址後，記憶體控制電路單元404(或記憶體管理電路502)會根據實體轉邏輯位址映射表、邏輯位址狀態表與第一實體位址來判斷是否需更新實體位址狀態表中對應第一實體位址的資料狀態。
具體來說，記憶體控制電路單元404(或記憶體管理電路502)會根據實體轉邏輯位址映射表來辨識第一實體位址所映射的第一邏輯位址。接著，記憶體控制電路單元404(或記憶體管理電路502)會根據邏輯位址狀態表與第一邏輯位址來判斷對應第一邏輯位址的資料狀態是否為第二狀態。倘若在邏輯位址狀態表中對應第一邏輯位址的資料狀態為第二狀態(如，邏輯位址狀態表中對應第一邏輯位址的資料狀態不同於實體位址狀態表中對應第一實體位址的資料狀態)，記憶體控制電路單元404(或記憶體管理電路502)會判定需要更新實體位址狀態表中對應第一實體位址的資料狀態，並且記憶體控制電路單元404(或記憶體管理電路502)會將實體位址狀態表中對應第一實體位址的資料狀態從第一狀態調整為邏輯位址狀態表中對應第一邏輯位址的資料狀態(如，第二狀態)。
圖11是根據本發明的一範例實施例所繪示的更新實體位址狀態表的示意圖。
舉例來說，請參照圖11，假設記憶體控制電路單元404(或記憶體管理電路502)已從實體位址狀態表1010中選擇了資料狀態為第一狀態(如， “1”)的第一實體位址901(3)。記憶體控制電路單元404(或記憶體管理電路502)會根據實體轉邏輯位址映射表830與第一實體位址901(3)辨識第一實體位址901(3)所映射的邏輯位址801(1) (亦稱，第一邏輯位址)(如箭頭1101所示)。接著，記憶體控制電路單元404(或記憶體管理電路502)會根據邏輯位址狀態表921與第一邏輯位址801(1)判斷在邏輯位址狀態表中的第一邏輯位址801(1)的資料狀態802(1)是否為第二狀態(如， “0”)(如箭頭1102所示)。在此例子中，由於邏輯位址801(1)的資料狀態802(1)為第二狀態(不同於第一實體位址的為第一狀態的資料狀態)，因此，記憶體控制電路單元404(或記憶體管理電路502)會將實體位址狀態表1010中的第一實體位址901(3)的資料狀態902(3)從第一狀態調整為第二狀態(如箭頭1103所示)。如此一來，經由上述的過程，記憶體控制電路單元404(或記憶體管理電路502)便完成了對於實體位址狀態表1010中所選擇的第一實體位址901(3)的資料狀態的更新操作。
如上所述，記憶體控制電路單元404(或記憶體管理電路502)可繼續選擇實體位址狀態表的為第一狀態的其他實體位址(如，實體位址901(4)~901(7))來進行更新操作，方法類似於上述例子，不再贅述於此。
值得一提的是，根據上述所提供的記憶體管理方法，可利用系統閒置的時間來更新實體位址狀態表，藉此，當記憶體控制電路單元404(或記憶體管理電路502)進行垃圾回收操作時，記憶體控制電路單元404(或記憶體管理電路502)可經由實體位址狀態表直接辨識儲存無效資料的實體位址(如，對應資料狀態為第二狀態的實體位址)，不需耗費其他資源來判斷目前儲存裝置中所儲存的無效資料的位址，進而增進垃圾回收的效率。
圖12是根據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。
請參照圖12，在步驟S1201中，記憶體控制電路單元404(或記憶體管理電路502)從主機系統接收調整指令，其中所述調整指令用以指示多個邏輯單元中的至少一邏輯單元所儲存的資料是無效的。在步驟S1203中，記憶體控制電路單元404(或記憶體管理電路502)會根據所述調整指令更新邏輯位址狀態表，其中所述邏輯位址狀態表用以反應出所述邏輯單元中的每一邏輯單元所儲存的資料的資料狀態，其中所述資料狀態包括第一狀態或第二狀態。在步驟S1205中，倘若符合預定條件，記憶體控制電路單元404(或記憶體管理電路502)會根據所述邏輯位址狀態表與實體位址狀態表來更新所述實體位址狀態表，其中所述實體位址狀態表用以反應出多個實體程式化單元中的每一實體程式化單元所儲存的資料的所述資料狀態。在步驟S1207中，記憶體控制電路單元404(或記憶體管理電路502)會依據已更新的所述實體位址狀態表對至少一無效資料進行抹除。
如上所述，根據本範例實施例所提供的記憶體管理方法，可根據所更新/記錄的關於儲存有無效資料的邏輯位址與實體位址的資訊來執行垃圾回收操作，以增進垃圾回收的效率。具體來說，在本範例實施例中，記憶體控制電路單元404(或記憶體管理電路502)會根據調整指令來確實地更新實體位址狀態表，其中更新後的實體位址狀態表(亦稱，已更新實體位址狀態表)所記錄的資料狀態可真實地(可靠地)反映出儲存在已更新實體位址狀態表中的實體位址的資料是有效或是無效的。如此一來，在垃圾回收操作中，記憶體控制電路單元404(或記憶體管理電路502)便可根據已更新實體位址狀態表中所記錄的儲存著有效資料的至少一實體位址來收集至少一(部份或是全部的)有效資料，進而避免無意義的收集(即，被收集的資料實為無效的資料)。此外，在垃圾回收操作中，記憶體控制電路單元404(或記憶體管理電路502)還可辨識已更新實體位址狀態表中所記錄的儲存著無效資料的其他的至少一實體位址，以進行對至少一(部分或全部的)無效資料的抹除，進而釋放出更多的實體儲存空間。至於，關於一般垃圾回收操作中的有效資料的收集以及無效資料的抹除，為本領域人員所熟知的技術手段，不再贅述於此。
綜上所述，本發明的範例實施例所提供的記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置，可根據所接收的調整指令更新邏輯位址狀態表，並且在系統閒暇時藉由已更新的邏輯位址狀態表來更新實體位址狀態表，以減少處理調整指令所耗費的時間，進而增進工作效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧記憶體儲存裝置
11‧‧‧主機系統
110‧‧‧系統匯流排
111‧‧‧處理器
112‧‧‧隨機存取記憶體
113‧‧‧唯讀記憶體
114‧‧‧資料傳輸介面
12‧‧‧I/O裝置
20‧‧‧主機板
201‧‧‧隨身碟
202‧‧‧記憶卡
203‧‧‧固態硬碟
204‧‧‧無線記憶體儲存裝置
205‧‧‧全球定位系統模組
206‧‧‧網路介面卡
207‧‧‧無線傳輸裝置
208‧‧‧鍵盤
209‧‧‧螢幕
210‧‧‧喇叭
211‧‧‧滑鼠
30‧‧‧記憶體儲存裝置
31‧‧‧主機系統
32‧‧‧SD卡
33‧‧‧CF卡
34‧‧‧嵌入式儲存裝置
341‧‧‧嵌入式多媒體卡
342‧‧‧嵌入式多晶片封裝儲存裝置
402‧‧‧連接介面單元
404‧‧‧記憶體控制電路單元
406‧‧‧可複寫式非揮發性記憶體模組
410(0)~410(N)‧‧‧實體抹除單元
502‧‧‧記憶體管理電路
504‧‧‧主機介面
506‧‧‧記憶體介面
508‧‧‧緩衝記憶體
510‧‧‧電源管理電路
512‧‧‧錯誤檢查與校正電路
602‧‧‧資料區
604‧‧‧閒置區
606‧‧‧系統區
608‧‧‧取代區
LBA(0)、LBA(H)、A~H‧‧‧邏輯單元
a~h‧‧‧實體程式化單元
820‧‧‧邏輯轉實體位址映射表
830‧‧‧實體轉邏輯位址映射表
801(0)~801(7)‧‧‧邏輯位址
901(0)~9010(7)‧‧‧實體位址
910‧‧‧調整指令
920、921‧‧‧邏輯位址狀態表
802(0)~802(7)、902(0)~902(7)‧‧‧資料狀態
1010、1020‧‧‧實體位址狀態表
1101、1102、1103‧‧‧箭頭
S1201‧‧‧從主機系統接收調整指令，其中所述調整指令用以指示多個邏輯單元中的至少一邏輯單元所儲存的資料是無效的
S1203‧‧‧根據所述調整指令更新邏輯位址狀態表，其中所述邏輯位址狀態表用以反應出所述邏輯單元中的每一邏輯單元所儲存的資料的資料狀態，其中所述資料狀態包括第一狀態或第二狀態
S1205‧‧‧倘若符合預定條件，根據所述邏輯位址狀態表與實體位址狀態表來更新所述實體位址狀態表，其中所述實體位址狀態表用以反應出多個實體程式化單元中的每一實體程式化單元所儲存的資料的所述資料狀態
S1207‧‧‧依據已更新的所述實體位址狀態表對至少一無效資料進行抹除
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。 圖6是根據第一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的裝置的示意圖。 圖7是根據第一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的裝置的示意圖。 圖8是根據本發明的一範例實施例所繪示的邏輯轉實體位址映射表與實體轉邏輯位址映射表的示意圖。 圖9是根據本發明的一範例實施例所繪示的根據調整指令更新邏輯位址狀態表的示意圖。 圖10是根據本發明的一範例實施例所繪示的實體位址狀態表的示意圖。 圖11是根據本發明的一範例實施例所繪示的更新實體位址狀態表的示意圖。 圖12是根據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。
S1201‧‧‧從主機系統接收調整指令，其中所述調整指令用以指示多個邏輯單元中的至少一邏輯單元所儲存的資料是無效的
S1203‧‧‧根據所述調整指令更新邏輯位址狀態表，其中所述邏輯位址狀態表用以反應出所述邏輯單元中的每一邏輯單元所儲存的資料的資料狀態，其中所述資料狀態包括第一狀態或第二狀態
S1205‧‧‧倘若符合預定條件，根據所述邏輯位址狀態表與實體位址狀態表來更新所述實體位址狀態表，其中所述實體位址狀態表用以反應出多個實體程式化單元中的每一實體程式化單元所儲存的資料的所述資料狀態
S1207‧‧‧依據已更新的所述實體位址狀態表對至少一無效資料進行抹除

Claims (27)

  1. 一種記憶體管理方法，用於一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，其中該些實體抹除單元的每一實體抹除單元具有多個實體程式化單元，其中該些實體程式化單元映射至多個邏輯單元，該記憶體管理方法包括： 從一主機系統接收一調整指令，其中該調整指令用以指示該些邏輯單元中的至少一邏輯單元所儲存的資料是無效的； 根據該調整指令更新一邏輯位址狀態表，其中該邏輯位址狀態表用以反應出該些邏輯單元中的每一邏輯單元所儲存的資料的一資料狀態，其中該資料狀態包括一第一狀態或一第二狀態； 倘若符合一預定條件，根據該邏輯位址狀態表與一實體位址狀態表之一比對結果來更新該實體位址狀態表，其中該實體位址狀態表用以反應出該些實體程式化單元中對應該實體位址狀態表的多個實體程式化單元中的每一實體程式化單元所儲存的資料的該資料狀態；以及 根據已更新的該實體位址狀態表對至少一無效資料進行抹除。
  2. 如申請專利範圍第1項所述的記憶體管理方法，其中上述倘若符合該預定條件，根據該邏輯位址狀態表與該實體位址狀態表之該比對結果來更新該實體位址狀態表的步驟包括： 倘若符合該預定條件，根據該實體位址狀態表，從該實體位址狀態表所反應出的多個實體位址中選擇該資料狀態為該第一狀態的一第一實體位址；以及 根據一實體轉邏輯位址映射表、該邏輯位址狀態表與該第一實體位址來判斷是否需更新該實體位址狀態表中對應該第一實體位址的該資料狀態。
  3. 如申請專利範圍第2項所述的記憶體管理方法，其中上述根據該邏輯位址狀態表與該第一實體位址來判斷是否需更新該實體位址狀態表中對應該第一實體位址的該資料狀態的步驟包括： 根據該實體轉邏輯位址映射表來辨識該第一實體位址所映射的一第一邏輯位址； 根據該邏輯位址狀態表與該第一邏輯位址來比對該邏輯位址狀態表中對應該第一邏輯位址的該資料狀態與該實體位址狀態表中對應該第一實體位址的該資料狀態；以及 倘若該邏輯位址狀態表中對應該第一邏輯位址的該資料狀態不同於該實體位址狀態表中對應該第一實體位址的該資料狀態，判定需更新該實體位址狀態表中對應該第一實體位址的該資料狀態，並且將該實體位址狀態表中對應該第一實體位址的該資料狀態從該第一狀態調整為該邏輯位址狀態表中對應該第一邏輯位址的該資料狀態，其中該邏輯位址狀態表中對應該第一邏輯位址的該資料狀態為該第二狀態。
  4. 如申請專利範圍第2項所述的記憶體管理方法，其中上述倘若符合該預定條件，根據該實體位址狀態表，從該實體位址狀態表所反應出的該些實體位址中選擇該資料狀態為該第一狀態的該第一實體位址的步驟包括： 根據反應出的該些實體位址與分別對應該些實體位址的該資料狀態的時間，以最舊至最新的順序，依序判斷對應該些實體位址的該資料狀態；以及 選擇該資料狀態為該第一狀態的一實體位址作為該第一實體位址。
  5. 如申請專利範圍第1項所述的記憶體管理方法，更包括： 倘若該主機系統閒置、垃圾回收操作或有資源可以進行更新實體位址狀態表的操作時，判定符合該預定條件。
  6. 如申請專利範圍第1項所述的記憶體管理方法，其中該邏輯位址狀態表反應出該些邏輯單元的多個邏輯位址與對應該些邏輯位址的該資料狀態，其中對應該資料狀態為該第一狀態的一邏輯位址的一邏輯單元所儲存的資料是有效的，並且對應該資料狀態為該第二狀態的一邏輯位址的一邏輯單元所儲存的資料是無效的， 其中該實體位址狀態表反應出該些實體程式化單元的多個實體位址與對應該些實體位址的該資料狀態，其中對應該資料狀態為該第一狀態的一實體位址的一實體程式化單元所儲存的資料是有效的，並且對應該資料狀態為該第二狀態的一實體位址的一實體程式化單元所儲存的資料是無效的。
  7. 如申請專利範圍第6項所述的記憶體管理方法，其中上述根據已更新的該實體位址狀態表對該至少一無效資料進行抹除的步驟包括： 根據已更新的該實體位址狀態表來辨識已更新的該實體位址狀態表中該資料狀態為該第二狀態的至少一第二實體位址與該資料狀態為該第一狀態的至少一第三實體位址；以及 根據該至少一第二實體位址與該至少一第三實體位址來執行一垃圾回收操作，其中根據該至少一第二實體位址與該至少一第三實體位址來執行該垃圾回收操作的步驟包括：       收集儲存於該至少一第三實體位址中的至少一有效資料；以及       抹除儲存於該至少一第二實體位址中的至少一無效資料。
  8. 如申請專利範圍第1項所述的記憶體管理方法，更包括： 將具有儲存有效資料的至少一實體程式化單元的至少一實體單元劃分為一資料鏈結，其中該資料鏈結配置有該實體位址狀態表，其中該實體位址狀態表用以反應出該至少一實體單元的多個實體程式化單元中的每一實體程式化單元的實體位址以及該至少一實體單元的多個實體程式化單元中的每一實體程式化單元所儲存的資料的該資料狀態， 其中上述倘若符合該預定條件，根據該邏輯位址狀態表與該實體位址狀態表之該比對結果來更新該實體位址狀態表的步驟包括： 經由該實體位址狀態表以一預定順序來檢查該資料鏈結的該至少一實體單元。
  9. 如申請專利範圍第8項所述的記憶體管理方法，其中上述經由該實體位址狀態表以該預定順序來檢查該資料鏈結的該至少一實體單元的步驟包括： 以該預定順序來依序檢查該實體位址狀態表所反應出的該些實體位址與對應的該些資料狀態，以辨識對應該實體位址狀態表中該資料狀態為該第一狀態的多個實體位址；以及 從該資料狀態為該第一狀態的該些實體位址中選擇至少一實體位址，並且根據該至少一實體位址、映射至該至少一實體位址的至少一邏輯位址，來比對該邏輯位址狀態表中該至少一邏輯位址的該資料狀態與該至少一實體位址的該資料狀態。
  10. 一種記憶體控制電路單元，用於控制一記憶體儲存裝置，該記憶體控制電路單元包括： 一主機介面，耦接至一主機系統； 一記憶體介面，耦接至一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，其中該些實體抹除單元的每一實體抹除單元具有多個實體程式化單元，其中該些實體程式化單元映射至多個邏輯單元； 一記憶體管理電路，耦接至該主機介面與該記憶體介面，其中該記憶體管理電路用以從該主機系統接收一調整指令，其中該調整指令用以指示該些邏輯單元中的至少一邏輯單元所儲存的資料是無效的， 其中該記憶體管理電路更用以根據該調整指令更新一邏輯位址狀態表，其中該邏輯位址狀態表用以反應出該些邏輯單元中的每一邏輯單元所儲存的資料的一資料狀態，其中該資料狀態包括一第一狀態或一第二狀態， 其中倘若符合一預定條件，該記憶體管理電路更用以根據該邏輯位址狀態表與一實體位址狀態表之一比對結果來更新該實體位址狀態表，其中該實體位址狀態表用以反應出該些實體程式化單元中對應該實體位址狀態表的多個實體程式化單元中的每一實體程式化單元所儲存的資料的該資料狀態， 其中該記憶體管理電路更用以根據已更新的該實體位址狀態表對至少一無效資料進行抹除。
  11. 如申請專利範圍第10項所述的記憶體控制電路單元，其中在上述倘若符合該預定條件，該記憶體管理電路更用以根據該邏輯位址狀態表與該實體位址狀態表之該比對結果來更新該實體位址狀態表的運作中， 倘若符合該預定條件，該記憶體管理電路根據該實體位址狀態表，從該實體位址狀態表所反應出的多個實體位址中選擇該資料狀態為該第一狀態的一第一實體位址， 其中該記憶體管理電路根據一實體轉邏輯位址映射表、該邏輯位址狀態表與該第一實體位址來判斷是否需更新該實體位址狀態表中對應該第一實體位址的該資料狀態。
  12. 如申請專利範圍第11項所述的記憶體控制電路單元，其中在上述該記憶體管理電路根據該邏輯位址狀態表與該第一實體位址來判斷是否需更新該實體位址狀態表中對應該第一實體位址的該資料狀態的運作中， 該記憶體管理電路根據該實體轉邏輯位址映射表來辨識該第一實體位址所映射的一第一邏輯位址， 其中該記憶體管理電路根據該邏輯位址狀態表與該第一邏輯位址來比對該邏輯位址狀態表中對應該第一邏輯位址的該資料狀態與該實體位址狀態表中對應該第一實體位址的該資料狀態， 其中倘若該邏輯位址狀態表中對應該第一邏輯位址的該資料狀態不同於該實體位址狀態表中對應該第一實體位址的該資料狀態，該記憶體管理電路判定需更新該實體位址狀態表中對應該第一實體位址的該資料狀態，並且將該實體位址狀態表中對應該第一實體位址的該資料狀態從該第一狀態調整為該邏輯位址狀態表中對應該第一邏輯位址的該資料狀態，其中該邏輯位址狀態表中對應該第一邏輯位址的該資料狀態為該第二狀態。
  13. 如申請專利範圍第11項所述的記憶體控制電路單元，其中在上述倘若符合該預定條件，該記憶體管理電路根據該實體位址狀態表，從該實體位址狀態表所反應出的該些實體位址中選擇該資料狀態為該第一狀態的該第一實體位址的運作中， 該記憶體管理電路根據反應出的該些實體位址與分別對應該些實體位址的該資料狀態的時間，以最舊至最新的順序，依序判斷對應該些實體位址的該資料狀態， 其中該記憶體管理電路選擇該資料狀態為該第一狀態的一實體位址作為該第一實體位址。
  14. 如申請專利範圍第10項所述的記憶體控制電路單元，其中 倘若該主機系統閒置、垃圾回收操作或有資源可以進行更新實體位址狀態表的操作，該記憶體管理電路判定符合該預定條件。
  15. 如申請專利範圍第10項所述的記憶體控制電路單元，其中該邏輯位址狀態表反應出該些邏輯單元的多個邏輯位址與對應該些邏輯位址的該資料狀態，其中對應該資料狀態為該第一狀態的一邏輯位址的一邏輯單元所儲存的資料是有效的，並且對應該資料狀態為該第二狀態的一邏輯位址的一邏輯單元所儲存的資料是無效的， 其中該實體位址狀態表反應出該些實體程式化單元的多個實體位址與對應該些實體位址的該資料狀態，其中對應該資料狀態為該第一狀態的一實體位址的一實體程式化單元所儲存的資料是有效的，並且對應該資料狀態為該第二狀態的一實體位址的一實體程式化單元所儲存的資料是無效的。
  16. 如申請專利範圍第15項所述的記憶體控制電路單元，其中在上述該記憶體管理電路更用以根據已更新的該實體位址狀態表對該至少一無效資料進行抹除的運作中， 該記憶體管理電路根據已更新的該實體位址狀態表來辨識已更新的該實體位址狀態表中該資料狀態為該第二狀態的至少一第二實體位址與該資料狀態為該第一狀態的至少一第三實體位址， 其中該記憶體管理電路根據該至少一第二實體位址與該至少一第三實體位址來執行一垃圾回收操作，其中在該記憶體管理電路根據該至少一第二實體位址與該至少一第三實體位址來執行該垃圾回收操作的運作中，       該記憶體管理電路收集儲存於該至少一第三實體位址中的至少一有效資料，       其中該記憶體管理電路抹除儲存於該至少一第二實體位址中的至少一無效資料。
  17. 如申請專利範圍第10項所述的記憶體控制電路單元，其中 該記憶體管理電路將具有儲存有效資料的至少一實體程式化單元的至少一實體單元劃分為一資料鏈結，其中該資料鏈結配置有該實體位址狀態表，其中該實體位址狀態表用以反應出該至少一實體單元的多個實體程式化單元中的每一實體程式化單元的實體位址以及該至少一實體單元的多個實體程式化單元中的每一實體程式化單元所儲存的資料的該資料狀態， 其中在上述倘若符合該預定條件，該記憶體管理電路更用以根據該邏輯位址狀態表與該實體位址狀態表之該比對結果來更新該實體位址狀態表的運作中， 該記憶體管理電路經由該實體位址狀態表以一預定順序來檢查該資料鏈結的該至少一實體單元。
  18. 如申請專利範圍第17項所述的記憶體控制電路單元，其中在上述該記憶體管理電路經由該實體位址狀態表以該預定順序來檢查該資料鏈結的該至少一實體單元的運作中， 該記憶體管理電路以該預定順序來依序檢查該實體位址狀態表所反應出的該些實體位址與對應的該些資料狀態，以辨識對應該實體位址狀態表中該資料狀態為該第一狀態的多個實體位址， 其中該記憶體管理電路從該資料狀態為該第一狀態的該些實體位址中選擇至少一實體位址，並且根據該至少一實體位址、映射至該至少一實體位址的至少一邏輯位址，來比對該邏輯位址狀態表中該至少一邏輯位址的該資料狀態與該至少一實體位址的該資料狀態。
  19. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，包括多個實體抹除單元，其中該些實體抹除單元的每一實體抹除單元具有多個實體程式化單元，其中該些實體程式化單元映射至多個邏輯單元；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中該記憶體控制電路單元用以從該主機系統接收一調整指令，其中該調整指令用以指示該些邏輯單元中的至少一邏輯單元所儲存的資料是無效的， 其中該記憶體控制電路單元更用以根據該調整指令更新一邏輯位址狀態表，其中該邏輯位址狀態表用以反應出該些邏輯單元中的每一邏輯單元所儲存的資料的一資料狀態，其中該資料狀態包括一第一狀態或一第二狀態， 其中倘若符合一預定條件，該記憶體控制電路單元更用以根據該邏輯位址狀態表與一實體位址狀態表之一比對結果來更新該實體位址狀態表，其中該實體位址狀態表用以反應出該些實體程式化單元中對應該實體位址狀態表的多個實體程式化單元中的每一實體程式化單元所儲存的資料的該資料狀態， 其中該記憶體控制電路單元更用以根據已更新的該實體位址狀態表對至少一無效資料進行抹除。
  20. 如申請專利範圍第19項所述的記憶體儲存裝置，其中在上述倘若符合該預定條件，該記憶體控制電路單元更用以根據該邏輯位址狀態表與該實體位址狀態表之該比對結果來更新該實體位址狀態表的運作中， 倘若符合該預定條件，該記憶體控制電路單元根據該實體位址狀態表，從該實體位址狀態表所反應出的多個實體位址中選擇該資料狀態為該第一狀態的一第一實體位址， 其中該記憶體控制電路單元根據一實體轉邏輯位址映射表、該邏輯位址狀態表與該第一實體位址來判斷是否需更新該實體位址狀態表中對應該第一實體位址的該資料狀態。
  21. 如申請專利範圍第20項所述的記憶體儲存裝置，其中在上述該記憶體控制電路單元根據該邏輯位址狀態表與該第一實體位址來判斷是否需更新該實體位址狀態表中對應該第一實體位址的該資料狀態的運作中， 該記憶體控制電路單元根據該實體轉邏輯位址映射表來辨識該第一實體位址所映射的一第一邏輯位址， 其中該記憶體控制電路單元根據該邏輯位址狀態表與該第一邏輯位址來比對該邏輯位址狀態表中對應該第一邏輯位址的該資料狀態與該實體位址狀態表中對應該第一實體位址的該資料狀態， 其中倘若該邏輯位址狀態表中對應該第一邏輯位址的該資料狀態不同於該實體位址狀態表中對應該第一實體位址的該資料狀態，該記憶體控制電路單元判定需更新該實體位址狀態表中對應該第一實體位址的該資料狀態，並且將該實體位址狀態表中對應該第一實體位址的該資料狀態從該第一狀態調整為該邏輯位址狀態表中對應該第一邏輯位址的該資料狀態，其中該邏輯位址狀態表中對應該第一邏輯位址的該資料狀態為該第二狀態。
  22. 如申請專利範圍第20項所述的記憶體儲存裝置，其中在上述倘若符合該預定條件，該記憶體控制電路單元根據該實體位址狀態表，從該實體位址狀態表所反應出的該些實體位址中選擇該資料狀態為該第一狀態的該第一實體位址的運作中， 該記憶體控制電路單元根據反應出的該些實體位址與分別對應該些實體位址的該資料狀態的時間，以最舊至最新的順序，依序判斷對應該些實體位址的該資料狀態， 其中該記憶體控制電路單元選擇該資料狀態為該第一狀態的一實體位址作為該第一實體位址。
  23. 如申請專利範圍第19項所述的記憶體儲存裝置，其中 倘若該主機系統閒置、垃圾回收操作或有資源可以進行更新實體位址狀態表的操作，該記憶體控制電路單元判定符合該預定條件。
  24. 如申請專利範圍第19項所述的記憶體儲存裝置，其中該邏輯位址狀態表反應出該些邏輯單元的多個邏輯位址與對應該些邏輯位址的該資料狀態，其中對應該資料狀態為該第一狀態的一邏輯位址的一邏輯單元所儲存的資料是有效的，並且對應該資料狀態為該第二狀態的一邏輯位址的一邏輯單元所儲存的資料是無效的， 其中該實體位址狀態表反應出該些實體程式化單元的多個實體位址與對應該些實體位址的該資料狀態，其中對應該資料狀態為該第一狀態的一實體位址的一實體程式化單元所儲存的資料是有效的，並且對應該資料狀態為該第二狀態的一實體位址的一實體程式化單元所儲存的資料是無效的。
  25. 如申請專利範圍第24項所述的記憶體儲存裝置，其中在上述該記憶體控制電路單元更用以根據已更新的該實體位址狀態表對該至少一無效資料進行抹除的運作中， 該記憶體控制電路單元根據已更新的該實體位址狀態表來辨識已更新的該實體位址狀態表中該資料狀態為該第二狀態的至少一第二實體位址與該資料狀態為該第一狀態的至少一第三實體位址， 其中該記憶體控制電路單元根據該至少一第二實體位址與該至少一第三實體位址來執行一垃圾回收操作，其中在該記憶體控制電路單元根據該至少一第二實體位址與該至少一第三實體位址來執行該垃圾回收操作的運作中，       該記憶體控制電路單元收集儲存於該至少一第三實體位址中的至少一有效資料，       其中該記憶體控制電路單元抹除儲存於該至少一第二實體位址中的至少一無效資料。
  26. 如申請專利範圍第19項所述的記憶體儲存裝置，其中 該記憶體控制電路單元將具有儲存有效資料的至少一實體程式化單元的至少一實體單元劃分為一資料鏈結，其中該資料鏈結配置有該實體位址狀態表，其中該實體位址狀態表用以反應出該至少一實體單元的多個實體程式化單元中的每一實體程式化單元的實體位址以及該至少一實體單元的多個實體程式化單元中的每一實體程式化單元所儲存的資料的該資料狀態， 其中在上述倘若符合該預定條件，該記憶體控制電路單元更用以根據該邏輯位址狀態表與該實體位址狀態表之該比對結果來更新該實體位址狀態表的運作中， 該記憶體控制電路單元經由該實體位址狀態表以一預定順序來檢查該資料鏈結的該至少一實體單元。
  27. 如申請專利範圍第26項所述的記憶體儲存裝置，其中在上述該記憶體控制電路單元經由該實體位址狀態表以該預定順序來檢查該資料鏈結的該至少一實體單元的運作中， 該記憶體控制電路單元以該預定順序來依序檢查該實體位址狀態表所反應出的該些實體位址與對應的該些資料狀態，以辨識對應該實體位址狀態表中該資料狀態為該第一狀態的多個實體位址， 其中該記憶體控制電路單元從該資料狀態為該第一狀態的該些實體位址中選擇至少一實體位址，並且根據該至少一實體位址、映射至該至少一實體位址的至少一邏輯位址，來比對該邏輯位址狀態表中該至少一邏輯位址的該資料狀態與該至少一實體位址的該資料狀態。
TW105104043A 2016-02-05 2016-02-05 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 TWI557561B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105104043A TWI557561B (zh) 2016-02-05 2016-02-05 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
US15/093,755 US10101914B2 (en) 2016-02-05 2016-04-08 Memory management method, memory control circuit unit and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105104043A TWI557561B (zh) 2016-02-05 2016-02-05 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TWI557561B TWI557561B (zh) 2016-11-11
TW201729099A true TW201729099A (zh) 2017-08-16

Family

ID=57851544

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105104043A TWI557561B (zh) 2016-02-05 2016-02-05 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US10101914B2 (zh)
TW (1) TWI557561B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10698809B2 (en) 2017-12-05 2020-06-30 Silicon Motion, Inc. Method, associated flash controller and electronic device for accessing flash module with data validity verification
TWI805445B (zh) * 2022-01-04 2023-06-11 慧榮科技股份有限公司 借助額外實體位址資訊來進行記憶體裝置之存取控制的方法、記憶體裝置以及記憶體裝置的控制器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI629590B (zh) * 2017-04-14 2018-07-11 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
CN110418245B (zh) * 2018-04-28 2021-03-19 深圳市冠旭电子股份有限公司 一种降低蓝牙音箱反应延迟的方法、装置及终端设备
CN109240939B (zh) * 2018-08-15 2023-04-07 杭州阿姆科技有限公司 一种快速处理固态硬盘trim的方法
CN109271108B (zh) * 2018-09-03 2021-11-30 青岛镕铭半导体有限公司 一种存储器控制装置及数据存储设备
CN111324287A (zh) * 2018-12-14 2020-06-23 北京兆易创新科技股份有限公司 一种存储器
US11341063B2 (en) * 2019-01-31 2022-05-24 Dell Products L.P. Systems and methods for safely detecting indeterminate states of ranges in a self-encrypting storage resource
TWI705331B (zh) * 2019-06-24 2020-09-21 群聯電子股份有限公司 有效資料合併方法、記憶體控制電路單元與記憶體儲存裝置
CN112181859B (zh) * 2019-07-02 2024-03-12 群联电子股份有限公司 有效数据合并方法、存储器控制电路单元与存储装置
CN110399312A (zh) * 2019-07-30 2019-11-01 深圳大普微电子科技有限公司 提高固态硬盘读性能的方法、固态硬盘及存储介质
TWI813978B (zh) * 2021-04-16 2023-09-01 群聯電子股份有限公司 快閃記憶體控制方法、快閃記憶體儲存裝置及快閃記憶體控制器
CN112988076B (zh) * 2021-04-26 2023-08-15 群联电子股份有限公司 快闪存储器控制方法、存储装置及控制器
CN113590503B (zh) * 2021-07-23 2024-03-22 合肥康芯威存储技术有限公司 一种非挥发性记忆体存储器的垃圾回收方法与垃圾回收系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10341618A1 (de) * 2003-09-10 2005-05-04 Hyperstone Ag Verwaltung gelöschter Blöcke in Flash-Speichern
US20110029723A1 (en) * 2004-08-06 2011-02-03 Super Talent Electronics, Inc. Non-Volatile Memory Based Computer Systems
US7571295B2 (en) * 2005-08-04 2009-08-04 Intel Corporation Memory manager for heterogeneous memory control
US7996642B1 (en) * 2007-04-25 2011-08-09 Marvell International Ltd. Digital locked loop on channel tagged memory requests for memory optimization
EP2791775A1 (en) * 2012-03-13 2014-10-22 Hitachi, Ltd. Storage system having nonvolatile semiconductor storage device with nonvolatile semiconductor memory
TWI475385B (zh) * 2012-03-14 2015-03-01 Phison Electronics Corp 程式化記憶胞與資料讀取方法、記憶體控制器與儲存裝置
TWI479489B (zh) * 2012-08-13 2015-04-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10698809B2 (en) 2017-12-05 2020-06-30 Silicon Motion, Inc. Method, associated flash controller and electronic device for accessing flash module with data validity verification
TWI805445B (zh) * 2022-01-04 2023-06-11 慧榮科技股份有限公司 借助額外實體位址資訊來進行記憶體裝置之存取控制的方法、記憶體裝置以及記憶體裝置的控制器
US11687447B1 (en) 2022-01-04 2023-06-27 Silicon Motion, Inc. Method and apparatus for performing access control of memory device with aid of additional physical address information

Also Published As

Publication number Publication date
US20170228162A1 (en) 2017-08-10
TWI557561B (zh) 2016-11-11
US10101914B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
TWI557561B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI579693B (zh) 映射表載入方法、記憶體控制電路單元與記憶體儲存裝置
TWI579696B (zh) 資料重建方法與系統及其記憶體控制電路單元
TWI515735B (zh) 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
TWI592799B (zh) 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
TW201732821A (zh) 資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置
TWI602061B (zh) 資料寫入方法、記憶體儲存裝置與記憶體控制電路單元
TWI486766B (zh) 資料處理方法、記憶體控制器與記憶體儲存裝置
TWI607309B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI571882B (zh) 平均磨損方法、記憶體控制電路單元及記憶體儲存裝置
TWI611410B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI656531B (zh) 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置
TWI705331B (zh) 有效資料合併方法、記憶體控制電路單元與記憶體儲存裝置
TWI438630B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
TWI591640B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI644210B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI642059B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
CN111078146B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI629590B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI448892B (zh) 資料搬移方法、記憶體控制器與記憶體儲存裝置
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TWI688956B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI584292B (zh) 記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置
CN112799601A (zh) 有效数据合并方法、存储器存储装置及控制电路单元
CN112445418B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元