TW201723513A - 晶片錯料檢測裝置和檢測方法，以及晶片燒錄系統和燒錄方法 - Google Patents

晶片錯料檢測裝置和檢測方法，以及晶片燒錄系統和燒錄方法 Download PDF

Info

Publication number
TW201723513A
TW201723513A TW105107624A TW105107624A TW201723513A TW 201723513 A TW201723513 A TW 201723513A TW 105107624 A TW105107624 A TW 105107624A TW 105107624 A TW105107624 A TW 105107624A TW 201723513 A TW201723513 A TW 201723513A
Authority
TW
Taiwan
Prior art keywords
contact point
wafer
detecting
level
detection
Prior art date
Application number
TW105107624A
Other languages
English (en)
Other versions
TWI600914B (zh
Inventor
任加華
路曉東
錢之政
趙樹磊
劉上
林大毅
Original Assignee
環鴻電子（昆山）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環鴻電子（昆山）有限公司 filed Critical 環鴻電子（昆山）有限公司
Publication of TW201723513A publication Critical patent/TW201723513A/zh
Application granted granted Critical
Publication of TWI600914B publication Critical patent/TWI600914B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Geophysics And Detection Of Objects (AREA)

Abstract

一種晶片錯料檢測裝置和檢測方法，以及晶片燒錄系統和燒錄方法，其中，錯料檢測方法包含以下步驟：選擇料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；選擇料座中同位接地接觸點中的一個作為檢測接觸點；在取料前、取料後及/或放料前、放料後，鎖合、解鎖所述料座，使所述料座的接觸點與所述晶片對應的引腳電連接、斷路；獲取檢測接觸點的檢測電平變化情況；根據獲取的檢測電平變化情況與放料正確時的標準電平變化情況相比較，檢測是否發生錯料。根據錯料檢測裝置中檢測接觸點的檢測電平變化情況判斷是否出現錯料燒錄，簡單方便同時節約燒錄時間。

Description

晶片錯料檢測裝置和檢測方法，以及晶片燒錄系統和燒錄方法
本本發明涉及電子技術領域，尤其涉及一種晶片錯料檢測裝置及基於該錯料檢測裝置的錯料檢測方法，還涉及一種晶片的燒錄方法及其燒錄系統。
可擦除可程式設計唯讀記憶體(Electrically Erasable Programmable Read-Only Memory，以下簡稱EEPROM)的晶片是一種掉電後資料不丟失的可擦除可程式設計只存儲晶片，其可以在電腦上或專用設備上擦除已有資訊，重新程式設計，使用方法為隨插即用。目前來說，很多硬體中都需要使用EEPROM晶片來存儲一些關鍵的硬體資料或者配置資訊，例如，電腦主機板上網卡的EEPROM晶片等，功能不同其內部存儲的資料自然不同。
在將資料燒錄進EEPROM晶片的過程中，首先將EEPROM晶片母片(內置待燒錄資料的EEPROM晶片)放入燒錄器的料座(英文為料座)中將待燒錄資料進行緩存，隨後將待燒錄的EEPROM晶片放入該燒錄器中燒錄進該緩存資料，實現EEPROM晶片的燒錄。為了提高效率，通常設置多個料座，在其中的一個料座中固定放置EEPROM晶片母片，在其他的料座中同時放置待燒錄的EEPROM晶片實現資料的同時燒錄。
為了提高生產效率，在批量燒錄時常由自動供料機構連續取/放待燒錄的EEPROM晶片。為避免連續自動取料或放料時的錯料，一般在對EEPROM晶片進行燒錄之前需要檢測其是否為空片。如若該EEPROM 晶片不是空片，則意味當前料座上的EEPROM晶片是前一取料動作未取走的已燒錄EEPROM晶片。這通常是因為更前一放料動作一次抓取了兩顆空白EEPROM晶片，即發生疊料錯誤。但是，在實際應用中，部分的EEPROM晶片沒有空片檢測的功能，尤其是在對已經燒錄過資料的EEPROM晶片進行資料更新時，很容易出現由於EEPROM晶片中資料重複燒錄(因此時無法利用空片檢測功能檢測疊料)而出錯。此外，也存在發生漏料的錯誤需要檢測。
當然，現在也有能夠解決各種EEPROM晶片燒錄前進行疊料或漏料的錯料檢測這一問題的方法，例如，在燒錄的料座上設置CCD(Charge-coupled Device，電荷耦合元件)檢測儀，其通過在取出燒錄了資料的EEPROM晶片時抓取料座的圖片的方法來實現上述目的。但是，利用CCD檢測儀進行空片進行檢測為一光學方法，其對環境要求(如，亮度、位置等)極高，且費用高還延長了燒錄時間。
因此，如何簡單快速的實現EEPROM晶片的錯料檢測成為一個急需解決的問題。
針對上述問題，本發明旨在提供一種晶片錯料檢測裝置及檢測方法、晶片燒錄方法及燒錄系統，其根據錯料檢測裝置中檢測接觸點的檢測電平變化情況判斷是否出現錯料燒錄，簡單方便同時節約燒錄時間。
本發明提供的技術方案如下：一種晶片的錯料檢測方法，用於檢測放料至料座內的所述晶片，所述晶片具有內部電連接的至少兩個同位接地引腳，所述料座具有與所述晶片引腳對應的接觸點，所述錯料檢測方法包括：步驟S10選擇所述料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；步驟S20選擇所述料座中同位接地接觸點中的一個作為檢測接觸點；步驟S30在取料前、取料後和/或放料前、放料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；步驟S40獲取所述檢測接觸點的檢測電平變化情況；以及步驟S50根據獲取的檢測電平變化情況與放料正確時的標準電平變化情況比較，檢測是否發生錯 料。
本發明還提供一種晶片的錯料檢測方法，包括：步驟S10選擇所述料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；步驟S21選擇步驟S10中所述的參考接觸點作為檢測接觸點；以及步驟S22將所述料座中同位接地接觸點中與所述的檢測接觸點不同的另一個接地接觸點與接地線電連接；步驟S30在取料前、取料後和/或放料前、放料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；步驟S40獲取所述檢測接觸點的檢測電平變化情況；以及步驟S50根據獲取的檢測電平變化情況與放料正確時的標準電平變化情況比較，檢測是否發生錯料。
本發明還提供一種晶片的錯料檢測方法，包括：步驟S10選擇所述料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；步驟S21選擇步驟S10中所述的參考接觸點作為檢測接觸點；以及步驟S22將所述料座中同位接地接觸點中與所述的檢測接觸點不同的另一個接地接觸點與接地線電連接；步驟S30在取料前或取料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；步驟S41獲取取料後所述檢測接觸點的檢測電平變化情況；步驟S51當取料後料座鎖合時，檢測電平維持高電平未變化，為未檢測到發生疊料；或步驟S52當取料後料座鎖合時，檢測電平由高電平變化為低電平，為檢測到發生疊料。
本發明還提供一種晶片的錯料檢測方法，包括：步驟S10選擇所述料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；步驟S21選擇步驟S10中所述的參考接觸點作為檢測接觸點；以及步驟S22將所述料座中同位接地接觸點中與所述的檢測接觸點不同的另一個接地接觸點與接地線電連接；步驟S30在放料前或放料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；步驟S42獲取放料後所述檢測接觸點的檢測電平變化情況；步驟S53當放料後料座鎖合時，檢測電平由高電平變化為低電平，為未檢測到發生漏料；或步驟S54當放料後料座鎖合時，檢測電平維持高電平未 變化，為檢測到發生漏料。
本發明還提供一種晶片的錯料檢測方法，包括：步驟S10選擇所述料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；步驟S23選擇步驟S10中所述的參考接觸點不同的另一個作為檢測接觸點；以及步驟S24保持所述料座中同位接地接觸點中與所述的參考接觸點及檢測接觸點不同的其餘接地接觸點與接地線斷路；步驟S30在取料前、取料後和/或放料前、放料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；步驟S40獲取所述檢測接觸點的檢測電平變化情況；以及步驟S50根據獲取的檢測電平變化情況與放料正確時的標準電平變化情況比較，檢測是否發生錯料。
本發明還提供一種晶片的錯料檢測方法，包括：步驟S10選擇所述料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；步驟S23選擇步驟S10中所述的參考接觸點不同的另一個作為檢測接觸點；以及步驟S24保持所述料座中同位接地接觸點中與所述的參考接觸點及檢測接觸點不同的其餘接地接觸點與接地線斷路；步驟S30在取料前或取料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；步驟S43獲取取料後所述檢測接觸點的檢測電平變化情況；步驟S55當取料後料座鎖合時，檢測電平維持低電平未變化，為未檢測到發生疊料；或步驟S56當取料後料座鎖合時，檢測電平由低電平變化為高電平，為檢測到發生疊料。
本發明還提供一種晶片的錯料檢測方法，包括：步驟S10選擇所述料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；步驟S23選擇步驟S10中所述的參考接觸點不同的另一個作為檢測接觸點；以及步驟S24保持所述料座中同位接地接觸點中與所述的參考接觸點及檢測接觸點不同的其餘接地接觸點與接地線斷路；步驟S30在放料前或放料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；步驟S44獲取放料後所述檢測接觸點的檢測電平變化情況；步驟S57當放料後料座鎖合時，檢測電平由低電平變化為高電平，為未檢測到發生漏料；或步驟S58當放料後料座鎖合時， 檢測電平維持低電平未變化，為檢測到發生漏料。
本發明提供的晶片錯料檢測方法，不但適用於EEPROM晶片的疊料及漏料檢測，也適用於所有具有內部電連接的至少兩個同位元接地引腳的晶片類型；不但適用於晶片燒錄過程中的疊料及漏料檢測，也適用於其他生產、測試流程中的晶片的疊料及漏料檢測。具有廣泛的適用性。
本發明還提供了一種晶片燒錄方法，所述晶片設於燒錄器中的料座內進行資料燒錄，所述晶片具有內部電連接的至少兩個同位接地引腳，所述料座具有與所述晶片引腳對應的接觸點，包括：步驟S10選擇所述料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；步驟S21選擇步驟S10中所述的參考接觸點作為檢測接觸點；以及，步驟S22將所述料座中同位接地接觸點中與所述的檢測接觸點不同的另一個接地接觸點與接地線電連接；步驟S30在取料前、取料後和/或放料前、放料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；步驟S40獲取所述檢測接觸點的檢測電平變化情況；以及，步驟S50根據獲取的檢測電平變化情況與放料正確時的標準電平變化情況比較，檢測是否發生錯料；步驟S60當監測到出現錯料時，停止所述晶片的燒錄和/或發出警報；以及，步驟S70確認未出現錯料時，在放料後料座鎖合時進行晶片資料燒錄，並在放料後料座鎖合時進行晶片資料燒錄。
在本方案中，檢測電平的變化情況就是上述檢測接觸點的電平在時間軸上變化的動態順序圖。具體來說，當該檢測接觸點的電平從高電平(邏輯1)跳變為低電平(邏輯0)，則檢測電平變化情況中出現下降沿；當該檢測接觸點的電平從低電平跳變為高電平，則檢測電平變化情況中出現上升沿。我們知道，當晶片放入料座並開始進行燒錄時，料座會鎖合該晶片，此時錯料檢測裝置中的檢測接觸點介面通過料座中的檢測接觸點、晶片中的參考/檢測引腳、同位接地引腳、同位接地接觸點接地，故該檢測接觸點的電平表現為低電平；反之，當晶片沒有放入料座中或者雖然晶片放入了料座但是其未鎖合，此時錯料檢測裝置中的檢測接觸點表現出來的為高電平。根據這一原理，我們就能根據該檢測接觸點的電平判斷出 此時晶片所處的狀態。該方法簡單方便，對環境的要求不像使用CCD檢測儀那麼嚴苛就能實現目的，且能夠很大程度的節約晶片燒錄的時間。
另外，在本方案中，將所述料座中的一電源接地腳與錯料檢測裝置中的檢測接觸點連接，具體包括：將料座中懸空的電源接地腳與錯料檢測裝置中的檢測接觸點連接；或將所述料座中已接地的電源接地腳斷開接地，並將該斷開接地的電源接地腳與錯料檢測裝置中的檢測接觸點連接。當然，我們對電源接地腳不做限定，可以是原本懸空的電源接地腳，也可以是本來接地但是人為斷開接地的電源接地腳，都能實現本發明的目的。
再有，當選擇與參考接觸點同一個接觸點作為檢測接觸點、並將料座中同位接地接觸點中與該檢測接觸點不同的另一個接地接觸點與接地線電連接時，上述檢測接觸點的標準電平變化包括：在晶片進行燒錄之前，即放料前解鎖至放料後鎖合之間，該檢測接觸點的電平表現為高電平。
當晶片開始進行燒錄時，即放料後鎖合至取料前解鎖之間，該檢測接觸點的電平從高電平跳變為低電平。
在晶片燒錄完成之後，即取料前解鎖至取料後鎖合至放料前解鎖之間，該檢測接觸點的電平從低電平跳變為高電平。
要說明的是，上述晶片進行燒錄之前具體包括：料座處於等待晶片放入的狀態(等待放料)以及雖然晶片放入了料座但是該料座處於未鎖合狀態。上述晶片開始進行燒錄具體包括：晶片放入了料座中且該料座處於鎖合狀態。上述晶片燒錄完成之後具體包括：晶片燒錄完成之後，該料座處於解除鎖合狀態，以便將燒錄後的取出(取料)以及取料後鎖合至放料前解鎖之間的待機狀態。
可以明瞭，此種情況下步驟S41獲取取料後所述檢測接觸點的檢測電平變化情況；步驟S51當取料後料座鎖合時，檢測電平維持高電平未變化，為未檢測到發生疊料；或步驟S52當取料後料座鎖合時，檢測電平由高電平變化為低電平，為檢測到發生疊料。
以及，步驟S42獲取放料後所述檢測接觸點的檢測電平變 化情況；步驟S53當放料後料座鎖合時，檢測電平由高電平變化為低電平，為未檢測到發生漏料；或步驟S54當放料後料座鎖合時，檢測電平維持高電平未變化，為檢測到發生漏料。
在本技術方案中，採用的是判斷放料、取料及鎖合、解鎖狀態的方法。這裡也可以通過設定放料及取料週期的預設時間的方法。所述預設時間為晶片燒錄完成之後，放置該晶片的料座處於解除鎖合狀態，等待將該燒錄後的取出的時間。若在該預設時間內，未將該燒錄後的取出，則放置該晶片的料座將重新鎖定對其進行重複燒錄，此時檢測接觸點的電平將從高電平跳變為低電平，故若錯料檢測裝置檢測出出現這種情況，則判定出現疊料燒錄。該方法準確的判斷出晶片是否出現的疊料燒錄，從根本上攔截中出現的疊料異常。
本發明提供的晶片的燒錄方法，所述晶片設於晶片燒錄器上的料座內進行資料燒錄，所述晶片具有內部電連接的至少兩個同位接地引腳，所述料座具有與所述晶片引腳對應的接觸點，將本發明提供的錯料檢測方法應用於晶片的燒錄方法。
當所述錯料檢測裝置判定所述晶片出現錯料燒錄，停止所述晶片的燒錄和/或發出警報。
在本技術方案中，當判斷出出現了錯料燒錄，及時中斷燒錄和/或及時通知操作人員，保障控制機台的安全性能。
可以明瞭，上述主要闡述選擇步驟S10中所述的參考接觸點作為檢測接觸點；將所述料座中同位接地接觸點中與所述的檢測(參考)接觸點不同的另一個接地接觸點與接地線電連接的情況。此種情況下，晶片處於工作狀態時同位元接地引腳切實接地，不會對工作狀態有額外影響。因此可以理解，不但適用於晶片燒錄時的錯料檢測，也適用於其他晶片在上電工作狀態下的錯料檢測。
而本發明另一個技術方案中，選擇步驟S10中所述的參考接觸點不同的另一個作為檢測接觸點；保持所述料座中同位接地接觸點中與所述的參考接觸點及檢測接觸點不同的其餘接地接觸點與接地線斷路的情況。此種情況下，不難明瞭其電平變化情況為： 步驟S44獲取取料後所述檢測接觸點的檢測電平變化情況；步驟S55當取料後料座鎖合時，檢測電平維持低電平未變化，為未檢測到發生疊料；或步驟S56當取料後料座鎖合時，檢測電平由低電平變化為高電平，為檢測到發生疊料。
以及，步驟S44獲取放料後所述檢測接觸點的檢測電平變化情況；S57當放料後料座鎖合時，檢測電平由低電平變化為高電平，為未檢測到發生漏料；或步驟S58當放料後料座鎖合時，檢測電平維持低電平未變化，為檢測到發生漏料。
可以明瞭，此組技術方案對晶片在上電工作狀態下的錯料檢測不如前一組技術方案優秀。因為同位元接地引腳在工作狀態未確實接地且保持高電平，其對工作狀態的影響視各晶片不同而有異。但對於非工作狀態的晶片錯料檢測，則因為無需準備接地電路、只需晶片料座連接晶片錯料檢測裝置，具有更加方便快捷的優點。
本發明還包括適用所述檢測方法的晶片錯料檢測裝置，用於檢測放料至料座內的所述晶片；所述晶片具有內部電連接的至少兩個同位接地引腳；所述料座具有與所述晶片引腳對應的接觸點，當鎖合或解鎖所述料座時，使所述料座的接觸點與所述晶片對應的引腳電連接或斷路；所述晶片錯料檢測裝置包括：電源、分壓電阻以及錯料檢測模組，其中：所述分壓電阻分別與所述電源和所述錯料檢測模組中的參考接觸點介面電連接，並向該參考接觸點介面提供參考高電平；所述錯料檢測模組中包括：參考接觸點介面、檢測接觸點介面、控制單元、電平檢測單元、放料及取料判斷單元、解鎖及鎖合判斷單元以及錯料判斷單元；所述錯料檢測模組中：所述參考接觸點介面電連接所述料座的參考接觸點，並向該參考接觸點提供參考高電平；所述檢測接觸點介面電連接所述料座的檢測接觸點，該檢測接觸點介面的檢測電平根據所述料座是否處於鎖合狀態進行變化；所述電平檢測單元與所述控制單元及所述檢測接觸點介面電連接，所述電平檢測單元在所述控制單元的控制下檢測所述檢測接觸點的電平變化；所述放料及取料判斷單元，與所述控制單元電連接，所述放料及取料判斷單元在所述控制單元的控制下檢測所述晶片的放料及取料週期；所述解鎖及鎖合判 斷單元，與所述控制單元電連接，所述解鎖及鎖合判斷單元根據所述放料及取料判斷單元的檢測結果，在所述控制單元的控制下，在取料前、取料後和/或放料前、放料後，判斷所述料座是否解鎖或鎖合；所述錯料判斷單元，與所述控制單元、放料及取料判斷單元、解鎖及鎖合判斷單元、及電平檢測單元電連接，所述錯料判斷單元根據所述放料及取料判斷單元、解鎖及鎖合判斷單元的資訊和所述電平檢測單元的檢測電平的變化情況，在所述控制單元的控制下判斷所述晶片中是否出現錯料。
優選地，所述放料及取料判斷單元，在所述控制單元的控制下檢測所述檢測接觸點的電平時序圖中是否出現上升沿；所述解鎖及鎖合判斷單元，根據所述放料及取料判斷單元的檢測結果，在所述控制單元的控制下開始計時。
本發明還包括適用所述燒錄方法的一種晶片的燒錄系統，所述晶片具有內部電連接的至少兩個同位接地引腳，所述晶片燒錄系統包括：燒錄器以及至少一個料座；其中，所述燒錄器，用於進行晶片資料燒錄；所述料座，設於所述燒錄器上，與所述燒錄器電連接，用於放置待燒錄的晶片，所述料座具有與所述晶片引腳對應的接觸點；所述晶片燒錄系統還包括：至少一個上述的錯料檢測裝置，其中所述的參考接觸點介面與檢測接觸點介面與所述料座中同位接地接觸點中的同一個相連，並使該接地接觸點與接地線斷路，使所述料座中同位接地接觸點中與所述的參考/檢測接觸點不同的其他接地接觸點與接地線電連接；以及蜂鳴器，與每個所述錯料檢測裝置電連接，當任意一個所述錯料檢測裝置判定出與之連接的晶片出現錯料燒錄時，所述蜂鳴器發出警報；和/或，錯料保護開關，與每個所述錯料檢測裝置電連接，當任意一個所述錯料檢測裝置判定出與之連接的晶片出現錯料燒錄，所述錯料保護開關停止所述晶片的燒錄。
在本技術方案中，當晶片放入料座並開始進行燒錄時，則料座會鎖合該晶片，此時錯料檢測裝置中的檢測接觸點通過料座中電源接地腳接地，此時該檢測接觸點的電平表現為低電平；反之，當晶片沒有放入料座中或者雖然晶片放入了料座但是其未鎖合，此時錯料檢測裝置中的檢測接觸點表現出來的為高電平。根據這一原理，我們就能根據該檢測接觸 點的電平判斷出此時晶片所處的狀態。
本發明提供的一種晶片錯料檢測裝置及檢測方法、晶片燒錄方法及燒錄系統，能夠帶來以下有益效果：在本發明中，在不影響晶片燒錄的前提下，操作人員能夠根據錯料檢測裝置檢測到的檢測接觸點的檢測電平變化情況及時瞭解料座中晶片的取放情況。該錯料檢測裝置還能夠根據該檢測電平變化情況自動判斷該EEPROM中是否出現錯料燒錄情況，若出現錯料燒錄及時作出回應，簡單方便，大大節約燒錄的時間；另外，當發現出現錯料燒錄的情況時，該錯料燒錄檢測系統會自動報警並自動停止燒錄，提醒操作人員。其在不增加燒錄時間的情況下，杜絕由於出現錯料燒錄而造成的空燒，從而提升了晶片的燒錄良率，大大減少了由於錯料燒錄給操作人員帶來的返工困擾，節約操作人員的時間成本和人力成本。
100‧‧‧料座
110‧‧‧參考接觸點
120‧‧‧檢測接觸點
130‧‧‧另一個接觸接地點
200‧‧‧錯料檢測裝置
210‧‧‧錯料檢測模組
220‧‧‧分壓電阻
230‧‧‧電源
211‧‧‧控制單元
212‧‧‧電平檢測單元
213‧‧‧放料及取料判斷單元
214‧‧‧解鎖及鎖合判斷單元
215‧‧‧錯料判斷單元
216‧‧‧參考接觸點介面
217‧‧‧檢測接觸介面
300‧‧‧蜂鳴器
1‧‧‧晶片燒錄系統
10‧‧‧燒錄器
A‧‧‧正常燒錄過程中檢測接觸點P1.0的檢測電平變化情況
B‧‧‧錯料燒錄過程中檢測接觸點P1.0的檢測電平變化情況
a1‧‧‧等待放料
a2‧‧‧放料
a3‧‧‧燒錄過程
a4‧‧‧取料
第1圖為本發明中晶片的錯料檢測方法第一實施例的流程圖；第2圖為本發明中晶片的錯料檢測方法第二實施例的流程圖；第3圖為本發明中晶片的錯料檢測方法第三實施例的流程圖；第4圖為本發明中晶片的錯料檢測方法第四實施例的流程圖；第5圖為本發明中晶片燒錄方法一個實施例的流程圖；第6圖為本發明中晶片的錯料檢測方法第五實施例的流程圖；第7圖為本發明中晶片的錯料檢測方法第六實施例的流程圖；第8圖為本發明中晶片的錯料檢測方法第七實施例的流程圖；第9圖為本發明中一個錯料檢測裝置與一個料座連接的結構圖；第10圖為本發明中錯料檢測模組的結構示意圖；第11圖為本發明中晶片燒錄系統的結構示意圖；第12圖為本發明中正常燒錄和錯料燒錄過程中檢測接觸點P1.0的電平時序對比圖。
為了更清楚地說明本發明的具體實施方式，以下將配合圖式進行詳細說明，描述本發明的具體實施例。
顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖，並獲得其他的實施方式。本發明中為了表述方便，對步驟進行編號，例如S10、S20等，但不表示前後步驟中一定具有順序關係。
如第1圖為本發明中晶片的錯料檢測方法第一實施例的流程圖，根據該實施例的一種晶片的錯料檢測方法，用於檢測放料至料座內的晶片，晶片具有內部電連接的至少兩個同位接地引腳，料座具有與晶片引腳對應的接觸點(包括參考接觸點和檢測接觸點)。如第1圖，錯料檢測方法包括步驟：S10選擇料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；S20選擇料座中同位接地接觸點中的一個作為檢測接觸點；S30在取料前、取料後和/或放料前、放料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；S40獲取檢測接觸點的檢測電平變化情況；S50根據獲取的檢測電平變化情況與放料正確時的標準電平變化情況比較，檢測是否發生錯料。
具體而言，本發明提供的晶片錯料檢測方法，不但適用於EEPROM晶片的疊料及漏料檢測，也適用於所有具有內部電連接的至少兩個同位元接地引腳的晶片類型；不但適用於晶片燒錄過程中的疊料及漏料檢測，也適用於其他生產、測試流程中的晶片的疊料及漏料檢測。對於EEPROM晶片來說，目前都是將待燒錄的EEPROM晶片設於燒錄器中的料座內以將EEPROM母片中的待燒錄資料燒錄進該EEPROM晶片中，實現EEPROM晶片的資料燒錄。在對待燒錄EEPROM晶片進行燒錄前，需要檢測其是否為空片；在對其進行燒錄時，同樣需要檢測是否為錯料燒錄，以免出現錯料燒錄造成EEPROM晶片的空燒。
如第2圖為本發明中晶片的錯料檢測方法第二實施例的流程圖，根據該實施例的一種晶片的錯料檢測方法，包括步驟：S10選擇料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；S21選擇步驟S10中的參考接觸點作為檢測接觸點；S22將料座中同位接地接觸點中與檢測(參考)接觸點不同的另一個接地接觸點與接地線電連接；S30在取料前、取料後和/或放料前、放料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；S40獲取檢測接觸點的檢測電平變化情況；S50根據獲取的檢測電平變化情況與放料正確時的標準電平變化情況比較，檢測是否發生錯料。
藉此，如第3圖為本發明中晶片的錯料檢測方法第三實施例的流程圖，以下結合基於EEPROM晶片的燒錄過程中一種流程實例加以說明。從第3圖中可以看出，該錯料檢測方法具體包括以下步驟：S10選擇料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；S21選擇步驟S10中的參考接觸點作為檢測接觸點；S22將料座中同位接地接觸點中與檢測(參考)接觸點不同的另一個接地接觸點與接地線電連接；S30在取料前或取料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；S41獲取取料後檢測接觸點的檢測電平變化情況；S51當取料後料座鎖合時，為檢測電平維持高電平未變化，未檢測到發生疊料；或S52當取料後料座鎖合時，檢測電平由高電平變化為低電平，為檢測到發生疊料。
在該實例中，具體來說，在步驟S10中，由於在燒錄過程中，並不是待燒錄的EEPROM晶片的每個同位元接地引腳(在晶片內電連接的至少兩個接地引腳)都會接地，因而在使用這本發明提供的料檢測方法時，我們可以直接將料座中懸空的同位接地引腳與錯料檢測裝置中的參考接觸點介面連接。即便EEPROM晶片中的所有同位元接地引腳都接地了，我們也可以先將已接地的同位接地引腳斷開接 地，再將該斷開接地的同位接地引腳與錯料檢測裝置中的參考接觸點介面連接，同樣能實現本發明的目的。
之所以將錯料檢測裝置中的參考接觸點介面與料座中的一個同位接地引腳連接，原因在於：如若需要對EEPROM晶片進行燒錄，我們首先會將該待燒錄的EEPROM晶片壓合放入料座中，這樣，當料座鎖合開始對EEPROM晶片進行燒錄時，錯料檢測裝置中的參考接觸點介面會通過與之連接的同位接地引腳進行接地，進而該參考接觸點的電平表現為低電平。相反的，在待燒錄的EEPROM晶片未放入料座，或者雖然該待燒錄的EEPROM晶片放入了料座但是其處於未鎖合狀態時，則該參考接觸點在錯料檢測裝置的控制下表現為高電平。故，基於上述原理，依照該參考接觸點的檢測電平變化情況能夠瞭解料座中是否放入了EEPROM晶片，從而實現對錯料燒錄的檢測。
因此，在步驟S10、S21以及S22中，我們首先選擇料座中同位接地接觸點中的一個作為參考接觸點並向其提供參考高電平；隨後選擇前一步驟中的參考接觸點作為檢測接觸點；最後將料座中同位接地接觸點中與的檢測(參考)接觸點不同的另一個接地接觸點與接地線電連接。
另外，在步驟S30中，檢測接觸點的電平具體包括：EEPROM晶片進行燒錄之前，檢測接觸點的電平表現為高電平；當EEPROM晶片開始進行燒錄時，檢測接觸點的電平從高電平跳變為低電平；EEPROM晶片燒錄完成之後，檢測接觸點的電平從低電平跳變為高電平。更具體來說，上述EEPROM晶片進行燒錄之前具體包括：料座處於等待EEPROM晶片放入的狀態(等待放料)以及雖然EEPROM晶片放入了料座但是該料座處於未鎖合狀態。上述EEPROM晶片開始進行燒錄具體包括：EEPROM晶片放入了料座中且該料座處於鎖合狀態。上述EEPROM晶片燒錄完成之後具體包括：EEPROM晶片燒錄完成之後，該料座處於解除鎖合狀態，以便將燒錄後的EEPROM取出(取料)以及取料後鎖合至放料前解鎖之間的待機狀態。
在步驟S41、S51、S52中，錯料檢測裝置根據檢測接觸 點的檢測電平變化情況出現上升沿(電平從低電平跳轉到高電平)之後，經過預設時間該檢測接觸點的電平判斷該EEPROM晶片中是否出現疊料燒錄。具體地，當檢測接觸點的檢測電平變化情況出現上升沿之後，經過預設時間該檢測接觸點為低電平，則錯料檢測裝置判定EEPROM晶片出現疊料燒錄；對應地，當檢測接觸點的檢測電平變化情況出現上升沿之後，經過預設時間該檢測接觸點仍為高電平，則錯料檢測裝置判定EEPROM晶片中未出現疊料燒錄。要說明的是，之所以可以通過以上方法對疊料燒錄進行判斷，原因在於：在取料時，料座解除鎖合(鎖扣打開)的時間很短，遠遠低於該料座等待放料的時間。如果燒錄過後的EEPROM晶片被及時取出，則接著該料座處於等待進料狀態，檢測接觸點仍然為高電平；但是如果燒錄過後的EEPROM晶片未被及時取出，則該料座預設該EEPROM晶片為重新放入的另一個EEPROM晶片，該料座將重新鎖合，此時，檢測接觸點為低電平，故本發明利用了上述區別來實現目的。進一步來說，這裡的預設時間要根據料座來確定，假若EEPROM晶片燒錄完成之後該料座解除鎖合等待取料的時間為500ms(毫秒)，則為了保障判斷的準確性，我們可以將預設時間設定為1s(秒)，則如果檢測電平變化情況中出現了上升沿之後的1s之後，該檢測接觸點的電平為低電平，則即可判斷出在該料座中出現了錯料燒錄，即之前燒錄過的EEPROM晶片在預設時間內並未被取出。當然，我們對預設時間不做具體限定，其根據實際情況進行設定，只要實現本發明的目的，都包括在本發明的內容中。
此外，也可以是採用直接與自動供料機構、鎖合機構連接判斷放料、取料及鎖合、解鎖狀態的方法。可以明瞭，根據前述疊料檢測實例，不難實現對漏料的檢測。如第4圖為本發明中晶片的錯料檢測方法第四實施例的流程圖，該實施例的晶片的錯料檢測方法，包括步驟：S10選擇料座中同位接地接觸點中的一個作為參考接觸點並向其提供參考高電平；S21選擇步驟S10中的參考接觸點作為檢測接觸點；S22將料座中同位接地接觸點中與檢測(參考)接觸點不同的另一個接地接觸點與接地線電連接；S30在放料前或放料後，分別 解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；S42獲取放料後檢測接觸點的檢測電平變化情況；S53當放料後料座鎖合時，檢測電平由高電平變化為低電平，為未檢測到發生漏料；或S54當放料後料座鎖合時，檢測電平維持高電平未變化，為檢測到發生漏料。
在以上幾個實施例中，晶片處於工作狀態時同位元接地引腳切實接地，不會對工作狀態有額外影響。因此可以理解，不但適用於晶片燒錄時的錯料檢測，也適用於其他晶片在上電工作狀態下的錯料檢測。
如第5圖所示為本發明提供的晶片燒錄方法中一個實施例的流程圖，晶片具有內部電連接的至少兩個同位接地引腳，料座具有與晶片引腳對應的接觸點，從第5圖中可以看出，在該晶片燒錄方法中包括以下步驟：包括步驟：S10選擇料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；S21選擇步驟S10中的參考接觸點作為檢測接觸點；S22將料座中同位接地接觸點中與檢測(參考)接觸點不同的另一個接地接觸點與接地線電連接；S30在取料前、取料後和/或放料前、放料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；S40獲取檢測接觸點的檢測電平變化情況；S50根據獲取的檢測電平變化情況與放料正確時的標準電平變化情況比較，檢測是否發生錯料；S60當監測到出現錯料時，停止晶片的燒錄和/或發出警報；以及S70確認未出現錯料時，在放料後料座鎖合時進行晶片資料燒錄，並在放料後料座鎖合時進行晶片資料燒錄。
在該實施方式中，步驟S10~步驟S50與前述實施例中相同，在此不做贅述。在步驟S60中，當檢測出了錯料燒錄，則會發出警報提示操作人員注意，和/或，會自動停止對該EEPROM晶片的燒錄，在不影響燒錄時間的情況下，有效杜絕了由於出現錯料燒錄造成的空燒。在具體實施例中，可以使用蜂鳴器進行報警，使用錯料保 護開關停止控制台操作。
可以明瞭，同位接地引腳中可以有一個未接地而連接參考電平，也可能均未接地。此時，參考電平對工作狀態的影響視各晶片不同而有異。無疑此種情況下對晶片在上電工作狀態下的錯料檢測不如前一組技術方案優秀。但對於非工作狀態的晶片錯料檢測，則因為無需準備接地電路、只需晶片料座連接晶片錯料檢測裝置，具有更加方便快捷的優點。
如第6圖為本發明中晶片的錯料檢測方法第五實施例的流程圖；該實施例的晶片的錯料檢測方法，包括步驟：S10選擇料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；S23選擇步驟S10中的參考接觸點不同的另一個作為檢測接觸點；以及S24保持料座中同位接地接觸點中與的參考接觸點及檢測接觸點不同的其餘接地接觸點與接地線斷路；S30在取料前、取料後和/或放料前、放料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；S40獲取檢測接觸點的檢測電平變化情況；S50根據獲取的檢測電平變化情況與放料正確時的標準電平變化情況比較，檢測是否發生錯料。
如第7圖為本發明中晶片的錯料檢測方法第六實施例的流程圖；該實施例的晶片的錯料檢測方法，包括步驟：S10選擇料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；S23選擇步驟S10中的參考接觸點不同的另一個作為檢測接觸點；以及S24保持料座中同位接地接觸點中與的參考接觸點及檢測接觸點不同的其餘接地接觸點與接地線斷路；S30在取料前或取料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；S43獲取取料後檢測接觸點的檢測電平變化情況；S55當取料後料座鎖合時，檢測電平維持低電平未變化，為未檢測到發生疊料；或S56當取料後料座鎖合時，檢測電平由低電平變化為高電平，為檢測到發生疊料。
如第8圖為本發明中晶片的錯料檢測方法第七實施例的 流程圖；該實施例的晶片的錯料檢測方法，包括步驟：S10選擇料座中同位接地接觸點中的一個作為參考接觸點，並向其提供參考高電平；S23選擇步驟S10中的參考接觸點不同的另一個作為檢測接觸點；以及S24保持料座中同位接地接觸點中與的參考接觸點及檢測接觸點不同的其餘接地接觸點與接地線斷路；S30在放料前或放料後，分別解鎖或鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路或電連接；S44獲取放料後檢測接觸點的檢測電平變化情況；S57當放料後料座鎖合時，檢測電平由低電平變化為高電平，為未檢測到發生漏料；或S58當放料後料座鎖合時，檢測電平維持低電平未變化，為檢測到發生漏料。
本發明又一個實施例提供了適用檢測方法的晶片錯料檢測裝置，用於檢測放料至料座內的晶片(圖中未示出)；晶片具有內部電連接的至少兩個同位接地引腳(圖中未示出)；料座具有與晶片引腳對應的接觸點，當鎖合或解鎖料座時，使料座的接觸點與晶片對應的引腳電連接或斷路。如圖9為本發明中一個錯料檢測裝置與一個料座連接的結構示意圖。圖9中，晶片錯料檢測裝置200包括：電源230、分壓電阻220以及錯料檢測模組210，其中：分壓電阻220分別與電源230和錯料檢測模組210中的參考接觸點介面216電連接，並向該參考接觸點介面216提供參考高電平。請同時參見第10圖，為本發明中錯料檢測模組的結構示意圖，其中，錯料檢測模組210包括：參考接觸點介面216、檢測接觸點介面217、控制單元211、電平檢測單元212、放料及取料判斷單元213、解鎖及鎖合判斷單元214以及錯料判斷單元215。錯料檢測模組210中：參考接觸點介面216電連接料座100的參考接觸點110，並向該參考接觸點110提供參考高電平；檢測接觸點介面217電連接料座100的檢測接觸點120，該檢測接觸點介面217的檢測電平根據料座100是否處於鎖合狀態進行變化。電平檢測單元212與控制單元211及檢測接觸點介面217電連接，電平檢測單元212在控制單元211的控制下檢測檢測接觸點120的電平變化。放料及取料判斷單元213，與控制單元211電連接，放料及取料判斷單元213 在控制單元211的控制下檢測晶片的放料及取料週期；解鎖及鎖合判斷單元214與控制單元211電連接，解鎖及鎖合判斷單元214根據放料及取料判斷單元213的檢測結果，在控制單元211的控制下，在放料後、取料前、取料後、放料前，鎖合、解鎖、鎖合、解鎖料座100；錯料判斷單元215，與控制單元211、放料及取料判斷單元213、解鎖及鎖合判斷單元214、及電平檢測單元212電連接，錯料判斷單元215根據放料及取料判斷單元213、解鎖及鎖合判斷單元214的資訊和電平檢測單元212的檢測電平的變化情況，在控制單元211的控制下判斷晶片中是否出現錯料。
本發明再一個實施例提供了適用燒錄方法的一種晶片的燒錄系統.如第11圖為本發明中晶片燒錄系統的結構示意圖，晶片(圖中未示出)具有內部電連接的至少兩個同位接地引腳(圖中未示出)，晶片燒錄系統1包括：燒錄器10、至少一個料座100；其中，燒錄器10，用於進行晶片資料燒錄；料座100，設於燒錄器10上，與燒錄器10電連接，用於放置待燒錄的晶片，料座100具有與晶片引腳對應的接觸點；晶片燒錄系統1還包括：至少一個如前述的錯料檢測裝置200，其中的參考接觸點介面216與檢測接觸點介面217與料座100中的參考/檢測接觸點110、120同一個相連，並使該參考/檢測接觸點110、與接地線斷路，使料座100中同位接地接觸點中與的參考/檢測接觸點110、120不同的另一個接地接觸點130與接地線電連接；以及蜂鳴器300，與每個錯料檢測裝置200電連接，當任意一個錯料檢測裝置200判定出與之連接的晶片出現錯料燒錄時，蜂鳴器300發出警報；和/或，錯料保護開關，與每個錯料檢測裝置電連接，當任意一個錯料檢測裝置判定出與之連接的晶片出現錯料燒錄，錯料保護開關停止晶片的燒錄。
再次參考第11圖，錯料檢測裝置200包括：錯料檢測模組210、電源230以及一分壓電阻220，其中，分壓電阻220分別與電源230和錯料檢測模組210中的參考接觸點介面216電連接，並向該參考接觸點介面216提供參考高電平。其中檢測接觸點介面217與料 座100中同位接地接觸點中的參考/檢測接觸點110、120相連，並使該參考/檢測接觸點110、120與接地線斷路。料座100中另一個接地接觸點130與接地線電連接。在工作過程中，錯料檢測模組210中參考接觸點110(即上述的電平檢測模組中的檢測接觸點120)的電平根據與之連接的料座100是否處於鎖合狀態進行跳變。基於上述晶片燒錄方法中的描述，我們知道，當EEPROM晶片放入料座100並開始進行燒錄時，料座100會鎖合該EEPROM晶片，此時錯料檢測裝置200中的檢測接觸點120通過料座100中同位接地引腳接地，此時該檢測接觸點120的電平表現為低電平。反之，當EEPROM晶片沒有放入料座100中或者雖然EEPROM晶片放入了料座100但是其未鎖合，此時錯料檢測裝置200中的檢測接觸點120通過該分壓電阻220與電源230連接，故表現出來的為高電平。當然，在這裡我們對錯料檢測模組210的具體型號、電源230的電壓以及分壓電阻220的阻值都不作具體限定。
根據本發明一個基於EEPROM的燒錄系統的實例。同時參考圖9及第11圖，本實施例將第11圖中的料座100和錯料檢測裝置200替換為圖9中的料座100和錯料檢測裝置200。在該燒錄晶片系統中包括：燒錄器10、至少一個料座100以及至少一個錯料檢測裝置200，其中，燒錄器10，用於進行晶片資料燒錄；料座100設於燒錄器上，與燒錄器10電連接，用於放置待燒錄的晶片，料座100具有與晶片引腳對應的接觸點；錯料檢測裝置200與料座100一一對應設置。在工作過程中，錯料檢測裝置200即時監測上述檢測接觸點120的電平，將待燒錄的EEPROM晶片放置在料座100中進行燒錄之後，根據該檢測接觸點120的檢測電平變化情況來判斷是否出現錯料燒錄。
進一步來說，如第10圖所示為上述錯料檢測模組210的結構示意圖，從圖中可以看出，在該錯料檢測模組210中具體包括：參考接觸點介面216、檢測接觸點介面217、控制單元211、電平檢測單元212、放料及取料判斷單元213、解鎖及鎖合判斷單元214以及錯 料判斷單元215，其中，電平檢測單元212、放料及取料判斷單元213、解鎖及鎖合判斷單元214以及錯料判斷單元215分別與控制單元211連接。在該工作過程中，電平檢測單元212在控制單元211的控制下即時監測檢測接觸點120的電平，並將監測到的電平回饋到控制單元211中。放料及取料判斷單元213在控制單元211的控制下檢測晶片的放料及取料週期。如果檢測到出現了放料/取料週期，則回饋至控制單元211中，控制單元211隨即發送信號至解鎖及鎖合判斷單元214。解鎖及鎖合判斷單元214在放料後、取料前、取料後、放料前，鎖合、解鎖、鎖合、解鎖料座100，同時解鎖及鎖合判斷單元214回饋信號至控制單元211，此時，控制單元211將電平檢測單元212檢測到的電平發送至錯料判斷單元215，進而該錯料判斷單元215開始判斷EEPROM晶片中是否出現錯料燒錄。更具體來說，在錯料判斷單元215中，假若接收到的信號為：當取料後料座100鎖合時，檢測到的電平為低電平，則錯料判斷單元215判定EEPROM晶片出現疊料燒錄；對應地，假若接收到的信號為：當取料後料座100鎖合時，檢測到的電平為高電平，則錯料判斷單元215判定EEPROM晶片未出現疊料燒錄。
另外，為了實現該錯料燒錄檢測系統的自動化，在錯料燒錄檢測系統還包括：蜂鳴器300，與每個錯料檢測裝置200連接，當任意一個錯料檢測裝置200判定出與之連接的EEPROM晶片出現錯料燒錄，蜂鳴器300發出報警。錯料保護開關，與每個錯料檢測裝置200連接，當任意一個錯料檢測裝置200判定出與之連接的EEPROM晶片出現錯料燒錄，錯料保護開關停止EEPROM晶片的燒錄。
本發明再一個實施例中，還提供了適用燒錄方法的一種晶片的燒錄方法與系統，通過設定放料及取料週期的預設時間的方法實現本發明。該預設時間為晶片燒錄完成之後，放置該晶片的料座100處於解除鎖合狀態，等待將該燒錄後的取出的時間。若在該預設時間內，未將該燒錄後的取出，則放置該晶片的料座100將重新鎖定對其進行重複燒錄，此時檢測接觸點120的電平將從高電平跳變為低電平，故若錯料檢測裝置檢測出出現這種情況，則判定出現疊料燒錄。
作為一個實例，以下我們以上述錯料檢測模組210具體為AT89C2051晶片，分壓電阻220的阻值為10K(千歐)，電源230電壓為3.3V，預設時間為1s為例，對以上晶片燒錄方法和燒錄系統進行錯料檢測的過程進行詳細描述：在對待燒錄的EEPROM進行燒錄之前，首先將錯料檢測模組210中的參考接觸點P1.0與料座100中的同位接地引腳PGND02連接，將單片機中的接地腳GND與料座100中的同位接地引腳PGND01連接，以形成檢測回路。同時，錯料檢測模組210即時監測該參考/檢測接觸點110、120P1.0的電平。
將待燒錄的EEPROM晶片壓合入該料座100中，開始對該EEPROM晶片進行燒錄。基於我們對本發明提供的晶片燒錄方法和燒錄系統實現對錯料檢測原理的描述，如第6圖所示為正常燒錄和錯料燒錄過程中檢測接觸點P1.0的電平時序對比圖，其中，A為正常燒錄過程中檢測接觸點P1.0的檢測電平變化情況，B為疊料燒錄過程中檢測接觸點P1.0的檢測電平變化情況，a1為等待放料(料座100等待EEPROM晶片放入)時檢測接觸點P1.0的電平，a2為放料(EEPROM晶片放入了料座100但是該料座100鎖扣鎖合)時檢測接觸點P1.0的電平，a3為燒錄時檢測接觸點P1.0的電平，a4為取料(燒錄完成之後，料座100鎖扣打開)時檢測接觸點P1.0的電平。從正常燒錄過程中檢測接觸點P1.0的檢測電平變化情況A中可以看出：在等待放料a1過程中，因為料座100中未放置EEPROM晶片，此時檢測接觸點P1.0為高電平(P1.0=1)；在放料a2過程中，因為料座100未鎖合，此時檢測接觸點P1.0仍為高電平；在燒錄a3過程中，料座100一直處於鎖合狀態，此時檢測接觸點P1.0跳變為低電平(P1.0=0)；在取料a4過程中，料座100鎖扣打開，此時檢測接觸點P1.0跳變為高電平。從疊料燒錄過程中檢測接觸點P1.0的檢測電平變化情況B中可以看出，若EEPROM晶片進行一次正常燒錄a2和取料a3之後，未及時將該EEPROM晶片取出，則料座100重新鎖合，檢測接觸點P1.0跳變回低電平，與正常燒錄過程中檢測接觸點P1.0的檢測電平變化情況A中不 同。
因此錯料檢測模組210的檢測和判斷過程具體為：
步驟a檢測檢測接觸點P1.0的電平是否為低電平，若是，則判斷EEPROM晶片正處於燒錄狀態；若不是，則繼續檢測檢測接觸點P1.0的電平，直到檢測到該檢測接觸點P1.0出現低電平，進入步驟b。
步驟b檢測檢測接觸點P1.0的電平是否為高電平，若是，則判斷EEPROM晶片燒錄完畢(檢測接觸點P1.0的檢測電平變化情況出現上升沿)；若不是，則繼續監測檢測接觸點P1.0的電平，直到檢測到該檢測接觸點P1.0出現高電平，進入步驟c。
步驟c開始計時並判斷計時是否達到1s，若未達到，繼續計時；若達到，進入步驟d。
步驟d檢測檢測接觸點P1.0的電平是否為低電平，若不是，則繼續燒錄下一個EEPROM晶片；若是，則判斷出現疊料燒錄，蜂鳴器300發出報警，錯料保護開關控制停止燒錄。
迴圈上述步驟a~步驟d實現對EEPROM晶片中是否出現疊料燒錄的檢測和判斷。
應當說明的是，上述實施例均可根據需要自由組合。以上所述僅是本發明的優選實施方式，應當指出，對於本技術領域的普通技術人員來說，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。
S10~S50‧‧‧步驟

Claims (11)

  1. 一種晶片的錯料檢測方法，用於檢測放料至一料座內的一晶片，所述晶片具有內部電連接的至少兩個同位接地引腳，所述料座具有與所述晶片引腳對應的接觸點，該錯料檢測方法包含有：步驟S10，選擇所述料座中同位接地接觸點中的一個作為一參考接觸點，並向其提供參考高電平；步驟S20，選擇所述料座中同位接地接觸點中的一個作為一檢測接觸點；步驟S30，在取料前、取料後及/或放料前、放料後，分別解鎖、鎖合所述料座，使所述料座的接觸點與所述晶片對應的引腳對應產生斷路、電連接；步驟S40，獲取所述檢測接觸點的檢測電平變化情況；以及步驟S50，根據獲取的檢測電平變化情況與放料正確時的標準電平變化情況進行比較，檢測是否發生錯料。
  2. 如請求項1所述晶片的錯料檢測方法，其中該步驟S20還包括：步驟S21，選擇步驟S10中所述參考接觸點作為該檢測接觸點；以及步驟S22，將所述料座中同位接地接觸點中與所述檢測接觸點不同的另一個接地接觸點與一接地線電連接。
  3. 如請求項2所述晶片的錯料檢測方法，其中該步驟S40還包括：步驟S41，獲取取料後所述檢測接觸點的檢測電平變化情況；該步驟S50還包括：步驟S51，當取料後該料座鎖合時，檢測電平維持高電平未變化，為未檢測到發生疊料；或步驟S52當取料後料座鎖合時，檢測電平由高電平變化為低電平，為檢測到發生疊料。
  4. 如請求項2所述晶片的錯料檢測方法，其中該步驟S40還包括：步驟S42，獲取放料後所述檢測接觸點的檢測電平變化情況；所述步驟S50還包括：步驟S53，當放料後該料座鎖合時，檢測電平由高電平變化為低電平，為未檢測到發生漏料；或 步驟S54，當放料後該料座鎖合時，檢測電平維持高電平未變化，為檢測到發生漏料。
  5. 如請求項1所述晶片的錯料檢測方法，其中該步驟S20還包括：步驟S23，選擇步驟S10中所述參考接觸點不同的另一個作為該檢測接觸點；以及步驟S24，保持所述料座中同位接地接觸點中與所述參考接觸點及檢測接觸點不同的其餘接地接觸點與一接地線斷路。
  6. 如請求項5所述晶片的錯料檢測方法，其中該步驟S40還包括：步驟S43，獲取取料後所述檢測接觸點的檢測電平變化情況；所述步驟S50還包括：步驟S55，當取料後該料座鎖合時，檢測電平維持低電平未變化，為未檢測到發生疊料；或步驟S56，當取料後該料座鎖合時，檢測電平由低電平變化為高電平，為檢測到發生疊料。
  7. 如請求項5所述晶片的錯料檢測方法，其中該步驟S40還包括：步驟S44，獲取放料後所述檢測接觸點的檢測電平變化情況；所述步驟S50還包括：步驟S57當放料後該料座鎖合時，檢測電平由低電平變化為高電平，為未檢測到發生漏料；或步驟S58當放料後該料座鎖合時，檢測電平維持低電平未變化，為檢測到發生漏料。
  8. 一種晶片的燒錄方法，所述晶片設於一晶片燒錄器上的一料座內進行資料燒錄，所述晶片具有內部電連接的至少兩個同位接地引腳，所述料座具有與所述晶片引腳對應的接觸點，其特徵在於，包括如權利要求2至4其中之一所述的錯料檢測方法，所述晶片燒錄方法還包含：步驟S60，當監測到出現錯料時，停止所述晶片的燒錄和/或發出警報；以及步驟S70，確認未出現錯料時，在放料後料座鎖合時進行晶片資料燒錄。
  9. 一種晶片錯料檢測裝置，用於檢測放料至一料座內的一晶片，並可應用請求項1至7其中之一所述檢測方法；其中所述晶片具有內部電連接的至少兩個同位接地引腳； 所述料座具有與所述晶片引腳對應的接觸點，當鎖合、解鎖所述料座時，使所述料座的接觸點與所述晶片對應的引腳電連接、斷路；所述晶片錯料檢測裝置包含有：一電源、一分壓電阻以及一錯料檢測模組，其中：所述分壓電阻分別與所述電源和所述錯料檢測模組中的一參考接觸點介面電連接，並向該參考接觸點介面提供參考高電平；所述錯料檢測模組包含：一參考接觸點介面、一檢測接觸點介面、一控制單元、一電平檢測單元、一放料及取料判斷單元、一解鎖及鎖合判斷單元以及一錯料判斷單元；所述錯料檢測模組中：所述參考接觸點介面電連接所述料座的參考接觸點，並向該參考接觸點提供參考高電平；所述檢測接觸點介面電連接所述料座的檢測接觸點，該檢測接觸點介面的檢測電平根據所述料座是否處於鎖合狀態進行變化；所述電平檢測單元，與所述控制單元及所述檢測接觸點介面電連接，所述電平檢測單元在所述控制單元的控制下檢測所述檢測接觸點的電平變化；所述放料及取料判斷單元，與所述控制單元電連接，所述放料及取料判斷單元在所述控制單元的控制下檢測所述晶片的放料及取料週期；所述解鎖及鎖合判斷單元，與所述控制單元電連接，所述解鎖及鎖合判斷單元根據所述放料及取料判斷單元的檢測結果，在所述控制單元的控制下，在取料前、取料後和/或放料前、放料後，判斷所述料座是否解鎖或鎖合；所述錯料判斷單元，與所述控制單元、放料及取料判斷單元、解鎖及鎖合判斷單元、及電平檢測單元電連接，所述錯料判斷單元根據所述放料及取料判斷單元、解鎖及鎖合判斷單元的資訊和所述電平檢測單元的檢測電平的變化情況，在所述控制單元的控制下判斷所述晶片中是否出現錯料。
  10. 如請求項9所述晶片錯料檢測裝置，其中所述放料及取料判斷單元，在所述控制單元的控制下檢測所述檢測接觸點的電平時序圖中是否出現上升沿； 所述解鎖及鎖合判斷單元，根據所述放料及取料判斷單元的檢測結果，在所述控制單元的控制下開始計時。
  11. 一種晶片的燒錄系統，所述晶片具有內部電連接的至少兩個同位接地引腳，所述晶片燒錄系統包括：一燒錄器以及至少一個料座；其中，所述燒錄器，用於進行晶片資料燒錄；所述料座，設於所述燒錄器上，與所述燒錄器電連接，用於放置待燒錄的晶片，所述料座具有與所述晶片引腳對應的接觸點；該晶片燒錄系統還包含有：至少一個如請求項9所述的錯料檢測裝置，其中所述參考接觸點介面和所述檢測接觸點介面與所述料座中同位接地接觸點中的同一個相連，並使該接地接觸點與一接地線斷路，使所述料座中同位接地接觸點中與所述的參考接觸點、檢測接觸點不同的其他接地接觸點與接地線電連接；以及一蜂鳴器，與每個所述錯料檢測裝置電連接，當任意一個所述錯料檢測裝置判定出與之連接的晶片出現錯料燒錄時，所述蜂鳴器發出警報；和/或，一錯料保護開關，與每個所述錯料檢測裝置電連接，當任意一個所述錯料檢測裝置判定出與之連接的晶片出現錯料燒錄，所述錯料保護開關停止所述晶片的燒錄。
TW105107624A 2015-12-25 2016-03-11 晶片錯料檢測裝置和檢測方法，以及晶片燒錄系統和燒錄方法 TWI600914B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510989363.7A CN105632556A (zh) 2015-12-25 2015-12-25 芯片错料检测装置及检测方法、芯片烧录方法及烧录系统

Publications (2)

Publication Number Publication Date
TW201723513A true TW201723513A (zh) 2017-07-01
TWI600914B TWI600914B (zh) 2017-10-01

Family

ID=56047388

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107624A TWI600914B (zh) 2015-12-25 2016-03-11 晶片錯料檢測裝置和檢測方法，以及晶片燒錄系統和燒錄方法

Country Status (2)

Country Link
CN (1) CN105632556A (zh)
TW (1) TWI600914B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109239575B (zh) * 2018-08-01 2020-12-29 上海移远通信技术股份有限公司 一种检测装置、检测方法及自动化检测系统
CN111842217B (zh) * 2020-09-21 2020-12-15 甬矽电子(宁波)股份有限公司 叠料检测方法、装置、电子设备和可读存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09145788A (ja) * 1995-11-28 1997-06-06 Advantest Corp Ｉｃテストシステム
US6167543A (en) * 1998-04-21 2000-12-26 Nanoamp Solutions, Inc. Memory test mode circuit
JP2006242638A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 半導体検査装置
TWI342399B (en) * 2007-10-12 2011-05-21 Prov Technology Corp Overturning mechanism for use in testing machine of electronic elements
TW200942841A (en) * 2008-04-11 2009-10-16 Kuang Chien Comp Co Ltd Device detection system and its method
CN101685673B (zh) * 2008-09-27 2013-04-10 京元电子股份有限公司 分布式烧录系统
JP5833501B2 (ja) * 2012-06-04 2015-12-16 株式会社アドバンテスト 試験システム
CN202710716U (zh) * 2012-07-06 2013-01-30 建荣集成电路科技(珠海)有限公司 一种新型烧录器
TWI497087B (zh) * 2014-04-22 2015-08-21 Winbond Electronics Corp 半導體晶圓以及其測試方法

Also Published As

Publication number Publication date
TWI600914B (zh) 2017-10-01
CN105632556A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
CN102981093B (zh) 一种针对cpu模块的测试系统
CN105070320B (zh) 一种存储器晶圆测试方法及存储器测试机
JPH09127206A (ja) 選択した障害に関する障害情報を捕捉する集積回路試験用の方法および組込み型自己試験装置
WO2014108048A1 (zh) 触摸屏模组的测试装置和方法以及触摸屏模组
CN108490334A (zh) 芯片引脚焊接检测方法及检测装置
JP5015188B2 (ja) 電気チャネル自己検査式半導体試験システム
TWI600914B (zh) 晶片錯料檢測裝置和檢測方法，以及晶片燒錄系統和燒錄方法
US20140258780A1 (en) Memory controllers including test mode engines and methods for repair of memory over busses used during normal operation of the memory
US6717430B2 (en) Integrated circuit testing with a visual indicator
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
US9019786B2 (en) Repair system for repairing defect using E fuses and method of controlling the same
TWI383160B (zh) 電性連接瑕疵偵測系統及方法
TWI397812B (zh) 測試板
CN101349723A (zh) 半导体测试管理系统
CN104808132A (zh) 应用于集成电路的运作记录电路及其运作方法
JP5452965B2 (ja) ポゴタワー電気チャネル自己検査式半導体試験システム
US10209297B2 (en) Low cost apparatus for insitu testing of packaged integrated circuits during stressing
CN108615543A (zh) 用于离散量信号处理芯片的自检方法
CN108254644A (zh) Esd检测装置、系统及方法
CN114121120A (zh) 一种存储器的检测系统、方法及芯片
JP2011215007A (ja) 試験装置及び試験方法
CN113075532A (zh) 芯片检测方法及芯片检测装置
KR20090035364A (ko) 반도체 패키지의 번-인 테스트 시스템 및 그 방법
TWI707352B (zh) 具有電源品質檢測模組的電子設備及其相關方法
TWM583616U (zh) 印刷電路板檢測系統