TW201715673A - 組件及用於製造組件的方法 - Google Patents

組件及用於製造組件的方法 Download PDF

Info

Publication number
TW201715673A
TW201715673A TW105127057A TW105127057A TW201715673A TW 201715673 A TW201715673 A TW 201715673A TW 105127057 A TW105127057 A TW 105127057A TW 105127057 A TW105127057 A TW 105127057A TW 201715673 A TW201715673 A TW 201715673A
Authority
TW
Taiwan
Prior art keywords
metal
phase
concentration
component
layer
Prior art date
Application number
TW105127057A
Other languages
English (en)
Other versions
TWI609470B (zh
Inventor
Barbara Behr
Andreas Weimar
Mathias Wendt
Marcus Zenger
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201715673A publication Critical patent/TW201715673A/zh
Application granted granted Critical
Publication of TWI609470B publication Critical patent/TWI609470B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/305—Material
    • H01L2224/30505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H01L2224/83211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Die Bonding (AREA)

Abstract

本發明涉及一種組件(100)，具有：一第一構件(1)、一第二構件(2)、一連接元件(3)，其配置在第一構件(1)和第二構件(2)之間。此連接元件(3)具有至少一第一相位(31)和一第二相位(32)，第一相位(31)包括濃度(c11)之第一金屬(Me1)、濃度(c12)之第二金屬(Me2)和濃度(c13)之第三金屬(Me3)，第二相位(32)包括濃度(c25)之第一金屬(Me1)、第二金屬和第三金屬，第一金屬(Me1)、第二金屬(Me2)和第三金屬(Me3)互不相同且適合在小於200℃之加工溫度中發生反應，適當的是：c11□c25且c11□c13□c12。

Description

組件及用於製造組件的方法
本發明涉及一種組件。此外，本發明涉及一種用於製造組件的方法。
至少二個構件的連接或連繫是一種挑戰，特別是當二個構件具有明顯不同的膨脹係數時，具有明顯不同的膨脹係數之構件在結合時會產生大的壓彎(bow)，特別是於高溫使用時，會在製程中造成問題，使構件斷裂且造成構件功能的損耗。為了解決此種問題，目前通常遵循二種對策，其一是使用二個熱膨脹係數近似的構件，例如，基板，因此在製程期間此二個構件或基板在高的固定溫度中只輕微地彎曲。另一對策是吾人尋求低熔點的金屬，例如，銦，其在使用及在溫和的溫度時有等溫的凝結反應以使該固定的溫度下降。當然，在很多實際情況下該壓彎之減輕通常是不夠的。因此，這亦會造成構件之斷裂或功能之損耗。
本發明的目的是提供一種組件，其可穩定地及/或容易地製成。此外，本發明的目的是提供一種用於製造組件的方法，其可容易地及/或成本有利地進行。
上述目的藉由獨立的請求項1所述之組件來達成。本發明有利的構成及其它形式是附屬請求項之標的。此外，上述目的藉由請求項15所述之用於製造組件的方法來達成。本方法有利的構成及其它形式是附屬請求項16之標的。
在至少一實施形式中，該組件具有一第一構件、一第二構件和一連接元件。此連接元件配置在第一構件和第二構件之間。此連接元件具有至少一第一相位(phase)和一第二相位。第一相位具有濃度c11之第一金屬、濃度c12之第二金屬和濃度c13之第三金屬或由這些金屬構成。第二相位具有第一金屬(濃度c25)、第二金屬和第三金屬或由這些金屬構成。第一金屬、第二金屬和第三金屬互不相同且適合在小於200℃之加工溫度中混合及/或發生反應。於此，適當的是：c11c25且c11c13c12。特別適當的是：c11c25且c11c13>c12。“反應”特別是指：該些金屬發生化學反應。
依據至少一實施形式，該組件具有第一構件及/或第二構件。第一構件及/或第二構件可由不同數目的材料和元件中選取。第一及/或第二構件例如可分別選自於由包括藍寶石、氮化矽、半導體材料、陶瓷材料、金屬或玻璃的群組。
例如，該二個構件之一可以是半導體晶圓或陶瓷晶圓，例如，一種由藍寶石、矽、鍺、氮化矽、氧化鋁構成的成型材料，或一種例如YAG之類的發光陶瓷。至少一構件可形成為印刷電路板(PCB)、金屬導線架 或形成為連接載體之其它形式。此外，至少一構件例如可包括電子晶片、光電晶片、發光之發光二極體、雷射晶片、光偵測器晶片或晶圓或具有多個此種晶片。特別是，第二構件及/或第一構件包括發光之發光二極體(簡稱LED)。特別是，第二構件包括發光之發光二極體且第一構件包括上述材料之至少一種。
包括發光之發光二極體之構件優先用於發出藍光或白光。另一方式是，該構件亦可發出不同的彩色，例如，紅色、橘色或發出由紅外線(IR)-範圍構成的輻射。
發光之發光二極體包括至少一光電半導體晶片。此光電半導體晶片可具有半導體層序列。半導體晶片之半導體層序列優先以III-V-化合物半導體材料為主。例如，可選自於由銦、鎵、鋁、氮、磷、砷、氧、矽、碳及其組合之元素所構成的化合物。然而，亦可使用其它元素或添加物。具有活性區之半導體層序列例如可以氮化物-化合物半導體材料為主。「以氮化物-化合物半導體材料為主」在目前情況下之意義是指，半導體層序列或其至少一部份具有氮化物-化合物半導體材料，優先的是AlnGamIn1-n-mN，或由其構成，其中0≦n≦1、0≦m≦1且n+m≦1。因此，此材料未必含有上述形式之以數學所表示之準確的組成。反之，此材料例如可具有一種或多種摻雜物質以及其它成份。然而，為了簡單之故，上述形式只含有晶格(Al、Ga、In、N)之主要成份，這些主要成份之一部份亦可由少量的其它物質來取代及/或補充。
半導體層序列包含一活性層，其具有至少一pn-接面(junction)及/或具有一個或多個量子井結構。在LED或半導體晶片操作時，該活性層中產生電磁輻射。該輻射之波長或波長最大值優先位於紫外線及/或可見光及/或紅外線光譜範圍中，特別是此波長介於420奈米(含)和800奈米之間，例如，介於440奈米(含)和480奈米之間。
依據至少一實施形式，第一構件就其組成而言不同於第二構件。例如，第一和第二構件具有不同的熱膨脹係數。換言之，該組件具有二個構件，其至少在其熱膨脹係數上互相不同。
依據至少一實施形式，第一構件具有第一熱膨脹係數α1。第二構件具有第二熱膨脹係數α2。特別是，第一熱膨脹係數α1不同於第二熱膨脹係數α2。特別是，此二種熱膨脹係數相差的倍數(factor)是至少3、2、1或1.5倍。或是，亦可為α1=α2。
依據至少一實施形式，該組件具有一連接元件。此連接元件配置在第一構件和第二構件之間。換言之，此連接元件使第一構件和第二構件互相連接。例如，此連接元件可以是第一構件和第二構件之機械連接件。此外，第一構件亦可經由此連接元件而與第二構件達成電性連接。特別是，此連接元件亦可配置成與第一構件和第二構件直接機械地及/或電性地接觸。
依據至少一實施形式，此連接元件是一種連接層或具有多個連接層。
此連接元件包括至少二個相位，即，一第一相位和一第二相位。特別是，此連接元件由第一相位和第二相位構成。然而，此連接元件亦可具有多於二個的相位，例如，三個、四個或五個相位。此連接元件亦可具有多個第一相位及/或多個第二相位。特別是，該些多個第一相位在空間中互相隔開。例如，二個第一相位藉由一第二相位而在空間中互相隔開。至少第一相位及/或至少第二相位至少在其組成上不同。例如，若此連接元件由三個相位構成，則可存在二個相同的第一相位和該第二相位。
各別的相位亦可形成多個子相位(subphases)。特別是，該些子相位未形成一致的層。特別是，每一相位都由不同的顆粒構成，其組成存在於設定的區域中。當然，每一顆粒的組成可不同。因此，在第一相位及/或第二相位內部中形成一種子相位，其不具有層厚度均勻的層。
此處的「相位」是指該連接元件之一種區域，此區域中存在類似的或相同的物理性質，例如，熔點。
依據至少一實施形式，該連接元件之各別的相位具有多種金屬的不同特性。特別是，該些金屬在對應的相位中互相不同。例如，該連接元件在第一相位中具有至少三種或四種不同的金屬，即，具有濃度c11之第一金屬Me1，濃度c12之第二金屬Me2，濃度c13之第三金屬Me3，以及可能存在之濃度c14之第四金屬Me4。特別是，第一相位由剛才所述的這些金屬構成。 第二相位同樣可具有多種金屬的不同特性或由其構成。例如，第二相位可包括第一相位中所包含的相同之第一金屬Me1、第一相位中所包含的相同之第二金屬Me2、以及第一相位中所包含的相同之第三金屬Me3或由這些金屬構成。另一方式或額外地，第二相位中亦可存在其它金屬，例如，第四金屬Me4。特別是，第一相位之第一金屬Me1不同於第二相位之第一金屬Me1之處是其對應的相位中的濃度。因此，特別是第一相位中第一金屬的濃度大於或等於第二相位中第一金屬的濃度(c11c25)。特別是，該相位中各金屬的濃度亦不同，例如，第一相位中第一金屬的濃度大於或等於第一相位中第三金屬的濃度(c11c13)且大於第一相位中第二金屬的濃度(c11>c12)。第一相位中第三金屬的濃度大於第一相位中第二金屬的濃度，此情況即為：c13>c12。
依據至少一實施形式，第一及/或第二相位是一種三元系統。換言之，第一及/或第二相位由三種金屬構成，即，由第一金屬、第二金屬和第三金屬構成。特別是，第一及/或第二相位具有低熔點的金屬。
依據至少一實施形式，第一及/或第二相位分別由第一金屬、第二金屬、第三金屬及第四金屬構成。特別是，對應的相位中之金屬具有不同的濃度，使第一及/或第二相位具有不同的組成。
特別是，對應的相位中對應的金屬形成合金。
依據至少一實施形式，第一金屬、第二金屬及第三金屬適合在小於200℃、特別是小於180℃之加工溫度中混合或發生反應。這例如可藉由下述方式來達成：第二金屬和第三金屬在小於200℃或小於120℃之加工溫度中轉移成流體的聚集狀態且與固體的第一金屬發生反應。這樣會造成第一相位及/或第二相位，其對應的金屬具有不同的濃度組成。
依據至少一實施形式，第一相位中第二金屬具有濃度c12且第一相位中第三金屬具有濃度c13。特別是，第二相位中第二金屬具有濃度c26且第二相位中第三金屬具有濃度c27。其關係為：c11>c25且c11>c13>c12且c12<c26或c11>c25且c11>c13>c12且c25=c27>c26。特別是：c11>c25且c11>c13>c12且c12<c26或c11>c25且c11>c13>c12且c25c27>c26。“”在此處是指：互相偏離之值最多是10%，特別是2%或5%。
依據至少一實施形式，第一金屬是選自於鎳、鉑和鈀的群組(group)。優先的是，第一金屬是鎳，此乃因其可成本更有利地被使用。
依據至少一實施形式，第二金屬是銦。
依據至少一實施形式，第三金屬是錫。
依據至少一實施形式，第一相位中第一金屬的濃度c11介於40原子%(含)和65原子%(含)之間，特別是介於45原子%(含)和60原子%(含)之間，例如，50原子%。另一方式或額外地，第二相位中第一金屬之濃 度c25介於20原子%(含)和40原子%(含)之間，特別是介於25原子%(含)和35原子%(含)之間，例如，30原子%。
依據至少一實施形式，第一相位中第二金屬的濃度c12介於5原子%(含)和25原子%(含)之間，特別是介於8原子%(含)和20原子%(含)之間，例如，15原子%。另一方式或額外地，第二相位中第二金屬之濃度c26介於20原子%(含)和40原子%(含)之間，特別是介於20原子%(含)和35原子%(含)之間，例如，30原子%。
依據至少一實施形式，第一相位中第三金屬的濃度c13介於15原子%(含)和40原子%(含)之間，特別是介於20原子%(含)和40原子%(含)之間，例如，30原子%。另一方式或額外地，第二相位中第三金屬之濃度c27介於30原子%(含)和50原子%(含)之間，特別是介於30原子%(含)和45原子%(含)之間，例如，35原子%。
濃度藉由能量分散式X-射線分光鏡(EDX，energy dispersive X-ray spectroscopy)來決定，其可具有最多5%，特別是最多2%，之誤差容許度(tolerance)。
特別是，第一相位中第一金屬之濃度可與第一相位中第二金屬之濃度任意地互相組合且可與第一相位中第三金屬之濃度任意地互相組合。特別是，第二相位中第一金屬之濃度可與第二相位中第二金屬之濃度任意地互相組合，且可與第二相位中第三金屬之濃度任意地互相組合。
依據至少一實施形式，第一金屬具有大於1400℃之熔點。第二金屬具有小於180℃之熔點。第三金屬具有小於250℃之熔點。例如，可使用熔化溫度為1455℃之鎳、熔化溫度為1768℃之鉑及/或熔化溫度為1555℃之鈀作為第一金屬。例如，可使用熔化溫度為156℃之銦作為第二金屬。例如，可使用熔化溫度為231℃之錫作為第三金屬。
另一方式或額外地，第二和第三金屬可在小於或等於120℃、特別是118℃、之熔點中形成共晶(eutectic)混合物。特別是，第二和第三金屬形成一種熔化溫度介於115℃和118℃之間的共晶混合物。例如，若選取銦和錫作為第二和第三金屬，則具有52原子%成份的銦和具有48原子%成份的錫在117.5 +/- 0.5℃之熔化溫度時具有一種共晶物。第二金屬和低熔點之第三金屬之組合所顯示的優點是：在低的加工溫度時產生該連接元件且因此在低的加工溫度時可產生至少二個構件之複合物，所述至少二個構件具有不同之大的熱膨脹係數。
依據至少一實施形式，第一及/或第二相位具有另一金屬，特別是第四金屬Me4。第一相位中第四金屬具有濃度c14。另一方式或額外地，第二相位中第四金屬具有濃度c28。第四金屬特別具有小於1200℃之熔點。第四金屬在第一及/或第二相位中之濃度優先為全部金屬之濃度中的最小者，特別是小於第一、第二和第三金屬的濃度。
依據至少一實施形式，第四金屬是金。特別是，金具有1064℃之熔點。
依據至少一實施形式，第四金屬在第一及/或第二相位中的濃度是最多5原子%。特別是，第一相位及/或第二相位亦可未具備貴金屬，特別是金。於此，第四金屬在第一及/或第二相位中的濃度可介於0原子%和5原子%之間。金特別是可嵌入至第一及/或第二相位之原子柵格中。第一及/或第二及/或第三金屬之原始層上的金防止該些金屬層之氧化。特別是，第四金屬，例如，金，之濃度應不大於5原子%，以防止不期望之相位，例如，AuIn2-相位，的形成。
依據至少一實施形式，第一相位及/或第二相位分別形成為層。此層特別可具有一種30奈米至10000奈米，例如，100奈米至2000奈米，之層厚度。形成為層之第一及/或第二相位特別是互相直接相接觸，即，直接的機械接觸及/或電性接觸而配置著。特別是，第一和第二相位之該些層在組件之側視圖中上下堆疊著，使第一構件之第一相位和第二構件之第二相位互相面對著。另一方式或額外地，第一和第二相位之各別的層上下堆疊著，使第二構件之第一相位和第一構件之第二相位互相面對著。特別是，第一相位係與第二構件直接機械接觸或電性接觸地互相配置著且第二相位係與第一構件直接機械接觸及/或電性接觸地互相配置著。
依據至少一實施形式，第一相位層及/或第二相位層之表面形成為波形。特別是，第一及第二相位層 之相鄰的表面形成為波形。換言之，各別的相位層之表面不是平坦的，反之，該些相位層由於其波形的外形而交錯成鋸齒狀。波形的構成特別是可藉由不同大小的顆粒來產生。
本發明已確認：藉由使用本發明之連接元件的第一相位及/或第二相位，則可在溫和的溫度中將膨脹係數很不相同的第一和第二構件連接，例如，將多個晶圓接合(bonding)，使該些構件在連接(例如，接合)之後具有低的壓彎。此外，本發明的連接元件顯示一種熱機械性的穩定，使該組件亦可優越地適用於後序過程及該組件的操作。
例如，具有不同的熱膨脹係數之二個構件若在較高的溫度中平坦地互相固定著且隨後被冷卻，則由於該二個構件(例如，晶圓)之不同的收縮而使該組件彎曲。此種效應可與雙金屬條之效應相比較。這樣所產生的機械應力是由於第一和第二構件之不一樣大的熱膨脹係數所造成。這另外在剩餘的組件中造成內部應力。組件之壓彎可在製造時以及組件壽命中造成負作用。例如，組件中之各構件亦會失去其功能或在製程期間斷裂。因此，造成高的效益損耗。
藉由本發明的連接元件，則由於加工溫度之明顯下降而可使用熱膨脹係數小的成本有利的構件，例如，基板，此時不會造成各構件之太大的壓彎。因此，可在該組件中例如使由熱膨脹係數(矽：2.6．10-6K-1，石英玻璃：0.54．10-6K-1，氮化矽(Si3N4)：1.2．10-6K-1) 小的矽、石英玻璃或氮化矽構成的構件與由藍寶石(6.1．10-6K-1)或GaAs(其具有高的熱膨脹係數)構成的構件互相連接，此時不會造成重大的壓彎。構件斷裂的發生可藉由使用本發明的連接元件來避免或減輕。此外，藉由使用鎳，則該組件中可完全不需使用貴金屬(例如，金)。這樣可節省成本。
依據本發明，此處特別建議一種三元之低熔點金屬系統作為第一和第二相位，其情況是：在低溫度時使各構件互相連接或固定。在下一溫度步驟中，達成該連接元件之完全的紓減(abreaction)且因此形成熱機械性穩定的連接元件。
特別是，可使用第二和第三金屬(例如，金屬銦和錫)之共晶物，以使混合物之熔點下降且因此使加工溫度下降。因此，可在較低的溫度中產生該組件。在連接二個構件之期間，特別是由第二和第三金屬構成之熔化液會與三元系統之第一金屬，特別是鎳、鈀或鉑，發生反應而成為三元之金屬間化合層，這樣已使加工溫度固定。在下一溫度過程中，可使第一及/或第二相位紓減。此處，由三元相位構成的層由於固體-擴散機構而隨著第一金屬逐漸積聚。換言之，此處防止了該連接元件之重新再熔化且產生一種溫度穩定且機械性穩定的連接元件。此連接元件在製成之後顯示一種由至少一第一相位和至少一第二相位構成的組成，其中第二相位之各別金屬具有不同的濃度。在與低熔點之第二和第三金屬，例如，銦和錫，之熔點比較時該些相位具有高的再熔化點。
此外，本發明提供一種用於製造組件的方法。此用於製造組件的方法優先用於製造上述組件。即，對此方法所揭示的全部特徵亦揭示於此組件中且反之亦同。
依據至少一實施形式，此方法具有以下步驟：
A)製備第一構件及/或第二構件。
B)在第一及/或第二構件上施加一由第一金屬Me1構成的層、一由第二金屬Me2構成的層、以及一由第三金屬Me3構成的層。特別是，由第一金屬構成的層具有10奈米至3000奈米的層厚度。由第二金屬構成的層具有10奈米至3000奈米的層厚度。由第三金屬構成的層具有10奈米至4000奈米的層厚度。
C)將步驟B)中產生的配置加熱至第一溫度，例如，最多200℃或180℃，以形成一連接元件。此連接元件具有第一相位和第二相位。第一相位和第二相位分別包括至少第一金屬、第二金屬和第三金屬或由這些金屬構成。特別是，第一金屬、第二金屬及/或第三金屬在第一相位或第二相位中具有不同的濃度，使第一相位和第二相位具有不同的組成。
D)將步驟C)中產生的配置加熱至第二溫度，例如，介於200℃和400℃之間的第二溫度，以形成熱力學上和機械上穩定的第一相位和第二相位，其中至少在步驟D)之前使第一構件和第二構件互相連接，第一相位至少在步驟D)之後包括濃度c11之第一金屬 Me1、濃度c12之第二金屬Me2、以及濃度c13之第三金屬Me3，且第二相位包括濃度c25之第一金屬Me1、濃度c26之第二金屬Me2、以及濃度c27之第三金屬Me3或由這些金屬構成。適當的關係為：c11c25且c11c13>c12，特別是c11>c25且c11>c13>c12。特別是，重疊地帶來該些構件，使所施加的層直接重疊著。
優選的是，步驟A)至D)不必直接依序進行。步驟A)至D)之間可以存在其它步驟。
「熱力學上和機械上穩定」此處及以下是指：第一金屬係與第二金屬和第三金屬混合至一種程度，使第一相位及/或第二相位不再隨著第一金屬而積聚且第一相位及/或第二相位具有固定的聚集狀態。特別是，在步驟D)之後第一相位及/或第二相位具有一種熔化溫度，其與步驟D)之前第一相位及/或第二相位，例如，步驟C)中第一相位及/或第二相位，之熔化溫度不同。特別是，步驟D)之後第一相位及/或第二相位之再熔化溫度大於步驟D)之前，例如步驟C)中，第一相位及/或第二相位之再熔化溫度。
依據至少一實施形式，該連接元件至少在步驟C)中形成一種對第一構件和第二構件之固定的連接。
依據至少一實施形式，在步驟C)和D)之間進行另一步驟C1)：
C1)使步驟C)中產生的配置冷卻至室溫。所謂室溫此處特別是指25℃之溫度。
依據至少一實施形式，第一相位及/或第二相位具有一種組成，使第一構件及/或第二構件之壓彎最小化。
第一構件及/或第二構件加熱至第一溫度，例如，加熱至最多200℃或最多180℃之第一溫度。於此，第一金屬和第二金屬以及第三金屬形成三元之第一相位及/或第二相位。特別是，第二金屬和第三金屬由於其適合形成共晶物而熔化且與第一金屬發生反應而成為三元之第一相位及/或第二相位。三元之第一相位及/或第二相位包括第一金屬、第二金屬和第三金屬或由這些金屬構成。三元之相位可以是一種多相位之金屬間化合層。此種三元之相位在組件中使第一構件和第二構件互相連接。特別是，該些構件具有不同大小的熱膨脹係數。
上述方法可使第一構件藉由一連接元件而與第二構件連接，此二個構件特別是具有不同的熱膨脹係數。這樣可允許使用較便宜的材料於第一構件及/或第二構件中以形成一種組件。因此，例如可使用良好的導熱性和導電性之節省成本的材料，例如，矽晶圓，以接合至藍寶石晶圓上。
其它優點、有利的實施形式和其它形式可由以下與各圖式相結合而描述的實施例得知。
100‧‧‧組件
1‧‧‧第一構件
2‧‧‧第二構件
3‧‧‧連接元件
31‧‧‧第一相位
32‧‧‧第二相位
(Me1)‧‧‧第一相位中濃度(c11)之第一金屬
(Me2)‧‧‧第一相位中濃度(c12)之第二金屬
(Me3)‧‧‧第一相位中濃度(c13)之第三金屬
(Me4)‧‧‧第一相位中濃度(c14)之第四金屬
(Me1)‧‧‧第二相位中濃度(c25)之第一金屬
(Me2)‧‧‧第二相位中濃度(c26)之第二金屬
(Me3)‧‧‧第二相位中濃度(c27)之第三金屬
(Me4)‧‧‧第二相位中濃度(c28)之第四金屬
α1‧‧‧第一熱膨脹係數
α2‧‧‧第二熱膨脹係數
4‧‧‧黏合層
5‧‧‧半導體層序列
51‧‧‧n-半導體層
52‧‧‧活性層
53‧‧‧p-半導體層
54‧‧‧基板
第1A圖係一實施形式之組件的示意之側視圖。
第1B圖係第1A圖之詳細的圖解。
第2A圖至第5B圖分別為一實施形式之組件的示意之側視圖。
第6A圖至第6C圖、第7A圖至第7C圖、第8A圖至第8B圖以及第9A圖至第9B圖分別為依據一實施形式之用於製造組件的方法。
在各實施例和圖式中，相同-、相同形式或作用相同的各元件分別設有相同的參考符號。各圖式中所示的各元件及其之間的大小比例未必依比例繪出。反之，為了更清楚及/或更易於理解，各別元件(例如，層、構造、組件和區域)已予放大地顯示出。
第1圖顯示一實施形式之組件100的示意之側視圖。組件100具有第一構件1和第二構件2。第一構件1和第二構件2之間配置一連接元件3。第一構件1和第二構件2例如選自於由包括：藍寶石、陶瓷材料、半導體材料和金屬的群組。於此，須選取第一構件1和第二構件2，使其具有不同大小的熱膨脹係數。特別是，熱膨脹係數相差至少1.5倍，例如，相差3倍或更多。
該連接元件3配置在第一構件1和第二構件2之間。該連接元件3係與第一構件1和第二構件2直接相接觸。該連接元件3具有第一相位31和第二相位32。
例如，第一相位31包括以下的金屬或由其構成，各金屬的濃度是： 第一金屬Me1：45至60原子%，第二金屬Me2：8至20原子%，第三金屬Me3：20至40原子%，第四金屬Me4：0至5原子%。
第二相位32可由以下的金屬及其濃度構成或包括這些金屬及其濃度：第一金屬Me1：25至35原子%，第二金屬Me2：20至35原子%，第三金屬Me3：30至45原子%，第四金屬Me4：0至5原子%。
換言之，該連接元件3具有二個相位31、32，每一相位31、32都包括至少三種金屬Me1、Me2,、Me3或由這些金屬構成。於此，第一相位中第一金屬Me1之濃度c11大於第二相位中第一金屬Me1之濃度c25，第一相位中第一金屬Me1之濃度c11大於第一相位中第三金屬Me3之濃度c13且大於第一相位中第二金屬Me2之濃度c12。例如，可使用鎳、鉑及/或鈀作為第一金屬Me1。例如，可使用銦作為第二金屬Me2。例如，可使用錫作為第三金屬Me3且情況需要時可使用金作為第四金屬Me4。特別是，在對應的相位31、32中第四金屬Me4的濃度是全部金屬中最低者。
依據至少一實施形式，第一相位31及/或第二相位32分別形成為層。特別是，第一及/或第二相位31、32上下堆疊著。第一及/或第二相位31、32之相鄰的層之間的邊界面可以是平坦的。另一方式如第1B圖所 示，第一相位31和第二相位32之間的邊界面312可以不是平坦的而是具有波形的形式。於是，第一相位31可與第二相位32形成鋸齒狀。這可藉由顆粒之個別生長而在各別的層中達成。
第2A圖和第2B圖分別顯示一實施形式之組件100及其製程。第2A圖之組件顯示一種可在溫度影響之前，即，在本方法之步驟C)和D)之前，構成的組件100。第2B圖顯示：在至少本方法之步驟C)及/或D)之後製成的組件100。
第2A圖顯示第一構件1，其由層序列構成。第一構件1具有基板54，其例如可以是發光之發光二極體之藍寶石基板。在藍寶石基板上或下方可施加半導體層序列5。半導體層序列5包括n-半導體層51、活性層52和p-半導體層53。活性層52在操作時用於發出特別是由可見的波長範圍構成的輻射。半導體層序列5例如可以MOCVD-程序生長而成。另一方式是，此處及以下可將n-半導體層51和p-半導體層53互換。
第二構件2例如可以是由絕緣的陶瓷材料構成的晶圓，例如，由氮化矽構成的晶圓。另一方式是，第二構件2可以是石英玻璃。於此，藍寶石基板54之線性熱膨脹係數大約是6.1μm/(mK)，且陶瓷材料之第二構件2之線性熱膨脹係數大約是1.2μm/(mK)。因此，第一構件1和第二構件2具有不同之熱膨脹係數，其至少相差5倍。藍寶石和陶瓷材料之此種熱膨脹係數之差異太大且會在製程期間造成複合物之明顯的壓彎，因此可能 破壞該組件。這在當例如使用金-銦合金或金-錫合金作為該連接元件3時亦會發生。此問題的解決方式是：使用本發明的連接元件3。
特別是，該連接元件3具有第一和第二相位31、32，如第2B圖所示。第2B圖顯示一連接元件3，其具有三個相位31、32、31，其包括二個第一相位31，該二個第一相位31藉由第二相位32而在空間中互相隔開。特別是，各個第一相位31之組成是相同的，其中第一相位31之組成不同於第二相位32之組成。第一和第二相位31、32至少包括一第一金屬、一第二金屬和一第三金屬，其中該些金屬互相不同。第一和第二相位31、32中各別金屬之濃度不同。特別是，第一相位31中第一金屬Me1之濃度c11大於第二相位中第一金屬Me1之濃度c25。第一相位中第一金屬Me1之濃度c11可等於另一第一相位31中第一金屬Me1之濃度c11。
該連接元件3配置在二個構件1、2之間。在該連接元件3和構件1、2之間仍可在單側或雙側配置一黏合層4。此黏合層4例如可包括鉑、金或鈦或由這些金屬構成。另一方式是，黏合層4亦可不存在於組件100中。
第3A圖和第3B圖分別顯示一實施形式之組件100的示意之側視圖。第3A圖顯示該連接元件3形成之前的組件100。
第3B圖顯示已完成的組件100，即，至少在步驟D)之後的組件。第3A圖顯示：在二個構件1、2之 間和二個黏合層4之間配置三個金屬層Me1、Me2和Me3。該些黏合層4亦可未配置。層Me1具有第一金屬。層Me2具有第二金屬。層Me3具有第三金屬。依據第3B圖，在本方法的步驟C)和D)中在受第一溫度及/或第二溫度之影響之後造成一種組件100。換言之，各別的金屬層轉換成第一及/或第二相位31、32。第一相位31包括第一金屬Me1、第二金屬Me2和第三金屬Me3。第二相位32同樣包括第一金屬Me1、第二金屬Me2和第三金屬Me3。於此，相位31、32互相不同之處在於各別金屬之濃度。
第4A圖和第4B圖分別顯示一實施形式之組件的示意之側視圖。第4A圖顯示該連接元件3形成之前的組件100。
第4B圖顯示至少在本方法的步驟D)之後完成的組件4B。第4A圖和第4B圖不同於第3A圖和第3B圖之處為：在金屬層Me1和第一構件1之間以及在金屬層Me3和第二構件2之間不存在黏合層4。於是，造成一種組件100，其具有由第一構件1、第一相位31、第二相位32和第二構件2形成的層序列(請參閱第4B圖)。
第5A圖顯示一實施形式之組件100的示意之側視圖。第5A圖不同於第4B圖之處為：該連接元件3之第一相位31面向第二構件2。該連接元件3之第二相位32面向第一構件1。與此相比較下，第4B圖顯示：第一相位31面向第一構件1且第二相位32面向第二構件2。
第5B圖顯示一實施形式之組件的示意之側視圖。第5B圖之組件100不同於第5A圖之組件之處為：第5B圖之組件100具有另一個第一相位31。因此，可產生該組件100，其具有對稱的構造。特別是，各別的第一相位31所具有的第一金屬Me1之濃度c11大於第二相位32者。
第6A圖顯示一實施形式之用於製造組件的方法。第6A圖顯示：例如在第一構件1之側面上施加一由第一金屬Me1構成的層，然後施加一由第四金屬Me4構成的層，然後施加一由第二金屬Me2構成的層以及然後施加一由第三金屬Me3構成的層。在第二構件2之側面上可在其表面上施加一由第一金屬Me1構成的層、一由第四金屬Me4構成的層、一由第二金屬Me2構成的層以及一由第三金屬Me3構成的層。
然後，二個構件可相連接且承受第一溫度，特別是最多180℃或200℃。於此，第二和第三金屬Me2、Me3之層可轉移成流體的聚集狀態且與第四金屬Me1和第一金屬Me1之層發生反應。產生一種組件100，其具有一第一相位31、一第二相位32和一第一相位31以作為該連接元件3之層序列。
第6B圖顯示：第一層Me1例如在步驟C)之後未完全與第二金屬Me2及/或第三金屬Me3及/或第四金屬Me4發生反應。在將溫度例如提高至第二溫度時，本系統可紓減(abreaction)且第一金屬Me1可在二側消失。這樣可造成一種組件100，其類似於第2B圖之組件 100，特殊之處為：第6C圖中在該連接元件3和各別的構件1、2之間不存在黏合層4。
第7A圖至第7C圖顯示一種組件及其製程的示意之側視圖。此實施形式中，第一構件1由一載體晶圓1形成。載體晶圓1以由第一金屬Me1構成的層來覆蓋。第一金屬Me1特別是可為鉑、鎳或鈀且具有65奈米的層厚度。由Me1構成的層可藉由陰極濺鍍施加而成。在由Me1構成的層上再配置至少二個第二構件2。在該至少二個再配置的構件2之間分別配置一由第二金屬Me2構成的層和一由第三金屬Me3構成的層(第7A圖)。換言之，第7A圖所示的組件100具有一共同的第一構件1和二個第二構件2。
然後，依據本方法之步驟C)以最多180℃或200℃之第一溫度來處理第7A圖之配置。於此，形成一連接元件3，其具有第一相位31和第二相位32。第一相位31和第二相位32分別具有第一金屬Me1、第二金屬Me2和第三金屬Me3或由這些金屬構成(第7B圖)。隨後在介於230℃和400℃之間的第二溫度進行的加熱步驟中可使該連接元件3達成完全的紓減，使由第一金屬Me1構成的層完全消失(第7C圖)。這樣可造成一種配置，其具有一第一構件1和二個第二構件2，其中分別在該二個第二構件2和該第一構件1之間配置一第一相位31和一第二相位32，其在熱力學上和機械上是穩定的。
第8A圖和第8B圖顯示一實施形式之組件的製造。第8A圖顯示：可製備第一構件，其具有半導體層 序列5和藍寶石層54。此外，可製備第二構件2。然後，在第一構件1上或第二構件2上分別施加至少一層。於此，第8A圖中顯示：由第一金屬Me1構成的層施加在第一構件1上且然後施加由第二金屬Me2構成的層。在第二構件2上施加由第三金屬Me3構成的層。然後，將步驟B)中產生的配置加熱至最多180℃，於此，可使第一構件和第二構件1和2互相連接。形成一種連接元件3，其具有第一相位31和第二相位32。每一相位31、32包括第一金屬Me1、第二金屬Me2和第三金屬Me3，這些金屬的濃度不同。
由例如藍寶石(6.1μm/mK)和氮化矽(1.2μm/mK)構成的二個構件1、2可如下所述互相連接。
在包括藍寶石的第一構件1上可施加一種由第一金屬Me1(例如，鎳)構成的層。層厚度例如可以是450奈米。然後，在由第一金屬Me1構成的此層上施加由第二金屬Me2(例如，銦)構成的層，其可具有150奈米之層厚度。在包括氮化矽之第二構件2上可施加一種由第一金屬Me1(例如，鎳)構成的層，其層厚度是100奈米，一起施加的是：一種由第三金屬Me3(例如，錫)構成的層，其層厚度是700奈米、以及一種由第二金屬Me2(例如，銦)構成的層，其層厚度是300奈米。為了抵抗由不同的熱膨脹係數所決定的應力，第一和第二構件1、2在其接觸之前須加熱至不同的溫度。例如，包括氮化矽的第二構件2可加熱至220℃之溫度。包括藍寶石的第一構件1可加熱至只有105℃之溫度。在構件1、2 接觸時，較熱的第二構件2至少對由第一構件1之第二金屬Me2構成的上層加熱，這樣會造成熔化且因此觸發一種等溫的凝結反應。第一構件1在數秒內結合至第二構件2或反之亦可。因此，各別的構件1、2之溫度差異在製程期間凍結(即，不起作用)。在該組件或該配置冷卻時，在與低的加工溫度相組合下會產生一種被認為不令人擔心的壓彎。在隨後的步驟D)中，該配置可加熱至240℃且退火10分鐘。於此，該連接元件3完全紓減，此時室溫中的壓彎未明顯地改變。
第一構件1例如包括一種面積為4平方毫米之電子晶片，在焊接此種第一構件1至一種例如包括導線架之第二構件2時，第一構件和第二構件1、2之間熱膨脹係數之差異會造成黏合上的問題。為了避免此問題，所述二個構件1、2之連接可在儘可能低的溫度中進行。包括導線架之第二構件2在此種情況下可塗佈一種由第一金屬Me1(例如，鉑)構成的層，其層厚度是350奈米，緊接著塗佈一種由第三金屬Me3(例如，錫)構成的層，其層厚度是450奈米，且緊接著塗佈一種由第二金屬Me2(例如，銦)構成的層，其層厚度是200奈米。電子晶片之背面金屬層通常由層厚度150奈米之第一金屬Me1(特別是鉑)、層厚度300奈米之第二金屬Me2(例如，銦)、以及層厚度150奈米之第三金屬Me3(例如，錫)構成。在連接時，包括導線架之第二構件2加熱至135℃之溫度。例如包括電子晶片之構件1加熱至145℃之溫度。然後，進行第一和第二構件1、2之定位。此種定 位可以例如6牛頓(N)之力持續進行1.2秒。因此，在第一和第二構件1、2之間產生一種連接。隨後的溫度步驟可在大於200℃，例如，至少260℃，之溫度中進行180分鐘。
第9A圖和第9B圖顯示一實施形式之用於製造組件的方法之示意的側視圖。第9A圖顯示第一構件1，其包括半導體層序列5和例如由藍寶石構成的基板54。在第一構件1上施加一種由第一金屬Me1構成的層，例如，層厚度150奈米之鎳層。然後，施加一種由第二金屬Me2構成的層，例如，層厚度170奈米之銦層。然後，施加一種由第三金屬Me3構成的層，例如，層厚度250奈米之錫層。在由第一金屬Me1構成的層和第一構件1之間可選擇地(optionally)配置一黏合層4。另一方式是，包括p-半導體層53、活性層52和n-半導體層51之半導體層序列5及隨後的基板54可配置在該黏合層4之後。
此外，製備一種例如由石英玻璃構成的第二構件2。
然後，在第二構件2上可施加一種由第一金屬Me1構成的層，例如，層厚度150奈米之鎳層。然後，可施加一種由第二金屬Me2構成的層，例如，層厚度170奈米之銦層。然後，可施加一種由第三金屬Me3構成的層，例如，層厚度250奈米之錫層。在由第一金屬Me1構成的層和第一構件2之間可選擇地(optionally)配置一黏合層4。
然後，例如在142℃之溫度及/或1MPa之壓力中進行構件1、2之調溫及/或連接，以形成組件100，其在第一和第二構件1、2之間具有一種層序列：第一構件1、(黏合層4)、第一相位31、第二相位32、第一相位31、(黏合層4)、第二構件2。
為了儘可能輕柔地連接或接合該些構件1、2，則該些構件首先須重疊地定位著且在此狀態下以10K/分鐘的加熱速率加熱至用於接合的溫度。首先，可施加壓力。特別是，在120秒中保持著該壓力。然後，構件1、2可又以10K/分鐘的冷卻斜率(ramp)冷卻至室溫。為了完全產生該連接元件3，即，完全使該連接元件之金屬紓減(abreaction)，則在隨後的步驟D)中須將組件加熱至230℃之溫度。特別是，此溫度須保持120分鐘。因此，產生第9B圖所示的組件。第9B圖的組件對應於第2B圖的組件。第9A圖和第9B圖的組件100可具有其它金屬，例如，第四金屬Me4。
結合各圖式而描述的上述各實施例及其特徵亦可依據其它實施例而互相組合，當此種組合未明顯地顯示在各圖式中時亦可。此外，結合各圖式而描述的上述各實施例可依據說明書而在共同部份中具有其它特徵或另一特徵。
本發明不限於依據各實施例所作的描述。反之，本發明包含每一新的特徵和各特徵的每一新的組合，特別是包含各請求項中各別特徵之每一種組合，當相關的特徵或相關的組合本身未明顯地顯示在各請求項中或各實施例中時亦屬本發明。
本專利申請案主張德國專利申請案10 2015 114 088.8之優先權，其已揭示的內容收納於此以作為參考。
100‧‧‧組件
1‧‧‧第一構件
2‧‧‧第二構件
3‧‧‧連接元件
31‧‧‧第一相位
32‧‧‧第二相位

Claims (16)

  1. 一種組件(100)，具有：- 一第一構件(1)、- 一第二構件(2)、- 一連接元件(3)，其配置在該第一構件(1)和該第二構件(2)之間，該連接元件(3)具有至少一第一相位(31)和一第二相位(32)，該第一相位(31)包括濃度(c11)之第一金屬(Me1)、濃度(c12)之第二金屬(Me2)和濃度(c13)之第三金屬(Me3)，該第二相位(32)包括濃度(c25)之第一金屬(Me1)、第二金屬和第三金屬，該第一金屬(Me1)、該第二金屬(Me2)和該第三金屬(Me3)互不相同且適合在小於200℃之加工溫度中發生反應，適當的是：c11c25且c11c13c12。
  2. 如請求項1之組件(100)，其中該第二相位(32)中該第二金屬(Me2)具有濃度(c26)且該第三金屬(Me3)具有濃度(c27)，其關係為：c11>c25且c11>c13>c12且c12<c26或c11>c25且c11>c13>c12且c25=c27>c26。
  3. 如請求項1或2之組件(100)，其中該第一金屬(Me1)係選自於鎳、鉑和鈀的群組。
  4. 如請求項1至3中至少一項之組件(100)，其中該第二金屬(Me2)是銦且該第三金屬(Me3)是錫。
  5. 如請求項1至4中至少一項之組件(100)，其中該第一相位(31)中該第一金屬(Me1)的濃度(c11)介於40原子%和65原子%之間及/或該第二相位(32)中該第一金屬(Me1)之濃度(c25)介於20原子%和40原子%之間。
  6. 如請求項1至5中至少一項之組件(100)，其中該第一相位(31)中該第二金屬(Me2)的濃度(c12)介於5原子%和25原子%之間及/或該第二相位(32)中該第二金屬(Me2)之濃度(c26)介於20原子%和40原子%之間。
  7. 如請求項1至6中至少一項之組件(100)，其中該第一相位(31)中第三金屬(Me3)的濃度(c13)介於15原子%和40原子%之間及/或第二相位(32)中第三金屬(Me3)之濃度(c27)介於30原子%和50原子%之間。
  8. 如請求項1至7中至少一項之組件(100)，其中該第二構件(2)包括發光之發光二極體，且該第一構件(1)中之至少一者是選自於由包括藍寶石、氮化矽、半導體材料、陶瓷材料、金屬和玻璃的群組。
  9. 如請求項1至8中至少一項之組件(100)，其中該第一金屬(Me1)具有大於1400℃之熔點，該第二金屬(Me2)具有小於180℃之熔點，且該第三金屬(Me3)具有小於250℃之熔點，其中該第二和該第三金屬(Me2、Me3)在小於或等於120℃之熔點中形成共晶混合物。
  10. 如請求項1至9中至少一項之組件(100)，其中該第一相位(31)中第四金屬(Me4)具有濃度(c14)及/或該第二相位(32)中第四金屬(Me4)具有濃度(c28)，該第四金屬(Me4)具有小於1200℃之熔點，且該第四金屬(Me4)在 該第一相位及/或該第二相位(31、32)中之濃度(c14、c28)為全部金屬(Me1、Me2、Me3)之濃度中的最小者。
  11. 如請求項10之組件(100)，其中該第四金屬(Me4)是金。
  12. 如請求項10或11之組件(100)，其中該第四金屬(Me4)在該第一相位(31)及/或該第二相位(32)中的濃度(c14、c28)最多為5原子%。
  13. 如請求項1至12中至少一項之組件(100)，其中該第一相位(31)及/或該第二相位(32)分別形成為層且互相直接相接觸而配置著，其中該第一相位和該第二相位(31、32)之該些層上下堆疊著，使該第一構件(1)之該第一相位(31)和該第二構件(2)之該第二相位(32)互相面對著。
  14. 如請求項1至13中至少一項之組件(100)，其中具有第一熱膨脹係數(α1)之該第一構件(1)不同於具有第二熱膨脹係數(α2)之該第二構件(2)且此二種熱膨脹係數互相之間相差的倍數是至少1.5倍。
  15. 一種用於製造如請求項1至14中至少一項之組件(100)的方法，具有以下步驟：A)製備第一構件(1)及第二構件(2)，B)在該第一及/或該第二構件(1、2)上施加一由第一金屬(Me1)構成的層、一由第二金屬(Me2)構成的層、以及一由第三金屬(Me3)構成的層，C)將步驟B)中產生的配置加熱至最多200℃，以形成一連接元件(3)，該連接元件(3)具有第一相位(31) 和第二相位(32)，該第一相位(31)和該第二相位(32)分別包括該第一金屬(Me1)、該第二金屬(Me2)和該第三金屬(Me3)，D)將步驟C)中產生的配置加熱至介於200℃和400℃之間的溫度，以形成熱力學上和機械上穩定的該第一相位和該第二相位(31、32)，至少在步驟D)之前使該第一構件(1)和該第二構件(2)互相連接，該第一相位(31)至少在步驟D)之後包括濃度(c11)之第一金屬(Me1)、濃度(c12)之第二金屬(Me2)、以及濃度(c13)之第三金屬Me3，且該第二相位(32)包括濃度(c25)之第一金屬(Me1)、濃度(c26)之第二金屬(Me2)、以及濃度(c27)之第三金屬(Me3)，適當的關係為：c11c25且c11c13>c12。
  16. 如請求項15的方法，其中該連接元件至少在步驟C)中形成一種對該第一構件(1)和該第二構件(2)之固定的連接。
TW105127057A 2015-08-25 2016-08-24 Assembly and method for manufacturing the assembly TWI609470B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015114088.8A DE102015114088B4 (de) 2015-08-25 2015-08-25 Bauelement und Verfahren zur Herstellung eines Bauelements

Publications (2)

Publication Number Publication Date
TW201715673A true TW201715673A (zh) 2017-05-01
TWI609470B TWI609470B (zh) 2017-12-21

Family

ID=56801539

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105127057A TWI609470B (zh) 2015-08-25 2016-08-24 Assembly and method for manufacturing the assembly

Country Status (5)

Country Link
US (1) US10431715B2 (zh)
CN (1) CN107924828B (zh)
DE (1) DE102015114088B4 (zh)
TW (1) TWI609470B (zh)
WO (1) WO2017032773A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017108422A1 (de) * 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen und elektronisches Bauelement
CN115863526A (zh) * 2019-05-09 2023-03-28 群创光电股份有限公司 电子装置
US11742455B2 (en) * 2019-11-18 2023-08-29 Vuereal Inc. Identifying and repairing defects micro-device integrated system

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504242B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US7400042B2 (en) * 2005-05-03 2008-07-15 Rosemount Aerospace Inc. Substrate with adhesive bonding metallization with diffusion barrier
CN100386899C (zh) * 2006-05-26 2008-05-07 北京工业大学 高效高亮全反射发光二极管及制作方法
US8852378B2 (en) * 2008-07-15 2014-10-07 Corporation For National Research Initiatives Tailorable titanium-tungsten alloy material thermally matched to semiconductor substrates and devices
CN102576697B (zh) * 2009-10-22 2014-11-12 三菱综合材料株式会社 功率模块用基板、带散热器的功率模块用基板、功率模块、功率模块用基板的制造方法及带散热器的功率模块用基板的制造方法
US8748288B2 (en) * 2010-02-05 2014-06-10 International Business Machines Corporation Bonded structure with enhanced adhesion strength
WO2011099934A1 (en) * 2010-02-10 2011-08-18 Agency For Science, Technology And Research A method of forming a bonded structure
US20120068345A1 (en) 2010-09-16 2012-03-22 Infineon Technologies Ag Layer stacks and integrated circuit arrangements
DE102011012262A1 (de) 2011-02-24 2012-08-30 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US20130334561A1 (en) * 2012-06-19 2013-12-19 Hsiu-Jen Lin Method for bonding led wafer, method for manufacturing led chip and bonding structure
TWI476839B (zh) * 2012-07-06 2015-03-11 Univ Nat Chiao Tung 晶圓次微米接合方法及其接合層
JP2014060341A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置および半導体装置の製造方法
US8956473B2 (en) * 2012-11-20 2015-02-17 National Taiwan University Of Science And Technology Method for manufacturing Ni/In/Sn/Cu multilayer structure
CN103103403A (zh) * 2013-01-24 2013-05-15 西安交通大学 一种电子封装材料
KR20140113151A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 금속 접합층 형성방법 및 그를 이용한 반도체 발광소자 제조방법
DE102013103081A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
US10046408B2 (en) * 2015-05-28 2018-08-14 Osram Opto Semiconductors Gmbh Device comprising a connecting component and method for producing a connecting component
DE102015114086B4 (de) * 2015-08-25 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement und Verfahren zur Herstellung eines Bauelements

Also Published As

Publication number Publication date
CN107924828A (zh) 2018-04-17
US20190214525A1 (en) 2019-07-11
WO2017032773A1 (de) 2017-03-02
US10431715B2 (en) 2019-10-01
DE102015114088A1 (de) 2017-03-02
CN107924828B (zh) 2021-11-30
TWI609470B (zh) 2017-12-21
DE102015114088B4 (de) 2022-02-03

Similar Documents

Publication Publication Date Title
TWI403001B (zh) 用於半導體晶圓及裝置之具有障壁層之鎳錫接合系統
CN104067463B (zh) 半导体发光装置
US20130037849A1 (en) Vertical structure led device and method of manufacturing the same
TW201031027A (en) Method for manufacturing light emitting device
TWI609470B (zh) Assembly and method for manufacturing the assembly
US11545369B2 (en) Method of fastening a semiconductor chip on a lead frame, and electronic component
JP2010056458A (ja) 発光素子の製造方法
KR20140081654A (ko) 발광 다이오드 패키지의 다이 본딩 방법 및 다이 본딩 구조
JP2009141093A (ja) 発光素子及び発光素子の製造方法
CN102694089A (zh) Led芯片键合方法及led芯片
US10046408B2 (en) Device comprising a connecting component and method for producing a connecting component
KR20070008602A (ko) 화합물 반도체 발광 소자 및 그 제조 방법
US10204880B2 (en) Device and method for producing a device
TWI607980B (zh) 用於連接至少二組件之方法
TWI446577B (zh) Ｌｅｄ晶圓之接合方法、ｌｅｄ晶粒之製造方法及ｌｅｄ晶圓與基體之接合結構
US11127602B2 (en) Method of fastening a semiconductor chip on a lead frame, and electronic component
KR101035998B1 (ko) 수직형 ｌｅｄ 제조 방법
JPH1140583A (ja) ろう付け用合金およびろう付け接合方法
JP4655209B2 (ja) 貼り合せ体の製造方法、及び半導体装置の製造方法、並びに半導体装置
WO2020138278A1 (ja) 電子部品の接合方法および接合構造体
JP2014007192A (ja) Ｌｅｄウェハーを接合する方法、ｌｅｄチップを製造する方法及び接合構造
JP2010123861A (ja) 貼り合わせ基板の製造方法、発光ダイオードの製造方法及び発光ダイオード
KR20130143424A (ko) Ｌｅｄ 웨이퍼 접합 방법, ｌｅｄ 칩 제조 방법 및 접합 구조물