TW201709494A - 密封側壁之元件晶粒及其製造方法 - Google Patents
密封側壁之元件晶粒及其製造方法 Download PDFInfo
- Publication number
- TW201709494A TW201709494A TW105113109A TW105113109A TW201709494A TW 201709494 A TW201709494 A TW 201709494A TW 105113109 A TW105113109 A TW 105113109A TW 105113109 A TW105113109 A TW 105113109A TW 201709494 A TW201709494 A TW 201709494A
- Authority
- TW
- Taiwan
- Prior art keywords
- component
- sidewall
- wafer
- layer
- die
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 3
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000000565 sealant Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000000873 masking effect Effects 0.000 claims abstract description 5
- 235000012431 wafers Nutrition 0.000 claims description 93
- 238000007789 sealing Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 239000008393 encapsulating agent Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 72
- 239000002184 metal Substances 0.000 description 6
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- RFFLAFLAYFXFSW-UHFFFAOYSA-N 1,2-dichlorobenzene Chemical compound ClC1=CC=CC=C1Cl RFFLAFLAYFXFSW-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229920002098 polyfluorene Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- UBOXGVDOUJQMTN-UHFFFAOYSA-N trichloroethylene Natural products ClCC(Cl)Cl UBOXGVDOUJQMTN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一種用於製造一密封側壁的元件晶粒的方法，可包括用一種密封劑填充一深槽式元件晶圓，得到一密封的溝槽式元件晶圓。所述方法可更包括在一元件晶圓中形成溝槽，得到所述深槽式元件晶圓。所述形成溝槽的步驟可包括形成至少部分穿過所述元件晶圓的每一層的一溝槽。所述方法可更包括遮罩所述深槽式元件晶圓的每個元件。一種密封側壁的元件晶粒，可包括包括一元件基板層的至少一層，包括前述至少一層中每層的一相應表面的一側壁，覆蓋所述側壁的一側壁密封劑，和形成在所述元件基板層上的一元件。側壁密封劑可任選地不覆蓋所述元件的上表面。所述元件的上表面可直接鄰接其上方的一周遭介質。
Description
本發明揭露大體上係有關於元件晶粒領域，特定而言係針對密封側壁支元件晶粒及其製造方法。
通過晶圓級製程，互補式金氧半導體(CMOS)影像感測器的大量製造對於將相機併入大量消費品如行動裝置和汽車做出了貢獻。每一個此類相機包括一具有一像素陣列的CMOS影像感測器，其中每個像素的上表面通常是一個微透鏡或一個用於聚焦光線或過濾入射於其上的光線的光譜濾光片。在一晶圓級製程中，數千個CMOS影像感測器形成在一個可以任選地結合到一承載晶圓的元件晶圓上，然後以晶圓鋸分割成單獨的晶粒。所述晶圓鋸可以沿著預先形成的溝槽分開各個晶粒。這種晶圓切割方式在本領域中是已知的，並且由E.Iannone在實驗室晶片：原理，設計和技術(Labs on Chip：Principles,Design and Technology，CRC出版社，2014)一書中解釋。溝槽形成與晶粒切割製程兩者皆會產生附著至一或多個像素上表面的碎屑。這些污染物使相關的像素變得無法運作，並且對減少產品產量有顯著貢獻。
本文所揭露的系統和方法可防止在元件晶圓和載體晶圓中至少一者進行晶粒切割時所產生的碎屑污染影像感測器。
本發明提供一種用於製造一密封側壁的元件晶粒的方法。所述方法可包括用一種密封劑填充一深槽式元件晶圓，以產生一個密封的溝槽式元件晶圓。所述方法還可包括在一個元件晶圓中形成溝槽，以產生深槽式元件晶圓。所述形成溝槽的步驟可包括形成一溝槽，其至少部分穿過所述元件晶圓的每一層。所述方法可更包括遮罩深槽式元件晶圓的每個元件。
本發明提供一種密封側壁的元件晶粒。所述密封側壁的元件晶粒可包括至少一層，其包括：一元件基板層；一側壁，其包括至少一層中每一層的一個相對應表面；一側壁密封劑，其覆蓋側壁；和一元件，其形成在所述元件基板層上。側壁密封劑可任選地不覆蓋所述元件的上表面。所述元件的上表面直接鄰接其上方的一周遭介質。所述側壁密封劑是由(a)一種防焊材料和(b)一種聚酰亞胺材料中的至少一種形成。
100‧‧‧密封側壁的元件晶粒
110‧‧‧承載層
112‧‧‧金屬間電介質層(IMD層)
113‧‧‧碎屑
114‧‧‧低k介電層
116‧‧‧層間電介質層(ILD層)
118‧‧‧元件基板層
120‧‧‧CMOS元件
121‧‧‧元件上表面
122‧‧‧金屬層
124‧‧‧垂直互連
130‧‧‧側壁
132‧‧‧側壁密封劑
133‧‧‧厚度
190‧‧‧周遭(環境)介質
200‧‧‧方法
201、202、204、206、208‧‧‧步驟
300‧‧‧元件晶圓
310‧‧‧承載晶圓
390‧‧‧切割線
400‧‧‧溝槽式元件晶圓
402‧‧‧溝槽
404‧‧‧溝槽寬度
406‧‧‧溝槽底部
410‧‧‧承載晶圓
413‧‧‧碎屑
420‧‧‧開孔遮罩
421‧‧‧孔
500‧‧‧溝槽式元件晶圓
504‧‧‧切口寬度
532‧‧‧密封劑
圖1係根據本發明之一實施例說明密封側壁的元件晶粒的剖視圖。
圖2係根據一實施例說明用於製造圖1的密封側壁的元件晶粒的方法流程圖。
圖3係根據實施例說明一元件晶圓的透視圖，元件晶圓具有多個可以加以單片化成密封側壁的元件晶粒的CMOS元件。
圖4係根據一實施例說明一溝槽式元件晶圓的剖視圖。
圖5係根據一實施例說明溝槽式元件晶圓的剖視圖，其中溝槽式元件晶圓之溝槽根據圖2的方法填充密封劑。
圖1係根據本發明之一實施例說明密封側壁的元件晶粒100
的剖視圖。。密封側壁的元件晶粒100可包括在一金屬間電介質(inter-metal dielectric，IMD)層112的一或多層內形成的一CMOS元件120、一低k介電層114、一層間電介質(inter-layer dielectric，ILD)層116及一元件基板層118。IMD層112和ILD層116兩者皆可為氧化物。元件基板層118則是由，舉例而言，矽所形成。密封側壁的元件晶粒100還可以包括金屬層122和垂直互連124。密封側壁的元件晶粒100，在不脫離本發明的範圍下，可包括在一承載層110和元件基板層118之間的附加層，。附加地和替代地，密封側壁的元件晶粒100可缺少層112、層114及層116中至少一者。密封側壁的元件晶粒100還可包括一承載層110。
為了能清楚地說明，圖1僅繪示CMOS元件120在元件基板層118上方或接近其上表面的一部分。CMOS元件120可電性地連接至垂直互連124。
圖1描繪了CMOS元件120為一影像感測器。CMOS元件120可以是由CMOS製程製造元件之不同類型，例如一種包括微機電系統(MEMS)的元件，而在不脫離本發明的範圍下。在一實施例中，密封側壁的元件晶粒100具有一小於400微米(micron)的厚度133。
CMOS元件120具有一元件上表面121，可直接暴露於一周遭介質190中，使得元件上表面121不被側壁密封劑132所覆蓋，並直接鄰接周遭介質190。周遭介質190是例如空氣、真空或電介質。可替代地，一保護膜可介於元件上表面121和周遭介質190之間，其中保護膜和側壁密封劑132兩者皆不會藉由例如阻斷入射於其上的光來干擾CMOS元件120的操作。元件上表面121可對應於一CMOS影像感測器的微透鏡陣列的一表面、一CMOS影像感測器的濾色片陣列的一表面以及一個半導體空乏區中的至少一者。
密封側壁的元件晶粒100具有由側壁密封劑132所密封的側壁130。側壁130包括層110、112、114、116和118的表面。為了清楚地說明，側壁130由在圖1中的一虛線框含括。側壁密封劑132，不脫離本發明的範圍下可以覆蓋層112、114、116、118中至少一者的表面，但不覆蓋承載層110的一表面。
側壁密封劑132可捕集粘附到側壁130的碎屑113。碎屑113可由密封側壁的元件晶粒100組成成分材料所形成，其包括承載層110、介電層112、低k介電層114、ILD層116及元件基板層118。碎屑113在密封側壁的元件晶粒100的晶圓級製造過程中的一開槽步驟和切割步驟的一或兩者中形成。側壁密封劑132還可以防止濕氣到達CMOS元件120的和層112、層114、層116及層118。
構成側壁密封劑132的材料可包括聚合物、聚酰亞胺及防焊材料。防焊材料可為Ameed等人在美國專利4120843中提供的描述。意即，所述材料可以包括一熱塑性塑膠、一聚碸的熱穩定可剝離基體、一用於聚碸的溶劑以及一精細分裂二氧化矽粒子的填料。所述溶劑可包括鄰二氯苯、一氯苯、二氯甲烷和三氯乙烯中至少一者。所述填料在浸焊操作過程中具有適當的保持熔融聚砜之功能。
圖2係根據一實施例說明用於製造圖1的密封側壁的元件晶粒100的方法流程圖。圖3為一元件晶圓300的透視圖，其具有多個在元件晶圓300的層112、層114、層116及層118形成的CMOS元件120。元件晶圓300可使用方法200，沿切割線390加以單片化成多個密封側壁的元件晶粒100。元件晶圓300也可具有一承載晶圓310，其承載層110是一個部分，黏合於元件晶圓300上與CMOS元件120相反的一側。為了說明的清楚起見，非所有的CMOS元件120皆標示於圖3。圖4和5顯示在一
承載晶圓上的CMOS元件120的剖視圖，對應於方法200的步驟。以下敘述可搭配圖2-5檢視以達到最好效果。。
步驟201並非必要。當包括步驟201時，在步驟201中，方法200形成具有複數元件的元件晶圓。在步驟201的一實施例中，方法200形成一元件晶圓300。在元件晶圓300上的每個CMOS元件120可以為一CMOS影像感測器，此CMOS影像感測器可包括具有一微透鏡陣列之一濾色片陣列。
步驟202並非必要。當包括步驟202時，在步驟202中，方法200在元件晶圓形成溝槽，而產生一溝槽式元件晶圓。在方法200的一實施例中，元件晶圓300沿著切割線390以雷射開槽，而產生一溝槽式元件晶圓400。可替代地，溝槽式元件晶圓可以藉由晶粒切割代替雷射開槽，或藉由晶粒切割和雷射開槽的組合來形成溝槽式元件晶圓。圖4為溝槽式元件晶圓400的剖視圖。溝槽402是在成對的IMD層112、低k介電層114、ILD層116以及元件基板層118之間，上述各層的表面是側壁130的一部分，如圖1所示。步驟202會產生碎屑413，類似於碎屑113。
如在承載晶圓410的一表面上的溝槽底部406所表示，顯示於圖4的溝槽402具有一隨空間變化的深度，其具有中心在溝槽內的單一局部最大深度，。承載晶圓410是藉由步驟202中移除部份的承載晶圓310。在不脫離本發明的範圍下，溝槽402可具有一隨空間變化的深度，其具有多於一個的局部最大深度，例如，如迪思科(Disco)公司在美國專利申請號11/036334所說明的從多個雷射溝槽產生之溝槽。
在上述實施例中，步驟202形成具有溝槽底部406的溝槽402，為承載晶圓410表面的一部分。意即，步驟202可以形成一深槽，在此是指部分或完全穿透元件晶圓300的每一層的一個溝槽(承載晶圓310
是元件晶圓300的一層)。可替代地，在不脫離本發明的範圍下，步驟202可形成部分或完全穿透元件晶圓300至少一層，但不是所有層的一個溝槽，。舉例而言，步驟202可以形成沒有延伸到承載晶圓310的溝槽，因此具有一或多層112、114、116和118表面部分的溝槽底部。
步驟204並非必要。當包括步驟204時，在步驟204中，方法200遮罩溝槽式元件晶圓的每個元件。在步驟204的一實施例中，一個開孔遮罩420對準並放置在溝槽式元件晶圓在400之上，使得溝槽式元件晶圓400的每個CMOS元件120完全位於開孔遮罩420的一個無孔區域下方，如圖4所示。當溝槽402至少部分地穿過元件晶圓400的每一層時，溝槽式元件晶圓400為一深槽式元件晶圓的一實施例。開孔遮罩420具有一位於溝槽402之上的孔421(由圖4中的一虛線框顯示)。開孔遮罩420是用來作為在焊錫膏模版印刷中使用一模版之一實施例。
在步驟206中，方法200以一密封劑填充溝槽式元件晶圓的溝槽，產生一個密封的溝槽式元件晶圓。在步驟206的一實施例中，溝槽402以一密封劑532填充，如圖5所示。步驟206產生一密封的溝槽式元件晶圓500，其為溝槽填充有密封劑532的溝槽式元件晶圓400。
在步驟206中，密封劑532可以模版印刷或絲網印刷(screen-printed)到元件晶圓300上，其中，開孔遮罩420為允許密封劑532填充溝槽402並同時防止密封劑532覆蓋CMOS元件120的模板或絲網。以密封劑532覆蓋CMOS元件120可能使CMOS元件120無法運作，舉例而言，當CMOS元件120為影像感測器或包括MEMS的元件時。步驟206可藉由其他方法填充溝槽式元件晶圓的溝槽，例如在不脫離本公佈的範圍下，用於在一印刷電路板上產生防焊模型的方法。
步驟208並非必要。當包括時，在步驟208中，方法200
單片化密封的溝槽式元件晶圓。在步驟208的一實施例中，密封的溝槽式元件晶圓500是以一具有一切口寬度504比溝槽402的溝槽寬度404窄的切割刀進行刀片切割。舉例而言，溝槽寬度404和切口寬度504可以分別等於70微米和50微米。在方法200的一個實施例中，其中步驟202包括雷射開槽所述元件晶圓，步驟204和208中，可以類似於前述美國專利申請號11/036334的半導體晶圓製程方法。在步驟208的一個不同的實施例中，密封的溝槽式元件晶圓500可以由刀片切割以外的方法進行單片化，例如雷射切割和隱形切割(stealth dicing)。
在步驟208中，產生多個密封側壁的元件晶粒100。當圖1的側壁密封劑132是密封劑532在單片化步驟208中非移除的部分時，密封劑532可以由與側壁密封劑132相同的材料來形成。
特徵的組合
上述特徵以及下文的權利要求可以各種方式組合而不脫離本發明的範圍。下面的實施例說明了一些可能的、非限制性的組合：
(A1)一種用於製造一密封側壁的元件晶粒的方法，可包括用一種密封劑填充一深槽式元件晶圓，以產生一個密封的溝槽式元件晶圓。
(A2)如(A1)所示的方法，可更包括在一個元件晶圓中形成溝槽，以獲得所述深槽式元件晶圓。
(A3)如在(A2)所示的方法中，其中所述形成溝槽的步驟可包括形成一溝槽，其至少部分穿過所述元件晶圓的每一層。
(A4)如(A1)到(A3)所示的任一方法，在所述填充的步驟之前，可更包括遮罩所述深槽式元件晶圓的每個元件。
(A5)如在(A4)所示的任一方法中，其中所述遮罩的
步驟可包括在所述深槽式元件晶圓上方對準一開孔遮罩，使得所述深槽式元件晶圓的每個元件完全位於所述開孔遮罩的一個無孔區域下方。
(A6)如在(A5)所示的任一方法中，其中所述填充的步驟可包括以在所述深槽式元件晶圓上方對準之模版來模版印刷所述密封劑，使得所述深槽式元件晶圓的每個元件完全位於所述模版的一個無孔區域下方。
(A7)如(A1)到(A6)所示的任一方法，可更包括沿著填充有密封劑的溝槽單片化所述密封的深槽式元件晶圓。
(A8)如(A1)到(A7)所示的任一方法，在所述填充的步驟之前，可更包括形成一具有多個元件的元件晶圓。
(B1)一種密封側壁的元件晶粒，可包括至少一層，其包括一元件基板層，一側壁，其包括所述至少一層中每一層的一個相對應表面，一側壁密封劑，其覆蓋所述側壁，和一元件，其形成在所述元件基板層上。
(B2)如在(B1)所示的元件晶粒中，其中所述側壁密封劑可由(a)一種防焊材料和(b)一種聚酰亞胺材料中的兩者中至少一種所形成。
(B3)如(B1)和(B2)所示的元件晶粒的一或兩者，可更包括一個承載層。
(B4)如在(B1)到(B3)所示的任一元件晶粒中，其中所述側壁密封劑可不覆蓋所述元件的上表面。
(B5)如在(B1)到(B4)所示的任一元件晶粒中，其中所述元件的上表面可直接鄰接其上方的一周遭介質。
(B6)如在(B1)到(B5)所示的任一元件晶粒中，其
中所述元件可以是一個影像感測器。
(B7)如在(B6)所示的任一元件晶粒中，其中所述側壁密封劑可任選地不覆蓋所述影像感測器的上表面。
(B8)如在(B6)和(B7)所示的元件晶粒的一或兩者中，其中所述上表面可包括一微透鏡陣列、一濾色片陣列和一半導體空乏區中至少一者。
(B9)如在(B6)到(B8)所示的任一元件晶粒中，其中所述影像感測器可直接鄰所述述影像感測器上方的一周遭介質。
在不脫離本發明的範圍的情況下可以在上述的系統和方法中作出改變。因此應當注意的是，包含在上述說明並繪示在附圖中的內容應當被解釋為說明性的而非限制性的。以下權利要求旨在覆蓋本文中所描述的一般的和具體的特徵，而本發明的方法和系統的範圍的所有陳述，其中，因為語言的關係，亦可以說是落入其間的範圍。
100‧‧‧密封側壁的元件晶粒
110‧‧‧承載層
112‧‧‧金屬間電介質層(IMD層)
113‧‧‧碎屑
114‧‧‧低k介電層
116‧‧‧層間電介質層(ILD層)
118‧‧‧元件基板層
120‧‧‧CMOS元件
121‧‧‧元件上表面
122‧‧‧金屬層
124‧‧‧垂直互連
130‧‧‧側壁
132‧‧‧側壁密封劑
133‧‧‧厚度
190‧‧‧周遭介質
Claims (17)
- 一種用於製造一密封側壁之元件晶粒之方法，包括：用一密封劑填充一深槽式元件晶圓，以產生一個密封的溝槽式元件晶圓。
- 如申請專利範圍第1項所述之方法，更包括在一個元件晶圓中形成溝槽，以產生該深槽式元件晶圓。
- 如申請專利範圍第2項所述之方法，其中該形成溝槽之步驟包括形成一溝槽，該溝槽至少部分穿過該元件晶圓的每一層。
- 如申請專利範圍第1項所述之方法，在該填充的步驟之前更包括遮罩該深槽式元件晶圓的每個元件。
- 如申請專利範圍第4項所述之方法，其中該遮罩的步驟包括在該深槽式元件晶圓上方對準一開孔遮罩，使得該深槽式元件晶圓的每個元件完全位於該開孔遮罩的一個無孔區域下方。
- 如申請專利範圍第1項所述之方法，其中該填充的步驟包括以在該深槽式元件晶圓上方對準之一模版來模版印刷該密封劑，使得該深槽式元件晶圓的每個元件完全位於該模版的一個無孔區域下方。
- 如申請專利範圍第1項所述之方法，更包括沿著填充有密封劑的溝槽單片化該密封的深槽式元件晶圓。
- 如申請專利範圍第1項所述之方法，在該填充的步驟之前，更包括形成一具有複數個元件的元件晶圓。
- 一種密封側壁的元件晶粒，包括：至少一層，該至少一層包括一元件基板層；一側壁，該側壁包括該至少一層中每一層之一相對應表面；一側壁密封劑，該側壁密封劑覆蓋該側壁；以及一元件，該元件形成在該元件基板層上。
- 如申請專利範圍第9項所述之元件晶粒，其中該側壁密封劑是由(a)一防焊材料與(b)一聚酰亞胺材料，兩者中的至少其中之所形成。
- 如申請專利範圍第9項所述之元件晶粒，更包括一承載層。
- 如申請專利範圍第9項所述之元件晶粒，其中該側壁密封劑不覆蓋該元件的上表面。
- 如申請專利範圍第9項所述之元件晶粒，其中該元件的上表面直接鄰接其上方的一周遭介質。
- 如申請專利範圍第9項所述之元件晶粒，其中該元件是一影像感測器。
- 如申請專利範圍第14項所述之元件晶粒，其中該側壁密封劑不覆蓋該影像感測器的上表面。
- 如申請專利範圍第15項所述之元件晶粒，其中該上表面包括一微透鏡陣列、一濾色片陣列以及一半導體空乏區中至少一者的一表面。
- 如申請專利範圍第15項所述之元件晶粒，其中該影像感測器直接鄰該述影像感測器上方的一周遭介質。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/698,355 US9478576B1 (en) | 2015-04-28 | 2015-04-28 | Sealed-sidewall device die, and manufacturing method thereof |
| US14/698,355 | 2015-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201709494A true TW201709494A (zh) | 2017-03-01 |
| TWI625850B TWI625850B (zh) | 2018-06-01 |
Family
ID=57137386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105113109A TWI625850B (zh) | 2015-04-28 | 2016-04-27 | 密封側壁之元件晶粒及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9478576B1 (zh) |
| CN (1) | CN106098712B (zh) |
| TW (1) | TWI625850B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015203393A1 (de) | 2015-02-25 | 2016-08-25 | Infineon Technologies Ag | Halbleiterelement und Verfahren zu Herstellen von diesem |
| CN117616575A (zh) * | 2021-07-09 | 2024-02-27 | 艾迈斯-欧司朗股份有限公司 | 薄光电检测器器件及其制造 |
| US20230013491A1 (en) * | 2021-07-16 | 2023-01-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package and method of manufacturing the same |
| CN117012653A (zh) * | 2022-04-27 | 2023-11-07 | 长鑫存储技术有限公司 | 一种半导体器件的制备方法及半导体器件 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0178134B1 (ko) | 1996-10-01 | 1999-04-15 | 삼성전자주식회사 | 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법 |
| JP2001176898A (ja) * | 1999-12-20 | 2001-06-29 | Mitsui High Tec Inc | 半導体パッケージの製造方法 |
| DE10322757B4 (de) * | 2003-05-19 | 2012-08-30 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Optoelektronische Sende- und/oder Empfangsanordnungen |
| JP2005209719A (ja) | 2004-01-20 | 2005-08-04 | Disco Abrasive Syst Ltd | 半導体ウエーハの加工方法 |
| JP2006229112A (ja) * | 2005-02-21 | 2006-08-31 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP5028988B2 (ja) * | 2006-12-13 | 2012-09-19 | ヤマハ株式会社 | 半導体装置の製造方法 |
| CN101236957B (zh) * | 2007-01-31 | 2010-11-10 | 精材科技股份有限公司 | 芯片封装模块的导电层构造及其制造方法 |
| US7838424B2 (en) * | 2007-07-03 | 2010-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching |
| JP2010192818A (ja) * | 2009-02-20 | 2010-09-02 | Casio Computer Co Ltd | 半導体装置の製造方法 |
| JP4686625B2 (ja) * | 2009-08-03 | 2011-05-25 | 株式会社東芝 | 半導体発光装置の製造方法 |
| US8772895B2 (en) | 2011-11-28 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dark current reduction for back side illuminated image sensor |
| CN104201114A (zh) * | 2014-08-26 | 2014-12-10 | 江阴长电先进封装有限公司 | 一种侧壁绝缘保护的芯片封装方法及其封装结构 |
| CN105140184B (zh) * | 2015-07-30 | 2017-11-21 | 常州银河世纪微电子股份有限公司 | 芯片级封装方法 |
-
2015
- 2015-04-28 US US14/698,355 patent/US9478576B1/en active Active
-
2016
- 2016-04-27 CN CN201610268919.8A patent/CN106098712B/zh active Active
- 2016-04-27 TW TW105113109A patent/TWI625850B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US20160322413A1 (en) | 2016-11-03 |
| CN106098712A (zh) | 2016-11-09 |
| TWI625850B (zh) | 2018-06-01 |
| US9478576B1 (en) | 2016-10-25 |
| CN106098712B (zh) | 2020-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI625850B (zh) | 密封側壁之元件晶粒及其製造方法 | |
| TWI531053B (zh) | 半導體裝置與其形成方法與影像感測裝置 | |
| US9177919B2 (en) | Chip package and method for forming the same | |
| US8890191B2 (en) | Chip package and method for forming the same | |
| US8536671B2 (en) | Chip package | |
| US7893514B2 (en) | Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package | |
| US8431946B2 (en) | Chip package and method for forming the same | |
| TWI686937B (zh) | 形成影像感測器積體電路封裝之方法 | |
| US9142486B2 (en) | Chip package and fabrication method thereof | |
| TWI566393B (zh) | 晶圓級封裝式半導體裝置及其製造方法 | |
| JP2009088459A (ja) | ウェハーレベルのイメージセンサモジュール、その製造方法、及びカメラモジュール | |
| US10297632B2 (en) | Method for an image sensor device | |
| US8304288B2 (en) | Methods of packaging semiconductor devices including bridge patterns | |
| CN110943097B (zh) | 图像传感器封装及相关方法 | |
| JP4909848B2 (ja) | 半導体パッケージの製造方法 | |
| US11271134B2 (en) | Method for manufacturing an optical sensor and optical sensor | |
| CN210120140U (zh) | 光电装置封装 | |
| JP6682327B2 (ja) | 電子デバイス、その製造方法及びカメラ | |
| US11462478B2 (en) | Layer for buffer semiconductor device including microelectromechnical system (MEMS) device | |
| TWI843580B (zh) | 影像感測器及其製造方法 | |
| US20240162260A1 (en) | Image sensor and manufacturing method thereof | |
| TWI680548B (zh) | 半導體封裝及其製備方法 | |
| WO2023053503A1 (ja) | 撮像装置、電子機器および撮像装置の製造方法 | |
| JP2010165779A (ja) | 固体撮像装置およびその製造方法 | |
| JP6435663B2 (ja) | 固体撮像装置の製造方法 |