TW201709224A - 導電性基板 - Google Patents

Abstract

本發明提供一種導電性基板，其具有：透明基材；及銅層，其形成於上述透明基材之至少一個面上；上述銅層之膜厚為0.5μm時之上述銅層之表面電阻值為0.07Ω/□以下。

Description

導電性基板

本發明關於一種導電性基板。

電容式觸控面板藉由對由接近面板表面之物體所引起之電容之變化進行偵測，從而將於面板表面上接近之物體之位置資訊轉換成電氣訊號。由於用於電容式觸控面板之導電性基板設置於顯示器之表面，因此對於導電性基板之導電層材料要求其反射率較低、難以受視覺所確認。

因此，作為用於電容式觸控面板之導電層之材料，使用反射率較低、難以受視覺所確認之材料，而於透明基板或透明膜上形成配線。例如，專利文獻1中揭露了一種觸控面板用之透明導電性膜，該透明導電性膜於高分子膜上形成作為透明導電膜之ITO(氧化銦錫)膜。

近年具有觸控面板之顯示器之大畫面化正於進展，與其對應地，對於觸控面板用之透明導電性膜等之導電性基板亦尋求大面積化。然而，ITO由於其電阻值較高且易產生訊號劣化，因此存於不適合大型面板之問題。

因此，例如如專利文獻2、3所揭露，正於研究使用銅等金屬箔代替ITO膜來作為導電層。

<先前技術文獻>

<專利文獻>

專利文獻1：日本國特開2003-151358號公報

專利文獻2：日本國特開2011-018194號公報

專利文獻3：日本國特開2013-069261號公報

然而，銅等金屬箔具有金屬光澤。因此，當將具備作為導電層之銅等金屬箔之導電性基板用於觸控面板之用途時，於導電層之表面、特別是側面會將光反射，視導電層之厚度而顯示器之可視性有降低之虞。並且，由於導電層之厚度取決於導電性基板所要求之表面電阻值和構成導電層之材料，因此以往難以充分地將導電層之厚度薄化。

鑑於上述先前技術之問題，本發明之一個方面之目的在於提供一種導電性基板，其於銅層之厚度較薄時亦可充分地抑制表面電阻值。

為了解決上述問題，本發明之一個方面提供一種導電性基板，其具有：透明基材；及銅層，其形成於該透明基材之至少一個面上；上述銅層之膜厚為0.5μm時之上述銅層之表面電阻值為0.07Ω/□以下。

依據本發明之一個方面，可提供一種導電性基板，其於銅層之厚度較薄時亦可充分地抑制表面電阻值。

10A、10B、20、201、202、40‧‧‧導電性基板

11‧‧‧透明基材

13、13A、13B、23、231、232、43A、43B‧‧‧銅層

圖1A係本發明之實施方式之導電性基板之剖面圖。

圖1B係本發明之實施方式之導電性基板之剖面圖。

圖2A係本發明之實施方式之圖案化之導電性基板之結構說明圖。

圖2B係圖2A之A-A’線之剖面圖。

圖3A係本發明之實施方式之具有網狀配線之積層導電性基板之結構說明圖。

圖3B係圖3A之B-B’線之剖面圖。

圖4係本發明之實施方式之具有網狀配線之導電性基板之剖面圖。

圖5係實施例、比較例之預備試驗中之銅層之厚度與表面電阻值之關係圖。

以下，對本發明之導電性基板之一個實施方式進行說明。

本實施方式之導電性基板可具有：透明基材；及銅層，其形成於透明基材之至少一個面上。並且，可將銅層之膜厚為0.5μm時之銅層之表面電阻值設為0.07Ω/□以下。

需要說明的是，本實施方式中之所謂之導電性基板包括對銅層等進行圖案化前之於透明基材表面具有銅層之基板、以及對銅層等進行了圖案化之基板、亦即配線基板。另外，對銅層等進行了圖案化後之導電性基板由於包含透明基材未被銅層等覆蓋之區域因而可透過光，成為透明導電性基板。

於此，以下首先對導電性基板中包含之部件進行說明。

作為透明基材並無特別限定，可較佳地使用使可見光穿透之樹脂基板(樹脂膜)或玻璃基板等。

作為使可見光穿透之樹脂基板之材料，例如可較佳地使用聚醯胺樹脂、聚對苯二甲酸乙二酯樹脂、聚萘二甲酸乙二醇酯樹脂、環烯烴樹脂、聚亞醯胺樹脂、聚碳酸酯等樹脂。尤其是，作為使可見光穿透之樹脂基板之材料，可更佳地使用PET(聚對苯二甲酸乙二酯)、COP(環烯烴聚合物)、PEN(聚萘二甲酸乙二醇酯)、聚醯胺、聚亞醯胺、聚碳酸酯等。

關於透明基材之厚度並無特別限定，可根據作為導電性基板時所要求之強度、電容、或光之穿透率等任意選擇。作為透明基材之厚度，例如可設為10μm以上200μm以下。特別是用於觸控面板之用途時，透明基材之厚度較佳為設為20μm以上120μm以下，更佳為設為20μm以上100μm以下。於用於觸控面板之用途之情形，例如特別於尋求對顯示器整體之厚度進行薄化之用途時，透明基材之厚度較佳為20μm以上50μm以下。

透明基材之全透光率以較高者為佳，例如全透光率較佳為30%以上，更佳為60%以上。藉由使透明基材之全透光率為上述範圍，從而可充分地確保例如用於觸控面板之用途時之顯示器之可視性。

需要說明的是，透明基材之全透光率可利用JIS K 7361-1中規定之方法來評價。

透明基材可具有第一主平面和第二主平面。需要說明的是，於此所提之主平面係指透明基材所包含之面之中面積最大之平面部。並且，第一主平面和第二主平面意味著於一透明基材中相對地配置之面。即，第二主平面意指位於與第一主平面之相反側之面。

接著，對銅層進行說明。

銅層之膜厚為0.5μm時之銅層之表面電阻值較佳為0.07Ω/□以下，更佳為0.05Ω/□以下。

如上所述當將金屬箔用作導電性基板之導電層時，由於導電層具有金屬光澤，因此當配置於觸控面板等顯示器之顯示面上時，視導電層之厚度，而藉由於導電層表面、特別是導電層之側面上之光之反射，顯示器之可視性有降低之虞。

然而，由於導電層之厚度是根據導電性基板所要求之表面電阻值之大小等和構成導電層之材料來選擇，因此當使用以往之表面電阻值較大之金屬箔之導電層之情況下，難以將導電層之厚度薄化。

因此，於本實施方式之導電性基板中，藉由使用膜厚為0.5μm時之表面電阻值為0.07Ω/□以下之銅層，從而可得到於銅層之厚度較薄時亦可充分地抑制表面電阻值之導電性基板。銅層可發揮導電層之功能。

需要說明的是，於此所提之膜厚為0.5μm時之表面電阻值為0.07Ω/□以下之銅層並非將銅層之膜厚限定為0.5μm。其意味著於與對導電性基板中所包含之銅層進行成膜時相同之條件下成膜膜厚為0.5μm之銅層時之表面電阻值為0.07Ω/□以下。

對於在透明基材上形成銅層之方法並無特別限定，為了不降低光之穿透率，較佳為不於透明基材與銅層之間配置接著劑。即，較佳為銅層直接形成於透明基板之至少一個面上。需要說明的是，當如下所述於透明基材與銅層之間配置密接層時，較佳為直接形成於密接層之上表面。

對於銅層，例如可以利用乾式鍍敷法於透明基材上形成銅薄膜層，並以該銅薄膜層為銅層。由此，可不經由接著劑而直接於透明基材 上形成銅層。需要說明的是，作為乾式鍍敷法後面將詳細說明，例如可較佳地使用濺鍍法、蒸鍍法、或離子鍍敷法等。

另外，當對銅層之膜厚進一步進行增厚時，亦可藉由以銅薄膜層為供電層利用濕式鍍敷法來形成銅鍍層，從而將可製成具有銅薄膜層和銅鍍層之銅層。藉由使銅層具有銅薄膜層和銅鍍層，從而於此情形中亦可不經由接著劑而於透明基材上直接形成銅層。

如上所述，由於透明基材之上表面直接形成銅層，銅層可具有銅薄膜層。另外，銅層亦可具有銅薄膜層和銅鍍層。但是，從將銅層之表面電阻值特別地降低之觀點來看，較佳為銅層具有銅薄膜層和銅鍍層。

對於金屬層之厚度並不特別限定，當將銅層用作配線時，可根據對該配線供給之電流大小或配線寬度等來任意選擇。

但是，若銅層變厚，則有時會產生於為了形成配線圖案而進行蝕刻時由於蝕刻需要時間因此容易產生側邊蝕刻、難以形成細線等之問題。因此，銅層之厚度較佳為5μm以下，更佳為3μm以下。

特別是於本實施方式之導電性基板中，即使銅層之厚度較薄亦可將導電性基板之表面電阻值充分地減小。並且，藉由將銅層之厚度薄化，從而抑制銅層表面、特別是側面上之光之反射，即使將其用於配置於觸控面板等、顯示器之顯示面等上之用途時亦可抑制顯示器之可視性之降低。為此，於本實施方式之導電性基板中，銅層之厚度更佳為1.0μm以下，尤佳為0.5μm以下。

另外，對銅層之厚度之下限值並無特別限定，從降低導電性基板之阻抗值、可充分地供給電流之觀點來看，例如銅層之厚度較佳為50nm 以上，更佳60nm以上，進而較佳為150nm以上。

需要說明的是，當銅層如上所述具有銅薄膜層和銅鍍層時，較佳為銅薄膜層之厚度和銅鍍層之厚度之合計為上述範圍。

不論銅層由銅薄膜層構成之情況、或是由銅薄膜層和銅鍍層構成之情況，對銅薄膜層之厚度均無特別限定，例如較佳為50nm以上500nm以下。

如下所述例如可以將銅層圖案化成所需之配線圖案而藉此用作配線。並且，由於銅層可較以往用作透明導電膜之ITO進一步降低表面電阻值，因此可藉由設置銅層來減小導電性基板之表面電阻值。

對於銅層之膜厚為0.5μm時之表面電阻值為0.07Ω/□以下之銅層之成膜方法並無特別限定，例如較佳為銅層包含以濕式法進行成膜之銅鍍層，並使用單一之鍍槽對成膜銅鍍層。即，較佳為銅層包含銅鍍層(濕式銅鍍層)，該銅鍍層為單一之鍍層。

根據本發明之發明人之研究，於銅鍍層剛成膜後，於銅鍍層內銅之晶體逐漸生長。並且，由於銅鍍層內之銅之晶體尺寸變大從而可特別地降低銅層之表面電阻值。

然而，當利用濕式法來成膜銅鍍層時，於沿著基材之輸送方向串聯地排列2個以上之複數個鍍槽、用各個鍍槽來成膜銅鍍膜、進行積層並形成銅鍍層之情況下，於銅鍍膜之間有時會形成有細微晶體之層。並且認為，雖於成膜各個銅鍍膜後，於各個銅鍍膜內進行銅晶體之生長，然如果於銅鍍膜之間形成有細微之晶體之層，則超過銅鍍膜進行晶體生長會受到阻礙。因此，當使用複數個槽之鍍槽來成膜銅鍍層時，銅晶體之生長 不會充分地進行。

相對於此，如上所述當使用單一之鍍槽成膜銅鍍層時，由於銅鍍層由一個層構成，遍佈層整體來進行銅晶體之生長，因此於成膜後銅晶體之生長充分地進行，可降低銅層之表面電阻值。因此，藉由使用單一之鍍槽成膜銅鍍層，從而可特別地降低銅層之表面電阻值。

需要說明的是，作為成膜銅鍍層時之濕式法之成膜方法，可為電鍍法、無電解鍍法之任意方法，較佳為電鍍法。

另外，作為將銅層之表面電阻值設為上述規定範圍之銅層之其他之成膜方法，可列舉如下方法：銅層包含利用電鍍法成膜之銅鍍層，當成膜銅鍍層時，使用含有二烯丙基二甲基氯化銨聚合物之添加劑作為添加劑進行成膜之方法。即，較佳為銅鍍層含有：來自鍍液中所包含之二烯丙基二甲基氯化銨聚合物之成分。

當利用作為濕式法之一種之電鍍法來成膜銅鍍層時，作為鍍液並無特別限定，可使用各種銅鍍液。但是，根據本發明之發明人之研究，藉由於銅鍍液中添加二烯丙基二甲基氯化銨聚合物來作為添加劑，從而可促進於所成膜之銅鍍層中包含之銅之晶體生長。並且，藉由促進銅鍍層內之銅之晶體生長並使銅之晶體尺寸變大，從而可降低銅層之表面電阻值。

特別是，根據本發明之發明人之研究，更佳為銅層包含利用電鍍法所成膜之銅鍍層，並使用單一之鍍槽成膜銅鍍層，並且使用二烯丙基二甲基氯化銨聚合物來作為銅鍍液之添加劑。其理由在於，使用單一鍍槽成膜銅鍍層之效果、與使用二烯丙基二甲基氯化銨聚合物來作為銅鍍液之添加劑會有相乘作用，可使銅鍍層內之銅之晶體特別地生長。並且，藉 由使銅鍍層內之銅之晶體生長，從而可減小銅鍍層、以及導電性基板之表面電阻值。

當將二烯丙基二甲基氯化銨聚合物來作為添加劑添加到銅鍍液時，對其添加量並無特別限定，可任意地選擇。例如能以銅鍍液中之二烯丙基二甲基氯化銨聚合物之添加量成為5mg/L以上40mg/L以下之方式來進行添加。

作為二烯丙基二甲基氯化銨聚合物之分子量理想為3500~4500之範圍。其理由在於，如果分子量小於3500則有時無法於所成膜之銅層中充分進行銅晶體生長，即使超過4500，有時亦不會對銅晶體之生長產生貢獻。

二烯丙基二甲基氯化銨聚合物可為單體之聚合物，作為二烯丙基二甲基氯化銨聚合物，為了促進銅之晶體生長，尤佳為使用二烯丙基二甲基氯化銨-SO₂共聚物。即，較佳為銅鍍層含有：來自鍍液中所包含之二烯丙基二甲基氯化銨-SO₂共聚物之成分。

除透明基材及銅層外，本實施方式之導電性基板亦可設置任意之層。例如可設置黑化層或密接層。以下對黑化層、密接層進行說明。

對黑化層進行說明。

黑化層可形成於透明基材之至少一個面上。具體而言，例如可形成於較銅層更靠近導電性基板之外表面側。藉由設置黑化層，可進一步抑制於銅層之設置黑化層之面上之光之反射。

對黑化層之材料並無特別限定，只要為可抑制銅層表面上之光反射之材料即可較佳地使用。

黑化層例如較佳為包含選自Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn之至少一種以上之金屬。另外，黑化層還可進一步包含選自碳、氧、氫、氮之一種以上之元素。

需要說明的是，黑化層亦可包含金屬合金，該金屬合金包含選自Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn之至少2種以上之金屬。此時，黑化層亦可進一步包含選自碳、氧、氫、氮之1種以上之元素。此時，作為包含選自Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn之至少2種以上之金屬的金屬合金，例如可較佳地使用Cu-Ti-Fe合金、Cu-Ni-Fe合金、Ni-Cu合金、Ni-Zn合金、Ni-Ti合金、Ni-W合金、Ni-Cr合金、Ni-Cu-Cr合金。

對於黑化層之形成方法並無特別限定，可利用任意方法來形成，例如可利用乾式法或濕式法來進行成膜。

當利用乾式法成膜黑化層時，對於其具體方法並無特別限定，例如可較佳地使用濺鍍法、離子鍍敷法或蒸鍍法等乾式鍍法。從利用乾式法成膜黑化層時容易控制膜厚之觀點來看，更佳為使用濺鍍法。需要說明的是，亦可於黑化層中添加如上所述選自碳、氧、氫、氮之1種以上之元素，此時更佳為使用反應性濺鍍法。

當利用反應性濺鍍法來成膜黑化層時，作為靶，可使用包含構成黑化層之金屬種之靶。當黑化層包含合金時，可依黑化層中所包含之每個金屬種來使用靶，於基材等被成膜體之表面形成合金，亦可使用預先對黑化層中所包含之金屬進行了合金化之靶。

另外，當於黑化層中包含選自碳、氧、氫、氮之1種以上之 元素時，可以藉由將其預先添加於成膜黑化層時之環境中而將其添加於黑化層中。例如，當於黑化層中添加碳時可將一氧化碳氣體及/或二氧化碳氣體預先添加於環境中，當於黑化層中添加氧時可將氧氣預先添加於環境中，當於黑化層中添加氫時可將氫氣及/或水預先添加於之環境中，當於黑化層中添加氮時可以將氮氣預先添加於進行濺鍍時之環境中。可藉由於成膜黑化膜時之不活性氣體中添加該等氣體從而於黑化層中添加選自碳、氧、氫、氮之1種以上之元素。需要說明的是，作為不活性氣體可較佳地使用氬氣。

利用濕式法成膜黑化層時，使用根據黑化層之材料而成之鍍液，並例如可利用電鍍法來進行成膜。

對於黑化層之厚度並無特別限定，例如較佳為15nm以上，更佳為25nm以上。這是因為，當黑化層之厚度較薄時，由於有時無法充分抑制銅層表面上之光之反射，因此較佳為如上所述藉由使黑化層之厚度為15nm以上從而以可特別地抑制銅層表面上之光之反射之方式進行構成。

對於黑化層之厚度之上限值並無特別限定，即使加厚至必要以上之厚度，成膜所需之時間或形成配線時之蝕刻所需之時間亦會變長，從而招致成本之上升。因此，黑化層厚度較佳為設為70nm以下，更佳為設為50nm以下。

於本實施方式之導電性基板中，藉由配置黑化層，從而可抑制銅層表面上之光之反射。因此，例如當用於觸控面板等用途時可特別抑制顯示器之可視性之降低。

對密接層之構成例進行說明。

如上所述可於透明基材上形成銅層，但於透明基材上直接形成銅層時，透明基材與銅層之密接性有時並不充分。

因此，於本實施方式之導電性基板中，為了提高透明基材與銅層之密接性，可於透明基材上配置密接層。

藉由於透明基材與銅層之間配置密接層，可提高透明基材與銅層之密接性，而可抑制銅層從透明基材上剝離。

另外，密接層亦可發揮黑化層之功能。因此，亦可抑制來自銅層之下表面側、亦即來自透明基材側之光所引起之於銅層之光之反射。

對於構成密接層之材料並無特別限定，可根據透明基材與銅層之密接力或所要求之銅層表面上之光之反射之抑制程度、以及針對導電性基板之使用環境(例如濕度或溫度)之穩定性程度等來任意地選擇。

密接層較佳為包含例如選自Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn之至少1種以上之金屬。另外，密接層亦可進一步包含選自碳、氧、氫、氮之1種以上之元素。

需要說明的是，密接層亦可以包含包括選自Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn之至少2種以上之金屬的金屬合金。於此情況下，密接層亦可以進一步包含選自碳、氧、氫、氮之1種以上之元素。此時，作為包含選自Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn之至少2種以上之金屬的金屬合金，例如可較佳地使用Cu-Ti-Fe合金、Cu-Ni-Fe合金、Ni-Cu合金、Ni-Zn合金、Ni-Ti合金、Ni-W合金、Ni-Cr合金、Ni-Cu-Cr合金。

對於密接層之成膜方法不無特別限定，較佳為利用乾式鍍敷 法來進行成膜。作為乾式鍍敷法，例如可較佳地使用濺鍍法、離子鍍敷法、或蒸鍍法等。從利用乾式法成膜密接層時容易控制膜厚之觀點來看，更佳為使用濺鍍法。需要說明的是，亦可以於密接層中添加如上所述選自碳、氧、氫、氮之1種以上之元素，此時可更佳地使用反應性濺鍍法。

當密接層包含選自碳、氧、氫、氮之1種以上之元素時，可藉由於成膜密接層時之環境中預先添加含有選自碳、氧、氫、氮之1種以上之元素之氣體，從而將其添加於密接層中。例如，當於密接層中添加碳時可預先於環境中添加一氧化碳氣體及/或二氧化碳氣體，當於密接層中添加氧時可預先於該環境中添加氧氣，當於密接層中添加氫時可預先於該環境中添加氫氣及/或水，當於密接層中添加氮時可預先於進行乾式鍍敷時之環境中添加氮氣。

對於含有選自碳、氧、氫、氮之1種以上元素之氣體，較佳為將其添加於不活性氣體中，使其為乾式鍍敷時之環境氣體。作為不活性氣體並無特別限定，例如可較佳地使用氬。

藉由如上所述利用乾式鍍敷法來成膜密接層，從而可提高透明基材與密接層之密接性。並且，密接層由於例如可包含金屬作為主成分因此與銅層之密接性較高。因此，藉由於透明基材與銅層之間配置密接層，從而可抑制銅層之剝離。

對於密接層之厚度並不特別限定，例如較佳為設為3nm以上50nm以下，更佳為設為3nm以上35nm以下，進而較佳為設為3nm以上33nm以下。

當密接層亦發揮黑化層之功能時、亦即利用密接層抑制銅層 上之光之反射時，較佳為將密接層之厚度如上所述設為3nm以上。

對於密接層之厚度之上限值並無特別限定，即使加厚至必要以上之厚度，成膜所需之時間或形成配線時之蝕刻所需之時間亦會變長，從而招致成本之上升。因此，密接層之厚度較佳為如上所述設為50nm以下，更佳為設為35nm以下，進而較佳為設為33nm以下。

接著，對導電性基板之構成例進行說明。

本實施方式之導電性基板可具有透明基材和銅層，於透明基材之至少一個面上配置銅層。

另外，於配置上述密接層或黑化層時，亦可於透明基材之至少一個面上依次積層密接層、銅層、黑化層。需要說明的是，亦可僅設置密接層及黑化層之任意一者。

關於具體之構成例，以下使用圖1A、圖1B進行說明。圖1A、圖1B表示於本實施方式之導電性基板中除銅層以外並設置密接層、黑化層之例子，而表示與透明基材、密接層、銅層、黑化層之積層方向平行之面之剖面圖之例。需要說明的是，如上所述，亦可不設置密接層及黑化層之任一者或兩者。

例如，如圖1A所示之導電性基板10A，可於透明基材11之第一主平面11a側將密接層12、銅層13、黑化層14逐層地依序積層。另外，如圖1B所示之導電性基板10B，亦可於透明基材11之第一主平面11a側和第二主平面11b側分別將密接層12A、12B、銅層13A、13B、黑化層14A、14B逐層地依序積層。

如圖1A、圖1B所示，藉由於銅層13(13A、13B)之上表 面配置黑化層14(14A、14B)，從而可抑制來自銅層13(13A、13B)之上表面側之光之反射。

另外，藉由設置密接層12(12A、12B)，從而可提高透明基材11與銅層13(13A、13B)之密接性，可特別地抑制銅層13(13A、13B)從透明基材11剝離。另外，藉由設置密接層12，從而對於銅層13(13A、13B)之未設置黑化層14(14A、14B)之面亦可抑制光之反射，因此較佳。

至此對本實施方式之導電性基板進行了說明，本實施方式之導電性基板可用作1片之導電性基板，亦可以製成積層了多片本實施方式之導電性基板之積層導電性基板。

對於本實施方式之導電性基板以及積層了導電性基板之積層導電性基板，可根據用途而對導電性基板中所包含之銅層進行圖案化。另外，當設有黑化層和/或密接層時，對該些層亦可與銅層同樣地進行圖案化。

特別是用於觸控面板時，導電性基板或積層導電性基板較佳為具有網(mesh)狀之配線。

於此，以積層2片導電性基板並形成具有網狀配線之積層導電性基板之情形為例，使用圖2A、圖2B對於積層前之導電性基板上形成之銅層、或任意設置之密接層及黑化層之圖案之形狀之構成例進行說明。需要說明的是，圖案化之銅層可作為配線發揮功能。

圖2A係從與上表面側、亦即與透明基材11之主平面垂直之方向觀察構成具有網狀配線之積層導電性基板之2片導電性基板之中之一個導電性基板的圖。另外，圖2B表示圖2A之A-A’線之剖面圖。

如圖2A、圖2B所示，於導電性基板20中，透明基材11上之圖案化之密接層22、銅層23、及黑化層24中，於與透明基材11之主平面11a、11b平行之面之剖面為相同形狀。例如，圖案化之黑化層24具有圖2A中所示之直線形狀之複數個圖案(黑化層圖案24A~24G)，該複數個直線形狀之圖案平行於圖中之Y軸，並且可沿圖中之X軸相互間隔地配置。此時，如圖2A所示當透明基材11具有四角形狀時，能以與透明基材11之一邊平行之方式來配置黑化層之圖案(黑化層圖案24A~24G)。

需要說明的是，如上所述，圖案化之銅層23以及密接層22亦與圖案化之黑化層24同樣地被圖案化，具有直線形狀之複數個圖案(銅層圖案、密接層圖案)，該複數個圖案可互相平行地間隔而配置。因此，於圖案之間透明基材11之第一主平面11a露出。

對於圖2A、圖2B所示之圖案化之密接層22、銅層23及黑化層24之圖案形成方法並無特別限定。例如可於形成黑化層後，於黑化層上配置具有與形成圖案對應之形狀之掩膜，利用蝕刻來形成圖案。對於使用之蝕刻液並無特別限定，可根據構成要蝕刻之層之材料任意地選擇。例如，亦可按照各層來改變蝕刻液，還可利用相同之蝕刻液來對銅層、黑化層、密接層同時進行蝕刻。需要說明的是，當未設置黑化層時，可以於形成銅層後，於銅層上配置掩膜，同樣地進行圖案化。

並且，可藉由對銅層進行了圖案化之2片導電性基板進行積層來形成積層導電性基板。需要說明的是，於除了銅層以外並設置密接層或黑化層之情況下，較佳為亦對密接層或黑化層進行圖案化。對於積層導電性基板，使用圖3A、圖3B進行說明。圖3A表示從上表面側、亦即從沿 著2片導電性基板之積層方向之上表面側觀察積層導電性基板30之圖，圖3B表示出圖3A之B-B’線之剖面圖。

積層導電性基板30如圖3B所示係對導電性基板201和導電性基板202進行積層而得者。需要說明的是，導電性基板201、202均於透明基材111(112)之第一主平面111a(112a)上積層經圖案化之密接層221(222)、銅層231(232)、及黑化層241(242)。導電性基板201、202之經圖案化之密接層221(222)、銅層231(232)、及黑化層241(242)均與上述導電性基板20同樣地以具有直線形狀之複數個圖案之方式進行圖案化。

並且，以一個導電性基板201之透明基材111之第一主平面111a與另一個導電性基板202之透明基材112之第二主平面112b相對向之方式進行積層。

需要說明的是，亦可將一個導電性基板201上下顛倒，以一個導電性基板201之透明基材111之第二主平面111b與另一個導電性基板202之透明基材112之第二主平面112b相對向之方式進行積層。此時，成為與下述圖4同樣之配置。

當對2片導電性基板進行積層時，如圖3A、圖3B所示，能以一個導電性基板201之經圖案化之銅層231與另一個導電性基板202之經圖案化之銅層232交叉之方式進行積層。具體而言，例如於圖3A中，能以一個導電性基板201之經圖案化之銅層231之該圖案之長度方向與圖中之X軸方向平行之方式來配置。並且，能以另一個導電性基板202之經圖案化之銅層232之該圖案之長度方向與圖中之Y軸方向平行之方式來配置。

需要說明的是，由於圖3A如上所述係積層導電性基板30 之沿積層方向觀察之圖，因此表示於各導電性基板201、202之最上部配置之經圖案化之黑化層241、242。由於經圖案化之銅層231、232亦與經圖案化之黑化層241、242成為相同圖案，因此經圖案化之銅層231、232亦與經圖案化之黑化層241、242同樣地為網狀。另外，對於經圖案化之密接層221、222亦可設為與經圖案化之黑化層241、242同樣之網狀。

對於積層之2片導電性基板之接著方法並無特別限定，例如可利用接著劑等進行接著、固定。

如上所述可藉由對一個導電性基板201和另一個導電性基板202進行積層，從而如圖3A所示製成具有網狀配線之積層導電性基板30。

需要說明的是，於圖3A、圖3B中，表示組合直線形狀之配線而形成網狀之配線(配線圖案)之例，然而並不限定於該形態，構成配線圖案之配線可為任意之形狀。例如亦能以與顯示器之圖像之間不產生疊紋(干涉環)之方式，將構成網狀配線圖案之配線形狀分別形成為呈鋸齒狀彎曲之線(鋸齒形直線)等各種形狀。

於此，使用藉由積層2片導電性基板來設成具有網狀配線之積層導電性基板之例進行了說明，但設成具有網狀配線之(積層)導電性基板之方法並不限定於該形態。例如，亦可以由圖1B所示之透明基材11之第一主平面11a、第二主平面11b上形成了銅層13A、13B之導電性基板10B來形成具有網狀配線之導電性基板。

此時，將於透明基材11之第一主平面11a側積層之密接層12A、銅層13A及黑化層14A圖案化成與圖1B中之Y軸方向、亦即垂直於紙面之方向平行之複數個直線形狀之圖案。另外，將於透明基材11之第二 主平面11b側積層之密接層12B、銅層13B及黑化層14B圖案化成與圖1B中之X軸方向平行之複數個直線形狀之圖案。圖案化如上所述例如可利用蝕刻來實施。由此，如圖4所示之導電性基板40一樣，利用夾持透明基材11、於透明基材之第一主平面11a側形成之圖案化之銅層43A和第二主平面11b側形成之圖案化之銅層43B而形成具有網狀配線之導電性基板。另外，於圖4之導電性基板40之情況，對於圖案化之密接層42A和圖案化之密接層42B、以及圖案化之黑化層44A和圖案化之黑化層44B亦可同樣地設為網狀之形狀。

根據以上說明之(積層)導電性基板，對於銅層，可具有膜厚為0.5μm時之表面電阻值為0.07Ω/□以下之特性。因此，能以將導電性基板之表面電阻值設為規定範圍內之方式於選擇銅層之膜厚時將銅層之膜厚薄化。即，即使將銅層之膜厚薄化時亦可抑制導電性基板之表面電阻值。

另外，除了如上所述可將銅層之膜厚薄化，亦可將銅層圖案化成細線。因此，即使於進行了圖案化後，亦可抑制銅層表面、特別是銅層之側面上之光之反射。

(導電性基板之製造方法)

接著，對本實施方式之導電性基板之製造方法之一個構成例進行說明。

本實施方式之導電性基板之製造方法可具有以下步驟。

於透明基材之至少一個面上形成銅層之銅層形成步驟。

並且，作為於銅層形成步驟中形成之銅層，可使用膜厚為0.5μm時之表面電阻值為0.07Ω/□以下之銅層。

以下對本實施方式之導電性基板之製造方法具體進行說明。

需要說明的是，可利用本實施方式之導電性基板之製造方法來較佳地製造上述導電性基板。因此，由於除了以下說明之點以外，由於可設為與上述導電性基板之情況同樣之構成因此省略說明。

可預先準備用於銅層形成步驟之透明基材(透明基材準備步驟)。對於使用之透明基材之種類並無特別限定，如上所述可較佳地使用使可見光穿透之樹脂基板(樹脂膜)或玻璃基板等。亦可根據需要將透明基材預先切斷成任意尺寸。

(銅層形成步驟)

並且，如上所述，銅層較佳為具有銅薄膜層。另外，銅層亦可具有銅薄膜層和銅鍍層。因此，銅層形成步驟例如可具有利用乾式鍍敷法形成銅薄膜層之步驟。另外，銅層形成步驟亦可具有利用乾式鍍敷法形成銅薄膜層之步驟、以及於該銅薄膜層上形成銅鍍層之步驟。

作為於形成銅薄膜層之步驟中使用之乾式鍍敷法，並無特別限定，例如可使用蒸鍍法、濺鍍法、或離子鍍敷法等。需要說明的是，作為蒸鍍法較佳為使用真空蒸鍍法。作為於形成銅薄膜層之步驟中使用之乾式鍍敷法，特別是從易於控制膜厚之觀點來看，更佳為使用濺鍍法。

接著對形成銅鍍層之步驟進行說明。對於利用濕式鍍敷法形成銅鍍層之步驟中之條件並無特別限定，以使表面電阻值為規定範圍之方式任意地採用各條件即可。例如，可藉由向注入有銅鍍液之鍍槽中供給形成有銅薄膜層之基材，並對電流密度或基材之輸送速度進行控制來形成銅鍍層。

但是，如上所述，於形成銅鍍層之步驟中，較佳為使用單一之鍍槽利用濕式法來成膜銅鍍層。

另外，於形成銅鍍層之步驟中，較佳為利用電鍍法來成膜銅鍍層，較佳為使用二烯丙基二甲基氯化銨聚合物作為銅鍍液之添加劑。

特別是於形成銅鍍層之步驟中，更佳為使用單一之鍍槽利用濕式法來成膜銅鍍層，並且使用二烯丙基二甲基氯化銨聚合物作為銅鍍液之添加劑。

需要說明的是，當將二烯丙基二甲基氯化銨聚合物來作為添加劑添加到銅鍍液時，對其添加量並無特別限定，可任意地選擇。例如能以銅鍍液中之二烯丙基二甲基氯化銨聚合物之添加量成為5mg/L以上40mg/L以下之方式來進行添加。

作為二烯丙基二甲基氯化銨聚合物之分子量較佳為3500~4500之範圍。其理由在於，如果分子量小於3500則有時無法於所成膜之銅層中充分進行銅晶體生長，即使超過4500，有時亦不會對銅晶體之生長產生貢獻。

二烯丙基二甲基氯化銨聚合物可為單體之聚合物，作為二烯丙基二甲基氯化銨聚合物，為了促進銅之晶體生長，尤佳為使用二烯丙基二甲基氯化銨-SO₂共聚物。

如上所述，本實施方式之導電性基板亦可具有黑化層和/或密接層。因此，亦可進一步具有黑化層形成步驟和/或密接層形成步驟。

(黑化層形成步驟)

接著，對黑化層形成步驟進行說明。

於黑化層形成步驟中，對於形成黑化層之方法並無特別限定，可利用任意方法來形成。

於黑化層形成步驟中形成黑化層時，例如可較佳地使用濺鍍法、離子鍍敷法、或蒸鍍法等乾式鍍敷法。特別是，從容易控制膜厚之觀點來看，更佳為使用濺鍍法。

另外，如上所述，亦可利用電鍍法等濕式法來成膜黑化層。

(密接層形成步驟)

接著，對密接層形成步驟進行說明。

當實施密接層形成步驟時，銅層形成步驟可於密接層形成步驟之後實施。

例如於圖1A中，密接層可形成於透明基材11之一個主平面即第一主平面11a上。另外，於圖1B所示之導電性基板10B之情況中，亦可於透明基材11之第一主平面11a及第二主平面11b上形成密接層。當於透明基材11之第一主平面11a及第二主平面11b兩者上形成密接層時，亦可於兩個主平面上同時形成密接層。另外，可於任意一個主平面上形成密接層之後於另一個主平面上形成密接層。

對於構成密接層之材料並無特別限定，可根據透明基材與銅層之密接力、或於銅層表面上之光之反射之抑制程度、以及針對導電性基板使用環境(例如濕度或溫度)之穩定性程度等來任意地選擇。由於對於可較佳地用於作為構成密接層之材料已經說明，因此在此省略說明。

對於密接層之成膜方法並無特別限定，例如如上所述，可利用乾式鍍敷法來進行成膜。作為乾式鍍敷法，例如可較佳地使用濺鍍法、 離子鍍敷法、或蒸鍍法等。於利用乾式法成膜密接層之情況，從易於控制膜厚之觀點來看，更佳為使用濺鍍法。需要說明的是，可於密接層中添加選自碳、氧、氫、氮之1種以上之元素，此時可進而較佳地使用反應性濺鍍法。

需要說明的是，當密接層包含選自碳、氧、氫、氮之1種以上之元素時，可藉由於成膜密接層時之環境中添加含有選自碳、氧、氮之1種以上之元素之氣體，從而添加於密接層中。例如，當於密接層中添加碳時可預先於環境中添加一氧化碳氣體及/或二氧化碳氣體，當於密接層中添加氧時可預先於環境中添加氧氣，當於密接層中添加氫時可預先於環境中添加氫氣及/或水，當於密接層中添加氮時可預先於進行乾式鍍敷時之環境中添加氮氣。

對於含有選自碳、氧、氫、氮之1種以上元素之氣體，較佳為添加於不活性氣體中，而設為乾式鍍敷時之環境氣體。作為不活性氣體並無特別限定，例如可較佳地使用氬。

當利用反應性濺鍍法來成膜密接層時，作為靶，可使用包含構成密接層之金屬種之靶。當密接層包含合金時，可依密接層中包含之每個金屬種來使用靶，於透明基材等被成膜體之表面上形成合金，亦可使用預先將密接層中包含之金屬進行合金化而成之靶。

如上所述藉由利用乾式鍍敷法來成膜密接層，從而可提高透明基材與密接層之密接性。並且，密接層由於例如可包含金屬作為主成分因此與銅層之密接性亦較高。因此，藉由於透明基材與銅層之間配置密接層，從而可抑制銅層之剝離。

(圖案化步驟)

由本實施方式之導電性基板之製造方法得到之導電性基板例如可用於觸控面板等各種用途。並且，用於各種用途時，較佳為對本實施方式之導電性基板中包含之銅層及黑化層進行圖案化。需要說明的是，當設有黑化層或密接層時，較佳為對黑化層或密接層亦進行圖案化。對於銅層、有時還有黑化層、密接層，例如可隨著所需之配線圖案來進行圖案化，較佳為將銅層、有時還有黑化層、密接層圖案化成相同形狀。

因此，本實施方式之導電性基板之製造方法可具有對銅層進行圖案化之圖案化步驟。需要說明的是，當形成有黑化層或密接層時，圖案化步驟可以為對密接層、銅層、及黑化層進行圖案化之步驟。

對於圖案化步驟之具體順序並無特別限定，可利用任意順序來實施。例如，如圖1A所示，當為於透明基材11上積層有密接層12、銅層13及黑化層14之導電性基板10A時，首先可實施於黑化層14上配置具有所需圖案之掩膜之掩膜配置步驟。接著，可實施向黑化層14之上表面、亦即配置有掩膜之一面側供給蝕刻液之蝕刻步驟。

對於在蝕刻步驟中使用之蝕刻液並無特別限定，可根據構成進行蝕刻之層之材料來任意選擇。例如，可按照每層來改變蝕刻液，另外亦可利用相同之蝕刻液來同時蝕刻銅層、有時還有黑化層、密接層。

另外，如圖1B所示，可實施對於透明基材11之第一主平面11a、第二主平面11b上積層有密接層12A、12B、銅層13A、13B、黑化層14A、14B而得之導電性基板10B亦實施圖案化之圖案化步驟。此時，例如可實施於黑化層14A、14B上配置具有所欲圖案之掩膜的掩膜配置步驟。 接著，可實施向黑化層14A、14B之上表面、亦即配置有掩膜之面側供給蝕刻液之蝕刻步驟。

對於在蝕刻步驟中形成之圖案並無特別限定，其可設為任意之形狀。例如於圖1A所示之導電性基板10A之情況中，能以如上所述以包含複數條直線或呈鋸齒狀彎曲之線(鋸齒形直線)之方式對密接層12、銅層13及黑化層14形成圖案。

另外，於圖1B所示之導電性基板10B之情況中，能以成為網狀配線之方式於銅層13A和銅層13B形成圖案。此時，較佳為以密接層12A及黑化層14A為與銅層13A同樣之形狀、密接層12B及黑化層14B為與銅層13B同樣之形狀之方式來分別進行圖案化。

另外，例如亦可於圖案化工程中對上述導電性基板10A之銅層13等進行圖案化後，實施將圖案化之2片以上之導電性基板積層之積層步驟。進行積層時，例如亦可以藉由以各導電性基板之銅層之圖案交叉之方式進行積層，從而得到具有網狀配線之積層導電性基板。

關於對積層之2片以上之導電性基板進行固定之方法並無特別限定，例如可利用接著劑等來進行固定。

當於以上說明之本實施方式之導電性基板之製造方法中製造導電性基板時，對於銅層，可具有膜厚為0.5μm時之表面電阻值為0.07Ω/□以下之特性。因此，能以將導電性基板之表面電阻值設為規定範圍內之方式於選擇銅層之膜厚時將銅層之膜厚薄化。即，即使將銅層之膜厚薄化時亦可抑制導電性基板之表面電阻值。

另外，除了如上所述可將銅層之膜厚薄化，亦可將銅層圖案 化成細線。因此，即使於進行了圖案化後，亦可抑制銅層表面、特別是銅層之側面上之光之反射。

<實施例>

以下，列舉具體之實施例及比較例來進行說明，但本發明並不限定於該等實施例。

[實施例1]

(預備試驗)

首先，作為預備試驗，製作作為於透明基材上成膜包含銅薄膜層及銅鍍層之銅層的導電性基板，且銅層之厚度為0.1μm~0.5μm之評價試料，對評價試料之表面電阻值進行評價。以下對評價試料之製作順序進行說明。

準備縱500mm×橫500mm、厚度50μm之聚對苯二甲酸乙二酯樹脂(PET)製之透明基材。需要說明的是，對於用作透明基材之聚對苯二甲酸乙二酯樹脂製之透明基材，利用JIS K 7361-1所規定之方法對全光線穿透率進行評價之結果為97%。

於銅層形成步驟中，實施銅薄膜層形成步驟和銅鍍層形成步驟。

首先，對銅薄膜層形成步驟進行說明。

於銅薄膜層形成步驟中，使用上述之聚對苯二甲酸乙二酯樹脂製之透明基材作為基材，根據以下條件於透明基材上形成銅薄膜層。

將預先加熱至60℃而除去水分之上述透明基材設置於安裝了銅靶之濺鍍裝置之腔室內。

接著，將腔室內排氣至1×10^-3Pa後，導入氬氣，將腔室內之 壓力設為1.3Pa。

接著，於該環境下對靶供給電力，於透明基材之一個主平面上以厚度變為50nm之方式成膜銅薄膜層。

接著，於銅鍍層形成步驟中，於銅薄膜層上形成銅鍍層。銅鍍層利用電鍍法進行成膜，對於各個評價試料，以銅層之厚度以如表1所示地成為0.1μm~0.5μm之方式進行成膜。

於實施例1之預備試驗中，成膜銅鍍層時，使用單一之鍍槽，使用於鍍液中添加了二烯丙基二甲基氯化銨-SO₂共聚物之銅鍍液來實施。

作為於銅鍍層形成步驟中使用之銅鍍液，使用將銅、硫酸及氯之濃度製備為銅30g/L、硫酸80g/L、氯50mg/L之銅鍍液。於所使用之銅鍍液中，作為添加劑以DDAC-SO₂(二烯丙基二甲基氯化銨-SO₂共聚物)成為20mg/L之方式進行添加。另外，於鍍液中，除DDAC-SO₂以外，作為聚合物成分之PEG(聚乙二醇)成為650mg/L、作為光亮劑成分之SPS(雙(3-磺丙基)二硫化物)成為15mg/L之方式進行添加。

對所得到之評價試料進行表面電阻值之評價。

表面電阻值係使用低電阻儀(Daia Instruments股份有限公司製，型號：LORESTA-EP MCP-T360)進行測定。測定係利用4探針法進行，使探針接觸評價試料之最表面之層、亦即本預備試驗之情況中之銅層來進行測定。

評價結果如表1及圖5所示。

根據表1、圖5所示之結果，可確認到銅層之厚度為0.5μm 時表面電阻值為0.07Ω/□以下。

(導電性基板之製作)

因此，除了將銅層之厚度設為0.5μm、於銅層上進一步形成黑化層以外，以與預備試驗同樣之條件製作導電性基板。

首先作為銅層形成步驟，除了如上所述將銅層之厚度設為0.5μm以外，與預備試驗之情況同樣地於透明基材上形成銅層。省略對此時之製作條件之說明。

於黑化層形成步驟中，於銅層上利用濺鍍法形成含有氧之Ni-Cu層作為黑化層。

於黑化層形成步驟中，利用安裝了Ni-35重量%Cu合金之靶之濺鍍裝置，成膜含有氧之Ni-Cu合金層作為黑化層。以下對黑化層之成膜步驟進行說明。

首先，將於透明基材上積層了銅層之積層體設置於濺鍍裝置之腔室內。

接著，將腔室內排氣至1×10^-3Pa後，導入氬氣和氧氣，將腔室內之壓力設為1.3Pa。需要說明的是，此時腔室內之環境以體積比計30%為氧，其餘為氬。

接著，於該環境下向靶供給電力，以厚度成為30nm之方式於銅層上成膜黑化層。

藉由以上步驟，得到了於銅層之上表面、亦即銅層之與透明基材相對向之面之相反側之面上形成黑化層、並於透明基材上依序積層有銅層、黑化層之導電性基板。

與預備試驗之情況同樣地對所得到之導電性基板之表面電阻值進行測定之結果，可確認為0.037Ω/□。其理由在於，雖與預備試驗中銅層之厚度為0.5μm之情況相同之結果，然黑化層之厚度極薄為30nm，幾乎不會對導電性基板之表面電阻值產生影響。

[實施例2]

(預備試驗)

除了於銅鍍層形成步驟中使用5個鍍槽，以銅層之厚度如表1所示地成為0.2μm~0.5μm之方式成膜銅鍍層以外，與實施例1之預備試驗同樣地製作評價試料。

需要說明的是，與實施例1之情況同樣地於用於銅鍍層形成步驟之銅鍍液中添加了二烯丙基二甲基氯化銨-SO₂共聚物。

與實施例1同樣，對所得到之評價試料進行了表面電阻值之評價。

評價結果如表1及圖5所示。

根據表1、圖5所示之結果，可確認到銅層之厚度為0.5μm時表面電阻值為0.07Ω/□以下。

(導電性基板之製作)

因此，除了將銅層之厚度設為0.5μm、於銅層上進一步形成黑化層以外，以與預備試驗之情況同樣之條件製作導電性基板。

以與實施例1之情況同樣地製作黑化層。

與預備試驗之情況同樣地對所得到之導電性基板之表面電阻值進行測定之結果，可確認為0.055Ω/□。其理由在於，雖與預備試驗 中銅層之厚度為0.5μm之情況相同之結果，然黑化層之厚度極薄為30nm，幾乎不會對導電性基板之表面電阻值產生影響。

[實施例3]

(預備試驗)

除了於銅鍍層形成步驟中使用耶奴斯綠B來代替DDAC-SO₂共聚物作為針對銅鍍液之添加劑、以銅層之厚度如表1所示地成為0.2μm~0.5μm之方式成膜銅鍍層以外，與實施例1之預備試驗同樣地製作評價試料。

需要說明的是，作為於銅鍍層形成步驟中使用之銅鍍液，代替於實施例1中說明之鍍液中添加之DDAC-SO₂共聚物，使用以成為相同濃度之方式添加之耶奴斯綠B，並不包含DDAC-SO₂共聚物。另外，於銅鍍層形成步驟中，使用單一之鍍槽。

與實施例1同樣地對所得到之評價試料進行了表面電阻值之評價。

評價結果如表1及圖5所示。

根據表1、圖5所示之結果，可確認銅層之厚度為0.5μm時表面電阻值為0.07Ω/□以下。

(導電性基板之製作)

因此，除了將銅層之厚度設為0.5μm、於銅層上進一步形成黑化層以外，以與預備試驗之情況同樣之條件製作導電性基板。

以與實施例1之情況同樣之條件製作黑化層。

與預備試驗之情況同樣地對所得到之導電性基板之表面電阻值進行測定之結果，可確認為0.05Ω/□。其理由在於，雖與預備試驗 中銅層之厚度為0.5μm之情況相同之結果，然黑化層之厚度極薄為30nm，幾乎不會對導電性基板之表面電阻值產生影響。

[比較例1]

(預備試驗)

除了於銅鍍層形成步驟中使用耶奴斯綠B作為針對銅鍍液之添加劑、使用5個鍍槽、以銅層之厚度如表1所示地成為0.2μm~0.5μm之方式成膜銅鍍層以外，與實施例1之預備試驗同樣地製作評價試料。

需要說明的是，作為於銅鍍層形成步驟中使用之銅鍍液，代替於實施例1中說明之鍍液中添加之DDAC-SO₂共聚物，使用以相同濃度之方式添加之耶奴斯綠B，並不包含DDAC-SO₂共聚物。

與實施例1同樣地對所得到之評價試料進行了表面電阻值之評價。

評價結果如表1及圖5所示。

根據表1、圖5所示之結果，可確認到銅層之厚度為0.5μm時表面電阻值超過了0.07Ω/□。

(導電性基板之製作)

因此，除了將銅層之厚度設為0.5μm、於銅層上進一步形成黑化層以外，以與預備試驗之情況同樣之條件製作導電性基板。

以與實施例1之情況同樣之條件製作黑化層。

與預備試驗之情況同樣地對所得到之導電性基板之表面電阻值進行測定之結果，可確認為0.072Ω/□、與實施例1~實施例3相比而言較大。

即，可確認於比較例1中製作之導電性基板中，為了設為所希望之表面電阻值，需要將銅層之厚度加厚得較實施例1~實施例3之情況更厚。並且，由於銅層之厚度變厚導致容易產生於銅層表面、特別是銅層之側面之反射。因此，可確認例如當用於觸控面板用時，與實施例1~實施例3之導電性基板相比，顯示器之可視性降低。

以上藉由實施方式及實施例等對導電性基板進行了說明，但本發明並不限定上述實施方式及實施例等。於申請專利範圍所記載之本發明之主旨之範圍內，可進行各種變形、變更。

本申請案係主張基於2015年6月26日向日本國特許廳申請之特願2015-129285號之優先權者，該特願2015-129285號之全部內容係藉由參照而併入本國際申請中。

Claims (4)

1. 一種導電性基板，其具有：透明基材；及銅層，其形成於上述透明基材之至少一個面上；上述銅層之膜厚為0.5μm時之上述銅層之表面電阻值為0.07Ω/□以下。
2. 如申請專利範圍第1項之導電性基板，其中，上述銅層包含藉由濕式法而成膜之銅鍍層，並使用單一之鍍槽成膜上述銅鍍層。
3. 申請專利範圍第1或2項之導電性基板，其中，上述銅層包含藉由電鍍法而成膜之銅鍍層，當成膜上述銅鍍層時，使用二烯丙基二甲基氯化銨聚合物作為添加劑。
4. 如申請專利範圍第3項之導電性基板，其中，使用二烯丙基二甲基氯化銨-SO₂共聚物作為上述二烯丙基二甲基氯化銨聚合物。