TW201702784A - 電壓調節器（一） - Google Patents

電壓調節器（一） Download PDF

Info

Publication number
TW201702784A
TW201702784A TW105118375A TW105118375A TW201702784A TW 201702784 A TW201702784 A TW 201702784A TW 105118375 A TW105118375 A TW 105118375A TW 105118375 A TW105118375 A TW 105118375A TW 201702784 A TW201702784 A TW 201702784A
Authority
TW
Taiwan
Prior art keywords
transistor
differential
amplifier
current
voltage
Prior art date
Application number
TW105118375A
Other languages
English (en)
Inventor
漢斯Ｏ 達爾
Original Assignee
諾迪克半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 諾迪克半導體股份有限公司 filed Critical 諾迪克半導體股份有限公司
Publication of TW201702784A publication Critical patent/TW201702784A/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

一種低壓差電壓調節器包含：一差分放大器部位，包括連接至一參考電壓之一第一放大器輸入、一第二放大器輸入、及被該參考電壓及該第二放大器輸入上之一電壓之間之差所決定的一差分輸出；一輸出部位，被安排以提供被該放大器部位之該差分輸出所控制之一調節器輸出電壓，該第二放大器輸入被連接至該調節器輸出電壓或自其導出；及一偏壓部位，被安排以量測一外部負載電流及提供一偏壓電流給依賴該負載電流之該差分放大器部位。

Description

電壓調節器(一)
本發明係有關於電壓調節器，特別是有關低壓差電壓調節器。
低壓差(LDO)電壓調節器係能夠以非常低的輸入-輸出差分電壓操作之線性直流(DC)電壓調節器。這樣的調節器常常被選用，因其具有一低的最小操作電壓、高功率效率及低熱耗散。
然而申請人現已了解，在典型的LDO電壓調節器中，除非該調節器是在接近其最大設計負載電流下操作，否則無法達成該高功率效率，因其牽引(draw)的該靜態電流被此最大負載所支配(dictate)。然而申請人已進一步了解，在實務上大多數應用中該LDO調節器只需要在一非常小的時間比例供給其最大或接近最大負載電流。因此實務上達成之實際效率顯著地低於該理論值。
本發明尋求提供一種改良之方式及提供一種低壓差電壓調節器，其包含：一差分放大器部位，包括連接至一參考電壓之一第一放大器輸入、一第二放大器輸入、及被所述參考電壓及該 第二放大器輸入上之一電壓之間之差所決定的一差分輸出；一輸出部位，被安排以提供被該放大器部位之該差分輸出所控制之一調節器輸出電壓，所述第二放大器輸入被連接至所述調節器輸出電壓或自其導出；及一偏壓部位，被安排以量測一外部負載電流及提供一偏壓電流給依賴所述負載電流之該差分放大器部位。
因此，將可被本領域技術人員了解的是，依照本發明，有提供一種基於被該負載牽引之電流，能適應被提供給該差分放大器之偏壓電流之等級的低壓差(LDO)電壓調節器。此意味當提供小的負載電流時，該LDO調節器不需要大的靜態電流，顯著地減少該電路在低負載下之功率消耗，同時仍容許該偏壓電流被「加大」以在一大負載電流被需要之事件中維持穩定性。藉如此適性地偏置該LDO調節器，當與傳統LDO調節器比較時，該電路也可達成一改良之頻寬及短暫的響應。
雖本發明在一數量之應用中是有益的，申請人已了解在一輸出電容器是跨接在(也就是並聯於)該LDO調節器輸出部位的情況下特別有利。在一組這樣的實施例中，該輸出電容器被設置於其上設有該LDO調節器之一積體電路裝置之外。該輸出電容器配合被該LDO調節器驅動之該負載，給予該LDO調節器一頻率相依轉移功能。
如同任何電路一般，一LDO調節器之該差分放大器具有描述該電路之該頻率響應之一關聯轉移功能。該轉移功能在典型上具有位於被稱為一角頻率之一特定頻率之 一極點。一旦該最低頻率或「主」極點之頻率被觸及，該電路之增益開始以20dB/decade的比率減少(也就是於頻率中每增加十褶，該增益掉落20dB)。任何後續的極點則將以另外20dB/decade增加此比率。每一極點也將引入一90度的相移。因此在有兩極點的情況，該輸出則反相(也就是180度異相)於該輸入，這可能導致該電路不穩定。因此，為使一電路穩定，該增益應以低於該第二極點(也就是第一個「非主」極點)之頻率的頻率掉落至單位(unity)。
由於該輸出電容器及負載形成一第一階低通濾波器，對應該LDO調節器之該主極點之該角頻率f c 可按方程式1被計算。
其中C是該輸出電容器之電容，而R是該負載之電阻R load 及該放大器之輸出電阻R out 之並聯組合，如按以下方程式2。
在這樣的安排方式中，當該負載電流為大，該負載之電阻為小，這使該主極點之頻率偏移至更高。當該負載電流為大時該放大器之輸出電阻也為小，因此無法阻止該主極點隨著增加之負載電流被偏移至更高頻率。
此種該主極點移至更高頻率之偏移可能導致穩定性問題，因其不會偏移該等非主極點，意味該第二極點可能處在低於該增益掉落至單位之頻率的一頻率。此係藉 使該差分放大器有一相對高的偏壓電流來抵消。然而，在傳統的安排方式中，此偏壓電流是固定的，意味該調節器將功率浪費於低負載下不必要時提供一高偏壓。然而依照本發明，該偏壓電流只在必要時，也就是在較高的負載電流下增加，使本發明之實施例跨一寬廣的負載電流之範圍下更有功率效率同時維持穩定性。
在一些實施例中，該偏壓部位包含一偏壓電阻器及一偏壓電容器。這樣的實施例引入響應於該負載電流之一額外的非主極點。此確保當較高負載電流被提供及該主極點被偏移至一較高頻率時，該第一非主極點也被偏移至一較高頻率，使得單位增益早於該第二極點被觸及。
在一組實施例中，該輸出部位包含具有一第一阻抗之一第一分割器(divider)電晶體及具有一第二阻抗之一第二分割器電晶體，其被安排使得該調節器輸出電壓為一電源電壓之一分數，所述分數藉由所述第一及第二阻抗之比例來決定，所述第一及第二阻抗之至少一是被該放大器部位之該差分輸出所控制。
在本領域本身中已知有一數量之能被輕易地依照本發明實施之差分放大器配置。然而，在一組實施例中，該差分放大器部位包含一長尾對，其被安排使得一第一差分電晶體之閘極端子係連接於該第一放大器輸入、及一第二差分電晶體之閘極端子係連接於該第二放大器輸入，其中該第一及第二差分電晶體之源極端子係彼此連接。此安排方式容許在取自其一差分電晶體之漏極端子之一輸出上產生一差分電壓，其中該差分電壓取決於在該第一及第二 輸入上的電壓間之差。
在一些實施例中，該第一及第二差分電晶體之該等源極端子係連接至一尾電晶體。在這樣的實施例中，該尾電晶體作為一電流源，及可提供該差分放大器部位其所需用以運作之部分該電流。
在一些實施例中，該差分放大器進一步包含連接至該第一差分電晶體之漏極端子的一第一放大器電流鏡像，及連接至該第二差分電晶體之漏極端子的一第二放大器電流鏡像。這些電流鏡像可作為用以轉換該輸出為一單端電壓之一主動負載，減輕經由被動(電阻)負載連接電源軌之差分對放大器中常見之損失。
在一些實施例中，該差分放大器包含連接至該第一差分電晶體之漏極端子的一第一放大器電流鏡像，其中該第一放大器電流鏡像包含： 一第一電晶體，其源極端子連接至該電源電壓，及其閘極及漏極端子連接至該第一差分電晶體之漏極端子；及 一第二電晶體，其源極端子連接至該電源電壓，及其閘極端子連接至該第一差分電晶體之漏極端子及該第一電晶體之閘極端子兩者。
在一些實施例中，該差分放大器包含連接至該第二差分電晶體之漏極端子的一第二放大器電流鏡像，其中該第二放大器電流鏡像包含： 一第三電晶體，其源極端子連接至該電源電壓，及其閘極及漏極端子連接至該第二差分電晶體之漏極端子；及 一第四電晶體，其源極端子連接至該電源電壓，及其 閘極端子連接至該第二差分電晶體之漏極端子及該第三電晶體之閘極端子兩者。
在一些實施例中，該差分放大器包含包括以下之一第三放大器電流鏡像：一第五電晶體，其漏極端子連接至該第二電晶體之漏極端子，及其源極端子接地；及一第六電晶體，其漏極端子連接至該第四電晶體之漏極端子，及其源極端子接地，其中該第五及第六電晶體之該等閘極端子係彼此連接。此第三電流鏡像係如此與該第一鏡像級聯。
在一些實施例中，該第一、第二、第三、及第四電晶體為p通道金氧半導體場效電晶體，而該第五及第六電晶體為n通道金氧半導體場效電晶體。此有利的安排方式容許該第三電流放大器電流鏡像來汲取大小相同於由該第一電流鏡像發出之電流的一電流。
如以上所解釋，該偏壓部位是以提供一偏壓電流給該差分放大器部位這樣的一方式被安排。雖然有許多達成這一目標的方法，在一組實施例中該偏壓部位包含被安排來提供一可控制之偏壓電流給該差分放大器部位的一適性偏壓電晶體。藉改變該適性偏壓電晶體之導電性，提供給該差分放大器之偏壓電流的量是直接可控的。
雖然該差分放大器可被直接連接至該輸出部位，在一組實施例中該LDO調節器包含一緩衝部位。該緩衝部位可被用以減少由該輸出部位所視之該差分放大器之有效輸出阻抗。在一組實施例中該緩衝部位包含被安排成一源 極跟隨器之一緩衝電晶體。較佳地，該緩衝部位作為一電壓跟隨器，其中該緩衝部位之輸出電壓跟隨所施用的輸入電壓。該緩衝部位有利地防止該輸出部位實際上變成在該差分放大器之輸出上之一失配負載。
該適性偏壓可藉直接量測來自該輸出部位之電流來達成。然而，考慮到該偏壓電流通常是數量級低於該輸出電流，這可能是無效率的。在一些實施例中，該偏壓部位包含被安排來提供一鏡像電流之一鏡像電晶體。在一些實施例中，該鏡像電晶體是實體上小於該第一分割器電晶體。該鏡像電流則是該輸出電流之一比例複製品，例如其可比該輸出電流小一千倍，從而導致功耗的顯著減少。
2‧‧‧低壓差(LDO)電壓調節器
4‧‧‧差分放大級
6‧‧‧緩衝級
8‧‧‧適性偏壓級
10‧‧‧輸出級
12‧‧‧電源電壓
14‧‧‧接地
16‧‧‧參考電壓
18‧‧‧外部偏壓電流源
20、22‧‧‧n通道金氧半導體(NMOS)場效電晶體、第一及第二差分電晶體
24‧‧‧第一電晶體
26‧‧‧第二電晶體
28‧‧‧第五電晶體
30‧‧‧第三電晶體
32‧‧‧第四電晶體
34‧‧‧第六電晶體
36‧‧‧NMOS尾電晶體
38‧‧‧第一NMOS緩衝電晶體
40‧‧‧第二NMOS緩衝電晶體
42‧‧‧PMOS複製品電晶體
44‧‧‧NMOS二極管連接電晶體
46‧‧‧固定偏壓電阻器
48‧‧‧偏壓電容器
50‧‧‧NMOS偏壓控制電晶體
52‧‧‧第一分割器電晶體
54‧‧‧第二分割器電晶體
56‧‧‧負載
58‧‧‧電流供應電晶體、補償電容器
60‧‧‧負載電流
62‧‧‧主要輸出電壓
64‧‧‧電流
66‧‧‧總偏壓電流
68‧‧‧電流效率
70、72、74‧‧‧節點
本發明之一實施例現在將僅以示例方式參照附圖被描述，其中：圖1依照本發明之一實施例是一低壓差電壓調節器之一電路圖；圖2是一圖表，顯示圖1之實施例中偏壓電流及負載電流之間的關係；及圖3是一圖表，顯示圖1之實施例中電流效率及該負載電流之間的關係。
圖1依照本發明之一實施例是一低壓差(LDO)電壓調節器2之一電路圖。該LDO調節器2包含一差分放大級4、緩衝級6、適性偏壓級8、及輸出級10。
該差分放大級4包含一長尾對安排方式，其包括 兩個n通道金氧半導體(NMOS)場效電晶體(FET或MOSFET)20、22。這兩個電晶體20、22形成一差分對並被安排以產生以下將解釋之可被傳遞至該緩衝級6之一差分輸出。
該第一差分電晶體20之閘極係連接至一參考電壓16。該第二差分電晶體22之閘極端子被連接到從中取出來自該LDO調節器2之主要輸出電壓62的一節點70。此節點70是如後面將要描述之該輸出級10內之一電位分割器的中心點。
該第一及第二差分電晶體20、22之該等源極端子係彼此連接。該第一及第二差分電晶體20、22之該等源極端子亦連接至一NMOS尾電晶體36。該尾電晶體36作為一電流源，及提供該差分放大級4其所需用以運作之最小量之電流。該尾電晶體36生成通過一電流供應電晶體58之電流的鏡像，其轉而生成被一外部偏壓電流源18供應之電流的鏡像。
在該差分放大級4內亦包括關聯於個別的差分電晶體20、22之第一及第二電流鏡像。這樣的該第一電流鏡像包含第一及第二電晶體24、26。該第一電晶體24是一p通道金氧半導體(PMOS)電晶體，其源極端子連接至電源電壓12，及其閘極及漏極端子連接至該第一差分電晶體20之漏極端子。該第二電晶體26亦為一PMOS電晶體26，其源極端子連接至電源電壓12，及其閘極端子連接至該第一差分電晶體20之漏極端子及該第一電晶體24之閘極端子兩者。
類似地，該第二電流鏡像包含第三及第四電晶體 30、32。該第三、PMOS電晶體30，使其源極端子連接至電源電壓12，及其閘極及漏極端子連接至該第二差分電晶體22之該漏極端子。該第四、PMOS電晶體32，使其源極端子連接至電源電壓12，及其閘極端子連接至該第二差分電晶體22之漏極端子及該第三電晶體30之閘極端子兩者。
第五及第六電晶體28、34形成一第三電流鏡像。該第五、NMOS電晶體28，使其漏極端子連接至該第二電晶體26之漏極端子，及其源極端子接地14。該第六、NMOS電晶體34，使其漏極及閘極端子連接至該第四電晶體32之漏極端子，及其源極端子接地14。該第五電晶體28及該第六電晶體34之該等閘極係彼此連接。雖然該第一及第二電流鏡像包含作用為發出一電流之PMOS電晶體，此第三電流鏡像相反地包含被安排來汲取一電流之NMOS電晶體。此結果就是通過該第三電流鏡像之電流是一「反向」版本的通過該第一電流鏡像之電流。
這三個電流鏡像作為用以轉換在節點72提供之該輸出為一單端電壓之一主動負載。在節點72上之電壓取決於在該第一及第二差分電晶體20、22之該等閘極端子上的電壓間之差。
該緩衝級6包含一第一NMOS緩衝電晶體38及一第二NMOS緩衝電晶體40。該第一緩衝電晶體38之漏極端子係連接至電源電壓12，而其源極端子係連接至該第二緩衝電晶體40之漏極端子。該第二緩衝電晶體40之源極端子係接地14。
該第二緩衝電晶體40之閘極端子係連接至該電 流供應電晶體58，其以一類似該尾電晶體36的方式轉而生成被該外部偏壓電流源18供應之電流的鏡像。
該第一緩衝電晶體38之閘極端子係經由該節點72連接至來自該差分放大級4之輸出。該第一緩衝電晶體38被安排成一源極跟隨器，如此其源極端子上之電壓(也就是在節點74之電壓)跟隨其閘極端子上之電壓(也就是在節點72上之電壓)。當相比於該差分放大級4之輸出阻抗時，這使得在輸出阻抗方面有顯著減少。
該輸出級10包含一第一PMOS分割器電晶體52及一第二NMOS分割器電晶體54，此兩者被安排以在該節點70提供一調節器輸出電壓62，該電壓為電源電壓12之一分數。該分數取決於該第一及第二分割器電晶體52、54之阻抗之比例，而其被來自該緩衝級6之輸出電壓(也就是在節點74之電壓)所控制。
跨接該輸出級10之輸出者為一負載56及一補償電容器58。該補償電容器58容許該調節器對波動負載更快速地響應。該負載56及該補償電容器58合在一起給予該LDO調節器2一頻率相依性轉移功能。由於該補償電容器58及負載56形成一第一階低通濾波器，對應至該LDO調節器之該主極點之該角頻率f c 可按以下方程式3被計算，其中R load 是該負載56之電阻，R out 是該輸出級8之輸出阻抗(也就是該第一及第二分割器電晶體52、54之阻抗之並聯組合)，而C是該補償電容器58之電容。
該適性偏壓級8包括一PMOS複製品電晶體42，其被組配在一同源安排方式中，其中其源極係連接至電源電壓12。該複製品電晶體42為該第一分割器電晶體52之一實體上縮小版本，而在一特定範例中被選為比該第一分割器電晶體52小一千倍。這意謂著通過該複製品電晶體42之電流亦是通過該第一分割器電晶體52之電流之一縮小之複本，後者對應通過該負載56之負載電流60。
該複製品電晶體42之閘極端子係連接至節點74，而其漏極係連接至一NMOS二極管連接電晶體44之漏極及閘極兩者。這些都連接至一固定偏壓電阻器46，其轉而連接至一NMOS偏壓控制電晶體50之閘極端子。該偏壓控制電晶體50係並聯連接於該尾電晶體36，因此使其源極端子接地14及使其漏極端子連接該尾電晶體36之漏極端子及該等差分電晶體20、22之源極端子兩者。此偏壓控制電晶體50控制流經它的一電流64來響應流經該複製品電晶體42之電流。
一偏壓電容器48係連接至該固定偏壓電阻器46及並聯於該偏壓控制電晶體50。該偏壓電阻器46及電容器48引入一額外的、可控制的非主極點至該LDO調節器2之中。由於該偏壓電容器48及電阻器46形成一第一階低通濾波器，對應至該LDO調節器之該可控制之非主極點之該角頻率f c 可按以上方程式3將該偏壓電阻器46之電阻代入R及將該偏壓電容器48之電容代入C後被計算。
該偏壓控制電晶體50產生之電流64被與該尾電晶體36產生之該最小偏壓電流加總以形成在該誤差放大級 4內驅動該差分放大器之一總偏壓電流66。隨著該負載電流60的增加，通過該複製品電晶體42之電流亦如是，這是由於該適性偏壓級8使被供應至該差分放大級4之該偏壓電流66增加。此意味在低負載電流下，一較小的偏壓(或「靜態」)電流66被供應，但該LDO可處理較大的負載電流同時藉由相應地縮放該偏壓電流66來保持穩定。
圖2是一對數圖表，顯示圖1之實施例之放大器中該負載電流60及該偏壓電流66之間的關係。如可從圖表中所見，對於低負載電流60，一最小偏壓電流66被該LDO調節器2牽引。若該負載電流60被增加，該偏壓電流66追蹤這樣的增加以便隨時維持穩定性。
圖3是一圖表，顯示圖1之實施例在放大器中之該負載電流60(對數地)及電流效率68(線性地為百分比)之間的關係。
該電流效率68按照方程式4被計算為該負載電流60及從該電源牽引出之總電流之間的比例。
如可從該圖表所見，當該負載電流60增加，該電流效率68亦如是。對於500nA以上之負載電流60，該電流效率大於90%。
因此，將可看出，在低負載電流下具改良之功率效率、能夠維持跨一寬廣範圍之負載電流之穩定性的一低壓差電壓調節器安排方式已於本文被描述。雖然一特定之實施例已被詳細描述，將可被本領域技術人員理解的是利 用本文所載本發明之原理，許多變化及修改都是可能的。
2‧‧‧低壓差(LDO)電壓調節器
4‧‧‧差分放大級
6‧‧‧緩衝級
8‧‧‧適性偏壓級
10‧‧‧輸出級
12‧‧‧電源電壓
14‧‧‧接地
16‧‧‧參考電壓
18‧‧‧外部偏壓電流源
20、22‧‧‧n通道金氧半導體(NMOS)場效電晶體、第一及第二差分電晶體
24‧‧‧第一電晶體
26‧‧‧第二電晶體
28‧‧‧第五電晶體
30‧‧‧第三電晶體
32‧‧‧第四電晶體
34‧‧‧第六電晶體
36‧‧‧NMOS尾電晶體
38‧‧‧第一NMOS緩衝電晶體
40‧‧‧第二NMOS緩衝電晶體
42‧‧‧PMOS複製品電晶體
44‧‧‧NMOS二極管連接電晶體
46‧‧‧固定偏壓電阻器
48‧‧‧偏壓電容器
50‧‧‧NMOS偏壓控制電晶體
52‧‧‧第一分割器電晶體
54‧‧‧第二分割器電晶體
56‧‧‧負載
58‧‧‧電流供應電晶體、補償電容器
60‧‧‧負載電流
62‧‧‧主要輸出電壓
64‧‧‧電流
66‧‧‧總偏壓電流
70、72、74‧‧‧節點

Claims (18)

  1. 一電壓調節器，其包含：一差分放大器部位，包括連接至一參考電壓之一第一放大器輸入、一第二放大器輸入、及被所述參考電壓及該第二放大器輸入上之一電壓之間之差所決定的一差分輸出；一輸出部位，被安排以提供被該放大器部位之該差分輸出所控制之一調節器輸出電壓，所述第二放大器輸入被連接至所述調節器輸出電壓或自其導出；及一偏壓部位，被安排以量測一外部負載電流及提供一偏壓電流給依賴所述負載電流之該差分放大器部位。
  2. 如請求項1所述之電壓調節器，其中，一輸出電容器係與該輸出部位並聯連接。
  3. 如請求項2所述之電壓調節器，其中，該輸出電容器被設置於其上設有該電壓調節器之一積體電路裝置之外。
  4. 如以上任一請求項所述之電壓調節器，其中，該偏壓部位包含一偏壓電阻器及一偏壓電容器。
  5. 如以上任一請求項所述之電壓調節器，其中，該偏壓部位包含被安排來提供一鏡像電流之一鏡像電晶體。
  6. 如以上任一請求項所述之電壓調節器，其中，該輸出部位包含具有一第一阻抗之一第一分割器電晶體及具有 一第二阻抗之一第二分割器電晶體，其被安排使得該調節器輸出電壓為一電源電壓之一分數，所述分數藉由所述第一及第二阻抗之比例來決定，所述第一及第二阻抗之至少一是被該放大器部位之該差分輸出所控制。
  7. 如請求項6所述之電壓調節器，其中，該偏壓部位包含被安排來提供一鏡像電流之一鏡像電晶體，而該鏡像電晶體是實體上小於該第一分割器電晶體。
  8. 如以上任一請求項所述之電壓調節器，其中，該差分放大器部位包含一長尾對，其被安排使得一第一差分電晶體之閘極端子係連接於該第一放大器輸入、及一第二差分電晶體之閘極端子係連接於該第二放大器輸入，其中該第一及第二差分電晶體之源極端子係彼此連接。
  9. 如請求項8所述之電壓調節器，其中，該第一及第二差分電晶體之該等源極端子係連接至一尾電晶體。
  10. 如請求項9所述之電壓調節器，其中，該尾電晶體被安排成一電流源。
  11. 如請求項8至11中任一項所述之電壓調節器，其中，該差分放大器進一步包含連接至該第一差分電晶體之漏極端子的一第一放大器電流鏡像，及連接至該第二差分電晶體之漏極端子的一第二放大器電流鏡像。
  12. 如請求項8至10中任一項所述之電壓調節器，其中，該差分放大器包含連接至該第一差分電晶體之漏極端子的一第一放大器電流鏡像，其中該第一放大器電流鏡像包含： 一第一電晶體，其源極端子連接至該電源電壓，及其閘極及漏極端子連接至該第一差分電晶體之漏極端子；及一第二電晶體，其源極端子連接至該電源電壓，及其閘極端子連接至該第一差分電晶體之漏極端子及該第一電晶體之閘極端子兩者。
  13. 如請求項12所述之電壓調節器，其中，該差分放大器包含連接至該第二差分電晶體之漏極端子的一第二放大器電流鏡像，其中該第二放大器電流鏡像包含：一第三電晶體，其源極端子連接至該電源電壓，及其閘極及漏極端子連接至該第二差分電晶體之漏極端子；及一第四電晶體，其源極端子連接至該電源電壓，及其閘極端子連接至該第二差分電晶體之漏極端子及該第三電晶體之閘極端子兩者。
  14. 如請求項13所述之電壓調節器，其中，該差分放大器包含包括以下之一第三放大器電流鏡像：一第五電晶體，其漏極端子連接至該第二電晶體之漏極端子，及其源極端子接地；及一第六電晶體，其漏極端子連接至該第四電晶體之漏極端子，及其源極端子接地，其中該第五及第六電晶體之該等閘極端子係彼此連接。
  15. 如請求項14所述之電壓調節器，其中，該第一、第二、 第三、及第四電晶體為p通道金氧半導體場效電晶體，而該第五及第六電晶體為n通道金氧半導體場效電晶體。
  16. 如以上任一請求項所述之電壓調節器，其中，該偏壓部位包含被安排來提供一可控制之偏壓電流給該差分放大器部位的一適性偏壓電晶體。
  17. 如以上任一請求項所述之電壓調節器，包含一緩衝部位。
  18. 如請求項17所述之電壓調節器，其中，該緩衝部位包含被安排成一源極跟隨器之一緩衝電晶體。
TW105118375A 2015-06-16 2016-06-13 電壓調節器（一） TW201702784A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB1510600.8A GB2539457A (en) 2015-06-16 2015-06-16 Voltage regulators

Publications (1)

Publication Number Publication Date
TW201702784A true TW201702784A (zh) 2017-01-16

Family

ID=53784847

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105118375A TW201702784A (zh) 2015-06-16 2016-06-13 電壓調節器（一）

Country Status (8)

Country Link
US (1) US10324481B2 (zh)
EP (1) EP3311236A1 (zh)
JP (1) JP2018517991A (zh)
KR (1) KR20180018757A (zh)
CN (1) CN107750351B (zh)
GB (1) GB2539457A (zh)
TW (1) TW201702784A (zh)
WO (1) WO2016203236A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3367202B1 (en) * 2017-02-27 2020-05-27 ams International AG Low-dropout regulator having sourcing and sinking capabilities
US10382030B2 (en) * 2017-07-12 2019-08-13 Texas Instruments Incorporated Apparatus having process, voltage and temperature-independent line transient management
GB201714328D0 (en) * 2017-09-06 2017-10-18 Nordic Semiconductor Asa Voltage regulator
EP3709123A1 (en) * 2019-03-12 2020-09-16 ams AG Voltage regulator, integrated circuit and method for voltage regulation
US10734974B1 (en) * 2019-04-12 2020-08-04 Nxp Usa, Inc. Transmitter circuit having a pre-emphasis driver circuit
KR102188844B1 (ko) * 2019-05-31 2020-12-09 한양대학교 에리카산학협력단 과도 응답이 개선된 로우 드랍아웃 레귤레이터
US11422578B2 (en) * 2020-04-28 2022-08-23 Nxp B.V. Parallel low dropout regulator
US11940502B2 (en) * 2021-09-24 2024-03-26 Analog Devices International Unlimited Company Magnetic field sensing based on particle position within container
KR102601991B1 (ko) * 2021-12-29 2023-11-14 한양대학교 에리카산학협력단 초저전력 ldo 전압 레귤레이터
CN117826926B (zh) * 2024-03-04 2024-04-30 华南理工大学 一种双环路控制的低功耗ldo电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545540B1 (en) * 2000-10-11 2003-04-08 Intersil Americas Inc. Current mirror-embedded low-pass filter for subscriber line interface circuit applications
US6333623B1 (en) * 2000-10-30 2001-12-25 Texas Instruments Incorporated Complementary follower output stage circuitry and method for low dropout voltage regulator
US6377085B1 (en) * 2000-11-06 2002-04-23 Oki Semiconductor Precision bias for an transconductor
US6509722B2 (en) * 2001-05-01 2003-01-21 Agere Systems Inc. Dynamic input stage biasing for low quiescent current amplifiers
DE10132802A1 (de) 2001-07-06 2002-11-14 Infineon Technologies Ag Multipliziererschaltung
US7224389B2 (en) * 2001-07-16 2007-05-29 Cypress Semiconductor Corporation (Belgium) Bvba Method to adjust the signal level of an active pixel and corresponding active pixel
US6977491B1 (en) * 2003-10-06 2005-12-20 National Semiconductor Corporation Current limiting voltage regulation circuit
US7417416B2 (en) * 2005-10-27 2008-08-26 International Business Machines Corporation Regulator with load tracking bias
US7800250B2 (en) * 2007-05-04 2010-09-21 Microchip Technology Incorporated Connection of an internal regulator to an external filter/stabilization capacitor through a selectable external connection and prevention of a current surge therebetween
US7843180B1 (en) * 2008-04-11 2010-11-30 Lonestar Inventions, L.P. Multi-stage linear voltage regulator with frequency compensation
TW201111935A (en) * 2009-09-18 2011-04-01 Leadtrend Tech Corp Regulated circuits and operation amplifier circuits
US8289009B1 (en) * 2009-11-09 2012-10-16 Texas Instruments Incorporated Low dropout (LDO) regulator with ultra-low quiescent current
CN101727120B (zh) * 2009-11-26 2011-09-07 四川和芯微电子股份有限公司 一种无需外挂电容快速响应负载变化的线性稳压电路
JP5527031B2 (ja) * 2010-06-14 2014-06-18 富士通株式会社 電流源回路
US8921368B2 (en) * 2011-03-17 2014-12-30 Bristol-Myers Squibb Company Pyrrolopyridazine JAK3 inhibitors and their use for the treatment of inflammatory and autoimmune diseases
US8742819B2 (en) * 2012-09-25 2014-06-03 Texas Instruments Incorporated Current limiting circuitry and method for pass elements and output stages
US9170590B2 (en) 2012-10-31 2015-10-27 Qualcomm Incorporated Method and apparatus for load adaptive LDO bias and compensation
US9395731B2 (en) * 2013-09-05 2016-07-19 Dialog Semiconductor Gmbh Circuit to reduce output capacitor of LDOs
CN104460802B (zh) * 2014-11-27 2016-04-20 电子科技大学 一自适应电流倍增电路及集成该电路的低压差线性稳压器

Also Published As

Publication number Publication date
EP3311236A1 (en) 2018-04-25
GB201510600D0 (en) 2015-07-29
CN107750351A (zh) 2018-03-02
US10324481B2 (en) 2019-06-18
CN107750351B (zh) 2020-06-30
KR20180018757A (ko) 2018-02-21
WO2016203236A1 (en) 2016-12-22
US20180173261A1 (en) 2018-06-21
JP2018517991A (ja) 2018-07-05
GB2539457A (en) 2016-12-21

Similar Documents

Publication Publication Date Title
TW201702784A (zh) 電壓調節器（一）
US10541677B2 (en) Low output impedance, high speed and high voltage generator for use in driving a capacitive load
JP5594980B2 (ja) 非反転増幅回路及び半導体集積回路と非反転増幅回路の位相補償方法
US9312824B2 (en) Low noise low-dropout regulator
US6518737B1 (en) Low dropout voltage regulator with non-miller frequency compensation
US9671805B2 (en) Linear voltage regulator utilizing a large range of bypass-capacitance
US8922179B2 (en) Adaptive bias for low power low dropout voltage regulators
US9553548B2 (en) Low drop out voltage regulator and method therefor
US10747251B2 (en) Voltage regulator
CN101223488A (zh) 具有新动态补偿的标准cmos低噪音高psrr低漏失调整器
KR20140089814A (ko) 저전압 강하 레귤레이터
US6433637B1 (en) Single cell rail-to-rail input/output operational amplifier
WO2019104467A1 (zh) 稳压器以及电源
WO2018109473A1 (en) Voltage regulator
US7768342B1 (en) Bias circuit with non-linear temperature characteristics
JP2019074866A (ja) ボルテージレギュレータ
JP2017167753A (ja) ボルテージレギュレータ
US9847758B2 (en) Low noise amplifier
US20140347026A1 (en) Circuit for voltage regulation
US9098104B2 (en) Low drop out voltage regulator
Hinojo et al. FVF‐Based Low‐Dropout Voltage Regulator with Fast Charging/Discharging Paths for Fast Line and Load Regulation
TWI818350B (zh) 類比開關電路及其控制電路與控制方法
TW202236042A (zh) 低壓降穩壓器
Patri et al. High accuracy LDO regulator with fast transient response
WO2007043106A1 (ja) バイアス回路