TW201639981A - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
TW201639981A
TW201639981A TW104142883A TW104142883A TW201639981A TW 201639981 A TW201639981 A TW 201639981A TW 104142883 A TW104142883 A TW 104142883A TW 104142883 A TW104142883 A TW 104142883A TW 201639981 A TW201639981 A TW 201639981A
Authority
TW
Taiwan
Prior art keywords
gas
film
substrate
film forming
plasma
Prior art date
Application number
TW104142883A
Other languages
English (en)
Other versions
TWI608117B (zh
Inventor
小山峻史
吹上紀明
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201639981A publication Critical patent/TW201639981A/zh
Application granted granted Critical
Publication of TWI608117B publication Critical patent/TWI608117B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明係在載置於成膜裝置之處理容器內並具有含有碳原子之含碳膜的基板上，形成氮化膜的成膜方法，該成膜方法包含保護膜形成步驟，而該保護膜形成步驟係藉由包含不具有氫原子之氮化物氣體及惰性氣體的第1反應氣體的電漿，在含碳膜上形成保護膜。

Description

成膜方法
本申請案主張以2014年12月24日申請之日本申請案特願2014-259976號為基礎的優先權，且在此加入其全部揭示內容。
本發明之各種方面及實施形態係關於成膜方法。
矽基板會因暴露於大氣中，而在表面上形成薄自然氧化膜。若在矽基板上形成自然氧化膜，在矽基板上形成SiN膜時，產生SiN膜之異常成長。為防止這種情形，在將矽基板搬送至反應爐後，在矽基板上形成由基板表面相關性小之SiON系薄膜構成的基底膜，並連續形成SiN系薄膜的技術是習知的。 請參照日本特開平7－245268號公報
在一實施形態中，揭示之成膜方法係在載置於成膜裝置之處理容器內並具有含有碳原子之含碳膜的被處理基板上，形成氮化膜，且該成膜方法包含第1氮化膜形成步驟，而該第1氮化膜形成步驟係藉由包含不具有氫原子之氮化物氣體及惰性氣體的第1反應氣體的電漿，在含碳膜上形成第1氮化膜。
上述概要只是用以說明，沒有要以任何方式限制之意圖。除了上述說明之態樣、實施例及特徵外，追加之態樣、實施例及特徵亦可藉由參照圖式及以下詳細之說明而變得明確。
在以下詳細說明中，參照形成說明書之一部分的添附圖式。詳細說明、圖式及申請專利範圍記載之說明實施例不是意圖限制。在不偏離在此所示之本發明的思想或範圍之情形下，可使用其他實施例，且可進行其他變形。
以含有碳原子之膜作為基底膜，並在該基底膜上形成氮化膜時，有時電漿中之離子與基底膜包含之碳原子反應，使基底膜分解。因此，難以維持含有碳原子之基底膜的厚度，並在基底膜上形成預定厚度之氮化膜。特別在藉由原子層沉積(ALD；Atomic Layer Deposition)法在基板上形成氮化膜時，由於成膜速度慢且基底膜與電漿接觸之時間長，使吸附在基底膜表面上之分子氮化時，在分子與基底膜之間產生不需要之反應。因此，產生基底膜之分解或氮化膜之劣化。
在一實施形態中，揭示之成膜方法係在載置於成膜裝置之處理容器內並具有含有碳原子之含碳膜的被處理基板上，形成氮化膜，且該成膜方法包含第1氮化膜形成步驟，而該第1氮化膜形成步驟係藉由包含不具有氫原子之氮化物氣體及惰性氣體的第1反應氣體的電漿，在含碳膜上形成第1氮化膜。
此外，在揭示之成膜方法的一實施形態中，在第1氮化膜形成步驟中，第1氮化膜宜藉由ALD法形成。
另外，在揭示之成膜方法的一實施形態中，第1反應氣體宜為N2 氣體與Ar氣體之混合氣體。
再者，在揭示之成膜方法的一實施形態中，N2 氣體流量對Ar氣體流量之比率宜為1/50以下。
此外，在揭示之成膜方法的一實施形態中，第1氮化膜形成步驟宜藉由從天線供給至處理容器內之微波產生第1反應氣體的電漿，且由天線供給至處理容器內之微波的功率總和為2kW以上。
另外，揭示之成膜方法，在一實施形態中，宜包含第2氮化膜形成步驟，而該第2氮化膜形成步驟係在第1氮化膜形成步驟後，藉由包含與第1反應氣體不同之氣體的第2反應氣體的電漿，在第1氮化膜上，形成第2氮化膜。
再者，在揭示之成膜方法的一實施形態中，第2反應氣體中宜包含含有氫原子之氮化物氣體。
此外，在揭示之成膜方法的一實施形態中，處理容器宜載置被處理基板，且藉由旋轉設置成可以軸線為中心旋轉之載置台使被處理基板環繞軸線之周圍移動，沿被處理基板相對軸線移動之周方向分成多數區域。另外，第1氮化膜形成步驟宜包含以下步驟：將前驅物氣體供給至多數區域中之一區域，使前驅物氣體之分子吸附在被處理基板之表面；將第1反應氣體供給至多數區域中之另一區域；及藉由供給至多數區域中之另一區域的微波產生第1反應氣體的電漿，並藉由產生之電漿，對吸附有前驅物氣體分子之被處理基板的表面進行電漿處理。再者，第2氮化膜形成步驟宜包含以下步驟：在多數區域中之一區域將前驅物氣體供給至處理容器內，使前驅物氣體之分子吸附在被處理基板之表面；將第2反應氣體供給至多數區域中之另一區域；及藉由供給至多數區域中之另一區域的微波產生第2反應氣體的電漿，並藉由產生之電漿，對吸附有前驅物氣體分子之被處理基板的表面進行電漿處理。
另外，在揭示之成膜方法的一實施形態中，第1氮化膜宜以0.5nm至1.0nm之厚度形成於含碳膜上。
依據本發明之各種方面及實施形態，可抑制含有碳原子之基底膜的膜厚減少，且在基底膜上形成預定厚度之氮化膜。 (實施形態)
圖1係顯示成膜裝置10之一例的剖面圖。圖2係顯示由上方看時之成膜裝置10之一例的示意圖。圖2中之A-A剖面係圖1。圖3及圖4係顯示圖1中軸線X左側部分之一例的放大剖面圖。圖5係顯示單元U下面之一例的圖。圖6係顯示圖1中軸線X右側部分之一例的放大剖面圖。圖1至圖6所示之成膜裝置10主要具有處理容器12、載置台14、第1氣體供給部16、排氣部18、第2氣體供給部20及電漿產生部22。
如圖1所示地，處理容器12具有下部構件12a及上部構件12b。下部構件12a具有上方開口之大略筒形，且形成凹部，而該凹部包含形成處理室C之側壁及底壁。上部構件12b係具有大略筒形之蓋體，且藉由蓋封閉下部構件12a之凹部的上部開口而形成處理室C。下部構件12a與上部構件12b間之外周部設有用以密閉處理室C之彈性密封構件，例如O環。
成膜裝置10在由處理容器12形成之處理室C內部具有載置台14。載置台14係藉由驅動機構24以軸線X為中心驅動旋轉。驅動機構24具有馬達等之驅動裝置24a及旋轉軸24b，且安裝在處理容器12之下部構件12a上。
旋轉軸24b係以軸線X為中心軸線，延伸至處理室C之內部。旋轉軸24b藉由從驅動裝置24a傳送之驅動力以軸線X為中心旋轉。載置台14之中央部分藉由旋轉軸24b支持。藉此，載置台14以軸線X為中心，隨著旋轉軸24b之旋轉而旋轉。此外，在處理容器12之下部構件12a與驅動機構24之間，設有密閉處理室C之例如O環等的彈性密封構件。
成膜裝置10在處理室C內部之載置台14下方，具有用以加熱基板W之加熱器26，而該基板W係載置於載置台14上之被處理基板。具體而言，加熱器26係藉由加熱載置台14來加熱基板W。
處理容器12係像例如圖2所示地，以軸線X為中心軸之大略圓筒狀容器，且內部具有處理室C。處理室C設有包含噴射部16a之單元U。處理容器12係，例如，藉由在內面實施了防蝕鋁處理或Y2 O3 (氧化釔)之熱噴塗處理等耐電漿處理的Al(鋁)等之金屬形成。成膜裝置10在處理容器12內具有多數電漿產生部22。
各電漿產生部22在處理容器12之上部具有輸出微波之多數天線22a-1至22a-3。在本實施形態中，各天線22a之外形係在角具有圓形之大略三角形。在圖2中，雖然在處理容器12之上部設有3個天線22a-1至22a-3，但天線22a之數目沒有限制，可為2個以下，亦可為4個以上。
成膜裝置10，如例如圖2所示地，包含在上面具有多數基板載置區域14a的載置台14。載置台14係以軸線X為中心軸之大略圓板狀構件。在載置台14之上面形成有以軸線X為中心之同心圓狀多數(在圖2之例中為5個)載置基板W之基板載置區域14a。基板W配置在基板載置區域14a內，且基板載置區域14a在載置台14旋轉時支持基板W，使基板W不會位移。基板載置區域14a係與大略圓形之基板W大略同形狀的大略圓形凹部。與載置於基板載置區域14a中之基板W的直徑W1相比，基板載置區域14a之凹部的直徑大略相同。即，基板載置區域14a之凹部的直徑可使所載置之基板W嵌合於凹部，且即使載置台14旋轉，亦可固定基板W，使基板W不因離心力而由嵌合位置移動。
成膜裝置10在處理容器12之外緣具有用以透過機械手臂等之搬送裝置將基板W搬入處理室C，並由處理室C搬出基板W的閘閥G。此外，成膜裝置10在載置台14之外緣下方，沿載置台14之周緣具有排氣部22h。排氣部22h連接於排氣裝置52。成膜裝置10可控制排氣裝置52之動作，由排氣孔排出處理室C內之氣體，藉此將處理室C內之壓力維持在目標壓力。
處理室C，如例如圖2所示地，包含排列在以軸線X為中心之圓周上的第1區域R1及第2區域R2。載置於基板載置區域14a之基板W隨著載置台14之旋轉，依序通過第1區域R1及第2區域R2。在本實施形態中，圖2所示之載置台14由上方看時以例如順時針方向旋轉。
第1氣體供給部16，如例如圖3及圖4所示地，具有內側氣體供給部161、中間氣體供給部162及外側氣體供給部163。此外，在第1區域R1之上方，如例如圖3及圖4所示地，以與載置台14之上面相對之方式，設有進行氣體之供給、沖洗及排氣的單元U。單元U具有依序重疊第1構件M1、第2構件M2、第3構件M3及第4構件M4的構造。單元U以抵接在處理容器12之上部構件12b下面的方式安裝在處理容器12上。
單元U，如例如圖3及圖4所示地，形成有貫穿第2構件M2至第4構件M4之氣體供給路161p、氣體供給路162p及氣體供給路163p。氣體供給路161p連接於上端設於處理容器12之上部構件12b的氣體供給路121p。氣體供給路121p透過閥161v及質量流控制器等流量控制器161c，連接於前驅物氣體之氣體供給源16g。此外，氣體供給路161p之下端連接於形成於第1構件M1與第2構件M2之間，且藉例如O環等之彈性構件161b包圍的緩衝空間161d。緩衝空間161d連接於設於第1構件M1之內側噴射部161a的噴射口16h。
另外，氣體供給路162p連接於上端設於處理容器12之上部構件12b的氣體供給路122p。氣體供給路122p透過閥162v及流量控制器162c，連接於氣體供給源16g。此外，氣體供給路162p之下端連接於形成於第1構件M1與第2構件M2之間，且藉例如O環等之彈性構件162b包圍的緩衝空間162d。緩衝空間162d連接於設於第1構件M1之中間噴射部162a的噴射口16h。
再者，氣體供給路163p連接於上端設於處理容器12之上部構件12b的氣體供給路123p。氣體供給路123p透過閥163v及流量控制器163c，連接於氣體供給源16g。此外，氣體供給路163p之下端連接於形成於第1構件M1與第2構件M2之間，且藉例如O環等之彈性構件163b包圍的緩衝空間163d。緩衝空間163d連接於設於第1構件M1之外側噴射部163a的噴射口16h。
內側氣體供給部161之緩衝空間161d、中間氣體供給部162之緩衝空間162d及外側氣體供給部163之緩衝空間163d，如例如圖3及圖4所示地，形成獨立之空間。而且，通過各緩衝空間之前驅物氣體流量可分別藉由流量控制器161c、流量控制器162c及流量控制器163c獨立地控制。
在單元U中，如例如圖3及圖4所示地，形成有貫穿第4構件M4之氣體供給路20r。氣體供給路20r連接於上端設於處理容器12之上部構件12b的氣體供給路12r。氣體供給路12r透過閥20v及流量控制器20c，連接於沖洗氣體之氣體供給源20g。
氣體供給路20r之下端連接於設在第4構件M4之下面與第3構件M3之上面間的空間20d。此外，第4構件M4形成收容第1構件M1至第3構件M3之凹部。形成凹部之第4構件M4的內側面與第3構件M3之外側面間設有間隙20p。間隙20p連接於空間20d。間隙20p之下端具有作為噴射口20a之機能。
在單元U中，如例如圖3及圖4所示地，形成貫穿第3構件M3及第4構件M4之排氣路18q。排氣路18q與上端設於處理容器12之上部構件12b的排氣路12q連接。排氣路12q連接於真空泵等之排氣裝置34。此外，排氣路18q下端連接於設在第3構件M3之下面與第2構件M2之上面間的空間18d。
第3構件M3具有收容第1構件M1及第2構件M2之凹部。在構成第3構件M3具有之凹部的第3構件M3內側面與第1構件M1及第2構件M2之外側面間，設有間隙18g。空間18d連接於間隙18g。間隙18g之下端具有作為排氣口18a之機能。
在單元U之下面，即，與載置台14對向之面上，如例如圖5所示，沿遠離軸線X之方向的Y軸方向設有噴射部16a。在處理室C包含之區域中在噴射部16a對面的區域係第1區域R1。噴射部16a朝載置台14上之基板W噴射前驅物氣體。噴射部16a，如例如圖5所示，具有內側噴射部161a、中間噴射部162a及外側噴射部163a。
內側噴射部161a，如例如圖5所示，形成於相對軸線X之距離為r1至r2之範圍內的環狀區域中，單元U之下面所包含區域的內側環狀區域A1內。此外，中間噴射部162a形成於相對軸線X之距離為r2至r3之範圍內的環狀區域中，單元U之下面所包含區域的中間環狀區域A2內。另外，外側噴射部163a形成於相對軸線X之距離為r3至r4之範圍內的環狀區域中，單元U之下面所包含區域的外側環狀區域A3內。
形成於單元U之下面的噴射部16a在沿Y軸方向延伸之範圍內由r1到r4的長度L，如例如圖5所示，相較於直徑W1之基板W通過Y軸的長度，在軸線X側之方向上長預定距離DL以上，且在與軸線X側相反之方向上長預定距離DL以上。
內側噴射部161a、中間噴射部162a及外側噴射部163a，如例如圖5所示，具有多數噴射口16h。前驅物氣體由各噴射口16h朝第1區域R1噴射。由內側噴射部161a、中間噴射部162a及外側噴射部163a之各噴射口16h朝第1區域R1噴射的前驅物氣體流量分別藉由流量控制器161c、流量控制器162c及流量控制器163c獨立地控制。藉由供給前驅物氣體至第1區域R1，前驅物氣體之原子或分子吸附在通過第1區域R1之基板W的表面上。前驅物氣體使用含有氮原子之氣體；包含例如DCS(二氯矽烷)、單氯矽烷、三氯矽烷及六氯矽烷等之氣體。
在第1區域R1之上方，如例如圖3及圖4所示地，以與載置台14之上面相對的方式，設有排氣部18之排氣口18a。排氣口18a，如例如圖5所示地，以包圍噴射部16a之周圍的方式，形成於單元U之下面。排氣口18a，藉由真空泵等之排氣裝置34的動作，透過排氣口18a使處理室C內之氣體排氣。
在第1區域R1之上方，如例如圖3及圖4所示地，以與載置台14之上面相對的方式，設有第2氣體供給部20之噴射口20a。噴射口20a，如例如圖5所示地，以包圍排氣口18a之周圍的方式，形成於單元U之下面。第2氣體供給部20透過噴射口20a朝第1區域R1噴射沖洗氣體。藉由第2氣體供給部20噴射之沖洗氣體係例如Ar(氬)等之惰性氣體。藉由噴射沖洗氣體至基板W之表面，可由基板W去除過剩地吸附在基板W上之前驅物氣體的原子或分子(殘留氣體成分)。藉此，在基板W之表面可形成吸附了前驅物氣體之原子或分子的原子層或分子層。
單元U由噴射口20a噴射沖洗氣體，且使沖洗氣體由排氣口18a沿載置台14之表面排氣。藉此，單元U可抑制供給至第1區域R1之前驅物氣體漏出第1區域R1外。此外，由於單元U由噴射口20a噴射沖洗氣體並使沖洗氣體由排氣口18a沿載置台14之面排氣，可抑制供給至第2區域R2之反應氣體或反應氣體之自由基等侵入至第1區域R1內。即，單元U藉由從第2氣體供給部20噴射沖洗氣體及從排氣部18排氣，可使第1區域R1與第2區域R2分離。
成膜裝置10，如例如圖6所示地，在第2區域R2上方之上部構件12b的開口AP，具有設置成與載置台14之上面相對的電漿產生部22。電漿產生部22具有天線22a、供給微波至天線22a之同軸波導管22b、及供給反應氣體至第2區域R2之反應氣體供給部22c。在本實施形態中，在上部構件12b形成有例如3個開口AP，且成膜裝置10具有例如3個天線22a-1至22a-3。
電漿產生部22由天線22a及同軸波導管22b供給微波至第2區域R2，並由反應氣體供給部22c供應反應氣體至第2區域R2，藉此在第2區域R2中產生反應氣體之電漿。而且，對吸附在基板W表面上之原子層或分子層實施電漿處理。在本實施形態中，反應氣體使用含氮原子氣體時，電漿產生部22使吸附在基板W上之原子層或分子層氮化。反應氣體可使用例如N2 (氮)氣體與H2 (氫)氣體之混合氣體、或NH3 (氨)氣體與H2 (氫)氣體之混合氣體等的含氮原子氣體。
電漿產生部22，如例如圖6所示地，以閉塞開口AP之方式氣密地配置天線22a。天線22a具有頂板40、開槽板42及慢波板44。頂板40係藉介電體形成之圓角大略正三角形構件，且由例如氧化鋁陶瓷等形成。頂板40藉由上部構件12b支持，使其下面由形成於處理容器12之上部構件12b的開口AP露出第2區域R2。
開槽板42設在頂板40之上面。開槽板42係形成大略正三角形之板狀金屬製構件。在開槽板42中形成有多數槽孔對。各槽孔對包含互相直交的2個槽孔。
慢波板44設在開槽板42之上面。慢波板44係藉由例如氧化鋁陶瓷等之介電體，形成大略正三角形。慢波板44設有用以配置同軸波導管22b之外側導體62b的大略圓筒狀開口。
金屬製之冷卻板46設在慢波板44之上面。冷卻板46藉由流通形成於其內部之流路的冷媒，可透過慢波板44來冷卻天線22a。冷卻板46藉由未圖示之彈簧等推壓慢波板44之上面，使冷卻板46之下面密接在慢波板44之上面。
同軸波導管22b具有內側導體62a及外側導體62b。內側導體62a由天線22a之上方貫穿慢波板44之開口及開槽板42之開口。外側導體62b在內側導體62a之外周面與外側導體62b之內周面之間具有間隙，並設置成包圍內側導體62a。外側導體62b之下端連接於冷卻板46之開口部。此外，天線22a可具有作為電極之機能。或者，亦可使用設於處理容器12內之電極作為天線22a。
成膜裝置10具有波導管60及微波產生器68。微波產生器68產生之例如大約2.45GHz的微波透過波導管60傳送至同軸波導管22b，並傳送通過內側導體62a與外側導體62b之間隙。而且，傳送通過慢波板44內之微波由開槽板42之槽孔傳送至頂板40，並由頂板40朝第2區域R2發射。
反應氣體由反應氣體供給部22c供給至第2區域R2。反應氣體供給部22c，如例如圖2所示地具有多數內側噴射部50b及多數外側噴射口51b。各內側噴射口50b，如例如圖6所示地，透過閥50v及質量流控制器等之流量控制部50c連接於反應氣體之氣體供給源50g。各內側噴射口50b，如例如圖6所示地，設於處理容器12之上部構件12b的下面。
各內側噴射口50b將透過閥50v及流量控制部50c由氣體供給源50g供給之反應氣體，沿遠離軸線X之方向，例如，朝向與載置於載置台14之基板載置區域14a的基板W面平行的方向，噴射至天線22a下方之第2區域R2。
各外側噴射口51b透過閥51v及質量流控制器等之流量控制部51c連接於反應氣體之氣體供給源50g。各外側噴射口51b，如例如圖6所示地，設於處理容器12之上部構件12b的下面。各內側噴射口51b將透過閥51v及流量控制部51c由氣體供給源50g供給之反應氣體，沿接近軸線X之方向噴射，例如，沿與載置於載置台14之基板載置區域14a的基板W面平行的方向噴射反應氣體。
此外，在本實施形態中，由內側噴射口50b及外側噴射口51b噴射之反應氣體的流量係分別藉由流量控制部50c及流量控制部51c獨立地控制。另外，流量控制部50c及流量控制部51c可設於每一天線22a上，亦可由每一天線22a獨立地控制由內側噴射口50b及外側噴射口51b噴射之反應氣體的流量。
電漿產生部22藉由多數內側噴射口50b及多數外側噴射口51b供給反應氣體至第2區域R2，並藉由天線22a發射微波至第2區域R2。藉此，電漿產生部22可在第2區域R2中產生反應氣體之電漿。
在載置台14之周緣，如例如圖2所示地，設有排氣部22h。排氣部22h，如例如圖6所示地，具有上部開口之溝部222及設於溝部222上部之蓋部221。溝部222連接於排氣裝置52。蓋部221在例如圖2所示之排氣區域220h中具有多數排氣孔。
此外，在外側噴射口51b之下方，蓋部221上設有分隔件220。分隔件220，如例如圖6所示地，具有與蓋部221之上面到載置台14之上面的高度大略相同之厚度。分隔件220可抑制在外側噴射口51b之下方，因載置台14與蓋部221之段差產生之氣體流速的增加。
排氣部22h在各排氣區域220h中，藉由排氣裝置52之動作，由設於蓋部221之多數排氣孔透過溝部222使處理室C內之氣體排氣。此外，可調整設於各排氣區域220h之排氣孔的位置、大小及數目，使設於蓋部221之排氣孔的來自各排氣區域220h之排氣量大略相同。
成膜裝置10，如例如圖1所示地，具有用以控制成膜裝置10之各構成元件的控制部70。控制部70可為具有CPU(中央處理單元；Central Processing Unit)等之控制裝置、記憶體等之記憶裝置、輸出輸入裝置等的電腦。控制部70藉由依據記憶於記憶體之控制程式使CPU動作，控制成膜裝置10之各構成元件。
控制部70發送控制載置台14之旋轉速度的控制信號至驅動裝置24a。此外，控制部70發送控制基板W溫度之控制信號至連接於加熱器26之電源。另外，控制部70發送控制前驅物氣體流量之控制信號至閥161v至163v及流量控制器161c至163c。再者，控制部70發送控制連接於排氣口18a之排氣裝置34之排氣量的控制信號至排氣裝置34。
此外，控制部70發送控制沖洗氣體流量之控制信號至閥20v及流量控制器20c。另外，控制部70發送控制微波之發送功率的控制信號至微波產生器68。再者，控制部70發送控制反應氣體流量之控制信號至閥50v、閥51v、流量控制部50c及流量控制部51c。此外，控制部70發送控制來自排氣部22h之排氣量的控制信號至排氣裝置52。
藉由如上所述地構成之成膜裝置10，由第1氣體供給部16噴射前驅物氣體至藉由載置台14之旋轉而移動的基板W上，並藉由排氣部18及第2氣體供給部20由基板W去除過剩地吸附之前驅物氣體。然後，藉由載置台14之旋轉而移動的基板W暴露於藉由電漿產生部22產生之反應氣體的電漿中。藉由載置台14之旋轉，對基板W重複進行上述動作，成膜裝置10可在基板W上形成預定厚度之膜。 [實施例]
以下，使用利用圖1至圖6說明之成膜裝置10，進行在含有碳原子之基底膜上，形成厚度例如大約20nm之SiN膜作為氮化膜，並在SiN膜上藉由蒸鍍例如鉑等形成導體膜的實驗。基底膜係含碳膜之一例。
首先，進行使用DCS作為前驅物氣體，並使用NH3 氣體及H2 氣體之混合氣體作為反應氣體，在基底膜上形成SiN膜的實驗。NH3 氣體係包含氫原子之氮化物氣體的一例。圖7A係顯示進行成膜處理前之基板W剖面之一例的示意圖。圖7B係顯示使用NH3 氣體及H2 氣體之混合氣體進行成膜處理時基板W剖面之一例的示意圖。
在本實驗之SiN膜的成膜處理中，如圖7A所示地，使用在矽等之基底基板100上形成有厚度大約60nm之含有碳原子之基底膜101的基板W。使用NH3 氣體及H2 氣體之混合氣體作為反應氣體進行成膜處理時，如圖7B所示地，未在基底膜101上形成SiN膜。此外，如圖7B所示地，成膜處理後之基底膜101的厚度減少至大約25nm，且在內部亦產生空隙。這是因為反應氣體之電漿包含的氫原子與基底膜101包含之碳原子反應，使基底膜101分解。
接著，進行使用DCS作為前驅物氣體，並只使用NH3 氣體作為反應氣體，在基底膜上形成SiN膜的實驗。圖8A係顯示進行成膜處理前之基板W剖面之一例的示意圖。圖8B係顯示使用NH3 氣體進行成膜處理時基板W剖面之一例的示意圖。
在本實驗之SiN膜的成膜處理中，如圖8A所示地，使用在基底基板100上形成有厚度大約62.4nm之基底膜101的基板W。此外，前驅物氣體使用DCS。只使用NH3 氣體作為反應氣體進行成膜處理時，如圖8B所示地，可在基底膜101上形成厚度大約17.8nm之SiN膜102。由於形成了SiN膜102，在SiN膜102上形成導體膜103。
但是，如圖8B所示地，成膜處理後之基底膜101的厚度由大約62.4nm大幅減少至大約23.6nm，且在基底膜101內部亦產生空隙。此外，基底膜101與基底基板100之間亦發現空隙。因此，基底膜101與基底基板100之密接力降低，基底膜101容易由基底基板100剝離。
這是因為NH3 氣體中亦包含氫原子，故NH3 氣體之電漿包含的氫原子與基底膜101包含之碳原子反應，使基底膜101分解。因此，只使用NH3 氣體作為反應氣體時，雖然可在含有碳原子之基底膜101上形成SiN膜102，但會減少基底膜101之膜厚或產生空隙等，對基底膜101造成嚴重破壞。
接著，進行使用DCS作為前驅物氣體，並使用N2 氣體及惰性氣體之混合氣體作為反應氣體，在基底膜上形成SiN膜的實驗。N2 氣體係不含氫原子之氮化物氣體的一例。在本實驗中，使用Ar氣體作為惰性氣體。此外，前驅物氣體使用DCS。圖9係顯示使用N2 氣體及Ar氣體之混合氣體進行成膜處理時基板W剖面之一例的示意圖。
在本實驗之SiN膜的成膜處理中，與圖8A所示之基板W同樣地，使用形成有大約62.4nm之基底膜101的基板W。使用N2 氣體及Ar氣體之混合氣體進行成膜處理時，如圖9所示地，可在基底膜101上形成厚度大約20.1nm之SiN膜102。由於形成了SiN膜102，在SiN膜102上形成導體膜103。
在本實驗中，如圖9所示地，雖然成膜處理後之基底膜101的厚度由大約62.4nm減少至大約55.4nm，但相較於使用NH3 氣體及H2 氣體之混合氣體進行成膜處理時，或只使用NH3 氣體進行成膜處理時的基底膜101，膜厚之減少量小得多。此外，在本實驗中，在基底膜101內部未發現空隙。另外，基底膜101與基底基板100之間亦未發現空隙，可考慮亦維持基底膜101與基底基板100之密接力。
可了解的是藉由使用N2 氣體及Ar氣體之混合氣體作為反應氣體，可在基底膜101上形成SiN膜102，同時可抑制減少基底膜101之膜厚或產生空隙等對基底膜101之破壞。接著，進行改變N2 氣體及Ar氣體之流量比的實驗，檢討可抑制減少基底膜101之膜厚或產生空隙等之破壞的條件範圍。
圖10A至圖10D係顯示改變N2 氣體及Ar氣體之流量比進行成膜處理時之基板W剖面之一例的示意圖。此外，在圖10A至圖10D所示之實驗中，與圖8A所示之基板W同樣地，使用形成有大約62.4nm之基底膜101的基板W。另外，使用DCS作為前驅物氣體。再者，在圖10A至圖10D所示之實驗中，電漿處理中之基板W的溫度係300℃，且使用供給微波之天線22a-2及22a-3，由各天線22a供給之微波功率係4.0kW，且載置台14之旋轉速度係20rpm。
圖10A係顯示使用N2 氣體/Ar氣體=20/5000sccm之流量比的反應氣體進行成膜處理時基板剖面之一例的示意圖。圖10A所示之實驗結果係可在基底膜101上形成厚度大約18.6nm之SiN膜102。此外，圖10A所示之實驗結果中，雖然成膜處理後之基底膜101的厚度由大約62.4nm減少至大約52.3nm，但膜厚之減少量小。另外，在本實驗中，在基底膜101內部未發現空隙，且基底膜101與基底基板100之間亦未發現空隙。
圖10B係顯示使用N2 氣體/Ar氣體=20/3000sccm之流量比的反應氣體進行成膜處理時基板剖面之一例的示意圖。圖10B所示之實驗結果係可在基底膜101上形成厚度大約17.4nm之SiN膜102。此外，圖10B所示之實驗結果中，雖然成膜處理後之基底膜101的厚度由大約62.4nm減少至大約54.3nm，但膜厚之減少量小。另外，在本實驗中，在基底膜101內部未發現空隙，且基底膜101與基底基板100之間亦未發現空隙。
圖10C係顯示使用N2 氣體/Ar氣體=20/1000sccm之流量比的反應氣體進行成膜處理時基板剖面之一例的示意圖。圖10C所示之實驗結果係可在基底膜101上形成厚度大約20.1nm之SiN膜102。此外，圖10C所示之實驗結果中，雖然成膜處理後之基底膜101的厚度由大約62.4nm減少至大約55.4nm，但膜厚之減少量小。另外，在本實驗中，在基底膜101內部未發現空隙，且基底膜101與基底基板100之間亦未發現空隙。
圖10D係顯示使用N2 氣體/Ar氣體=1000/0sccm之流量比的反應氣體進行成膜處理時基板剖面之一例的示意圖。此外，圖10D所示之實驗中，反應氣體不含Ar氣體。圖10D所示之實驗結果係可在基底膜101上形成厚度大約22.5nm之SiN膜102。但是，圖10D所示之實驗結果中，基底膜101之厚度由大約62.4nm減少至大約46.5nm，膜厚之減少量大。另外，如圖10D所示地，在基底膜101內部產生空隙，且基底膜101之一部份由基底基板100剝離。
圖11係匯總圖10A至圖10D所示之實驗結果的表。如圖11所示地，反應氣體只使用N2 氣體進行成膜處理時，基底膜101之膜厚的減少量大。此外，在此情形中，如圖10D所示地，在基底膜101內產生空隙等之破壞。另一方面，反應氣體使用N2 氣體及Ar氣體之混合氣體時，基底膜101之膜厚的減少量比反應氣體只使用N2 氣體進行成膜處理時小得多。另外，在此情形中，如圖10A至圖10C所示地，基底膜101內亦未發現空隙等之破壞產生。
這是因為藉由在反應氣體中加入Ar氣體等之惰性氣體，電漿之密度上升，且SiN膜102之成膜速度增加，在對基底膜101之破壞變大前，SiN膜102之成膜終止。因此，為了減少基底膜101之膜厚減少量，並抑制在基底膜101內產生空隙等之破壞，反應氣體宜使用N2 氣體及Ar氣體之混合氣體。此外，由圖10A至圖10D所示之實驗結果來看，為了減少基底膜101之膜厚減少量，並抑制在基底膜101內產生空隙等之破壞，N2 氣體之流量與Ar氣體之流量的比宜為N2 氣體/Ar氣體20/1000sccm=1/50以下。
此外，在理想之ALD中，成膜速度與基板旋轉速度相關，而與電漿密度無關。但是，實際上，Ar氣體之流量小時，由於氮自由基之存在機率降低，假設可氮化之位置為100時，只氮化大約60。結果，Ar氣體之流量小時，成膜速度變慢。若成膜速度變快，由於基底膜與氮自由基形成C-N鍵之機率亦減少，基底膜之破壞可減少。
接著，進行改變供給微波之天線22a數目、及由天線22a供給之微波功率的實驗，並檢討可抑制減少基底膜101之膜厚或產生空隙等破壞之條件的範圍。圖12A至圖12E係顯示改變天線22a之數目及功率來進行成膜處理時基板W剖面之一例的示意圖。此外，在圖12A至圖12D所示之實驗中，與圖8A所示之基板W同樣地，使用形成有大約62.4nm之基底膜101的基板W。另外，使用DCS作為前驅物氣體。再者，在圖12A至圖12D所示之實驗中，電漿處理中之基板W的溫度係300℃，且使用供給微波之天線22a-2及22a-3，而N2 氣體之流量與Ar氣體之流量的比係N2 氣體/Ar氣體=20/1000sccm，且載置台14之旋轉速度係20rpm。
圖12A係顯示使用1個天線22a(天線22a-3)，且設由天線供給之微波功率為0.5kW來進行成膜處理時基板W剖面之一例的示意圖。此外，在圖12A所示之實驗中，未使用天線22a-1及22a-2。圖12所示之實驗結果係可在基底膜101上形成厚度大約16.6nm之SiN膜102。
但是，圖12A所示之實驗結果係在成膜處理後之基底膜101內部產生空隙，且在其影響下，基底膜101之厚度由大約62.4nm膨脹至大約67.0nm。此外，基底膜101與基底基板100之間亦發現空隙，可考慮基底膜101與基底基板100之密接力降低。
圖12B係顯示使用2個天線22a(天線22a-2及22a-3)，且設由各天線22a供給之微波功率為1.0kW來進行成膜處理時基板W剖面之一例的剖面圖。在本實驗中，由天線22a供給之微波功率的總和為2.0kW。此外，在圖12B所示之實驗中，未使用天線22a-1。
圖12B所示之實驗結果係可在基底膜101上形成厚度大約17.4nm之SiN膜102。此外，圖12B所示之實驗結果中，雖然成膜處理後之基底膜101之厚度由大約62.4nm減少至大約55.0nm，但膜厚之減少量小。另外，在本實驗中，在基底膜101內部未發現空隙，且基底膜101與基底基板100之間亦未發現空隙。
圖12C係顯示使用1個天線22a(天線22a-3)，且設由天線供給之微波功率為2.0kW來進行成膜處理時基板W剖面之一例的剖面圖。此外，在圖12C所示之實驗中，未使用天線22a-1及22a-2。
圖12C所示之實驗結果係可在基底膜101上形成厚度大約13.4nm之SiN膜102。此外，圖12C所示之實驗結果中，雖然成膜處理後之基底膜101之厚度由大約62.4nm減少至大約52.5nm，但膜厚之減少量小。另外，在本實驗中，在基底膜101內部未發現空隙，且基底膜101與基底基板100之間亦未發現空隙。
圖12D係顯示使用2個天線22a(天線22a-2及22a-3)，且設由各天線22a供給之微波功率為2.0kW來進行成膜處理時基板W剖面之一例的剖面圖。在本實驗中，由天線22a供給之微波功率的總和為4.0kW。此外，在圖12D所示之實驗中，未使用天線22a-1。
圖12D所示之實驗結果係可在基底膜101上形成厚度大約18.2nm之SiN膜102。此外，圖12D所示之實驗結果中，雖然成膜處理後之基底膜101之厚度由大約62.4nm減少至大約60.1nm，但膜厚之減少量小。另外，在本實驗中，在基底膜101內部未發現空隙，且基底膜101與基底基板100之間亦未發現空隙。
圖12E係顯示使用2個天線22a(天線22a-2及22a-3)，且設由各天線22a供給之微波功率為4.0kW來進行成膜處理時基板W剖面之一例的剖面圖。在本實驗中，由天線22a供給之微波功率的總和為8.0kW。此外，在圖12E所示之實驗中，未使用天線22a-1。
圖12E所示之實驗結果係可在基底膜101上形成厚度大約20.1nm之SiN膜102。此外，圖12E所示之實驗結果係雖然成膜處理後之基底膜101之厚度由大約62.4nm減少至大約55.4nm，但膜厚之減少量小。另外，在本實驗中，在基底膜101內部未發現空隙，且基底膜101與基底基板100之間亦未發現空隙。
圖13係匯總圖12A至圖12E所示之實驗結果的表。如圖13所示地，由天線22a供給之微波功率的總和為0.5kW時，基底膜101產生變質，並產生在基底膜101內產生空隙等之破壞。另一方面，由天線22a供給之微波功率的總和為2.0kW以上時，未發現基底膜101變質或產生空隙等之破壞。
若供給之微波功率低，N2 氣體分子在電漿中未充分解離，且電漿所包含之氮原子的離子或自由基數變少。因此，成膜速度慢，且在到形成預定厚度之SiN膜102為止的期間，包含基底膜101之基板W長時間暴露在高溫環境下。因此，基底膜101會受到熱的影響而變質。
相對於此，由天線22a供給之微波功率的總和為例如2.0kW以上時，在電漿中解離之N2 氣體分子增加，且電漿所包含之氮原子的離子或自由基數增加。因此，成膜速度快，且到形成預定厚度之SiN膜102為止的時間短。因此，包含基底膜101之基板W暴露在高溫環境下的時間短，且基底膜101受熱之影響減少，可抑制基底膜101之變質。
因此，為抑制基底膜101之變質，並在基底膜101上形成預定厚度之SiN膜102，由天線22a供給之微波功率的總和宜為例如2.0kW以上。
接著，進行實驗，該實驗係藉由N2 氣體及Ar氣體之混合氣體的電漿，在基底膜101上形成預定厚度之SiN膜(第1氮化膜)，並以此為保護膜，在其上藉由NH3 氣體及H2 氣體之混合氣體的電漿形成SiN膜(第2氮化膜)。圖14係顯示形成保護膜後形成SiN膜之成膜處理之一例的流程圖。
首先，將基底基板100上形成有基底膜101之基板W搬入成膜裝置10之處理容器12內(S100)。然後，實行保護膜形成步驟(S101)。在保護膜形成步驟中，由第1氣體供給部16，噴射作為前驅物氣體之DCS在藉載置台14之旋轉而移動的基板W上。接著，藉由排氣部18及第2氣體供給部20之作用由基板W去除過剩地吸附在基板W之表面上的前驅物氣體。然後，將藉載置台14之旋轉而移動的基板W暴露在由反應氣體供給部22c供給作為反應氣體之N2 氣體及Ar氣體之混合氣體的電漿中。藉此，在基底膜101上形成保護膜。
此外，在保護膜形成步驟中，N2 氣體之流量及Ar氣體之流量的比係N2 氣體/Ar氣體=20/1000sccm，使用2個天線22a(天線22a-2及22a-3)，且由各天線22a供給之微波功率為2.0kW。此外，電漿處理中之基板W的溫度係300℃，且載置台14之旋轉速度係20rpm。
然後，到在基底膜101上形成預定厚度之保護膜為止(S102：否(No))，重複預定次步驟S101所示之保護膜形成步驟。在本實驗中，到形成例如厚度大約3nm之保護膜為止，重複步驟S101所示之保護膜形成步驟。重複預定次保護膜形成步驟後(S102：是(Yes))，實行氮化膜形成步驟(S103)。
在氮化膜形成步驟中，由第1氣體供給部16，噴射作為前驅物氣體之DCS在藉載置台14之旋轉而移動的基板W上。接著，藉由排氣部18及第2氣體供給部20之作用由基板W去除過剩地吸附在基板W之表面上的前驅物氣體。然後，將藉載置台14之旋轉而移動的基板W暴露在由反應氣體供給部22c供給作為反應氣體之NH3 氣體及H2 氣體之混合氣體的電漿中。藉此，在保護膜上形成SiN膜。
此外，在氮化膜形成步驟中，NH3 氣體之流量及H2 氣體之流量的比係NH3 氣體/H2 氣體=750/4000sccm，使用2個天線22a(天線22a-2及22a-3)，且由各天線22a供給之微波功率為4.0kW。此外，電漿處理中之基板W的溫度係300℃，且載置台14之旋轉速度係20rpm。
然後，到在保護膜上形成預定厚度之SiN膜為止(S104：No)，重複預定次步驟S103所示之氮化膜形成步驟。在本實驗中，到形成例如厚度大約17nm之SiN膜為止，重複步驟S103所示之氮化膜形成步驟。重複預定次氮化膜形成步驟後(S104：Yes)，由處理容器12搬出基板W(S105)，本流程圖所示之成膜處理結束。
圖15係顯示藉由圖14所示之成膜處理成膜之基板剖面的一例的示意圖。在圖15所示之基板W中，在基底膜101上形成膜厚大約22.5nm之SiN膜102。圖15所示之SiN膜102包含由N2 氣體及Ar氣體之混合氣體之電漿形成的保護膜、及由NH3 氣體及H2 氣體之混合氣體之電漿形成的SiN膜。
在本實驗中，使用形成有膜厚大約60nm之基底膜101的基板W。如圖15所示地，成膜處理後之基底膜101的厚度係大約59.3nm，且相對成膜前之基底膜101幾乎沒有變化。此外，在本實驗中，在基底膜101內部未發現空隙，且基底膜101與基底基板100之間亦未發現空隙。另外，亦未發現基底膜101之變質。
接著，重複實驗，結果了解由N2 氣體及Ar氣體之混合氣體之電漿形成的保護膜厚度即使薄到0.5至1.0nm，亦具有作為基底膜101之保護膜的機能，可抑制基底膜101產生空隙。本實驗之目的係在含有碳之基底膜101上，藉由NH3 氣體及H2 氣體之混合氣體之電漿形成SiN膜。由N2 氣體及Ar氣體之混合氣體之電漿形成的保護膜係具有與由NH3 氣體及H2 氣體之混合氣體之電漿形成的SiN膜不同性質的膜。因此，保護膜以極薄為佳。因此，保護膜之厚度宜為0.5至1.0nm之厚度。
以上，說明了一實施形態。依據本實施形態之成膜裝置10，可抑制含有碳原子之基底膜膜厚的減少，且可在基底膜上形成預定厚度之氮化膜。
此外，本發明不限於上述實施形態，在其要旨之範圍內可有許多變形。
例如，在上述實施形態中，雖然形成於保護膜上之SiN膜藉由NH3 氣體及H2 氣體之混合氣體之電漿形成，但揭示之技術不限於此。例如，形成於保護膜上之SiN膜亦可藉由N2 氣體及H2 氣體之混合氣體之電漿形成。若不設保護膜，而在基底膜上藉由N2 氣體及H2 氣體之混合氣體之電漿形成SiN膜，則含有碳原子之基底膜膜厚的減少量大，但在形成於基底膜上之保護膜上，藉由N2 氣體及H2 氣體之混合氣體之電漿形成SiN膜，可抑制基底膜之膜厚的減少，且可在基底膜上形成預定厚度之氮化膜。
此外，在上述實施形態中，雖然舉例說明了使用微波之半批式成膜裝置10，但成膜裝置10不限於此。例如，成膜裝置10可為使用微波之ALD方式的成膜裝置，可為單片式或批式之成膜裝置，亦可為使用高頻之CVD(化學蒸氣沈積；Chemical Vapor Deposition)方式的成膜裝置。
由上述內容可了解本發明之各種實施例係為了達成說明之目的而記載，且，可不脫離本發明之範圍及思想地進行各種變形。因此，在此揭示之各種實施例不是為了限制由以下各請求項所指定之本質的範圍及思想。
10‧‧‧成膜裝置
12‧‧‧處理容器
12a‧‧‧下部構件
12b‧‧‧上部構件
12q‧‧‧排氣路
12r‧‧‧氣體供給路
14‧‧‧載置台
14a‧‧‧基板載置區域
16‧‧‧第1氣體供給部
16a‧‧‧噴射部
16g‧‧‧氣體供給源
16h‧‧‧噴射口
18‧‧‧排氣部
18a‧‧‧排氣口
18d‧‧‧空間
18g‧‧‧間隙
18q‧‧‧排氣路
20‧‧‧第2氣體供給部
20a‧‧‧噴射口
20c‧‧‧流量控制器
20d‧‧‧空間
20g‧‧‧氣體供給源
20p‧‧‧間隙
20r‧‧‧氣體供給路
20v‧‧‧閥
22‧‧‧電漿產生部
22a‧‧‧天線
22a-1‧‧‧天線
22a-2‧‧‧天線
22a-3‧‧‧天線
22b‧‧‧同軸波導管
22c‧‧‧反應氣體供給部
22h‧‧‧排氣部
24‧‧‧驅動機構
24a‧‧‧驅動裝置
24b‧‧‧旋轉軸
26‧‧‧加熱器
34‧‧‧排氣裝置
40‧‧‧頂板
42‧‧‧開槽板
44‧‧‧慢波板
46‧‧‧冷卻板
50b‧‧‧內側噴射口
50c‧‧‧流量控制部
50g‧‧‧氣體供給源
50v‧‧‧閥
51b‧‧‧外側噴射口
51c‧‧‧流量控制部
51v‧‧‧閥
52‧‧‧排氣裝置
60‧‧‧波導管
62a‧‧‧內側導體
62b‧‧‧外側導體
68‧‧‧微波產生器
70‧‧‧控制部
100‧‧‧基底基板
101‧‧‧基底膜
102‧‧‧SiN膜
103‧‧‧導體膜
121p‧‧‧氣體供給路
122p‧‧‧氣體供給路
123p‧‧‧氣體供給路
161‧‧‧內側氣體供給部
161a‧‧‧內側噴射部
161b‧‧‧彈性構件
161c‧‧‧流量控制器
161d‧‧‧緩衝空間
161p‧‧‧氣體供給路
161v‧‧‧閥
162‧‧‧中間氣體供給部
162a‧‧‧中間噴射部
162b‧‧‧彈性構件
162c‧‧‧流量控制器
162d‧‧‧緩衝空間
162p‧‧‧氣體供給路
162v‧‧‧閥
163‧‧‧外側氣體供給部
163a‧‧‧外側噴射部
163b‧‧‧彈性構件
163c‧‧‧流量控制器
163d‧‧‧緩衝空間
163p‧‧‧氣體供給路
163v‧‧‧閥
220‧‧‧分隔件
220h‧‧‧排氣區域
221‧‧‧蓋部
222‧‧‧溝部
A1‧‧‧內側環狀區域
A2‧‧‧中間環狀區域
A3‧‧‧外側環狀區域
AP‧‧‧開口
C‧‧‧處理室
G‧‧‧閘閥
L‧‧‧長度
DL‧‧‧預定距離
M1‧‧‧第1構件
M2‧‧‧第2構件
M3‧‧‧第3構件
M4‧‧‧第4構件
R1‧‧‧第1區域
R2‧‧‧第2區域
r1‧‧‧距離
r2‧‧‧距離
r3‧‧‧距離
r4‧‧‧距離
S100‧‧‧步驟
S101‧‧‧步驟
S102‧‧‧步驟
S103‧‧‧步驟
S104‧‧‧步驟
S105‧‧‧步驟
U‧‧‧單元
W‧‧‧基板
W1‧‧‧直徑
X‧‧‧軸線
圖1係顯示成膜裝置之一例的剖面圖。
圖2係顯示由上方看時之成膜裝置之一例的示意圖。
圖3係顯示圖1中軸線X左側部分之一例的放大剖面圖。
圖4係顯示圖1中軸線X左側部分之一例的放大剖面圖。
圖5係顯示單元U下面之一例的圖。
圖6係顯示圖1中軸線X右側部分之一例的放大剖面圖。
圖7A係顯示進行成膜處理前之基板剖面之一例的示意圖。
圖7B係顯示使用NH3 氣體及H2 氣體之混合氣體進行成膜處理時基板剖面之一例的示意圖。
圖8A係顯示進行成膜處理前之基板剖面之一例的示意圖。
圖8B係顯示使用NH3 氣體進行成膜處理時基板剖面之一例的示意圖。
圖9係顯示使用N2 氣體及Ar氣體之混合氣體進行成膜處理時基板剖面之一例的示意圖。
圖10A係顯示使用N2 氣體/Ar氣體=20/5000sccm之流量比的反應氣體進行成膜處理時基板剖面之一例的示意圖。
圖10B係顯示使用N2 氣體/Ar氣體=20/3000sccm之流量比的反應氣體進行成膜處理時基板剖面之一例的示意圖。
圖10C係顯示使用N2 氣體/Ar氣體=20/1000sccm之流量比的反應氣體進行成膜處理時基板剖面之一例的示意圖。
圖10D係顯示使用N2 氣體/Ar氣體=1000/0sccm之流量比的反應氣體進行成膜處理時基板剖面之一例的示意圖。
圖11係匯總圖10A至圖10D所示之實驗結果的表。
圖12A係顯示使用1個天線，設由天線供給之微波功率為0.5kW來進行成膜處理時基板剖面之一例的示意圖。
圖12B係顯示使用2個天線，設由各天線供給之微波功率為1.0kW來進行成膜處理時基板之一例的剖面圖。
圖12C係顯示使用1個天線，設由天線供給之微波功率為2.0kW來進行成膜處理時基板剖面之一例的示意圖。
圖12D係顯示使用2個天線，設由各天線供給之微波功率為2.0kW來進行成膜處理時基板剖面之一例的示意圖。
圖12E係顯示使用2個天線，設由各天線供給之微波功率為4.0kW來進行成膜處理時基板剖面之一例的示意圖。
圖13係匯總圖12A至圖12E所示之實驗結果的表。
圖14係顯示形成保護膜後形成SiN膜之成膜處理之一例的流程圖。
圖15係顯示藉由N2 氣體及Ar氣體之混合氣體形成保護膜後形成SiN膜時基板剖面之一例的示意圖。
S100~S105‧‧‧步驟

Claims (9)

  1. 一種成膜方法，在載置於成膜裝置之處理容器內並具有含有碳原子之含碳膜的被處理基板上，形成氮化膜， 該成膜方法包含第1氮化膜形成步驟，而該第1氮化膜形成步驟係藉由包含不具有氫原子之氮化物氣體及惰性氣體的第1反應氣體之電漿，在該含碳膜上形成第1氮化膜。
  2. 如申請專利範圍第1項之成膜方法，其中， 在該第1氮化膜形成步驟中， 該第1氮化膜係藉由原子層沉積(ALD；Atomic Layer Deposition)法形成。
  3. 如申請專利範圍第1項之成膜方法，其中該第1反應氣體係N2 氣體與Ar氣體之混合氣體。
  4. 如申請專利範圍第3項之成膜方法，其中N2 氣體之流量對Ar氣體之流量的比率係1/50以下。
  5. 如申請專利範圍第1項之成膜方法，其中該第1氮化膜形成步驟係藉由從天線供給至該處理容器內之微波產生該第1反應氣體的電漿， 從該天線供給至該處理容器內之微波的功率總和係2kW以上。
  6. 如申請專利範圍第1項之成膜方法，更包含第2氮化膜形成步驟，而該第2氮化膜形成步驟係在該第1氮化膜形成步驟後，藉由包含與該第1反應氣體不同之氣體的第2反應氣體的電漿，在該第1氮化膜上形成第2氮化膜。
  7. 如申請專利範圍第6項之成膜方法，其中該第2反應氣體包含含有氫原子之氮化物的氣體。
  8. 如申請專利範圍第6項之成膜方法，其中， 藉由載置該被處理基板且設成可以一軸線為中心旋轉而使被該處理基板繞該軸線之周圍移動的載置台之旋轉，沿著該被處理基板相對於該軸線移動之周向，將該處理容器分成多數區域； 該第1氮化膜形成步驟包含以下步驟： 將前驅物氣體供給至該等多數區域中之一區域，使該前驅物氣體之分子吸附在該被處理基板之表面； 將該第1反應氣體供給至該等多數區域中之另一區域；及 藉由供給至該另一區域之微波產生該第1反應氣體的電漿，並藉由產生之電漿，對吸附有該前驅物氣體分子之該被處理基板的表面進行電漿處理， 該第2氮化膜形成步驟包含以下步驟： 在該一區域中將該前驅物氣體供給至處理容器內，使該前驅物氣體之分子吸附在該被處理基板之表面； 將該第2反應氣體供給至該另一區域；及 藉由供給至該另一區域的微波產生該第2反應氣體的電漿，並藉由產生之電漿，對吸附有該前驅物氣體分子之該被處理基板的表面進行電漿處理。
  9. 如申請專利範圍第6項之成膜方法，其中該第1氮化膜係以0.5nm至1.0nm之厚度形成於該含碳膜上。
TW104142883A 2014-12-24 2015-12-21 成膜方法 TWI608117B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014259976A JP6345104B2 (ja) 2014-12-24 2014-12-24 成膜方法

Publications (2)

Publication Number Publication Date
TW201639981A true TW201639981A (zh) 2016-11-16
TWI608117B TWI608117B (zh) 2017-12-11

Family

ID=56165039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104142883A TWI608117B (zh) 2014-12-24 2015-12-21 成膜方法

Country Status (4)

Country Link
US (1) US10573512B2 (zh)
JP (1) JP6345104B2 (zh)
KR (1) KR101924678B1 (zh)
TW (1) TWI608117B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563107A (zh) * 2019-09-26 2021-03-26 株式会社国际电气 基板处理装置、半导体器件的制造方法、记录介质及程序

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002178554A (ja) 2000-09-29 2002-06-26 Seiko Epson Corp 画像形成装置
JP6305314B2 (ja) * 2014-10-29 2018-04-04 東京エレクトロン株式会社 成膜装置およびシャワーヘッド
US20170218517A1 (en) * 2016-02-01 2017-08-03 Tokyo Electron Limited Method of forming nitride film
JP6608332B2 (ja) * 2016-05-23 2019-11-20 東京エレクトロン株式会社 成膜装置
US10748745B2 (en) 2016-08-16 2020-08-18 Applied Materials, Inc. Modular microwave plasma source
JP6733516B2 (ja) * 2016-11-21 2020-08-05 東京エレクトロン株式会社 半導体装置の製造方法
US10707058B2 (en) 2017-04-11 2020-07-07 Applied Materials, Inc. Symmetric and irregular shaped plasmas using modular microwave sources
US11037764B2 (en) 2017-05-06 2021-06-15 Applied Materials, Inc. Modular microwave source with local Lorentz force
US11081317B2 (en) 2018-04-20 2021-08-03 Applied Materials, Inc. Modular high-frequency source
US10504699B2 (en) 2018-04-20 2019-12-10 Applied Materials, Inc. Phased array modular high-frequency source
US11393661B2 (en) 2018-04-20 2022-07-19 Applied Materials, Inc. Remote modular high-frequency source
JP7253972B2 (ja) * 2019-05-10 2023-04-07 東京エレクトロン株式会社 基板処理装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547753A (ja) * 1991-08-13 1993-02-26 Oki Electric Ind Co Ltd 半導体素子の保護膜の形成方法
US6639262B2 (en) * 1993-12-10 2003-10-28 Symetrix Corporation Metal oxide integrated circuit on silicon germanium substrate
JP3297958B2 (ja) 1994-03-04 2002-07-02 ソニー株式会社 薄膜形成方法
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
US20030059535A1 (en) * 2001-09-25 2003-03-27 Lee Luo Cycling deposition of low temperature films in a cold wall single wafer process chamber
US6586347B1 (en) * 2001-10-16 2003-07-01 Taiwan Semiconductor Manufacturing Company Method and structure to improve the reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and metal layers in semiconductor integrated circuits
US20030235961A1 (en) * 2002-04-17 2003-12-25 Applied Materials, Inc. Cyclical sequential deposition of multicomponent films
KR20070003860A (ko) * 2004-01-19 2007-01-05 파이오니아 가부시키가이샤 보호막 및 유기 ｅｌ 소자
JP2005213633A (ja) * 2004-02-02 2005-08-11 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude 化学気相成長法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
JP2005347510A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
US7314835B2 (en) * 2005-03-21 2008-01-01 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US8580034B2 (en) * 2006-03-31 2013-11-12 Tokyo Electron Limited Low-temperature dielectric formation for devices with strained germanium-containing channels
JP5423205B2 (ja) * 2008-08-29 2014-02-19 東京エレクトロン株式会社 成膜装置
WO2012057889A1 (en) * 2010-10-29 2012-05-03 Applied Materials, Inc. Atomic layer deposition film with tunable refractive index and absorption coefficient and methods of making
US8481415B2 (en) * 2010-12-02 2013-07-09 International Business Machines Corporation Self-aligned contact combined with a replacement metal gate/high-K gate dielectric
JP5787251B2 (ja) * 2011-02-28 2015-09-30 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5882777B2 (ja) * 2012-02-14 2016-03-09 東京エレクトロン株式会社 成膜装置
JP6011417B2 (ja) * 2012-06-15 2016-10-19 東京エレクトロン株式会社 成膜装置、基板処理装置及び成膜方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563107A (zh) * 2019-09-26 2021-03-26 株式会社国际电气 基板处理装置、半导体器件的制造方法、记录介质及程序

Also Published As

Publication number Publication date
JP6345104B2 (ja) 2018-06-20
US20160189950A1 (en) 2016-06-30
KR20160078252A (ko) 2016-07-04
JP2016121368A (ja) 2016-07-07
US10573512B2 (en) 2020-02-25
KR101924678B1 (ko) 2018-12-03
TWI608117B (zh) 2017-12-11

Similar Documents

Publication Publication Date Title
TWI608117B (zh) 成膜方法
JP6378070B2 (ja) 成膜方法
JP6479560B2 (ja) 成膜装置
JP4228150B2 (ja) 成膜装置、成膜方法及び記憶媒体
JP5287592B2 (ja) 成膜装置
JP2019003998A (ja) 成膜装置、成膜装置のクリーニング方法及び記憶媒体
JP6305314B2 (ja) 成膜装置およびシャワーヘッド
TWI611041B (zh) 基板處理裝置及基板處理方法
JP6258184B2 (ja) 基板処理装置
KR102094576B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2017139297A (ja) 成膜方法及び成膜装置
TWI807209B (zh) 成膜方法及成膜裝置
JP6680190B2 (ja) 成膜装置
US20180237914A1 (en) Film forming apparatus
JP2023083993A (ja) クリーニング方法及び成膜装置