TW201625021A - 一種聲波元件改良結構暨功率放大器與聲波元件整合結構及其製造方法 - Google Patents

一種聲波元件改良結構暨功率放大器與聲波元件整合結構及其製造方法 Download PDF

Info

Publication number
TW201625021A
TW201625021A TW104134238A TW104134238A TW201625021A TW 201625021 A TW201625021 A TW 201625021A TW 104134238 A TW104134238 A TW 104134238A TW 104134238 A TW104134238 A TW 104134238A TW 201625021 A TW201625021 A TW 201625021A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
acoustic wave
power amplifier
recess
Prior art date
Application number
TW104134238A
Other languages
English (en)
Other versions
TWI586182B (zh
Inventor
蔡緒孝
林瑞欽
廖珮淳
林正國
覃永忠
Original Assignee
穩懋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 穩懋半導體股份有限公司 filed Critical 穩懋半導體股份有限公司
Publication of TW201625021A publication Critical patent/TW201625021A/zh
Application granted granted Critical
Publication of TWI586182B publication Critical patent/TWI586182B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/071—Mounting of piezoelectric or electrostrictive parts together with semiconductor elements, or other circuit elements, on a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本發明提供一種功率放大器及聲波元件之整合結構，包括：一化合物半導體磊晶基板、形成於該化合物半導體磊晶基板之第一側之上之一功率放大器上層結構以及形成於該化合物半導體磊晶基板之第二側之上之一薄膜體聲波共振器，其中一化合物半導體基板及形成於該化合物半導體基板之上之一磊晶結構構成該化合物半導體磊晶基板；其中該化合物半導體磊晶基板之第一側以及該功率放大器上層結構構成一功率放大器；該化合物半導體磊晶基板之第二側以及該薄膜體聲波共振器構成一聲波元件；藉由將該功率放大器及該聲波元件之整合結構整合於同一該化合物半導體磊晶基板之上，藉以縮小元件體積、最佳化該功率放大器及該聲波元件之阻抗匹配以及減少訊號之損耗。

Description

一種聲波元件改良結構暨功率放大器與聲波元件整合結構及其製造方法
本發明係有關一種功率放大器及聲波元件之整合結構，藉由將一功率放大器及一聲波元件之整合結構整合於同一化合物半導體磊晶基板之上，藉以縮小元件體積、最佳化功率放大器及聲波元件之阻抗匹配以及減少訊號之損耗。
請參閱第7~7D圖，係為習知技術製作聲波元件之示意圖，係先於一矽基板701上形成一凹槽702；然後形成一保護層703於矽基板701及凹槽702之上；再於保護層703之上形成一磷矽酸鹽玻璃(PSG)705，使得磷矽酸鹽玻璃(PSG)705至少填滿凹槽702；之後再以化學機械研磨(CMP)之技術，將凹槽702之外之磷矽酸鹽玻璃(PSG)705移除。接著將金屬711-絕緣體712-金屬713結構之聲波元件710形成於凹槽702之上，使得金屬711-絕緣體712-金屬713結構之聲波元件710之兩端係跨在凹槽702之外；最後將凹槽702之內之剩餘之磷矽酸鹽玻璃(PSG)705移除，使得凹槽702形成一空腔。
習知技術於製作聲波元件時，需用到化學機械研磨(CMP)之技術，除了必須將凹槽702之外之磷矽酸鹽玻璃(PSG)705移除之外，亦必須將研磨面拋光，使得研磨面之粗糙度非常光滑，否則會影響到之後的金屬711-絕緣體712-金屬713結構之聲波元件710各層薄膜之成長。而對研磨面之要求，使得化學機械研磨(CMP)之製程不僅本身設備成本非常昂貴，且既耗時又耗費其他材料成本，因此製作之成本過於高昂。
此外，單一凹槽702之設計，由於必須考慮到聲波元件710之底部與凹槽702之底部間之間隙無法有效提高之問題，因此當聲波元件710受應力之影響向下彎曲時，聲波元件710之底部容易接觸到凹槽702之底部而影響聲波元件710之特性。
另一方面，聲波元件710於應用時，常被用來作為射頻訊號之濾波器。與功率放大器搭配應用時，係扮演將訊號做濾波處理後，再將濾波後之訊號傳輸至功率放大器；亦或是由功率放大器先將訊號放大之後，再將訊號傳出至聲波元件將放大後之訊號做濾波處理。然而，習知之聲波元件通常係製作在矽基板之上，卻從未有人將聲波元件與化合物半導體之功率放大器整合於同一化合物半導體磊晶基板之上。而將聲波元件與化合物半導體之功率放大器整合於同一化合物半導體磊晶基板之上，不僅節省元件體積大小，更能最佳化功率放大器及聲波元件之阻抗匹配，且能減少彼此之間訊號傳遞之耗損。
有鑑於此，發明人開發出有效地增加聲波元件之底部與凹槽之底部間之間隙，同時又能與功率放大器整合於同一化合物半導體磊晶基板之上，能夠避免上述的缺點，又具有成本低廉的優點，且能縮小元件體 積、最佳化功率放大器及聲波元件之阻抗匹配以及減少訊號之損耗，因此遂有本發明之產生。
本發明所欲解決之技術問題有二：一、如何有效提高聲波元件之底部與其下方之凹槽之底部間之間隙之設計。二、如何將聲波元件與功率放大器整合於同一化合物半導體磊晶基板之上，使元件縮小體積、最佳化功率放大器及聲波元件之阻抗匹配以及減少訊號之損耗。
為解決前述問題，以達到所預期之功效，本發明提供一種功率放大器及聲波元件之整合結構，包括：一化合物半導體磊晶基板、一功率放大器上層結構以及一薄膜體聲波共振器。其中該化合物半導體磊晶基板包括一化合物半導體基板以及形成於該化合物半導體基板之上之一磊晶結構。該功率放大器上層結構係形成於該化合物半導體磊晶基板之一第一側之上，其中該化合物半導體磊晶基板之該第一側以及該功率放大器上層結構構成一功率放大器。該薄膜體聲波共振器係形成於該化合物半導體磊晶基板之一第二側之上，其中該化合物半導體磊晶基板之該第二側以及該薄膜體聲波共振器構成一聲波元件。藉由將該功率放大器及該聲波元件之整合結構整合於同一該化合物半導體磊晶基板之上，藉以縮小元件體積、最佳化該功率放大器及該聲波元件之阻抗匹配以及減少訊號之損耗。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該化合物半導體基板係由砷化鎵(GaAs)、碳化矽(SiC)、磷化銦(InP)、氮化鎵(GaN)、氮化鋁(AlN)或藍寶石(Sapphire)所構成。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該薄膜體聲波共振器包括：一支撐層以及一體聲波共振器結構。其中該支撐層係形成於該化合物半導體磊晶基板之上，其中該支撐層之底部具有一支撐層凹槽，該支撐層凹槽之正上方具有向上凸出之一支撐層台面，且其中該化合物半導體磊晶基板之頂部具有一基板凹槽，該基板凹槽係位於該支撐層凹槽之正下方，該支撐層凹槽係與該基板凹槽相連通，且該支撐層凹槽與該基板凹槽係以該化合物半導體磊晶基板之上表面之延伸平面為界。其中該體聲波共振器結構係形成於該支撐層之上，該體聲波共振器結構包括：一底電極、一壓電層以及一頂電極。其中該底電極係形成於該支撐層之一端之上，且該底電極至少延伸形成在該支撐層台面之上。其中該壓電層係至少形成在該支撐層台面上之該底電極之上。其中該頂電極係形成於相對於該底電極之另一端，且形成於該壓電層之上或同時形成於該壓電層之上及該支撐層之上，且該頂電極至少延伸形成在該支撐層台面上之該壓電層之上。藉由相連通之該支撐層凹槽與該基板凹槽之結構，可增加該支撐層台面至該基板凹槽之底部間之間隙，藉此當該薄膜體聲波共振器受應力之影響使得該支撐層台面向下彎曲時，可避免該支撐層台面與該基板凹槽之底部接觸而影響該聲波元件之特性。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該支撐層凹槽之深度係介於10nm至3500nm之間。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該支撐層凹槽之最佳深度係介於10nm至1500nm之間。
於一實施例中，前述之功率放大器及聲波元件之整合結構， 其中該支撐層凹槽之開口之大小係小於或幾乎等於該基板凹槽之開口之大小。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該薄膜體聲波共振器更包括至少一蝕刻凹槽，該至少一蝕刻凹槽之一端係與該支撐層凹槽相連通，該至少一蝕刻凹槽之另一端係穿透該支撐層或同時穿透該支撐層及該體聲波共振器結構從而使得該至少一蝕刻凹槽與外部相連通，並藉此使得該支撐層凹槽與外部相連通。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該功率放大器係為一異質接面雙極性電晶體(HBT)。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該磊晶結構包括：一次集極層以及一集極層。其中該集極層係形成於該化合物半導體基板之上；該集極層係形成於該次集極層之上。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該基板凹槽之四周係由該集極層所包覆，該基板凹槽之底部係為該次集極層。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該集極層係由砷化鎵(GaAs)所構成。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該集極層之厚度係介於500nm至3000nm之間。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該化合物半導體磊晶基板之該第一側更包括一集極凹槽，該集極凹槽之底部係為該次集極層。且其中該功率放大器上層結構：一基極層、一射 極突出平台層、一射極層、一基極電極、一射極電極以及一集極電極。其中該基極層係形成於該集極層之上；該射極突出平台層係形成於該基極層之上；該射極層係形成於該射極突出平台層之上；該基極電極係形成於該基極層及/或該射極突出平台層之上；該射極電極係形成於該射極層之上；該集極電極係形成於該集極凹槽內之該次集極層之上。其中該化合物半導體磊晶基板之該第一側包括以下結構：該化合物半導體基板、該次集極層、該集極層以及該集極凹槽。其中該化合物半導體磊晶基板之該第一側以及該功率放大器上層結構構成該異質接面雙極電晶體。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該基極層係由砷化鎵(GaAs)所構成。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該基極層之厚度係介於60nm至100nm之間。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該磊晶結構更包括一蝕刻終止層，其中該蝕刻終止層係形成於該次集極層之上，且該集極層係形成於該蝕刻終止層之上，其中該集極凹槽之底部係為該次集極層，該集極電極係形成於該集極凹槽內之該次集極層之上。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該基板凹槽之四周係由該集極層及該蝕刻終止層所包覆，該基板凹槽之底部係為該次集極層。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該蝕刻終止層係由磷化銦鎵(InGaP)所構成。
於一實施例中，前述之功率放大器及聲波元件之整合結構， 其中該蝕刻終止層之厚度係介於5nm至1000nm之間。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該蝕刻終止層之最佳厚度係為20nm。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該功率放大器係為一場效電晶體(FET)、一高電子遷移率電晶體(HEMT)或一偽形態電子遷移電晶體(pHEMT)。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該磊晶結構包括：一緩衝層、一通道層、一蕭基層以及一覆蓋層。其中該緩衝層係形成於該化合物半導體基板之上；該通道層係形成於該緩衝層之上；該蕭基層係形成於該通道層之上；該覆蓋層係形成於該蕭基層之上。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該基板凹槽之底部係為該緩衝層，而該基板凹槽之四周係由該通道層、該蕭基層及該覆蓋層所包覆或由該緩衝層、該通道層、該蕭基層及該覆蓋層所包覆。
於一實施例中，前述之功率放大器及聲波元件之整合結構，其中該化合物半導體磊晶基板之該第一側更包括一閘極凹槽，該閘極凹槽之底部係為該蕭基層。且其中該功率放大器上層結構包括：一汲極電極、一源極電極以及一閘極電極。其中該汲極電極係形成於該覆蓋層之一端之上；該源極電極係形成於該覆蓋層之另一端之上，其中該閘極凹槽係介於該汲極電極及該源極電極之間；該閘極電極係形成於該閘極凹槽內之該蕭基層之上。其中該化合物半導體磊晶基板之該第一側包括以下結構：該化 合物半導體基板、該緩衝層、該通道層、該蕭基層、該覆蓋層以及該閘極凹槽。其中該化合物半導體磊晶基板之該第一側以及該功率放大器上層結構構成該偽形態電子遷移電晶體。
此外，本發明亦提供一種功率放大器及聲波元件整合結構之製程方法，包括以下步驟：形成一磊晶結構於一化合物半導體基板之上以形成一化合物半導體磊晶基板，其中該化合物半導體磊晶基板包含該磊晶結構以及該化合物半導體基板；形成一功率放大器上層結構於該化合物半導體磊晶基板之一第一側之上以形成一功率放大器，其中該功率放大器係由該化合物半導體磊晶基板之該第一側以及該功率放大器上層結構所組成；以及形成一薄膜體聲波共振器於該化合物半導體磊晶基板之一第二側之上以形成一聲波元件，其中該聲波元件係由該化合物半導體磊晶基板之該第二側以及該薄膜體聲波共振器所組成；藉由將該功率放大器及該聲波元件之整合結構整合於同一該化合物半導體磊晶基板之上，藉以縮小元件體積、最佳化該功率放大器及該聲波元件之阻抗匹配以及減少訊號之損耗。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該化合物半導體基板係由砷化鎵(GaAs)、碳化矽(SiC)、磷化銦(InP)、氮化鎵(GaN)、氮化鋁(AlN)或藍寶石(Sapphire)所構成。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中形成該薄膜體聲波共振器於該化合物半導體磊晶基板之該第二側之上，包括以下步驟：形成一上犧牲層於該化合物半導體磊晶基板之上；劃定一上犧牲層蝕刻區，並蝕刻移除該上犧牲層蝕刻區內之該上犧牲層以形成一上犧牲層台面，且使得該上犧牲層蝕刻區內之該化合物半導體 磊晶基板露出；形成一支撐層於該上犧牲層及該化合物半導體磊晶基板之上，其中該支撐層於該上犧牲層台面之上形成一支撐層台面；形成一體聲波共振器結構於該支撐層之上，包括以下步驟：形成一底電極於該支撐層之一端之上，且該底電極係至少延伸形成在該支撐層台面之上；形成一壓電層，其中該壓電層係至少形成在該支撐層台面上之該底電極之上；以及形成一頂電極，其中該頂電極係形成於相對於該底電極之另一端，且形成於該壓電層之上或同時形成於該壓電層之上及該支撐層之上，且該頂電極至少延伸形成在該支撐層台面上之該壓電層之上；劃定至少一凹槽蝕刻區，蝕刻移除該至少一凹槽蝕刻區內之該支撐層或蝕刻該至少一凹槽蝕刻區內之該支撐層及該體聲波共振器結構，使蝕刻終止於該上犧牲層台面及/或該化合物半導體磊晶基板而形成至少一蝕刻凹槽，藉以使得該上犧牲層台面局部露出；蝕刻移除該上犧牲層台面以形成一支撐層凹槽，其中至少一上犧牲層蝕刻溶液係藉由該至少一蝕刻凹槽與該上犧牲層台面相接觸而將該上犧牲層台面蝕刻移除，使得該支撐層凹槽之上下係分別為該支撐層及該化合物半導體磊晶基板；以及蝕刻移除該支撐層凹槽之下之該化合物半導體磊晶基板之一部份以形成一基板凹槽，其中該基板凹槽之底部係為該化合物半導體磊晶基板，其中至少一基板凹槽蝕刻溶液係藉由該至少一蝕刻凹槽及該支撐層凹槽而與該化合物半導體磊晶基板之上表面相接觸，藉由該支撐層凹槽使得該至少一基板凹槽蝕刻溶液均勻分佈在該化合物半導體磊晶基板之上表面之上，從而均勻蝕刻該支撐層凹槽之下之該化合物半導體磊晶基板之一部分以形成該基板凹槽，並藉此可避免蝕刻過程中之側蝕現象，其中該支撐層凹槽係與該基板凹槽相連通，且該支撐層凹槽與 該基板凹槽係以該化合物半導體磊晶基板之上表面之延伸平面為界，藉此可增加該支撐層台面至該基板凹槽之底部間之間隙，當該薄膜體聲波共振器受應力之影響使得該支撐層台面向下彎曲時，可避免該支撐層台面與該基板凹槽之底部接觸而影響該聲波元件之特性。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該上犧牲層係由砷化鋁(AlAs)或鎢化鈦(TiW)所構成。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該上犧牲層之厚度係介於10nm至3500nm之間。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該上犧牲層之最佳厚度係介於10nm至1500nm之間。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該支撐層凹槽之開口之大小係小於或幾乎等於該基板凹槽之開口之大小。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該功率放大器係為一異質接面雙極電晶體(HBT)。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中形成該磊晶結構於該化合物半導體基板之上，包括以下步驟：形成一次集極層於該化合物半導體基板之上；以及形成一集極層於該次集極層之上。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該基板凹槽之四周係由該集極層所包覆，該基板凹槽之底部係為該次集極層。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該集極層係由砷化鎵(GaAs)所構成。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該集極層之厚度係介於500nm至3000nm之間。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中形成該功率放大器上層結構於該化合物半導體磊晶基板之該第一側之上，包括以下步驟：形成一基極層於該集極層之上；形成一射極突出平台層於該基極層之上；形成一射極層於該射極突出平台層之上；劃定一射極層蝕刻區，並蝕刻移除該射極層蝕刻區之內之該射極層；劃定一射極突出平台層蝕刻區，並蝕刻移除該射極突出平台層蝕刻區之內之該射極突出平台層；形成一基極電極於該基極層及/或該射極突出平台層之上；劃定一基極層蝕刻區，並蝕刻移除該基極層蝕刻區之內之該基極層；形成一射極電極於該射極層之上；劃定一集極電極蝕刻區，並蝕刻移除該集極電極蝕刻區之內之該集極層，使蝕刻終止於該次集極層而形成一集極凹槽，使得該集極凹槽內之該次集極層露出；以及形成一集極電極於該集極凹槽內之該次集極層之上。其中該化合物半導體磊晶基板之該第一側包括以下結構：該化合物半導體基板、該次集極層、該集極層以及該集極凹槽。該功率放大器上層結構包括：該基極層、該射極突出平台層、該射極層、該基極電極、該射極電極以及該集極電極。其中該化合物半導體磊晶基板之該第一側以及該功率放大器上層結構構成該異質接面雙極電晶體。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該基極層係由砷化鎵(GaAs)所構成。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該基極層之厚度係介於60nm至100nm之間。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中更包括一形成一蝕刻終止層於該次集極層之上之步驟、以及一蝕刻移除該集極電極蝕刻區之內之該蝕刻終止層之步驟；藉由先形成該蝕刻終止層於該次集極層之上，再形成該集極層於該蝕刻終止層之上，使得該磊晶結構包含：該次集極層、該蝕刻終止層以及該集極層；以及藉由蝕刻移除該集極電極蝕刻區之內之該蝕刻終止層，使蝕刻終止於該次集極層而形成該集極凹槽，並使得該集極凹槽內之該次集極層露出，而該集極電極係形成於該集極凹槽內之該次集極層之上；其中該基板凹槽之底部係為該蝕刻終止層；且其中該化合物半導體磊晶基板之該第一側包括以下結構：該化合物半導體基板、該次集極層、該蝕刻終止層、該集極層以及該集極凹槽；該功率放大器上層結構包括：該基極層、該射極突出平台層、該射極層、該基極電極、該射極電極以及該集極電極；其中該化合物半導體磊晶基板之該第一側以及該功率放大器上層結構構成該異質接面雙極電晶體。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該蝕刻移除該集極電極蝕刻區之內之該蝕刻終止層之步驟同時亦蝕刻移除該基板凹槽底部之該蝕刻終止層，使得該基板凹槽之四周係由該集極層及該蝕刻終止層所包覆，該基板凹槽之底部係為該次集極層。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該蝕刻終止層係由磷化銦鎵(InGaP)所構成。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該蝕刻終止層之厚度係介於5nm至1000nm之間。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該蝕刻終止層之最佳厚度係為20nm。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該功率放大器係為一場效電晶體(FET)、一高電子遷移率電晶體(HEMT)或一偽形態電子遷移電晶體(pHEMT)。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中形成該磊晶結構於該化合物半導體基板之上，包括以下步驟：形成一緩衝層於該化合物半導體基板之上；形成一通道層於該緩衝層之上；形成一蕭基層於該通道層之上；以及形成一覆蓋層於該蕭基層之上。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中該基板凹槽之底部係為該緩衝層，而該基板凹槽之四周係由該通道層、該蕭基層及該覆蓋層所包覆或由該緩衝層、該通道層、該蕭基層及該覆蓋層所包覆。
於一實施例中，前述之功率放大器及聲波元件整合結構之製程方法，其中形成該功率放大器上層結構於該化合物半導體磊晶基板之該第一側之上，包括以下步驟：劃定一閘極電極蝕刻區，並蝕刻移除該閘極電極蝕刻區內之該覆蓋層，使蝕刻終止於該蕭基層而形成一閘極凹槽，使得該閘極凹槽內之該蕭基層露出；形成一汲極電極於該覆蓋層之一端之上；形成一源極電極於該覆蓋層之另一端之上，其中該閘極凹槽係介於該汲極電極及該源極電極之間；以及形成一閘極電極於該閘極凹槽內之該蕭 基層上。其中該化合物半導體磊晶基板之該第一側包括以下結構：該化合物半導體基板、該緩衝層、該通道層、該蕭基層、該覆蓋層以及該閘極凹槽；該功率放大器上層結構包括：該汲極電極、該源極電極以及該閘極電極；其中該化合物半導體磊晶基板之該第一側以及該功率放大器上層結構構成該偽形態電子遷移電晶體。
此外，本發明亦提供一種聲波元件之改良結構，包括：一基板以及一薄膜體聲波共振器。其中該基板之頂部具有一基板凹槽；該薄膜體聲波共振器係形成於該基板之上，其中該薄膜體聲波共振器包括：一支撐層以及一體聲波共振器結構。其中該支撐層係形成於該基板之上，其中該支撐層之底部具有一支撐層凹槽，該支撐層凹槽之正上方具有向上凸出之一支撐層台面，且該支撐層凹槽係位於該基板凹槽之正上方，該支撐層凹槽係與該基板凹槽相連通，且該支撐層凹槽與該基板凹槽係以該基板之上表面之延伸平面為界；該體聲波共振器結構係形成於該支撐層之上，該體聲波共振器結構包括：一底電極、一壓電層以及一頂電極。其中該底電極係形成於該支撐層之一端之上，且該底電極至少延伸形成在該支撐層台面之上；該壓電層係至少形成在該支撐層台面上之該底電極之上；該頂電極係形成於相對於該底電極之另一端，且形成於該壓電層之上或同時形成於該壓電層之上及該支撐層之上，且該頂電極至少延伸形成在該支撐層台面上之該壓電層之上。藉由相連通之該支撐層凹槽與該基板凹槽之結構，可增加該支撐層台面至該基板凹槽之底部間之間隙，藉此當該薄膜體聲波共振器受應力之影響使得該支撐層台面向下彎曲時，可避免該支撐層台面與該基板凹槽之底部接觸而影響該聲波元件之特性。
於一實施例中，前述之聲波元件之改良結構，其中該薄膜體聲波共振器更包括至少一蝕刻凹槽，該至少一蝕刻凹槽之一端係與該支撐層凹槽相連通，該至少一蝕刻凹槽之另一端係穿透該支撐層或同時穿透該支撐層及該體聲波共振器結構從而使得該至少一蝕刻凹槽與外部相連通，並藉此使得該支撐層凹槽與外部相連通。
於一實施例中，前述之聲波元件之改良結構，其中該支撐層凹槽之開口之大小係小於或幾乎等於該基板凹槽之開口之大小。
於一實施例中，前述之聲波元件之改良結構，其中該基板包括一基底基板以及形成於該基底基板之上之一磊晶結構。
於一實施例中，前述之聲波元件之改良結構，其中該基底基板係由砷化鎵(GaAs)、碳化矽(SiC)、磷化銦(InP)、氮化鎵(GaN)、氮化鋁(AlN)、藍寶石(Sapphire)、矽(Si)或玻璃所構成。
於一實施例中，前述之聲波元件之改良結構，其中該磊晶結構包括：一緩衝層、一蝕刻終止層以及一下犧牲層。其中該緩衝層係形成於該基底基板之上；該蝕刻終止層係形成於該緩衝層之上；該下犧牲層係形成於該蝕刻終止層之上。其中該基板凹槽之四周係由該下犧牲層所包覆，該基板凹槽之底部係為該蝕刻終止層。
於一實施例中，前述之聲波元件之改良結構，其中該下犧牲層係由砷化鎵(GaAs)所構成。
於一實施例中，前述之聲波元件之改良結構，其中該下犧牲層之厚度係介於500nm至3000nm之間。
於一實施例中，前述之聲波元件之改良結構，其中該蝕刻終 止層係由磷化銦鎵(InGaP)所構成。
於一實施例中，前述之聲波元件之改良結構，其中該蝕刻終止層之厚度係介於5nm至1000nm之間。
於一實施例中，前述之聲波元件之改良結構，其中該蝕刻終止層之最佳厚度係為20nm。
於一實施例中，前述之聲波元件之改良結構，其中該基板係為一矽(Si)基板。
於一實施例中，前述之聲波元件之改良結構，其中該支撐層凹槽之深度係介於10nm至2500nm之間。
於一實施例中，前述之聲波元件之改良結構，其中該支撐層凹槽之最佳深度係介於10nm至50nm之間。
此外，本發明亦提供一種聲波元件改良結構之製程方法，包括以下步驟：形成一薄膜體聲波共振器於一基板之上，包括以下步驟：形成一上犧牲層於該基板之上；劃定一上犧牲層蝕刻區，並蝕刻移除該上犧牲層蝕刻區內之該上犧牲層以形成一上犧牲層台面，且使得該上犧牲層蝕刻區內之該基板露出；形成一支撐層於該上犧牲層及該基板之上，其中該支撐層於該上犧牲層台面之上形成一支撐層台面；形成一體聲波共振器結構於該支撐層之上，包括以下步驟：形成一底電極於該支撐層之一端之上，且該底電極係至少延伸形成在該支撐層台面之上；形成一壓電層，其中該壓電層係至少形成在該支撐層台面上之該底電極之上；以及形成一頂電極，其中該頂電極係形成於相對於該底電極之另一端，且形成於該壓電層之上或同時形成於該壓電層之上及該支撐層之上，且該頂電極至少延伸形 成在該支撐層台面上之該壓電層之上；劃定至少一凹槽蝕刻區，蝕刻移除該至少一凹槽蝕刻區內之該支撐層或蝕刻該至少一凹槽蝕刻區內之該支撐層及該體聲波共振器結構，使蝕刻終止於該上犧牲層台面及/或該基板而形成至少一蝕刻凹槽，藉以使得該上犧牲層台面局部露出；蝕刻移除該上犧牲層台面以形成一支撐層凹槽，其中至少一上犧牲層蝕刻溶液係藉由該至少一蝕刻凹槽與該上犧牲層台面相接觸而將該上犧牲層台面蝕刻移除，使得該支撐層凹槽之上下係分別為該支撐層及該基板；以及蝕刻移除該支撐層凹槽之下之該基板之一部份以形成一基板凹槽，其中該基板凹槽之底部係為該基板，其中至少一基板凹槽蝕刻溶液係藉由該至少一蝕刻凹槽及該支撐層凹槽與該基板之上表面相接觸，藉由該支撐層凹槽使得該至少一基板凹槽蝕刻溶液均勻分佈在該基板之上表面之上，從而均勻蝕刻該支撐層凹槽之下之該基板之一部分以形成該基板凹槽，並藉此可避免蝕刻過程中之側蝕現象，其中該支撐層凹槽係與該基板凹槽相連通，且該支撐層凹槽與該基板凹槽係以該基板之上表面之延伸平面為界，藉此可增加該支撐層台面至該基板凹槽之底部間之間隙，當該薄膜體聲波共振器受應力之影響使得該支撐層台面向下彎曲時，可避免該支撐層台面與該基板凹槽之底部接觸而影響該聲波元件之特性。
於一實施例中，前述之聲波元件改良結構之製程方法，其中該上犧牲層係由砷化鋁(AlAs)或鎢化鈦(TiW)所構成。
於一實施例中，前述之聲波元件改良結構之製程方法，其中該上犧牲層之厚度係介於10nm至3500nm之間。
於一實施例中，前述之聲波元件改良結構之製程方法，其中 該上犧牲層之最佳厚度係介於10nm至1500nm之間。
於一實施例中，前述之聲波元件改良結構之製程方法，其中該支撐層凹槽之開口之大小係小於或幾乎等於該基板凹槽之開口之大小。
於一實施例中，前述之聲波元件改良結構之製程方法，其中該基板包括一基底基板以及形成於該基底基板之上之一磊晶結構。
於一實施例中，前述之聲波元件改良結構之製程方法，其中該基底基板係由砷化鎵(GaAs)、碳化矽(SiC)、磷化銦(InP)、氮化鎵(GaN)、氮化鋁(AlN)、藍寶石(Sapphire)、矽(Si)或玻璃所構成。
於一實施例中，前述之聲波元件改良結構之製程方法，其中形成該磊晶結構於該基底基板之上，包括以下步驟：形成一緩衝層於該基底基板之上；形成一蝕刻終止層於該緩衝層之上；以及形成一下犧牲層於該蝕刻終止層之上。其中該基板凹槽之四周係由該下犧牲層所包覆，該基板凹槽之底部係為該蝕刻終止層。
於一實施例中，前述之聲波元件改良結構之製程方法，其中該下犧牲層係由砷化鎵(GaAs)所構成。
於一實施例中，前述之聲波元件改良結構之製程方法，其中該下犧牲層之厚度係介於500nm至3000nm之間。
於一實施例中，前述之聲波元件改良結構之製程方法，其中該蝕刻終止層係由磷化銦鎵(InGaP)所構成。
於一實施例中，前述之聲波元件改良結構之製程方法，其中該蝕刻終止層之厚度係介於5nm至1000nm之間。
於一實施例中，前述之聲波元件改良結構之製程方法，其中 該蝕刻終止層之最佳厚度係為20nm。
於一實施例中，前述之聲波元件改良結構之製程方法，其中該基板係為一矽(Si)基板。
於一實施例中，前述之聲波元件改良結構之製程方法，其中該基板係為矽(Si)基板，該上犧牲層係由鎢化鈦(TiW)所構成。
為進一步了解本發明，以下舉最佳之實施例，配合圖式、圖號，將本發明之具體構成內容及其所達成的功效詳細說明如下。
1‧‧‧功率放大器及聲波元件之整合結構
10‧‧‧化合物半導體磊晶基板
101‧‧‧化合物半導體磊晶基板之第一側
102‧‧‧化合物半導體磊晶基板之第二側
103‧‧‧化合物半導體磊晶基板之上表面之延伸平面
11‧‧‧基板
113‧‧‧基板之上表面之延伸平面
12‧‧‧化合物半導體基板
13‧‧‧磊晶結構
14‧‧‧矽基板
15‧‧‧基板凹槽
16‧‧‧基底基板
20‧‧‧功率放大器
21‧‧‧功率放大器上層結構
30‧‧‧異質接面雙極性電晶體
31‧‧‧次集極層
32‧‧‧蝕刻終止層
33‧‧‧集極層
331‧‧‧集極凹槽
34‧‧‧基極層
35‧‧‧射極突出平台層
36‧‧‧射極層
37‧‧‧集極電極
38‧‧‧基極電極
39‧‧‧射極電極
40‧‧‧偽形態電子遷移電晶體
41‧‧‧緩衝層
42‧‧‧通道層
43‧‧‧蕭基層
44‧‧‧覆蓋層
45‧‧‧閘極電極
451‧‧‧閘極凹槽
46‧‧‧源極電極
47‧‧‧汲極電極
50‧‧‧聲波元件
51‧‧‧薄膜體聲波共振器
60‧‧‧體聲波共振器結構
601‧‧‧底電極
602‧‧‧壓電層
603‧‧‧頂電極
61‧‧‧支撐層
611‧‧‧支撐層台面
612‧‧‧支撐層凹槽
62‧‧‧蝕刻凹槽
63‧‧‧上犧牲層
632‧‧‧上犧牲層台面
65‧‧‧下犧牲層
701‧‧‧矽基板
702‧‧‧凹槽
703‧‧‧保護層
705‧‧‧磷矽酸鹽玻璃(PSG)
710‧‧‧聲波元件
711‧‧‧金屬
712‧‧‧絕緣體
713‧‧‧金屬
第1~1B圖係為本發明一種功率放大器及聲波元件之整合結構之具體實施例之剖面圖。
第1C~1H圖係為本發明一種功率放大器及聲波元件之整合結構之具體實施例之製程方法步驟之剖面示意圖。
第1I、1J圖係為本發明一種功率放大器及聲波元件之整合結構之具體實施例之局部放大剖面圖。
第1K~1N圖係為本發明一種功率放大器及聲波元件之整合結構之具體實施例之蝕刻凹槽與支撐層台面之相對位置之俯視圖。
第2~2E圖係為本發明一種功率放大器及聲波元件之整合結構之具體實施例之剖面圖。
第2F~2W圖係為本發明一種功率放大器及聲波元件之整合結構之具體實施例之製程方法步驟之剖面示意圖。
第3~3C圖係為本發明一種功率放大器及聲波元件之整合結構之具體實施例之剖面圖。
第3D~3O圖係為本發明一種功率放大器及聲波元件之整合結構之具體實施例之製程方法步驟之剖面示意圖。
第4~4B圖係為本發明一種聲波元件之改良結構之具體實施例之剖面圖。
第4C、4D圖係為本發明一種聲波元件之改良結構之具體實施例之局部放大剖面圖。
第4E~4H圖係為本發明一種聲波元件之改良結構之具體實施例之蝕刻凹槽與支撐層台面之相對位置之俯視圖。
第5~5C圖係為本發明一種聲波元件之改良結構之具體實施例之剖面圖。
第5D~5M圖係為本發明一種聲波元件之改良結構之具體實施例之製程方法步驟之剖面示意圖。
第6、6A圖係為本發明一種聲波元件之改良結構之一具體實施例之剖面圖。
第6B~6L圖係為本發明一種聲波元件之改良結構之具體實施例之製程方法步驟之剖面示意圖。
第6M、6N圖係為本發明一種聲波元件之改良結構之一具體實施例之剖面圖。
第7~7D圖係為習知技術製作聲波元件之示意圖。
請參閱第1圖，其係為本發明一種功率放大器及聲波元件之整合結構之一具體實施例之剖面圖，其整合結構包括：一化合物半導體磊晶基板10、一功率放大器上層結構21以及一薄膜體聲波共振器51。化合物半導體磊晶基板10包括一化合物半導體基板12以及形成於化合物半導體基板12之上之一磊晶結構13。功率放大器上層結構21係形成於化合物半導體磊晶基板10之第一側101之上，而由化合物半導體磊晶基板10之第一側101以及功率放大器上層結構21構成一功率放大器20。薄膜體聲波共振器51係形成於化合物半導體磊晶基板10之第二側102之上，而由化合物半導體磊晶基板10之第二側102以及薄膜體聲波共振器51構成一聲波元件50。藉由將功率放大器20及聲波元件50之整合結構1整合於同一化合物半導體磊晶基板10之上，藉以縮小元件體積、最佳化功率放大器20及聲波元件50之阻抗匹配以及減少訊號之損耗。
薄膜體聲波共振器51，包括：一支撐層61以及一體聲波共振器結構60。支撐層61係形成於化合物半導體磊晶基板10之上，其中支撐層61之底部具有一支撐層凹槽612，支撐層凹槽612之正上方具有向上凸出之一支撐層台面611。化合物半導體磊晶基板10之頂部具有一基板凹槽15，基板凹槽15係位於支撐層凹槽612之正下方。支撐層凹槽612係與基板凹槽15相連通，且支撐層凹槽612與基板凹槽15係以化合物半導體磊晶基板10之上表面之延伸平面103為界。體聲波共振器結構60係形成於支撐層61之上，其中體聲波共振器結構60包括：一底電極601、一壓電層602以及一頂電極603。底電極601係形成於支撐層61之一端之上，且底電極601至少延伸形成在支撐層 台面611之上。壓電層602係至少形成在支撐層台面611上之底電極601之上。在第1圖之實施例中，壓電層602係同時形成於底電極601之上及支撐層61之上，且其中包括了壓電層602形成在支撐層台面611上之底電極601之上。請同時參閱第1A圖，其係為本發明一種功率放大器及聲波元件之整合結構之另一具體實施例之剖面圖，此結構與第1圖之實施例之結構大致相同，惟，其中壓電層602係形成在支撐層台面611上之底電極601之上以及支撐層台面611上之支撐層61之上之一小部分。頂電極603係形成於相對於底電極601之另一端，且形成於壓電層602之上或同時形成於壓電層602之上及支撐層61之上，且頂電極603至少延伸形成在支撐層台面611上之壓電層602之上。在第1圖之實施例中，頂電極603係形成於壓電層602之上。而在第1A圖之實施例中，頂電極603係同時形成於壓電層602之上及支撐層61之上。其中頂電極603與底電極601之間並無電性連接。藉由相連通之支撐層凹槽612與基板凹槽15之結構，可增加支撐層台面611至基板凹槽15之底部間之間隙，藉此當薄膜體聲波共振器51受應力之影響使得支撐層台面611向下彎曲時，可避免支撐層台面611與基板凹槽15之底部接觸而影響聲波元件50之特性。
在一實施例中，功率放大器20及聲波元件50之整合結構1並不限於整合單一功率放大器20以及單一聲波元件50。在另一實施例中，功率放大器20及聲波元件50之整合結構1係可為整合一個功率放大器20以及複數個聲波元件50、或整合複數個功率放大器20以及一個聲波元件50、或整合複數個功率放大器20以及複數個聲波元件50。
在一實施例中，功率放大器20及聲波元件50之整合結構1係可同時與其他元件，例如金屬-絕緣體-金屬電容器、電阻、電感或是二極體 等元件整合於同一化合物半導體磊晶基板10之上，而各元件之間係可直接或間接電性連接。在另一實施例中，功率放大器20及聲波元件50之間係可直接電性連接。在又一實施例中，功率放大器20係可藉由與其他元件之整合結構，而與聲波元件50間接電性連接。
在一實施例中，聲波元件50之功能係可做為濾波器之應用，通常係將複數個聲波元件50以串聯及/或並聯之電路組合而形成一濾波器，係可將訊號做濾波處理。在另一實施例中，訊號係可先進入聲波元件50所組成之濾波器將訊號濾波之後，再進入功率放大器20將訊號放大。在又一實施例中，訊號係可先進入功率放大器20將訊號放大之後，再進入聲波元件50所組成之濾波器將訊號濾波。在又一實施例中，係可為一個功率放大器20以及兩個聲波元件50所組成之濾波器之整合結構，訊號先進入第一個聲波元件50所組成之濾波器進行訊號濾波，再進入功率放大器20將訊號放大，之後再將放大之訊號進入第二個聲波元件50所組成之濾波器中進行濾波。
在一實施例中，聲波元件50之係可做為質量感測元件、生醫感測元件、紫外光感測元件、壓力感測元件或是溫度感測元件等功用。
在一實施例中，化合物半導體基板12係可由砷化鎵(GaAs)、碳化矽(SiC)、磷化銦(InP)、氮化鎵(GaN)、氮化鋁(AlN)或藍寶石(Sapphire)所構成。
在一實施例中，支撐層61除了做為支撐作用避免薄膜體聲波共振器51之坍塌狀況之外，亦可作為底電極601以及壓電層602之成長晶種層，讓此兩層之材料結晶特性更好。在一實施例中，支撐層61係由氮化矽(SiNx)或氮化鋁(AlN)所構成，係可以分子束磊晶(MBE)、濺鍍或化學 氣相沉積(CVD)之方式成長在磊晶結構13之上。
在一實施例中，底電極601需要有較低的粗糙度以及電阻率，以利於壓電層602成長的晶軸優選。在一實施例中，底電極601係由鉬(Mo)、鉑(Pt)、鋁(Al)、金(Au)、鎢(W)或釕(Ru)所構成，以蒸鍍或濺鍍之方式成長在支撐層61之上。
在一實施例中，壓電層602係由氮化鋁(AlN)、單晶二氧化矽(SiO2)、氧化鋅(ZnO)、二氧化鉿(HfO2)、鈦酸鍶鋇(BST)或鋯鈦酸鉛(PZT)所構成，係以磊晶或濺鍍之方式成長在底電極601之上或同時形成在底電極601及支撐層61之上。壓電層602之材料選用與其應用相關。氮化鋁(AlN)係具有高的波速(12000m/s)，適用用在高頻之應用上，且其材料之微結構形成之後，其物理及化學之穩定性良好，不易受外界之環境影響而改變其特性。氧化鋅(ZnO)係可在低溫下成長，波速約為(6000m/s)，機電耦合係數較高(8.5%)，適合用來製作寬頻之濾波器，但氧化鋅(ZnO)的氧空缺間隙濃度控制不易，較易受到環境的水氣以及氧氣的影響。鈦酸鍶鋇(BST)與鋯鈦酸鉛(PZT)兼具鐵電特性，在外加電場的狀況下可以改變自身的介電常數，適合用來製作可調頻式的聲波元件，其調頻範圍約為十幾個MHz。且鈦酸鍶鋇(BST)或鋯鈦酸鉛(PZT)都需經過高壓電場來極化，才可以得到其壓電之特性。而鋯鈦酸鉛(PZT)的機電耦合係數較高，但是有含鉛的問題。
在一實施例中，頂電極603需要有較低之電阻率，以減少功率之損耗，以降低插入損失。在一實施例中，頂電極603係由鉬(Mo)、鉑(Pt)、鋁(Al)、金(Au)、鎢(W)或釕(Ru)所構成，係以蒸鍍或濺鍍 之方式成長在壓電層602之上或同時形成在壓電層602及支撐層61之上。
在一實施例中，底電極601係由鉬(Mo)或鉑(Pt)所構成；壓電層602係由氮化鋁(AlN)所構成。係可使用微影及掀離製程(Lithography and Lift-off process)來蝕刻底電極601之鉬(Mo)。而使用感應耦合電漿離子蝕刻(ICP)製程，以四氟化碳(CF4)電漿離子來蝕刻壓電層602之氮化鋁(AlN)。
在一實施例中，基板凹槽15之深度係介於50nm至10000nm之間。
在一實施例中，支撐層凹槽612之深度係介於10nm至3500nm之間；在另一實施例中，支撐層凹槽612之最佳深度係介於10nm至1500nm之間。
請參閱第1B圖，其係為本發明一種功率放大器及聲波元件之整合結構之另一具體實施例之剖面圖，此結構與第1圖之實施例之結構大致相同，惟，其中薄膜體聲波共振器51更包括至少一蝕刻凹槽62，且第1B圖之剖面方向與第1圖之剖面方向呈正交，且第1B圖之剖面位置之方向上只有聲波元件50之結構，因此在第1B圖上無法顯示出功率放大器20之結構。其中至少一蝕刻凹槽62之一端係與支撐層凹槽612相連通，而至少一蝕刻凹槽62之另一端係穿透支撐層61或同時穿透支撐層61及體聲波共振器結構60從而使得至少一蝕刻凹槽62與外部相連通，並藉此使得支撐層凹槽612與外部相連通。
請參閱第1、1B圖之實施例，本發明提供一種功率放大器及聲波元件整合結構之製程方法，於製作第1、1B圖之實施例之製程流程，包 括以下步驟：步驟A1：形成一磊晶結構13於一化合物半導體基板12之上以形成一化合物半導體磊晶基板10；步驟A2：形成一功率放大器上層結構21於化合物半導體磊晶基板10之第一側101之上以形成一功率放大器20；以及步驟A3：形成一薄膜體聲波共振器51於化合物半導體磊晶基板10之第二側102之上以形成一聲波元件50。藉由將功率放大器20及聲波元件50之整合結構1整合於同一化合物半導體磊晶基板10之上，藉以縮小元件體積、最佳化功率放大器20及聲波元件50之阻抗匹配以及減少訊號之損耗。其中步驟A3包括以下步驟：步驟A31：(請參閱第1C圖)形成一上犧牲層63於化合物半導體磊晶基板10之上；步驟A32：劃定一上犧牲層蝕刻區，並蝕刻移除上犧牲層蝕刻區內之上犧牲層63以形成一上犧牲層台面632，且使得上犧牲層蝕刻區內之化合物半導體磊晶基板10露出；步驟A33：(請參閱第1D圖)形成一支撐層61於上犧牲層63及化合物半導體磊晶基板10之上，其中支撐層61於上犧牲層台面632之上形成一支撐層台面611；步驟A34：(請參閱第1E、1F圖，其中第1F圖之剖面方向與第1E圖之剖面方向呈正交，且第1F圖之剖面位置之方向上只有聲波元件50之結構，因此在第1F圖上無法顯示出功率放大器20之結構)形成一體聲波共振器結構60於支撐層61之上，包括以下步驟：步驟A341：形成一底電極601於支撐層61之一端之上，且底電極601係至少延伸形成在支撐層台面611之上；步驟A342：形成一壓電層602，其中壓電層602係至少形成在支撐層台面611上之底電極601之上；以及步驟A343：形成一頂電極603，其中頂電極603係形成於相對於底電極601之另一端，且形成於壓電層602之上或同時形成於壓電層602之上及支撐層61之上，且頂電極603至少延伸形成在支撐層台面611上之壓電層602之上；步驟A35：(請參 閱第1G圖)劃定至少一凹槽蝕刻區，蝕刻移除至少一凹槽蝕刻區內之支撐層61或蝕刻至少一凹槽蝕刻區內之支撐層61及體聲波共振器結構60，使蝕刻終止於上犧牲層台面632及/或化合物半導體磊晶基板10而形成至少一蝕刻凹槽62，藉以使得上犧牲層台面632局部露出；步驟A36：(請參閱第1H圖)蝕刻移除上犧牲層台面632以形成一支撐層凹槽612，其中至少一上犧牲層蝕刻溶液係藉由至少一蝕刻凹槽62與上犧牲層台面632相接觸而將上犧牲層台面632蝕刻移除，使得支撐層凹槽612之上下係分別為支撐層61及化合物半導體磊晶基板10；以及步驟A37：(請參閱第1、1B圖，其中第1B圖之剖面方向與第1圖之剖面方向呈正交，且第1B圖之剖面位置之方向上只有聲波元件50之結構，因此在第1B圖上無法顯示出功率放大器20之結構)蝕刻移除支撐層凹槽612之下之化合物半導體磊晶基板10之一部份以形成一基板凹槽15，其中基板凹槽15之底部係為化合物半導體磊晶基板10，其中至少一基板凹槽蝕刻溶液係藉由至少一蝕刻凹槽62及支撐層凹槽612而與化合物半導體磊晶基板10之上表面相接觸，藉由支撐層凹槽612使得至少一基板凹槽蝕刻溶液均勻分佈在化合物半導體磊晶基板10之上表面之上，從而均勻蝕刻支撐層凹槽612之下之化合物半導體磊晶基板10之一部份以形成基板凹槽15，並藉此可避免蝕刻過程中之側蝕現象，其中支撐層凹槽612係與基板凹槽15相連通，且支撐層凹槽612與基板凹槽15係以化合物半導體磊晶基板10之上表面之延伸平面103為界，藉此可增加支撐層台面611至基板凹槽15之底部間之間隙，當薄膜體聲波共振器51受應力之影響使得支撐層台面611向下彎曲時，可避免支撐層台面611與基板凹槽15之底部接觸而影響聲波元件50之特性。
請參閱第1I圖，其係為本發明一種功率放大器及聲波元件之 整合結構之一具體實施例之局部放大剖面圖，在第1I圖之實施例中，支撐層凹槽612之開口之大小係小於基板凹槽15之開口之大小。請參閱第1J圖，其係為本發明一種功率放大器及聲波元件之整合結構之另一具體實施例之局部放大剖面圖，在第1J圖之實施例中，支撐層凹槽612之開口之大小係幾乎等於基板凹槽15之開口之大小。
請參閱第1K、1L、1M、1N圖，其係為本發明一種功率放大器及聲波元件之整合結構之具體實施例之蝕刻凹槽與支撐層台面之相對位置之俯視圖。在第1K圖之實施例中，功率放大器20及聲波元件50之整合結構1具有兩個開口係為長條狀之蝕刻凹槽62，係分別形成於支撐層台面611之相對面之兩側，且蝕刻凹槽62係穿透支撐層61(未顯示於第1K圖中)，並藉此使得支撐層凹槽612(未顯示於第1K圖中)與外部相連通。在第1L圖之實施例中，功率放大器20及聲波元件50之整合結構1具有兩個開口係為長條狀之蝕刻凹槽62，係分別形成於支撐層台面611之相對面之兩側(部分在支撐層台面611之內的區域，部分在支撐層台面611之外的區域)，且蝕刻凹槽62係穿透支撐層61(未顯示於第1L圖中)及壓電層602。在第1M圖之實施例中，功率放大器20及聲波元件50之整合結構1具有兩個開口係為長條狀之蝕刻凹槽62，係分別形成於支撐層台面611之相對面之兩側且在支撐層台面611之內的區域，且蝕刻凹槽62係穿透支撐層61(未顯示於第1M圖中)、底電極601、壓電層602及頂電極603。在第1N圖之實施例中，功率放大器20及聲波元件50之整合結構1具有四個開口係為四方形之蝕刻凹槽62，係分別形成於支撐層台面611之四個角落，且蝕刻凹槽62係穿透支撐層61(未顯示於第1N圖中)。蝕刻凹槽62之數量並不限定是一個、兩個、三個、四個或是更多個。 蝕刻凹槽62亦可設置於其他位置，不應受第1K、1L、1M、1N圖所限制。
在一實施例中，功率放大器20係可為一異質接面雙極性電晶體(HBT)。在另一實施例中，功率放大器20係可為一場效電晶體(FET)、一高電子遷移率電晶體(HEMT)或一偽形態電子遷移電晶體(pHEMT)。在又一實施例中，功率放大器20係可為其他任何可形成於化合物半導體基板12之上之放大器。
請參閱第2圖，其係為本發明一種功率放大器及聲波元件之整合結構之另一具體實施例之剖面圖，此結構與第1圖之實施例之結構大致相同，惟，其中功率放大器20係為一異質接面雙極性電晶體30。磊晶結構13包括：一次集極層31以及一集極層33。次集極層31係形成於化合物半導體基板12之上；集極層33係形成於次集極層31之上。化合物半導體磊晶基板10之第一側101更包括一集極凹槽331，集極凹槽331之底部係為次集極層31。功率放大器上層結構21包括：一基極層34、一射極突出平台層35、一射極層36、一基極電極38、一射極電極39以及一集極電極37。基極層34係形成於集極層33之上；射極突出平台層35係形成於基極層34之上；射極層36係形成於射極突出平台層35之上；基極電極38係形成於射極突出平台層35之上；射極電極39係形成於射極層36之上；集極電極37係形成於集極凹槽331內之次集極層31之上。化合物半導體磊晶基板10之第一側101包括以下結構：化合物半導體基板12、次集極層31、集極層33以及集極凹槽331。化合物半導體磊晶基板10之第一側101以及功率放大器上層結構21構成異質接面雙極性電晶體30。第2圖中之聲波元件50係與第1圖中之聲波元件50大致相同。化合物半導體磊晶基板10之第二側102之基板凹槽15之四周係由集極層33所包覆，且 基板凹槽15之底部係為次集極層31。化合物半導體磊晶基板10之第二側102以及薄膜體聲波共振器51構成聲波元件50。
在一實施例中，集極層33係由砷化鎵(GaAs)所構成。集極層33之厚度係介於500nm至3000nm之間。
在另一實施例中，基極層34係由砷化鎵(GaAs)所構成。基極層34之厚度係介於60nm至100nm之間。
在一實施例中，次集極層31係由砷化鎵(GaAs)所構成，以磊晶的方式成長在化合物半導體基板12之上。
請參閱第2A圖，其係為本發明一種功率放大器及聲波元件之整合結構之另一具體實施例之剖面圖，此結構與第2圖之實施例之結構大致相同，惟，其中基極電極38係形成於基極層34之上。在又一實施例中，基極電極38亦可同時形成於基極層34以及射極突出平台層35之上。在與第2圖之實施例之結構大致相同之其他實施例中，亦可將基極電極38形成於基極層34及/或射極突出平台層35之上。
請參閱第2B圖，其係為本發明一種功率放大器及聲波元件之整合結構之又一具體實施例之剖面圖，此結構與第2圖之實施例之結構大致相同，惟，其中異質接面雙極性電晶體30更包括支撐層61，在此支撐層61係具有保護之功能，可防止異質接面雙極性電晶體30氧化或被侵蝕。在與第2圖之實施例之結構大致相同之其他實施例中，功率放大器20亦可包括支撐層61。
請參閱第2C圖，其係為本發明一種功率放大器及聲波元件之整合結構之又一具體實施例之剖面圖，此結構與第2圖之實施例之結構大 致相同，惟，其中薄膜體聲波共振器51更包括至少一蝕刻凹槽62，其中第2C圖之剖面方向與第2圖之剖面方向呈正交，且第2C圖之剖面位置之方向上只有聲波元件50之結構，因此在第2C圖上無法顯示出功率放大器20之結構。其中至少一蝕刻凹槽62之一端係與支撐層凹槽612相連通，而至少一蝕刻凹槽62之另一端係穿透支撐層61或同時穿透支撐層61及體聲波共振器結構60從而使得至少一蝕刻凹槽62與外部相連通，並藉此使得支撐層凹槽612與外部相連通。其中第2C圖之實施例中之蝕刻凹槽62之特徵係與第1B圖之實施例中之蝕刻凹槽62大致相同。其中功率放大器20亦可包括支撐層61；亦或可選擇不包括支撐層61。
請參閱第2D圖，其係為本發明一種功率放大器及聲波元件之整合結構之又一具體實施例之剖面圖，此結構與第2B圖之實施例之結構大致相同，惟，其中磊晶結構13更包括一蝕刻終止層32；其中蝕刻終止層32係形成於次集極層31之上；集極層33係形成於蝕刻終止層32之上。其中集極凹槽331之底部係為次集極層31，集極電極37係形成於集極凹槽331內之次集極層31之上。其中基板凹槽15之四周係由集極層33及蝕刻終止層32所包覆，基板凹槽15之底部係為次集極層31。其中功率放大器20亦可包括支撐層61；亦或可選擇不包括支撐層61。
在一實施例中，蝕刻終止層32係由磷化銦鎵(InGaP)所構成。在一實施例中，蝕刻終止層32之厚度係介於5nm至1000nm之間。在另一實施例中，蝕刻終止層32之最佳厚度係為20nm。
請參閱第2E圖，其係為本發明一種功率放大器及聲波元件之整合結構之又一具體實施例之剖面圖，此結構與第2D圖之實施例之結構 大致相同，惟，其中薄膜體聲波共振器51更包括至少一蝕刻凹槽62，且第2E圖之剖面方向與第2D圖之剖面方向呈正交，且第2E圖之剖面位置之方向上只有聲波元件50之結構，因此在第2E圖上無法顯示出功率放大器20之結構。其中至少一蝕刻凹槽62之一端係與支撐層凹槽612相連通，而至少一蝕刻凹槽62之另一端係穿透支撐層61或同時穿透支撐層61及體聲波共振器結構60從而使得至少一蝕刻凹槽62與外部相連通，並藉此使得支撐層凹槽612與外部相連通。其中第2E圖之實施例中之蝕刻凹槽62之特徵係與第1B圖之實施例中之蝕刻凹槽62大致相同。其中功率放大器20亦可包括支撐層61；亦或可選擇不包括支撐層61。
請參閱第2B、2C圖之實施例，其中第2C圖之剖面方向與第2B圖之剖面方向呈正交，且第2C圖之剖面位置之方向上只有聲波元件50之結構，因此在第2C圖上無法顯示出功率放大器20之結構。本發明提供一種功率放大器及聲波元件整合結構之製程方法，於製作第2B、2C圖之實施例之製程流程，包括以下步驟：步驟B1：形成一磊晶結構13於一化合物半導體基板12之上以形成一化合物半導體磊晶基板10；步驟B2：形成一功率放大器上層結構21於化合物半導體磊晶基板10之第一側101之上以形成一功率放大器20，其中功率放大器20係為一異質接面雙極性電晶體30；以及步驟B3：形成一薄膜體聲波共振器51於化合物半導體磊晶基板10之第二側102之上以形成一聲波元件50。藉由將功率放大器20及聲波元件50之整合結構1整合於同一化合物半導體磊晶基板10之上，藉以縮小元件體積、最佳化功率放大器20及聲波元件50之阻抗匹配以及減少訊號之損耗。其中步驟B1，包括以下步驟：步驟B11：(請參閱第2F圖)形成一次集極層31於化合物半導 體基板12之上；以及步驟B12：形成一集極層33於次集極層31之上。其中步驟B2以及步驟B3，包括以下步驟：步驟B41：(請參閱第2H圖)形成一基極層34於集極層33之上；步驟B42：形成一射極突出平台層35於基極層34之上；步驟B43：形成一射極層36於射極突出平台層35之上；步驟B44：(請參閱第2I圖)劃定一射極層蝕刻區，並蝕刻移除射極層蝕刻區之內之射極層36；步驟B45：形成一基極電極38於射極突出平台層35之上；步驟B46：(請參閱第2J圖)劃定一射極突出平台層蝕刻區，並蝕刻移除射極突出平台層蝕刻區之內之射極突出平台層35；步驟B47：劃定一基極層蝕刻區，並蝕刻移除基極層蝕刻區之內之基極層34；步驟B48：(請參閱第2L圖)形成一上犧牲層63於化合物半導體磊晶基板10(集極層33)之上；步驟B49：劃定一上犧牲層蝕刻區，並蝕刻移除上犧牲層蝕刻區內之上犧牲層63以形成一上犧牲層台面632，且使得上犧牲層蝕刻區內之化合物半導體磊晶基板10(集極層33)露出；步驟B50：(請參閱第2M、2N圖)形成一支撐層61於上犧牲層63及化合物半導體磊晶基板10(集極層33)之上，其中支撐層61於上犧牲層台面632之上形成一支撐層台面611；其中支撐層61亦可同時形成於基極層34、射極突出平台層35、射極層36以及基極電極38之上，具有保護之功能；步驟B51：形成一體聲波共振器結構60於支撐層61之上，包括以下步驟：步驟B511：(請參閱第2O圖)形成一底電極601於支撐層61之一端之上，且底電極601係至少延伸形成在支撐層台面611之上；以及形成一射極電極39於射極層36之上(亦可選擇於其他步驟中形成射極電極39於射極層36之上)；步驟B512：(請參閱第2P圖)形成一壓電層602，其中壓電層602係至少形成在支撐層台面611上之底電極601之上；以及步驟B513：(請參閱第2Q圖)形成一頂電極603， 其中頂電極603係形成於相對於底電極601之另一端，且形成於壓電層602之上或同時形成於壓電層602之上及支撐層61之上，且頂電極603至少延伸形成在支撐層台面611上之壓電層602之上；步驟B52：(請參閱第2R、2S圖，其中第2S圖之剖面方向與第2R圖之剖面方向呈正交，且第2S圖之剖面位置之方向上只有聲波元件50之結構，因此在第2S圖上無法顯示出功率放大器20之結構)劃定至少一凹槽蝕刻區，蝕刻移除至少一凹槽蝕刻區內之支撐層61或蝕刻至少一凹槽蝕刻區內之支撐層61及體聲波共振器結構60，使蝕刻終止於上犧牲層台面632及/或化合物半導體磊晶基板10(集極層33)而形成至少一蝕刻凹槽62，藉以使得上犧牲層台面632局部露出；步驟B53：(請參閱第2T、2U圖，其中第2U圖之剖面方向與第2T圖之剖面方向呈正交，且第2U圖之剖面位置之方向上只有聲波元件50之結構，因此在第2U圖上無法顯示出功率放大器20之結構)蝕刻移除上犧牲層台面632以形成一支撐層凹槽612，其中至少一上犧牲層蝕刻溶液係藉由至少一蝕刻凹槽62與上犧牲層台面632相接觸而將上犧牲層台面632蝕刻移除，使得支撐層凹槽612之上下係分別為支撐層61及化合物半導體磊晶基板10(集極層33)；步驟B54：(請參閱第2V、2W圖，其中第2W圖之剖面方向與第2V圖之剖面方向呈正交，且第2W圖之剖面位置之方向上只有聲波元件50之結構，因此在第2W圖上無法顯示出功率放大器20之結構)劃定一集極電極蝕刻區，並蝕刻移除集極電極蝕刻區之內之集極層33，使蝕刻終止於次集極層31而形成一集極凹槽331，使得集極凹槽331內之次集極層31露出，同時蝕刻移除支撐層凹槽612之下之化合物半導體磊晶基板10之一部份以形成一基板凹槽15，其中基板凹槽15之底部係為化合物半導體磊晶基板10(次集極層31)，其中至少一基板 凹槽蝕刻溶液係藉由至少一蝕刻凹槽62及支撐層凹槽612而與化合物半導體磊晶基板10(集極層33)之上表面相接觸，藉由支撐層凹槽612使得至少一基板凹槽蝕刻溶液均勻分佈在化合物半導體磊晶基板10(集極層33)之上表面之上，從而均勻蝕刻支撐層凹槽612之下之化合物半導體磊晶基板10之一部分以形成基板凹槽15，並藉此可避免蝕刻過程中之側蝕現象，其中支撐層凹槽612係與基板凹槽15相連通，且支撐層凹槽612與基板凹槽15係以化合物半導體磊晶基板10之上表面之延伸平面103為界，藉此可增加支撐層台面611至基板凹槽15之底部間之間隙，當薄膜體聲波共振器51受應力之影響使得支撐層台面611向下彎曲時，可避免支撐層台面611與基板凹槽15之底部接觸而影響聲波元件50之特性；以及步驟B55：(請參閱第2B、2C圖，其中第2C圖之剖面方向與第2B圖之剖面方向呈正交，且第2C圖之剖面位置之方向上只有聲波元件50之結構，因此在第2C圖上無法顯示出功率放大器20之結構)形成一集極電極37於集極凹槽331內之次集極層31之上。其中化合物半導體磊晶基板10之第一側101包括以下結構：化合物半導體基板12、次集極層31、集極層33以及集極凹槽331。功率放大器上層結構21包括：基極層34、射極突出平台層35、射極層36、基極電極38、射極電極39以及集極電極37。其中化合物半導體磊晶基板10之第一側101以及功率放大器上層結構21構成異質接面雙極性電晶體30。其中基板凹槽15之四周係由集極層33所包覆，基板凹槽15之底部係為次集極層31。
其中步驟B44、步驟B45以及步驟B46係可由步驟B441、步驟B451、步驟B461以及步驟B462所取代，其中步驟B441：(請參閱第2K圖)劃定一射極層蝕刻區，並蝕刻移除射極層蝕刻區之內之射極層36；步驟B451： 劃定一射極突出平台層蝕刻區，並蝕刻移除該射極突出平台層蝕刻區之內之該射極突出平台層35；步驟B461：形成一基極電極38於基極層34之上；步驟B462：劃定一基極層蝕刻區，並蝕刻移除該基極層蝕刻區之內之該基極層34。
請參閱第2G、2D、2E圖，本發明提供一種功率放大器及聲波元件整合結構之具體實施例之製程方法步驟之剖面示意圖，於製作第2D、2E圖之實施例之製程流程與製作第2B、2C圖之實施例之製程流程大致相同，惟，其中步驟B1更包括步驟B115：形成一蝕刻終止層32於次集極層31之上以及步驟B545：蝕刻移除集極電極蝕刻區之內之蝕刻終止層32，使蝕刻終止於次集極層31而形成集極凹槽331，並使得集極凹槽331內之次集極層31露出。其中步驟B115係介於步驟B11及步驟B12之間，係先形成次集極層31於化合物半導體基板12之上；再形成蝕刻終止層32於次集極層31之上；然後再形成集極層33於蝕刻終止層32之上；使得磊晶結構13包含：次集極層31、蝕刻終止層32以及集極層33。其中步驟B545係介於步驟B54及步驟B55之間。步驟B545也可包含蝕刻移除基板凹槽15底部之蝕刻終止層32之步驟，使得基板凹槽15之四周係由集極層33及蝕刻終止層32所包覆，且基板凹槽15之底部係為次集極層31。其中集極電極37係形成於集極凹槽331內之次集極層31之上。且其中化合物半導體磊晶基板10之第一側101包括以下結構：化合物半導體基板12、次集極層31、蝕刻終止層32、集極層33以及集極凹槽331。功率放大器上層結構21包括：基極層34、射極突出平台層35、射極層36、基極電極38、射極電極39以及集極電極37。其中化合物半導體磊晶基板10之第一側101以及功率放大器上層結構21構成異質接面雙極性電晶體 30。
在一實施例中，上犧牲層63係由砷化鋁(AlAs)或鎢化鈦(TiW)所構成。
在一實施例中，上犧牲層63係經由濺鍍(Sputtering)之方式將鎢化鈦(TiW)成長於磊晶結構13(集極層33)之上。鎢化鈦(TiW)可以使用過氧化氫(H2O2)來蝕刻。
在一實施例中，上犧牲層63係經由分子束磊晶(MBE)或有機金屬化學氣相沉積(MOCVD)之製程將砷化鋁(AlAs)成長於磊晶結構13(集極層33)之上。
在一實施例中，上犧牲層63之厚度係介於10nm至3500nm之間。在另一實施例中，上犧牲層63之最佳厚度係介於10nm至1500nm之間。
請參閱第3圖，其係為本發明一種功率放大器及聲波元件之整合結構之另一具體實施例之剖面圖，此結構與第1圖之實施例之結構大致相同，惟，其中功率放大器20係為一偽形態電子遷移電晶體40。磊晶結構13包括：一緩衝層41、一通道層42、一蕭基層43以及一覆蓋層44；其中緩衝層41係形成於化合物半導體基板12之上；通道層42係形成於緩衝層41之上；蕭基層43係形成於通道層42之上；覆蓋層44係形成於蕭基層43之上。化合物半導體磊晶基板10之第一側101更包括一閘極凹槽451，閘極凹槽451之底部係為蕭基層43。其中功率放大器上層結構21包括：一汲極電極47、一源極電極46以及一閘極電極45；其中汲極電極47，係形成於覆蓋層44之一端之上；源極電極46，係形成於覆蓋層44之另一端之上，其中閘極凹槽451係介於汲極電極47及源極電極46之間；閘極電極45，係形成於閘極凹槽451內之蕭基層 43之上。其中化合物半導體磊晶基板10之第一側101包括以下結構：化合物半導體基板12、緩衝層41、通道層42、蕭基層43、覆蓋層44以及閘極凹槽451。其中化合物半導體磊晶基板10之第一側101以及功率放大器上層結構21構成偽形態電子遷移電晶體40。其中第3圖中之聲波元件50係與第1圖中之聲波元件50大致相同。其中化合物半導體磊晶基板10之第二側102之基板凹槽15之四周係由緩衝層41、通道層42、蕭基層43及覆蓋層44所包覆，且基板凹槽15之底部係為緩衝層41。化合物半導體磊晶基板10之第二側102以及薄膜體聲波共振器51構成聲波元件50。
在一實施例中，緩衝層41係由砷化鎵(GaAs)、二氧化矽(SiO2)或氮化鎵(GaN)所構成，以磊晶的方式成長在化合物半導體基板12之上。
在一實施例中，化合物半導體基板12係由砷化鎵(GaAs)所構成時，緩衝層41係由砷化鎵(GaAs)構成最佳。在另一實施例中，化合物半導體基板12係由藍寶石(Sapphire)所構成時，緩衝層41係由氮化鎵(GaN)構成最佳。
請參閱第3A圖，其係為本發明一種功率放大器及聲波元件之整合結構之另一具體實施例之剖面圖，此結構與第3圖之實施例之結構大致相同，惟，其中偽形態電子遷移電晶體40更包括支撐層61，在此支撐層61可作為保護之功能，防止偽形態電子遷移電晶體40氧化或被侵蝕。在與第3圖之實施例之結構大致相同之其他實施例中，功率放大器20亦可包括支撐層61。
請參閱第3B圖，其係為本發明一種功率放大器及聲波元件 之整合結構之另一具體實施例之剖面圖，此結構與第3圖之實施例之結構大致相同，惟，其中化合物半導體磊晶基板10之第二側102之基板凹槽15之四周係由通道層42、蕭基層43及覆蓋層44所包覆，且基板凹槽15之底部係為緩衝層41。其中功率放大器20亦可包括支撐層61；亦或可選擇不包括支撐層61。
請參閱第3C圖，其係為本發明一種功率放大器及聲波元件之整合結構之另一具體實施例之剖面圖，此結構與第3圖之實施例之結構大致相同，惟，其中薄膜體聲波共振器51更包括至少一蝕刻凹槽62，且第3C圖之剖面方向與第3圖之剖面方向呈正交，且第3C圖之剖面位置之方向上只有聲波元件50之結構，因此在第3C圖上無法顯示出功率放大器20之結構。其中至少一蝕刻凹槽62之一端係與支撐層凹槽612相連通，而至少一蝕刻凹槽62之另一端係穿透支撐層61或同時穿透支撐層61及體聲波共振器結構60從而使得至少一蝕刻凹槽62與外部相連通，並藉此使得支撐層凹槽612與外部相連通。其中第3C圖之實施例中之蝕刻凹槽62之特徵係與第1B圖之實施例中之蝕刻凹槽62大致相同。其中功率放大器20亦可包括支撐層61；亦或可選擇不包括支撐層61。
請參閱第3A、3C圖之實施例，其中第3C圖之剖面方向與第3A圖之剖面方向呈正交，且第3C圖之剖面位置之方向上只有聲波元件50之結構，因此在第3C圖上無法顯示出功率放大器20之結構。本發明提供一種功率放大器及聲波元件整合結構之製程方法，於製作第3A、3C圖之實施例之製程流程，包括以下步驟：步驟C1：形成一磊晶結構13於一化合物半導體基板12之上以形成一化合物半導體磊晶基板10；步驟C2：形成一功率放大器上層結構21於化合物半導體磊晶基板10之第一側101之上以形成一功率 放大器20，其中功率放大器20係為一偽形態電子遷移電晶體40；以及步驟C3：形成一薄膜體聲波共振器51於化合物半導體磊晶基板10之第二側102之上以形成一聲波元件50。藉由將功率放大器20及聲波元件50之整合結構1整合於同一化合物半導體磊晶基板10之上，藉以縮小元件體積、最佳化功率放大器20及聲波元件50之阻抗匹配以及減少訊號之損耗。其中步驟C1，包括以下步驟：步驟C11：(請參閱第3D圖)形成一緩衝層41於化合物半導體基板12之上；步驟C12：形成一通道層42於緩衝層41之上；步驟C13：形成一蕭基層43於通道層42之上；以及步驟C14：形成一覆蓋層44於蕭基層43之上。其中步驟C2，包括以下步驟：步驟C21：(請參閱第3E圖)劃定一閘極電極蝕刻區，並蝕刻移除閘極電極蝕刻區內之覆蓋層44，使蝕刻終止於蕭基層43而形成一閘極凹槽451，使得閘極凹槽451內之蕭基層43露出；步驟C22：(請參閱第3F圖)形成一汲極電極47於覆蓋層44之一端之上；步驟C23：形成一源極電極46於覆蓋層44之另一端之上，其中閘極凹槽451係介於汲極電極47及源極電極46之間；以及步驟C24：形成一閘極電極45於閘極凹槽451內之蕭基層43上。其中步驟C3，包括以下步驟：步驟C31：(請參閱第3G圖)形成一上犧牲層63於化合物半導體磊晶基板10(覆蓋層44)之上；步驟C32：劃定一上犧牲層蝕刻區，並蝕刻移除上犧牲層蝕刻區內之上犧牲層63以形成一上犧牲層台面632，且使得上犧牲層蝕刻區內之化合物半導體磊晶基板10(覆蓋層44)露出；步驟C33：(請參閱第3H、3I圖)形成一支撐層61於上犧牲層63及化合物半導體磊晶基板10(覆蓋層44)之上，其中支撐層61於上犧牲層台面632之上形成一支撐層台面611；其中支撐層61亦可同時形成於閘極電極45、源極電極46、汲極電極47以及閘極凹槽451之上，具有保護之功 能；步驟C34：形成一體聲波共振器結構60於支撐層61之上，包括以下步驟：步驟C341：(請參閱第3J圖)形成一底電極601於支撐層61之一端之上，且底電極601係至少延伸形成在支撐層台面611之上；步驟C342：(請參閱第3K圖)形成一壓電層602，其中壓電層602係至少形成在支撐層台面611上之底電極601之上；以及步驟C343：(請參閱第3L圖)形成一頂電極603，其中頂電極603係形成於相對於底電極601之另一端，且形成於壓電層602之上或同時形成於壓電層602之上及支撐層61之上，且頂電極603至少延伸形成在支撐層台面611上之壓電層602之上；步驟C35：(請參閱第3L、3M圖，其中第3M圖之剖面方向與第3L圖之剖面方向呈正交，且第3M圖之剖面位置之方向上只有聲波元件50之結構，因此在第3M圖上無法顯示出功率放大器20之結構)劃定至少一凹槽蝕刻區，蝕刻移除至少一凹槽蝕刻區內之支撐層61或蝕刻至少一凹槽蝕刻區內之支撐層61及體聲波共振器結構60，使蝕刻終止於上犧牲層台面632及/或化合物半導體磊晶基板10(覆蓋層44)以形成至少一蝕刻凹槽62，藉以使得上犧牲層台面632局部露出；步驟C36：(請參閱第3N、3O圖，其中第3O圖之剖面方向與第3N圖之剖面方向呈正交，且第3O圖之剖面位置之方向上只有聲波元件50之結構，因此在第3O圖上無法顯示出功率放大器20之結構)蝕刻移除上犧牲層台面632以形成一支撐層凹槽612，其中至少一上犧牲層蝕刻溶液係藉由至少一蝕刻凹槽62與上犧牲層台面632相接觸而將上犧牲層台面632蝕刻移除，使得支撐層凹槽612之上下係分別為支撐層61及化合物半導體磊晶基板10(覆蓋層44)；以及步驟C37：(請參閱第3A、3C圖，其中第3C圖之剖面方向與第3A圖之剖面方向呈正交，且第3C圖之剖面位置之方向上只有聲波元件50之結構，因此在第3C圖上無法顯示出功率放 大器20之結構)蝕刻移除支撐層凹槽612之下之化合物半導體磊晶基板10之一部份以形成一基板凹槽15，其中至少一基板凹槽蝕刻溶液係藉由至少一蝕刻凹槽62及支撐層凹槽612而與化合物半導體磊晶基板10(覆蓋層44)之上表面相接觸，藉由支撐層凹槽612使得至少一基板凹槽蝕刻溶液均勻分佈在化合物半導體磊晶基板10(覆蓋層44)之上表面之上，從而均勻蝕刻支撐層凹槽612之下之化合物半導體磊晶基板10之一部分以形成基板凹槽15，並藉此可避免蝕刻過程中之側蝕現象，其中支撐層凹槽612係與基板凹槽15相連通，且支撐層凹槽612與基板凹槽15係以化合物半導體磊晶基板10之上表面之延伸平面103為界，藉此可增加支撐層台面611至基板凹槽15之底部間之間隙，當薄膜體聲波共振器51受應力之影響使得支撐層台面611向下彎曲時，可避免支撐層台面611與基板凹槽15之底部接觸而影響聲波元件50之特性。其中化合物半導體磊晶基板10之第一側101包括以下結構：化合物半導體基板12、緩衝層41、通道層42、蕭基層43、覆蓋層44以及閘極凹槽451。功率放大器上層結構21包括：汲極電極47、源極電極46以及閘極電極45。其中化合物半導體磊晶基板10之第一側101以及功率放大器上層結構21構成偽形態電子遷移電晶體40。其中基板凹槽15之底部係為化合物半導體磊晶基板10(緩衝層41)，而基板凹槽15之四周係由通道層42、蕭基層43及覆蓋層44所包覆或由緩衝層41、通道層42、蕭基層43及覆蓋層44所包覆(請參閱第3B圖)。
請參閱第4圖，其係為本發明一種聲波元件之改良結構之一具體實施例之剖面圖，包括：一基板11以及一薄膜體聲波共振器51；其中基板11之頂部具有一基板凹槽15；薄膜體聲波共振器51係形成於基板11之上。 其中薄膜體聲波共振器51包括：一支撐層61、以及一體聲波共振器結構60。其中支撐層61，係形成於基板11之上，其中支撐層61之底部具有一支撐層凹槽612，支撐層凹槽612之正上方具有向上凸出之一支撐層台面611，且支撐層凹槽612係位於基板凹槽15之正上方，支撐層凹槽612係與基板凹槽15相連通，且支撐層凹槽612與基板凹槽15係以基板11之上表面之延伸平面113為界。體聲波共振器結構60，係形成於支撐層61之上。其中體聲波共振器結構60包括：一底電極601、一壓電層602以及一頂電極603。其中底電極601係形成於支撐層61之一端之上，且底電極601至少延伸形成在支撐層台面611之上。壓電層602係至少形成在支撐層台面611上之底電極601之上。在第4圖之實施例中，壓電層602係同時形成於底電極601之上及支撐層61之上，且其中包括了壓電層602形成在支撐層台面611上之底電極601之上。請同時參閱第4A圖，其係為本發明一種聲波元件之改良結構之另一具體實施例之剖面圖，此結構與第4圖之實施例之結構大致相同，惟，其中壓電層602係形成在支撐層台面611上之底電極601之上以及支撐層台面611上之支撐層61之上之一小部分。頂電極603係形成於相對於底電極601之另一端，且形成於壓電層602之上或同時形成於壓電層602之上及支撐層61之上，且頂電極603至少延伸形成在支撐層台面611上之壓電層602之上。在第4圖之實施例中，頂電極603係形成於壓電層602之上。而在第4A圖之實施例中，頂電極603係同時形成於壓電層602之上及支撐層61之上。其中頂電極603與底電極601之間並無電性連接。藉由相連通之支撐層凹槽612與基板凹槽15之結構，可增加支撐層台面611至基板凹槽15之底部間之間隙，藉此當薄膜體聲波共振器51受應力之影響使得支撐層台面611向下彎曲時，可避免支撐層台面611與基板凹槽 15之底部接觸而影響聲波元件50之特性。
在一實施例中，聲波元件50之功能係可做為濾波器之應用，通常係將複數個聲波元件50以串聯及/或並聯之電路組合而形成一濾波器，係可將訊號做濾波處理。
在一實施例中，聲波元件50之係可做為質量感測元件、生醫感測元件、紫外光感測元件、壓力感測元件或是溫度感測元件等功用。
在一實施例中，支撐層61除了做為支撐作用避免薄膜體聲波共振器51之坍塌狀況之外，亦可作為底電極601以及壓電層602之成長晶種層，讓此兩層之材料結晶特性更好。在一實施例中，支撐層61係由氮化矽(SiNx)或氮化鋁(AlN)所構成，係可以分子束磊晶(MBE)、化學氣相沉積(CVD)或濺鍍之方式成長在基板11之上。
在一實施例中，底電極601需要有較低的粗糙度以及電阻率，以利於壓電層602成長的晶軸優選。在一實施例中，底電極601係由鉬(Mo)、鉑(Pt)、鋁(Al)、金(Au)、鎢(W)或釕(Ru)所構成，以蒸鍍或濺鍍之方式成長在支撐層61之上。
在一實施例中，壓電層602係由氮化鋁(AlN)、單晶二氧化矽(SiO2)、氧化鋅(ZnO)、二氧化鉿(HfO2)、鈦酸鍶鋇(BST)或鋯鈦酸鉛(PZT)所構成，係以磊晶或濺鍍之方式成長在底電極601之上或同時形成在底電極601及支撐層61之上。壓電層602之材料選用與其應用相關。氮化鋁(AlN)係具有高的波速(12000m/s)，適用用在高頻之應用上，且其材料之微結構形成之後，其物理及化學之穩定性良好，不易受外界之環境影響而改變其特性。氧化鋅(ZnO)係可在低溫下成長，波速約為(6000m/s)， 機電耦合係數較高(8.5%)，適合用來製作寬頻之濾波器，但氧化鋅(ZnO)的氧空缺間隙濃度控制不易，較易受到環境的水氣以及氧氣的影響。鈦酸鍶鋇(BST)與鋯鈦酸鉛(PZT)兼具鐵電特性，在外加電場的狀況下可以改變自身的介電常數，適合用來製作可調頻式的聲波元件，其調頻範圍約為十幾個MHz。且鈦酸鍶鋇(BST)或鋯鈦酸鉛(PZT)都需經過高壓電場來極化，才可以得到其壓電之特性。而鋯鈦酸鉛(PZT)的機電耦合係數較高，但是有含鉛的問題。
在一實施例中，頂電極603需要有較低之電阻率，以減少功率之損耗，以降低插入損失。在一實施例中，頂電極603係由鉬(Mo)、鉑(Pt)、鋁(Al)、金(Au)、鎢(W)或釕(Ru)所構成，係以蒸鍍或濺鍍之方式成長在壓電層602之上或同時形成在壓電層602及支撐層61之上。
在一實施例中，底電極601係由鉬(Mo)或鉑(Pt)所構成；壓電層602係由氮化鋁(AlN)所構成。係可使用微影及掀離製程(Lithography and Lift-off process)來蝕刻底電極601之鉬(Mo)。而使用感應耦合電漿離子蝕刻(ICP)製程，以四氟化碳(CF4)電漿離子來蝕刻壓電層602之氮化鋁(AlN)。
在一實施例中，基板凹槽15之深度係介於50nm至10000nm之間。
在一實施例中，支撐層凹槽612之深度係介於10nm至3500nm之間；在另一實施例中，支撐層凹槽612之最佳深度係介於10nm至1500nm之間。
請參閱第4B圖，其係為本發明一種聲波元件之改良結構之 另一具體實施例之剖面圖，此結構與第4圖之實施例之結構大致相同，惟，其中薄膜體聲波共振器51更包括至少一蝕刻凹槽62，且第4B圖之剖面方向與第4圖之剖面方向呈正交。其中至少一蝕刻凹槽62之一端係與支撐層凹槽612相連通，而至少一蝕刻凹槽62之另一端係穿透支撐層61或同時穿透支撐層61及體聲波共振器結構60從而使得至少一蝕刻凹槽62與外部相連通，並藉此使得支撐層凹槽612與外部相連通。
請參閱第4C圖，其係為本發明一種聲波元件之改良結構之一具體實施例之局部放大剖面圖，在第4C圖之實施例中，支撐層凹槽612之開口之大小係小於基板凹槽15之開口之大小。請參閱第4D圖，其係為本發明一種聲波元件之改良結構之另一具體實施例之局部放大剖面圖，在第4D圖之實施例中，支撐層凹槽612之開口之大小係幾乎等於基板凹槽15之開口之大小。
請參閱第4E、4F、4G、4H圖，其係為本發明一種聲波元件之改良結構之具體實施例之蝕刻凹槽與支撐層台面之相對位置之俯視圖。在第4E圖之實施例中，聲波元件50之改良結構具有兩個開口係為長條狀之蝕刻凹槽62，係分別形成於支撐層台面611之相對面之兩側，且蝕刻凹槽62係穿透支撐層61(未顯示於第4E圖中)，並藉此使得支撐層凹槽612(未顯示於第4E圖中)與外部相連通。在第4F圖之實施例中，聲波元件50之改良結構具有兩個開口係為長條狀之蝕刻凹槽62，係分別形成於支撐層台面611之相對面之兩側(部分在支撐層台面611之內的區域，部分在支撐層台面611之外的區域)，且蝕刻凹槽62係穿透支撐層61(未顯示於第4F圖中)及壓電層602。在第4G圖之實施例中，聲波元件50之改良結構具有兩個開口係為長 條狀之蝕刻凹槽62，係分別形成於支撐層台面611之相對面之兩側且在支撐層台面611之內的區域，且蝕刻凹槽62係穿透支撐層61(未顯示於第4G圖中)、底電極601、壓電層602及頂電極603。在第4H圖之實施例中，聲波元件50之改良結構具有四個開口係為四方形之蝕刻凹槽62，係分別形成於支撐層台面611之四個角落，且蝕刻凹槽62係穿透支撐層61(未顯示於第4H圖中)。蝕刻凹槽62之數量並不限定是一個、兩個、三個、四個或是更多個。蝕刻凹槽62亦可設置於其他位置，不應受第4E、4F、4G、4H圖所限制。
請參閱第5圖，其係為本發明一種聲波元件之改良結構之另一具體實施例之剖面圖，此結構與第4圖之實施例之結構大致相同，惟，其中基板11包括一基底基板16以及形成於該基底基板16之上之一磊晶結構13。磊晶結構13包括：一緩衝層41、一蝕刻終止層32以及一下犧牲層65。緩衝層41係形成於基底基板16之上；蝕刻終止層32係形成於緩衝層41之上；下犧牲層65係形成於蝕刻終止層32之上。其中基板凹槽15之四周係由下犧牲層65所包覆，基板凹槽15之底部係為蝕刻終止層32。
在一實施例中，基底基板16係可由砷化鎵(GaAs)、碳化矽(SiC)、磷化銦(InP)、氮化鎵(GaN)、氮化鋁(AlN)、藍寶石(Sapphire)、矽(Si)或玻璃所構成。
在一實施例中，緩衝層41係由砷化鎵(GaAs)、二氧化矽(SiO2)或氮化鎵(GaN)所構成，以磊晶的方式成長在基底基板16之上。
在一實施例中，基底基板16係由砷化鎵(GaAs)所構成時，緩衝層41係由砷化鎵(GaAs)構成最佳。在另一實施例中，基底基板16係由藍寶石(Sapphire)所構成時，緩衝層41係由氮化鎵(GaN)構成最佳。 在又一實施例中，基底基板16係由矽(Si)所構成時，緩衝層41係由二氧化矽(SiO2)構成最佳。
在一實施例中，蝕刻終止層32係由磷化銦鎵(InGaP)所構成。在一實施例中，蝕刻終止層32之厚度係介於5nm至1000nm之間。在另一實施例中，蝕刻終止層32之最佳厚度係為20nm。
在一實施例中，下犧牲層65係由砷化鎵(GaAs)所構成，係經由分子束磊晶(MBE)或有機金屬化學氣相沉積(MOCVD)磊晶之製程形成在蝕刻終止層32之上。在另一實施例中，下犧牲層65之厚度係介於500nm至3000nm之間。
在一實施例中，緩衝層41係由砷化鎵(GaAs)、二氧化矽(SiO2)或氮化鎵(GaN)所構成。下犧牲層65係由砷化鎵(GaAs)、磷矽酸鹽玻璃(Phosphosilicate glass)或硼磷矽酸鹽玻璃(Borophosphosilicate glass)所構成。蝕刻終止層32係由磷化銦鎵(InGaP)、(SiNx)、鉑(Pt)、鋁(Al)或金(Au)所構成。
在一實施例中，下犧牲層65係由砷化鎵(GaAs)所構成；蝕刻終止層32係由磷化銦鎵(InGaP)所構成；係可使用檸檬酸(Citric acid)作為蝕刻下犧牲層65之砷化鎵(GaAs)，且蝕刻終止層32之磷化銦鎵(InGaP)可阻擋檸檬酸繼續往下蝕刻。在另一實施例中，下犧牲層65係由磷矽酸鹽玻璃(Phosphosilicate glass)或硼磷矽酸鹽玻璃(Borophosphosilicate glass)所構成；蝕刻終止層32係由(SiNx)、鉑(Pt)、鋁(Al)或金(Au)所構成。
請參閱第5A圖，其係為本發明一種聲波元件之改良結構之另一具體實施例之剖面圖，此結構與第5圖之實施例之結構大致相同，惟， 其中薄膜體聲波共振器51更包括至少一蝕刻凹槽62，且第5A圖之剖面方向與第5圖之剖面方向呈正交。其中至少一蝕刻凹槽62之一端係與支撐層凹槽612相連通，而至少一蝕刻凹槽62之另一端係穿透支撐層61或同時穿透支撐層61及體聲波共振器結構60從而使得至少一蝕刻凹槽62與外部相連通，並藉此使得支撐層凹槽612與外部相連通。其中第5A圖之實施例中之蝕刻凹槽62之特徵係與第4B圖之實施例中之蝕刻凹槽62大致相同。
請參閱第5B、5C圖之實施例，其中第5C圖之剖面方向與第5B圖之剖面方向呈正交。本發明提供一種聲波元件改良結構之製程方法，於製作第5B、5C圖之實施例之製程流程，包括以下步驟：步驟D1：形成一磊晶結構13於一基底基板16之上以形成一基板11；以及步驟D2：形成一薄膜體聲波共振器51於基板11(磊晶結構13)之上。其中步驟D1，包括以下步驟：步驟D11：(請參閱第5D圖)形成一緩衝層41於基底基板16之上；步驟D12：形成一蝕刻終止層32於緩衝層41之上；以及步驟D13：形成一下犧牲層65於蝕刻終止層32之上；其中磊晶結構13包括：緩衝層41、蝕刻終止層32以及下犧牲層65。其中步驟D2，包括以下步驟：步驟D21：(請參閱第5D圖)形成一上犧牲層63於基板11(下犧牲層65)之上；步驟D22：(請參閱第5E圖)劃定一上犧牲層蝕刻區，並蝕刻移除上犧牲層蝕刻區內之上犧牲層63以形成一上犧牲層台面632，且使得上犧牲層蝕刻區內之基板11(下犧牲層65)露出；步驟D23：(請參閱第5F、5G圖，其中第5G圖之剖面方向與第5F圖之剖面方向呈正交)形成一支撐層61於上犧牲層63及基板11(下犧牲層65)之上，其中支撐層61於上犧牲層台面632之上形成一支撐層台面611；也請同時參閱第5H、5I圖，其中第5I圖之剖面方向與第5H圖之剖面方向呈正 交；其中亦可選擇於步驟D23之後，執行以下步驟：劃定一支撐層蝕刻區，蝕刻移除支撐層蝕刻區內之支撐層61，使得支撐層蝕刻區內之上犧牲層台面632及/或基板11(下犧牲層65)露出；步驟D24：(請參閱第5J、5K圖，其中第5K圖之剖面方向與第5J圖之剖面方向呈正交)形成一體聲波共振器結構60於支撐層61之上，包括以下步驟：步驟D241：形成一底電極601於支撐層61之一端之上，且底電極601係至少延伸形成在支撐層台面611之上；步驟D242：形成一壓電層602，其中壓電層602係至少形成在支撐層台面611上之底電極601之上；以及步驟D243：形成一頂電極603，其中頂電極603係形成於相對於底電極601之另一端，且形成於壓電層602之上或同時形成於壓電層602之上及支撐層61之上，且頂電極603至少延伸形成在支撐層台面611上之壓電層602之上；步驟D25：劃定至少一凹槽蝕刻區，蝕刻移除至少一凹槽蝕刻區內之支撐層61或蝕刻至少一凹槽蝕刻區內之支撐層61及體聲波共振器結構60，使蝕刻終止於上犧牲層台面632及/或基板11(下犧牲層65)而形成至少一蝕刻凹槽62，藉以使得上犧牲層台面632局部露出；步驟D26：(請參閱第5L、5M圖，其中第5M圖之剖面方向與第5L圖之剖面方向呈正交)蝕刻移除上犧牲層台面632以形成一支撐層凹槽612，其中至少一上犧牲層蝕刻溶液係藉由至少一蝕刻凹槽62與上犧牲層台面632相接觸而將上犧牲層台面632蝕刻移除，使得支撐層凹槽612之上下係分別為支撐層61及基板11(下犧牲層65)；以及步驟D27：(請參閱第5B、5C圖，其中第5C圖之剖面方向與第5B圖之剖面方向呈正交)蝕刻移除支撐層凹槽612之下之基板11之一部份以形成一基板凹槽15，其中基板凹槽15之四周係由下犧牲層65所包覆，基板凹槽15之底部係為蝕刻終止層32，其中至少一基板凹槽蝕刻溶液係藉由至少一 蝕刻凹槽62及支撐層凹槽612與基板11之上表面相接觸，藉由支撐層凹槽612使得至少一基板凹槽蝕刻溶液均勻分佈在基板11之上表面之上，從而均勻蝕刻支撐層凹槽612之下之基板11之一部分以形成基板凹槽15，並藉此可避免蝕刻過程中之側蝕現象，其中支撐層凹槽612係與基板凹槽15相連通，且支撐層凹槽612與基板凹槽15係以基板11之上表面之延伸平面113為界，藉此可增加支撐層台面611至基板凹槽15之底部間之間隙，當薄膜體聲波共振器51受應力之影響使得支撐層台面611向下彎曲時，可避免支撐層台面611與基板凹槽15之底部接觸而影響聲波元件50之特性。
在一實施例中，上犧牲層63係由砷化鋁(AlAs)或鎢化鈦(TiW)所構成。
在一實施例中，上犧牲層63係經由濺鍍(Sputtering)之方式將鎢化鈦(TiW)成長於磊晶結構13之上。鎢化鈦(TiW)可以使用過氧化氫(H2O2)來蝕刻。
在一實施例中，上犧牲層63係經由分子束磊晶(MBE)或有機金屬化學氣相沉積(MOCVD)之製程將砷化鋁(AlAs)成長於磊晶結構13之上。
在一實施例中，上犧牲層63之厚度係介於10nm至3500nm之間。在另一實施例中，上犧牲層63之最佳厚度係介於10nm至1500nm之間。
請參閱第6圖，其係為本發明一種聲波元件之改良結構之另一具體實施例之剖面圖，此結構與第4圖之實施例之結構大致相同，惟，其中基板11係為一矽(Si)基板14。
在另一實施例中，基板11係為一玻璃基板。
請參閱第6A圖，其係為本發明一種聲波元件之改良結構之另一具體實施例之剖面圖，此結構與第6圖之實施例之結構大致相同，惟，其中薄膜體聲波共振器51更包括至少一蝕刻凹槽62，且第6A圖之剖面方向與第6圖之剖面方向呈正交。其中至少一蝕刻凹槽62之一端係與支撐層凹槽612相連通，而至少一蝕刻凹槽62之另一端係穿透支撐層61或同時穿透支撐層61及體聲波共振器結構60從而使得至少一蝕刻凹槽62與外部相連通，並藉此使得支撐層凹槽612與外部相連通。其中第6A圖之實施例中之蝕刻凹槽62之特徵係與第4B圖之實施例中之蝕刻凹槽62大致相同。
請參閱第6、6A圖之實施例，其中第6A圖之剖面方向與第6圖之剖面方向呈正交。本發明提供一種聲波元件改良結構之製程方法，於製作第6、6A圖之實施例之製程流程，包括以下步驟：步驟E1：形成一薄膜體聲波共振器51於一基板11之上，包括以下步驟：步驟E11：(請參閱第6B圖)形成一上犧牲層63於基板11之上，其中基板11係為一矽(Si)基板14；步驟E12：(請參閱第6C圖)劃定一上犧牲層蝕刻區，並蝕刻移除上犧牲層蝕刻區內之上犧牲層63以形成一上犧牲層台面632，且使得上犧牲層蝕刻區內之基板11露出；步驟E13：(請參閱第6D、6E圖，其中第6E圖之剖面方向與第6D圖之剖面方向呈正交)形成一支撐層61於上犧牲層63及基板11之上，其中支撐層61於上犧牲層台面632之上形成一支撐層台面611；也請同時參閱第6F、6G圖，其中第6G圖之剖面方向與第6F圖之剖面方向呈正交，其中亦可選擇於步驟E13之後，執行以下步驟：劃定一支撐層蝕刻區，蝕刻移除支撐層蝕刻區內之支撐層61，使得支撐層蝕刻區內之上犧牲層台面632及/或基板11露出；步驟E14：(請參閱第6H、6I圖，其中第6I圖之剖面方向與第 6H圖之剖面方向呈正交)形成一體聲波共振器結構60於支撐層61之上，包括以下步驟：步驟E141：形成一底電極601於支撐層61之一端之上，且底電極601係至少延伸形成在支撐層台面611之上；步驟E142：形成一壓電層602，其中壓電層602係至少形成在支撐層台面611上之底電極601之上；以及步驟E143：形成一頂電極603，其中頂電極603係形成於相對於底電極601之另一端，且形成於壓電層602之上或同時形成於壓電層602之上及支撐層61之上，且頂電極603至少延伸形成在支撐層台面611上之壓電層602之上；步驟E15：劃定至少一凹槽蝕刻區，蝕刻移除至少一凹槽蝕刻區內之支撐層61或蝕刻至少一凹槽蝕刻區內之支撐層61及體聲波共振器結構60，使蝕刻終止於上犧牲層台面632及/或基板11而形成至少一蝕刻凹槽62，藉以使得上犧牲層台面632局部露出；步驟E16：(請參閱第6J、6K圖，其中第6K圖之剖面方向與第6J圖之剖面方向呈正交)蝕刻移除上犧牲層台面632以形成一支撐層凹槽612，其中至少一上犧牲層蝕刻溶液係藉由至少一蝕刻凹槽62與上犧牲層台面632相接觸而將上犧牲層台面632蝕刻移除，使得支撐層凹槽612之上下係分別為支撐層61及基板11；以及步驟E17：(請參閱第6、6A圖，其中第6A圖之剖面方向與第6圖之剖面方向呈正交)蝕刻移除支撐層凹槽612之下之基板11之一部份以形成一基板凹槽15，其中基板凹槽15之底部係為基板11，其中至少一基板凹槽蝕刻溶液係藉由至少一蝕刻凹槽62及支撐層凹槽612與基板11之上表面相接觸，藉由支撐層凹槽612使得至少一基板凹槽蝕刻溶液均勻分佈在基板11之上表面之上，從而均勻蝕刻支撐層凹槽612之下之基板11之一部分以形成基板凹槽15，並藉此可避免蝕刻過程中之側蝕現象，其中支撐層凹槽612係與基板凹槽15相連通，且支撐層凹槽612與基板凹槽15係以 基板11之上表面之延伸平面113為界，藉此可增加支撐層台面611至基板凹槽15之底部間之間隙，當薄膜體聲波共振器51受應力之影響使得支撐層台面611向下彎曲時，可避免支撐層台面611與基板凹槽15之底部接觸而影響聲波元件50之特性。
在另一實施例中，基板11係為一矽(Si)基板14，上犧牲層63係由鎢化鈦(TiW)所構成。
在一實施例中，上犧牲層63係經由濺鍍(Sputtering)之方式將鎢化鈦(TiW)成長於基板11之上。鎢化鈦(TiW)可以使用過氧化氫(H2O2)來蝕刻。
在一實施例中，上犧牲層63之厚度係介於10nm至3500nm之間。在另一實施例中，上犧牲層63之最佳厚度係介於10nm至1500nm之間。
請參閱第6M、6N圖，其係為本發明一種聲波元件之改良結構之另一具體實施例之剖面圖，其中第6N圖之剖面方向與第6M圖之剖面方向呈正交，此結構與第6、6A圖之實施例之結構大致相同，惟，其中於步驟E12中(請比較第6C、6L圖)僅剩下上犧牲層台面632未被移除，而將上犧牲層63之其他區域皆蝕刻移除。
以上所述乃是本發明之具體實施例及所運用之技術手段，根據本文的揭露或教導可衍生推導出許多的變更與修正，仍可視為本發明之構想所作之等效改變，其所產生之作用仍未超出說明書及圖式所涵蓋之實質精神，均應視為在本發明之技術範疇之內，合先陳明。
綜上所述，依上文所揭示之內容，本發明確可達到發明之預期目的，提供一種聲波元件改良結構暨功率放大器與聲波元件整合結構及 其製造方法，有效地增加聲波元件之底部與基板凹槽之底部間之間隙，同時又能與功率放大器整合於同一化合物半導體磊晶基板之上，又具有成本低廉的優點，且能縮小元件體積、最佳化功率放大器及聲波元件之阻抗匹配以及減少訊號之損耗，極具產業上利用之價植，爰依法提出發明專利申請。
1‧‧‧功率放大器及聲波元件之整合結構
10‧‧‧化合物半導體磊晶基板
101‧‧‧化合物半導體磊晶基板之第一側
102‧‧‧化合物半導體磊晶基板之第二側
103‧‧‧化合物半導體磊晶基板之上表面之延伸平面
12‧‧‧化合物半導體基板
13‧‧‧磊晶結構
15‧‧‧基板凹槽
20‧‧‧功率放大器
21‧‧‧功率放大器上層結構
50‧‧‧聲波元件
51‧‧‧薄膜體聲波共振器
60‧‧‧體聲波共振器結構
601‧‧‧底電極
602‧‧‧壓電層
603‧‧‧頂電極
61‧‧‧支撐層
611‧‧‧支撐層台面
612‧‧‧支撐層凹槽

Claims (77)

  1. 一種功率放大器及聲波元件之整合結構，包括：一化合物半導體磊晶基板，包括一化合物半導體基板以及形成於該化合物半導體基板之上之一磊晶結構；一功率放大器上層結構，係形成於該化合物半導體磊晶基板之一第一側之上，其中該化合物半導體磊晶基板之該第一側以及該功率放大器上層結構構成一功率放大器；以及一薄膜體聲波共振器，係形成於該化合物半導體磊晶基板之一第二側之上，其中該化合物半導體磊晶基板之該第二側以及該薄膜體聲波共振器構成一聲波元件；藉由將該功率放大器及該聲波元件之整合結構整合於同一該化合物半導體磊晶基板之上，藉以縮小元件體積、最佳化該功率放大器及該聲波元件之阻抗匹配以及減少訊號之損耗。
  2. 如申請專利範圍第1項所述之功率放大器及聲波元件之整合結構，其中該薄膜體聲波共振器包括：一支撐層，係形成於該化合物半導體磊晶基板之上，其中該支撐層之底部具有一支撐層凹槽，該支撐層凹槽之正上方具有向上凸出之一支撐層台面，且其中該化合物半導體磊晶基板之頂部具有一基板凹槽，該基板凹槽係位於該支撐層凹槽之正下方，該支撐層凹槽係與該基板凹槽相連通，且該支撐層凹槽與該基板凹槽係以該化合物半導體磊晶基板之上表面之延伸平面為界；以及一體聲波共振器結構，係形成於該支撐層之上，該體聲波共振器結構 包括：一底電極，係形成於該支撐層之一端之上，且該底電極至少延伸形成在該支撐層台面之上；一壓電層，係至少形成在該支撐層台面上之該底電極之上；以及一頂電極，係形成於相對於該底電極之另一端，且形成於該壓電層之上或同時形成於該壓電層之上及該支撐層之上，且該頂電極至少延伸形成在該支撐層台面上之該壓電層之上；藉由相連通之該支撐層凹槽與該基板凹槽之結構，可增加該支撐層台面至該基板凹槽之底部間之間隙，藉此當該薄膜體聲波共振器受應力之影響使得該支撐層台面向下彎曲時，可避免該支撐層台面與該基板凹槽之底部接觸而影響該聲波元件之特性。
  3. 如申請專利範圍第2項所述之功率放大器及聲波元件之整合結構，其中該支撐層凹槽之深度係介於10nm至3500nm之間。
  4. 如申請專利範圍第3項所述之功率放大器及聲波元件之整合結構，其中該支撐層凹槽之深度係介於10nm至1500nm之間。
  5. 如申請專利範圍第2項所述之功率放大器及聲波元件之整合結構，其中該支撐層凹槽之開口之大小係小於或幾乎等於該基板凹槽之開口之大小。
  6. 如申請專利範圍第2項所述之功率放大器及聲波元件之整合結構，其中該薄膜體聲波共振器更包括至少一蝕刻凹槽，該至少一蝕刻凹槽之一端係與該支撐層凹槽相連通，該至少一蝕刻凹槽之另一端係穿透該支撐層或同時穿透該支撐層及該體聲波共振器結構從而使得該至少一蝕刻凹槽與外 部相連通，並藉此使得該支撐層凹槽與外部相連通。
  7. 如申請專利範圍第1項所述之功率放大器及聲波元件之整合結構，其中該功率放大器係為一異質接面雙極性電晶體(HBT)。
  8. 如申請專利範圍第7項所述之功率放大器及聲波元件之整合結構，其中該磊晶結構包括：一次集極層，係形成於該化合物半導體基板之上；以及一集極層，係形成於該次集極層之上。
  9. 如申請專利範圍第8項所述之功率放大器及聲波元件之整合結構，其中該基板凹槽之四周係由該集極層所包覆，該基板凹槽之底部係為該次集極層。
  10. 如申請專利範圍第8項所述之功率放大器及聲波元件之整合結構，其中該集極層係由砷化鎵(GaAs)所構成。
  11. 如申請專利範圍第8項所述之功率放大器及聲波元件之整合結構，其中該集極層之厚度係介於500nm至3000nm之間。
  12. 如申請專利範圍第8項所述之功率放大器及聲波元件之整合結構，其中該化合物半導體磊晶基板之該第一側更包括一集極凹槽，該集極凹槽之底部係為該次集極層，且其中該功率放大器上層結構包括：一基極層，係形成於該集極層之上；一射極突出平台層，係形成於該基極層之上；一射極層，係形成於該射極突出平台層之上；一基極電極，係形成於該基極層及/或該射極突出平台層之上；一射極電極，係形成於該射極層之上；以及 一集極電極，係形成於該集極凹槽內之該次集極層之上；其中該化合物半導體磊晶基板之該第一側包括以下結構：該化合物半導體基板、該次集極層、該集極層以及該集極凹槽；其中該化合物半導體磊晶基板之該第一側以及該功率放大器上層結構構成該異質接面雙極電晶體。
  13. 如申請專利範圍第12項所述之功率放大器及聲波元件之整合結構，其中該基極層係由砷化鎵(GaAs)所構成。
  14. 如申請專利範圍第12項所述之功率放大器及聲波元件之整合結構，其中該基極層之厚度係介於60nm至100nm之間。
  15. 如申請專利範圍第12項所述之功率放大器及聲波元件之整合結構，其中該磊晶結構更包括一蝕刻終止層，其中該蝕刻終止層係形成於該次集極層之上，且該集極層係形成於該蝕刻終止層之上，其中該集極凹槽之底部係為該次集極層，該集極電極係形成於該集極凹槽內之該次集極層之上。
  16. 如申請專利範圍第15項所述之功率放大器及聲波元件之整合結構，其中該基板凹槽之四周係由該集極層及該蝕刻終止層所包覆，該基板凹槽之底部係為該次集極層。
  17. 如申請專利範圍第15項所述之功率放大器及聲波元件之整合結構，其中該蝕刻終止層係由磷化銦鎵(InGaP)所構成。
  18. 如申請專利範圍第15項所述之功率放大器及聲波元件之整合結構，其中該蝕刻終止層之厚度係介於5nm至1000nm之間。
  19. 如申請專利範圍第18項所述之功率放大器及聲波元件之整合結構，其中該蝕刻終止層之厚度係為20nm。
  20. 如申請專利範圍第1項所述之功率放大器及聲波元件之整合結構，其中該功率放大器係為一場效電晶體(FET)、一高電子遷移率電晶體(HEMT)或一偽形態電子遷移電晶體(pHEMT)。
  21. 如申請專利範圍第20項所述之功率放大器及聲波元件之整合結構，其中該磊晶結構包括：一緩衝層，係形成於該化合物半導體基板之上；一通道層，係形成於該緩衝層之上；一蕭基層，係形成於該通道層之上；以及一覆蓋層，係形成於該蕭基層之上。
  22. 如申請專利範圍第21項所述之功率放大器及聲波元件之整合結構，其中該基板凹槽之底部係為該緩衝層，而該基板凹槽之四周係由該通道層、該蕭基層及該覆蓋層所包覆或由該緩衝層、該通道層、該蕭基層及該覆蓋層所包覆。
  23. 如申請專利範圍第21項所述之功率放大器及聲波元件之整合結構，其中該化合物半導體磊晶基板之該第一側更包括一閘極凹槽，該閘極凹槽之底部係為該蕭基層，且其中該功率放大器上層結構包括：一汲極電極，係形成於該覆蓋層之一端之上；一源極電極，係形成於該覆蓋層之另一端之上，其中該閘極凹槽係介於該汲極電極及該源極電極之間；以及一閘極電極，係形成於該閘極凹槽內之該蕭基層之上；其中該化合物半導體磊晶基板之該第一側包括以下結構：該化合物半導體基板、該緩衝層、該通道層、該蕭基層、該覆蓋層以及該閘極凹 槽；其中該化合物半導體磊晶基板之該第一側以及該功率放大器上層結構構成該偽形態電子遷移電晶體。
  24. 如申請專利範圍第1項所述之功率放大器及聲波元件之整合結構，其中該化合物半導體基板係由砷化鎵(GaAs)、碳化矽(SiC)、磷化銦(InP)、氮化鎵(GaN)、氮化鋁(AlN)或藍寶石(Sapphire)所構成。
  25. 一種功率放大器及聲波元件整合結構之製程方法，包括以下步驟：形成一磊晶結構於一化合物半導體基板之上以形成一化合物半導體磊晶基板；形成一功率放大器上層結構於該化合物半導體磊晶基板之一第一側之上以形成一功率放大器；以及形成一薄膜體聲波共振器於該化合物半導體磊晶基板之一第二側之上以形成一聲波元件；藉由將該功率放大器及該聲波元件之整合結構整合於同一該化合物半導體磊晶基板之上，藉以縮小元件體積、最佳化該功率放大器及該聲波元件之阻抗匹配以及減少訊號之損耗。
  26. 如申請專利範圍第25項所述之功率放大器及聲波元件整合結構之製程方法，其中形成該薄膜體聲波共振器於該化合物半導體磊晶基板之該第二側之上，包括以下步驟：形成一上犧牲層於該化合物半導體磊晶基板之上；劃定一上犧牲層蝕刻區，並蝕刻移除該上犧牲層蝕刻區內之該上犧牲層以形成一上犧牲層台面，且使得該上犧牲層蝕刻區內之該化合物半導體磊晶基板露出； 形成一支撐層於該上犧牲層及該化合物半導體磊晶基板之上，其中該支撐層於該上犧牲層台面之上形成一支撐層台面；形成一體聲波共振器結構於該支撐層之上，包括以下步驟：形成一底電極於該支撐層之一端之上，且該底電極係至少延伸形成在該支撐層台面之上；形成一壓電層，其中該壓電層係至少形成在該支撐層台面上之該底電極之上；以及形成一頂電極，其中該頂電極係形成於相對於該底電極之另一端，且形成於該壓電層之上或同時形成於該壓電層之上及該支撐層之上，且該頂電極至少延伸形成在該支撐層台面上之該壓電層之上；劃定至少一凹槽蝕刻區，蝕刻移除該至少一凹槽蝕刻區內之該支撐層或蝕刻該至少一凹槽蝕刻區內之該支撐層及該體聲波共振器結構，使蝕刻終止於該上犧牲層台面及/或該化合物半導體磊晶基板而形成至少一蝕刻凹槽，藉以使得該上犧牲層台面局部露出；蝕刻移除該上犧牲層台面以形成一支撐層凹槽，其中至少一上犧牲層蝕刻溶液係藉由該至少一蝕刻凹槽與該上犧牲層台面相接觸而將該上犧牲層台面蝕刻移除，使得該支撐層凹槽之上下係分別為該支撐層及該化合物半導體磊晶基板；以及蝕刻移除該支撐層凹槽之下之該化合物半導體磊晶基板之一部份以形成一基板凹槽，其中該基板凹槽之底部係為該化合物半導體磊晶基板，其中至少一基板凹槽蝕刻溶液係藉由該至少一蝕刻凹槽及該支撐層凹槽而與該化合物半導體磊晶基板之上表面相接觸，藉由該支撐層 凹槽使得該至少一基板凹槽蝕刻溶液均勻分佈在該化合物半導體磊晶基板之上表面之上，從而均勻蝕刻該支撐層凹槽之下之該化合物半導體磊晶基板之一部分以形成該基板凹槽，並藉此可避免蝕刻過程中之側蝕現象，其中該支撐層凹槽係與該基板凹槽相連通，且該支撐層凹槽與該基板凹槽係以該化合物半導體磊晶基板之上表面之延伸平面為界，藉此可增加該支撐層台面至該基板凹槽之底部間之間隙，當該薄膜體聲波共振器受應力之影響使得該支撐層台面向下彎曲時，可避免該支撐層台面與該基板凹槽之底部接觸而影響該聲波元件之特性。
  27. 如申請專利範圍第26項所述之功率放大器及聲波元件整合結構之製程方法，其中該上犧牲層係由砷化鋁(AlAs)或鎢化鈦(TiW)所構成。
  28. 如申請專利範圍第26項所述之功率放大器及聲波元件整合結構之製程方法，其中該上犧牲層之厚度係介於10nm至3500nm之間。
  29. 如申請專利範圍第28項所述之功率放大器及聲波元件整合結構之製程方法，其中該上犧牲層之厚度係介於10nm至1500nm之間。
  30. 如申請專利範圍第26項所述之功率放大器及聲波元件整合結構之製程方法，其中該支撐層凹槽之開口之大小係小於或幾乎等於該基板凹槽之開口之大小。
  31. 如申請專利範圍第25項所述之功率放大器及聲波元件整合結構之製程方法，其中該功率放大器係為一異質接面雙極電晶體(HBT)。
  32. 如申請專利範圍第31項所述之功率放大器及聲波元件整合結構之製程方法，其中形成該磊晶結構於該化合物半導體基板之上，包括以下步驟：形成一次集極層於該化合物半導體基板之上；以及 形成一集極層於該次集極層之上。
  33. 如申請專利範圍第32項所述之功率放大器及聲波元件整合結構之製程方法，其中該基板凹槽之四周係由該集極層所包覆，該基板凹槽之底部係為該次集極層。
  34. 如申請專利範圍第32項所述之功率放大器及聲波元件整合結構之製程方法，其中該集極層係由砷化鎵(GaAs)所構成。
  35. 如申請專利範圍第32項所述之功率放大器及聲波元件整合結構之製程方法，其中該集極層之厚度係介於500nm至3000nm之間。
  36. 如申請專利範圍第32項所述之功率放大器及聲波元件整合結構之製程方法，其中形成該功率放大器上層結構於該化合物半導體磊晶基板之該第一側之上，包括以下步驟：形成一基極層於該集極層之上；形成一射極突出平台層於該基極層之上；形成一射極層於該射極突出平台層之上；劃定一射極層蝕刻區，並蝕刻移除該射極層蝕刻區之內之該射極層；劃定一射極突出平台層蝕刻區，並蝕刻移除該射極突出平台層蝕刻區之內之該射極突出平台層；形成一基極電極於該基極層及/或該射極突出平台層之上；劃定一基極層蝕刻區，並蝕刻移除該基極層蝕刻區之內之該基極層；形成一射極電極於該射極層之上；劃定一集極電極蝕刻區，並蝕刻移除該集極電極蝕刻區之內之該集極層，使蝕刻終止於該次集極層而形成一集極凹槽，使得該集極凹槽內 之該次集極層露出；以及形成一集極電極於該集極凹槽內之該次集極層之上；其中該化合物半導體磊晶基板之該第一側包括以下結構：該化合物半導體基板、該次集極層、該集極層以及該集極凹槽；該功率放大器上層結構包括：該基極層、該射極突出平台層、該射極層、該基極電極、該射極電極以及該集極電極；其中該化合物半導體磊晶基板之該第一側以及該功率放大器上層結構構成該異質接面雙極電晶體。
  37. 如申請專利範圍第36項所述之功率放大器及聲波元件整合結構之製程方法，其中該基極層係由砷化鎵(GaAs)所構成。
  38. 如申請專利範圍第36項所述之功率放大器及聲波元件整合結構之製程方法，其中該基極層之厚度係介於60nm至100nm之間。
  39. 如申請專利範圍第36項所述之功率放大器及聲波元件整合結構之製程方法，其中更包括一形成一蝕刻終止層於該次集極層之上之步驟、以及一蝕刻移除該集極電極蝕刻區之內之該蝕刻終止層之步驟；藉由先形成該蝕刻終止層於該次集極層之上，再形成該集極層於該蝕刻終止層之上，使得該磊晶結構包含：該次集極層、該蝕刻終止層以及該集極層；以及藉由蝕刻移除該集極電極蝕刻區之內之該蝕刻終止層，使蝕刻終止於該次集極層而形成該集極凹槽，並使得該集極凹槽內之該次集極層露出，而該集極電極係形成於該集極凹槽內之該次集極層之上；其中該基板凹槽之底部係為該蝕刻終止層；且其中該化合物半導體磊晶基板之該第一側包括以下結構：該化合物半導體基板、該次集極層、該蝕刻終止層、該集極層以及該集極凹槽；該功率放大器上層結構包括：該基極層、該射極突出平台層、 該射極層、該基極電極、該射極電極以及該集極電極；其中該化合物半導體磊晶基板之該第一側以及該功率放大器上層結構構成該異質接面雙極電晶體。
  40. 如申請專利範圍第39項所述之功率放大器及聲波元件整合結構之製程方法，其中更包含一蝕刻移除該基板凹槽底部之該蝕刻終止層之步驟，使得該基板凹槽之四周係由該集極層及該蝕刻終止層所包覆，該基板凹槽之底部係為該次集極層。
  41. 如申請專利範圍第39項所述之功率放大器及聲波元件整合結構之製程方法，其中該蝕刻終止層係由磷化銦鎵(InGaP)所構成。
  42. 如申請專利範圍第39項所述之功率放大器及聲波元件整合結構之製程方法，其中該蝕刻終止層之厚度係介於5nm至1000nm之間。
  43. 如申請專利範圍第42項所述之功率放大器及聲波元件整合結構之製程方法，其中該蝕刻終止層之厚度係為20nm。
  44. 如申請專利範圍第25項所述之功率放大器及聲波元件整合結構之製程方法，其中該功率放大器係為一場效電晶體(FET)、一高電子遷移率電晶體(HEMT)或一偽形態電子遷移電晶體(pHEMT)。
  45. 如申請專利範圍第44項所述之功率放大器及聲波元件整合結構之製程方法，其中形成該磊晶結構於該化合物半導體基板之上，包括以下步驟：形成一緩衝層於該化合物半導體基板之上；形成一通道層於該緩衝層之上；形成一蕭基層於該通道層之上；以及形成一覆蓋層於該蕭基層之上。
  46. 如申請專利範圍第45項所述之功率放大器及聲波元件整合結構之製程方法，其中該基板凹槽之底部係為該緩衝層，而該基板凹槽之四周係由該通道層、該蕭基層及該覆蓋層所包覆或由該緩衝層、該通道層、該蕭基層及該覆蓋層所包覆。
  47. 如申請專利範圍第45項所述之功率放大器及聲波元件整合結構之製程方法，其中形成該功率放大器上層結構於該化合物半導體磊晶基板之該第一側之上，包括以下步驟：劃定一閘極電極蝕刻區，並蝕刻移除該閘極電極蝕刻區內之該覆蓋層，使蝕刻終止於該蕭基層而形成一閘極凹槽，使得該閘極凹槽內之該蕭基層露出；形成一汲極電極於該覆蓋層之一端之上；形成一源極電極於該覆蓋層之另一端之上，其中該閘極凹槽係介於該汲極電極及該源極電極之間；以及形成一閘極電極於該閘極凹槽內之該蕭基層上；其中該化合物半導體磊晶基板之該第一側包括以下結構：該化合物半導體基板、該緩衝層、該通道層、該蕭基層、該覆蓋層以及該閘極凹槽；該功率放大器上層結構包括：該汲極電極、該源極電極以及該閘極電極；其中該化合物半導體磊晶基板之該第一側以及該功率放大器上層結構構成該偽形態電子遷移電晶體。
  48. 如申請專利範圍第25項所述之功率放大器及聲波元件整合結構之製程方法，其中該化合物半導體基板係由砷化鎵(GaAs)、碳化矽(SiC)、磷化銦(InP)、氮化鎵(GaN)、氮化鋁(AlN)或藍寶石(Sapphire)所構成。
  49. 一種聲波元件之改良結構，包括：一基板，其中該基板之頂部具有一基板凹槽；以及一薄膜體聲波共振器，係形成於該基板之上，其中該薄膜體聲波共振器包括：一支撐層，係形成於該基板之上，其中該支撐層之底部具有一支撐層凹槽，該支撐層凹槽之正上方具有向上凸出之一支撐層台面，且該支撐層凹槽係位於該基板凹槽之正上方，該支撐層凹槽係與該基板凹槽相連通，且該支撐層凹槽與該基板凹槽係以該基板之上表面之延伸平面為界；以及一體聲波共振器結構，係形成於該支撐層之上，該體聲波共振器結構包括：一底電極，係形成於該支撐層之一端之上，且該底電極至少延伸形成在該支撐層台面之上；一壓電層，係至少形成在該支撐層台面上之該底電極之上；以及一頂電極，係形成於相對於該底電極之另一端，且形成於該壓電層之上或同時形成於該壓電層之上及該支撐層之上，且該頂電極至少延伸形成在該支撐層台面上之該壓電層之上；藉由相連通之該支撐層凹槽與該基板凹槽之結構，可增加該支撐層台面至該基板凹槽之底部間之間隙，藉此當該薄膜體聲波共振器受應力之影響使得該支撐層台面向下彎曲時，可避免該支撐層台面與該基板凹槽之底部接觸而影響該聲波元件之特性。
  50. 如申請專利範圍第49項所述之聲波元件之改良結構，其中該基板包括一基底基板以及形成於該基底基板之上之一磊晶結構。
  51. 如申請專利範圍第50項所述之聲波元件之改良結構，其中該基底基板係由砷化鎵(GaAs)、碳化矽(SiC)、磷化銦(InP)、氮化鎵(GaN)、氮化鋁(AlN)、藍寶石(Sapphire)、矽(Si)或玻璃所構成。
  52. 如申請專利範圍第50項所述之聲波元件之改良結構，其中該磊晶結構包括：一緩衝層，係形成於該基底基板之上；一蝕刻終止層，係形成於該緩衝層之上；以及一下犧牲層，係形成於該蝕刻終止層之上；其中該基板凹槽之四周係由該下犧牲層所包覆，該基板凹槽之底部係為該蝕刻終止層。
  53. 如申請專利範圍第52項所述之聲波元件之改良結構，其中該下犧牲層係由砷化鎵(GaAs)所構成。
  54. 如申請專利範圍第52項所述之聲波元件之改良結構，其中該下犧牲層之厚度係介於500nm至3000nm之間。
  55. 如申請專利範圍第52項所述之聲波元件之改良結構，其中該蝕刻終止層係由磷化銦鎵(InGaP)所構成。
  56. 如申請專利範圍第52項所述之聲波元件之改良結構，其中該蝕刻終止層之厚度係介於5nm至1000nm之間。
  57. 如申請專利範圍第56項所述之聲波元件之改良結構，其中該蝕刻終止層之厚度係為20nm。
  58. 如申請專利範圍第49項所述之聲波元件之改良結構，其中該基板係為一矽(Si)基板。
  59. 如申請專利範圍第49項所述之聲波元件之改良結構，其中該支撐層凹槽之深度係介於10nm至3500nm之間。
  60. 如申請專利範圍第59項所述之聲波元件之改良結構，其中該支撐層凹槽之深度係介於10nm至1500nm之間。
  61. 如申請專利範圍第49項所述之聲波元件之改良結構，其中該薄膜體聲波共振器更包括至少一蝕刻凹槽，該至少一蝕刻凹槽之一端係與該支撐層凹槽相連通，該至少一蝕刻凹槽之另一端係穿透該支撐層或同時穿透該支撐層及該體聲波共振器結構從而使得該至少一蝕刻凹槽與外部相連通，並藉此使得該支撐層凹槽與外部相連通。
  62. 如申請專利範圍第49項所述之聲波元件之改良結構，其中該支撐層凹槽之開口之大小係小於或幾乎等於該基板凹槽之開口之大小。
  63. 一種聲波元件改良結構之製程方法，包括以下步驟：形成一薄膜體聲波共振器於一基板之上，包括以下步驟：形成一上犧牲層於該基板之上；劃定一上犧牲層蝕刻區，並蝕刻移除該上犧牲層蝕刻區內之該上犧牲層以形成一上犧牲層台面，且使得該上犧牲層蝕刻區內之該基板露出；形成一支撐層於該上犧牲層及該基板之上，其中該支撐層於該上犧牲層台面之上形成一支撐層台面；形成一體聲波共振器結構於該支撐層之上，包括以下步驟： 形成一底電極於該支撐層之一端之上，且該底電極係至少延伸形成在該支撐層台面之上；形成一壓電層，其中該壓電層係至少形成在該支撐層台面上之該底電極之上；以及形成一頂電極，其中該頂電極係形成於相對於該底電極之另一端，且形成於該壓電層之上或同時形成於該壓電層之上及該支撐層之上，且該頂電極至少延伸形成在該支撐層台面上之該壓電層之上；劃定至少一凹槽蝕刻區，蝕刻移除該至少一凹槽蝕刻區內之該支撐層或蝕刻該至少一凹槽蝕刻區內之該支撐層及該體聲波共振器結構，使蝕刻終止於該上犧牲層台面及/或該基板而形成至少一蝕刻凹槽，藉以使得該上犧牲層台面局部露出；蝕刻移除該上犧牲層台面以形成一支撐層凹槽，其中至少一上犧牲層蝕刻溶液係藉由該至少一蝕刻凹槽與該上犧牲層台面相接觸而將該上犧牲層台面蝕刻移除，使得該支撐層凹槽之上下係分別為該支撐層及該基板；以及蝕刻移除該支撐層凹槽之下之該基板之一部份以形成一基板凹槽，其中該基板凹槽之底部係為該基板，其中至少一基板凹槽蝕刻溶液係藉由該至少一蝕刻凹槽及該支撐層凹槽與該基板之上表面相接觸，藉由該支撐層凹槽使得該至少一基板凹槽蝕刻溶液均勻分佈在該基板之上表面之上，從而均勻蝕刻該支撐層凹槽之下之該基板之一部分以形成該基板凹槽，並藉此可避免蝕刻過程中之側蝕現 象，其中該支撐層凹槽係與該基板凹槽相連通，且該支撐層凹槽與該基板凹槽係以該基板之上表面之延伸平面為界，藉此可增加該支撐層台面至該基板凹槽之底部間之間隙，當該薄膜體聲波共振器受應力之影響使得該支撐層台面向下彎曲時，可避免該支撐層台面與該基板凹槽之底部接觸而影響該聲波元件之特性。
  64. 如申請專利範圍第63項所述之聲波元件改良結構之製程方法，其中該基板包括一基底基板以及形成於該基底基板之上之一磊晶結構。
  65. 如申請專利範圍第64項所述之聲波元件改良結構之製程方法，其中該基底基板係由砷化鎵(GaAs)、碳化矽(SiC)、磷化銦(InP)、氮化鎵(GaN)、氮化鋁(AlN)、藍寶石(Sapphire)、矽(Si)或玻璃所構成。
  66. 如申請專利範圍第64項所述之聲波元件改良結構之製程方法，其中形成該磊晶結構於該基底基板之上，包括以下步驟：形成一緩衝層於該基底基板之上；形成一蝕刻終止層於該緩衝層之上；以及形成一下犧牲層於該蝕刻終止層之上；其中該基板凹槽之四周係由該下犧牲層所包覆，該基板凹槽之底部係為該蝕刻終止層。
  67. 如申請專利範圍第66項所述之聲波元件改良結構之製程方法，其中該下犧牲層係由砷化鎵(GaAs)所構成。
  68. 如申請專利範圍第66項所述之聲波元件改良結構之製程方法，其中該下犧牲層之厚度係介於500nm至3000nm之間。
  69. 如申請專利範圍第66項所述之聲波元件改良結構之製程方法，其中該 蝕刻終止層係由磷化銦鎵(InGaP)所構成。
  70. 如申請專利範圍第66項所述之聲波元件改良結構之製程方法，其中該蝕刻終止層之厚度係介於5nm至1000nm之間。
  71. 如申請專利範圍第70項所述之聲波元件改良結構之製程方法，其中該蝕刻終止層之厚度係為20nm。
  72. 如申請專利範圍第63項所述之聲波元件改良結構之製程方法，其中該基板係為一矽(Si)基板。
  73. 如申請專利範圍第72項所述之聲波元件改良結構之製程方法，其中該上犧牲層係由鎢化鈦(TiW)所構成。
  74. 如申請專利範圍第63項所述之聲波元件改良結構之製程方法，其中該上犧牲層係由砷化鋁(AlAs)或鎢化鈦(TiW)所構成。
  75. 如申請專利範圍第63項所述之聲波元件改良結構之製程方法，其中該上犧牲層之厚度係介於10nm至3500nm之間。
  76. 如申請專利範圍第75項所述之聲波元件改良結構之製程方法，其中該上犧牲層之厚度係介於10nm至1500nm之間。
  77. 如申請專利範圍第63項所述之聲波元件改良結構之製程方法，其中該支撐層凹槽之開口之大小係小於或幾乎等於該基板凹槽之開口之大小。
TW104134238A 2014-12-30 2015-10-19 一種聲波元件改良結構暨功率放大器與聲波元件整合結構及其製造方法 TWI586182B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/586,592 US9653516B2 (en) 2014-12-30 2014-12-30 Acoustic wave device structure, integrated structure of power amplifier and acoustic wave device, and fabrication methods thereof

Publications (2)

Publication Number Publication Date
TW201625021A true TW201625021A (zh) 2016-07-01
TWI586182B TWI586182B (zh) 2017-06-01

Family

ID=56165154

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134238A TWI586182B (zh) 2014-12-30 2015-10-19 一種聲波元件改良結構暨功率放大器與聲波元件整合結構及其製造方法

Country Status (3)

Country Link
US (2) US9653516B2 (zh)
CN (1) CN105743459B (zh)
TW (1) TWI586182B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611604B (zh) * 2017-01-03 2018-01-11 穩懋半導體股份有限公司 體聲波濾波器及調諧體聲波濾波器之體聲波共振器之方法
TWI721934B (zh) * 2020-10-22 2021-03-11 台灣奈米碳素股份有限公司 製造具特定共振頻率之薄膜體聲波共振裝置的方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716446B2 (en) 2013-07-05 2017-07-25 Texas Instruments Incorporated Self-powered piezoelectric energy harvesting microsystem
GB201415119D0 (en) * 2014-08-27 2014-10-08 Ibm Method for fabricating a semiconductor structure
US11043627B2 (en) * 2016-07-01 2021-06-22 Intel Corporation Techniques for monolithic co-integration of thin-film bulk acoustic resonator devices and III-N semiconductor transistor devices
JP6545772B2 (ja) * 2017-01-03 2019-07-17 ウィン セミコンダクターズ コーポレーション 質量調整構造付きバルク音響波共振装置の製造方法
CN114430259A (zh) * 2017-01-10 2022-05-03 稳懋半导体股份有限公司 调谐共振器的方法、形成共振器的空腔的方法及滤波器
US11309352B2 (en) 2018-03-01 2022-04-19 Qualcomm Incorporated Integrated acoustic filter on complementary metal oxide semiconductor (CMOS) die
CN110401428B (zh) * 2018-04-25 2023-04-28 芯知微(上海)电子科技有限公司 薄膜体声波谐振器及其制造方法
CN109534278B (zh) * 2018-11-01 2020-12-15 中国科学院半导体研究所 声学滤波器与hemt异构集成的结构及其制备方法
CN111431497A (zh) * 2018-12-20 2020-07-17 中国电子科技集团公司第十三研究所 谐振器和滤波器
CN111355460B (zh) * 2018-12-20 2021-09-24 中国电子科技集团公司第十三研究所 谐振器制作方法
CN110365306A (zh) * 2019-08-30 2019-10-22 迈感微电子(上海)有限公司 薄膜体声波谐振器、滤波器及薄膜体声波谐振器制备方法
CN110798160A (zh) * 2019-10-18 2020-02-14 武汉大学 单片集成功率放大器和体声波滤波器的芯片结构及制备方法
CN111342792B (zh) * 2020-02-19 2021-05-25 见闻录(浙江)半导体有限公司 一种具有电磁屏蔽结构的固态装配谐振器及制作工艺
CN111756351B (zh) * 2020-04-03 2021-08-10 诺思(天津)微系统有限责任公司 体声波谐振器及其制造方法、滤波器和电子设备
US11437367B2 (en) * 2020-04-21 2022-09-06 Qualcomm Incorporated Heterogeneous integrated wideband high electron mobility transistor power amplifier with a single-crystal acoustic resonator/filter
CN111541436A (zh) * 2020-04-26 2020-08-14 深圳市信维通信股份有限公司 一种滤波装置的形成方法
US11955950B2 (en) 2020-04-26 2024-04-09 Shenzhen Sunway Communication Co., Ltd. Formation method of filter device
CN112542482A (zh) * 2020-12-02 2021-03-23 海宁波恩斯坦生物科技有限公司 一种无源空腔型单晶FBAR与有源GaN HEMT的单片异质异构集成结构
US20220345828A1 (en) * 2021-04-26 2022-10-27 RF360 Europe GmbH Etch stop and protection layer for capacitor processing in electroacoustic devices
CN113765497B (zh) * 2021-09-07 2023-08-08 北京航天微电科技有限公司 耐功率型声表面波滤波器芯片及其搭桥套刻工艺和滤波器
US20220321094A1 (en) * 2022-06-21 2022-10-06 Newsonic Technologies Bulk acoustic wave filter having release hole and fabricating method of the same
CN115602684A (zh) * 2022-08-12 2023-01-13 东科半导体（安徽）股份有限公司（Cn） 集成结构及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075641A (en) * 1990-12-04 1991-12-24 Iowa State University Research Foundation, Inc. High frequency oscillator comprising cointegrated thin film resonator and active device
JP3744828B2 (ja) * 2001-09-14 2006-02-15 ユーディナデバイス株式会社 半導体装置
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7514759B1 (en) * 2004-04-19 2009-04-07 Hrl Laboratories, Llc Piezoelectric MEMS integration with GaN technology
KR100616621B1 (ko) * 2004-09-24 2006-08-28 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
US8981876B2 (en) * 2004-11-15 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters having frame elements
US7450296B2 (en) * 2006-01-30 2008-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for patterning alignment marks on a transparent substrate
US8304271B2 (en) * 2009-05-20 2012-11-06 Jenn Hwa Huang Integrated circuit having a bulk acoustic wave device and a transistor
SG183135A1 (en) * 2010-02-04 2012-09-27 Taiyo Yuden Kk Filter, duplexer, communication module, communication device
CN102299109B (zh) * 2010-06-24 2013-12-18 大中积体电路股份有限公司 半导体功率组件与其制作方法
CN102339922B (zh) * 2010-07-28 2015-01-07 展晶科技(深圳)有限公司 发光二极管及其制造方法
JP2013004572A (ja) * 2011-06-13 2013-01-07 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611604B (zh) * 2017-01-03 2018-01-11 穩懋半導體股份有限公司 體聲波濾波器及調諧體聲波濾波器之體聲波共振器之方法
TWI721934B (zh) * 2020-10-22 2021-03-11 台灣奈米碳素股份有限公司 製造具特定共振頻率之薄膜體聲波共振裝置的方法

Also Published As

Publication number Publication date
US20170134000A1 (en) 2017-05-11
CN105743459A (zh) 2016-07-06
US9653516B2 (en) 2017-05-16
US20160190206A1 (en) 2016-06-30
TWI586182B (zh) 2017-06-01
CN105743459B (zh) 2018-09-14
US9998087B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
TWI586182B (zh) 一種聲波元件改良結構暨功率放大器與聲波元件整合結構及其製造方法
US9905610B2 (en) Integrated structures of acoustic wave device and varactor, and acoustic wave device, varactor and power amplifier, and fabrication methods thereof
JP5260550B2 (ja) Ｉｉｉ族窒化物素子のための活性領域成形およびその製造方法
KR102352524B1 (ko) 캐패시터를 포함하는 전자 디바이스
KR102154336B1 (ko) 고전압 구동용 전계효과 트랜지스터 및 제조 방법
CN110808207B (zh) 一种t型纳米栅及其制备方法
JP4809515B2 (ja) 電界効果トランジスタおよびその製造方法
TWI797814B (zh) 半導體結構及其製作方法
TWI679747B (zh) 聲波元件與變容二極體整合結構暨聲波元件、變容二極體與功率放大器整合結構及其製造方法
US11990889B2 (en) Bulk acoustic wave resonator and formation method thereof
JP5554056B2 (ja) Ｉｉｉ族窒化物系半導体素子およびｉｉｉ族窒化物系半導体素子の製造方法
KR20110025500A (ko) 반도체 소자 및 그 형성 방법
KR102662942B1 (ko) 반도체 소자 및 이의 제조 방법
JPWO2014167876A1 (ja) 窒化物半導体装置
JP6301863B2 (ja) 窒化物半導体装置およびその製造方法
WO2020121804A1 (ja) 圧電薄膜素子およびその製造方法
TW202115909A (zh) 高電子遷移率電晶體及其製作方法
US20230054026A1 (en) Nitride-based high electron mobility transistor and manufacturing method thereof
JP2001189322A (ja) 高周波半導体装置とその製造方法
JP2017017272A (ja) キャパシタ、半導体装置、キャパシタの製造方法及び半導体装置の製造方法
US11315951B2 (en) Semiconductor device and method of fabricating the same
JP3777889B2 (ja) 半導体イメージセンサ
TWI813489B (zh) 電晶體結構及其製造方法
CN113764509B (zh) 一种增强型电容耦合GaN毫米波开关器件及其制造方法
CN110767650B (zh) 一种提高抗击穿能力的smim电容结构及制作方法