TW201606773A - 記憶體的存取方法 - Google Patents

記憶體的存取方法 Download PDF

Info

Publication number
TW201606773A
TW201606773A TW103127237A TW103127237A TW201606773A TW 201606773 A TW201606773 A TW 201606773A TW 103127237 A TW103127237 A TW 103127237A TW 103127237 A TW103127237 A TW 103127237A TW 201606773 A TW201606773 A TW 201606773A
Authority
TW
Taiwan
Prior art keywords
word line
line address
address
memory cell
infringing
Prior art date
Application number
TW103127237A
Other languages
English (en)
Other versions
TWI544486B (zh
Inventor
張智翔
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW103127237A priority Critical patent/TWI544486B/zh
Publication of TW201606773A publication Critical patent/TW201606773A/zh
Application granted granted Critical
Publication of TWI544486B publication Critical patent/TWI544486B/zh

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

記憶體的存取方法。記憶體的存取方法包括:計算各字線位址的被存取次數;依據比較被存取次數與一臨界存取數以設定對應的各字線位址為侵害字線位址;以及設定備用字線位址,並利用備用字線位址的記憶胞來取代侵害字線位址的記憶胞。

Description

記憶體的存取方法
本發明是有關於一種記憶體的存取方法,且特別是有關於一種記憶體的降低字線衝擊效應(Row hammer effect)的方法。
動態記憶體在特定的應用狀況下,會發生其中特定的字線(word line)需要被重複開啟很多次的情況。在這樣的情況下,鄰近被重複開啟很多次的字線的字線上的記憶胞就可能因為串音(cross talk)或耦合(coupling)效應而使所儲存的資料產生變異。上述的狀態被稱為字線衝擊效應(Row hammer effect)。
具體來說明,請參照圖1繪示的動態記憶體產生字線衝擊效應的示意圖。在當字線WLA在被兩次鄰近的刷新動作間被重複的多次的被開啟,與字線WLA相鄰的字線WLB以及WLC會因為字線WLA的重複開啟動作而產生記憶胞中的資料發生變異的現象。其中,字線WLB以及WLC可以被稱為受侵害(victim)的字線,而字線WLA則可以被稱為侵害(aggressor)字線。
在習知的技術領域中,常透過額外的重刷新(refresh)動作來解決上述的字線衝擊效應。這樣的作法在叢發式的重刷新 動作是無法被實現的。另外,為配合所要進行的額外的重刷新動作,通常需要針對動態記憶體的使用規格進行變更,容易造成使用上的困難。
本發明提供一種記憶體裝置及記憶體的存取方法,用以有效減低動態隨機存取記憶體中發生字線衝擊所可能造成的影響。
本發明的記憶體的存取方法,包括:計算各字線位址的被存取次數;依據比較被存取次數與一臨界存取數以設定對應的各字線位址為侵害字線位址;以及設定備用字線位址,並利用備用字線位址的記憶胞來取代侵害字線位址的記憶胞。
基於上述,本發明利用計算常用的位元線的位址的被存取次數來判定位元線的位址是否為侵害字線位址。並且,在當位元線的位址被判定為侵害字線位址時,利用備用字線位址的記憶胞來取代侵害字線位址的記憶胞。如此一來,因字線衝擊效應所可能產生的資料錯誤的現象可以有效的被避免,提升記憶體儲存資料的可靠度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
S210~S230、S510~S590、S5100~S5120‧‧‧記憶體存取步驟
WLA、WLB、WLC、WLBA、WLBB、WLBC‧‧‧字線
410、420‧‧‧感測放大器
T1~T4‧‧‧時間點
BL、BLB‧‧‧位元線
Td‧‧‧延遲時間
600‧‧‧記憶體裝置
610‧‧‧記憶體控制器
620‧‧‧動態隨機存取記憶體
622‧‧‧字線解碼器
401、621‧‧‧記憶胞陣列
圖1繪示的動態記憶體產生字線衝擊效應的示意圖。
圖2繪示本發明一實施例的記憶體的存取方法的流程圖。
圖3繪示的備用字線位址與侵害字線位址的取代動作的示意圖。
圖4A繪示的本發明實施例的資料複製動作示意圖。
圖4B繪示的本發明實施例的資料複製動作波形圖。
圖4C繪示的本發明實施例的侵害字線位址的還原動作的示意圖。
圖5A以及圖5B繪示本發明另一實施例的記憶體的存取方法的流程圖。
圖6繪示本發明一實施例的記憶體裝置的示意圖。
請參照圖2,圖2繪示本發明一實施例的記憶體的存取方法的流程圖。其中,本實施例為針對動態隨機存取記憶體進行資料存取的方法流程,特別是關於DDR4(double-data-rate 4)規格的動態隨機存取記憶體的存取方法流程。在步驟S210中,在記憶體的運作過程中,針對各字線位址被存取的次數進行計算的動作。上述的存取的次數的計算動作可以在各字線位址的重刷新(re-fresh)動作被執行後啟動,並且在當各字線位址被啟動以進 行存取動作時,對應各字線位址的被存取的次數的值可被遞增(例如增加1)。另外,當對應各字線位址的下一次的重刷新動作被執行時,對應各字線位址的被存取的次數的值則可以被重置(reset)為0。
在步驟S220中,則使各字線位址的被存取的次數來與臨界存取數進行比較的動作,並依據比較的結果,來決定是否設定各字線位址為侵害字線位址。仔細來說明,當各字線位址的被存取的次數大於臨界存取數時,表示這個字線位址的被存取次數已經過高,並可能產生字線衝擊效應來使鄰近的字線位址的記憶胞中的資料產生變異。因此,可將被存取次數大於臨界存取數的字線位址設定為侵害字線位址。
附帶一提的,上述的臨界存取數是預先設定的數值。其中,記憶體的設計者可以依據記憶體實際的工作狀態來設定臨界存取數的數值。
在步驟S230中,則設定備用字線位址,並利用備用字線位址與侵害字線位址進行置換的動作,以使備用字線位址的記憶胞取代侵害字線位址的記憶胞以進行資料存取的動作。在此,記憶體中可以預先設定部份的字線位址為一般的字線位址,並設定另一部分的字線位址以作為備用字線位址。並且,鄰近於被設定為備用字線位址的字線,都可被設定為閒置的字線。
在進行備用字線位址與侵害字線位址的取代動作時,須先將侵害字線位址上的記憶胞所儲存的資料轉存至備用字線位址 的記憶胞中,再進行備用字線位址取代侵害字線位址的取代動作。
在另一方面,若當侵害字線位址發生重刷新動作後,表示侵害字線位址可以再被正常使用,因此,除了重置侵害字線位址對應的被存取的次數的值外,還可進行侵害字線位址的記憶胞取代備用字線位址的記憶胞以使侵害字線位址的記憶胞可以繼續被使用。
換句話說,當侵害字線位址發生重刷新動作後,可先將備用字線位址的記憶胞中的資料複製至侵害字線位址,並將映射至備用字線位址的邏輯位址轉映射至侵害字線位址,藉此還原侵害字線位址為正常的字線位址。
以下請參見圖3繪示的備用字線位址與侵害字線位址的取代動作的示意圖。在圖3中,字線WLA、WLB以及WLC皆為一般的字線,而字線WLBA、WLBB以及WLBC則被設定為備用字線。在當字線WLA的字線位址被重複的開啟次數大於臨界存取數時,字線WLA的字線位址被設定為侵害字線位址,而字線WLB以及WLC的字線位址則為被侵害字線位址。為了防止字線WLB以及WLC的記憶胞上的資料受到字線WLA的重複開啟的影響,備用字線WLBA的字線位址可以被設定為備用字線位址,並使備用字線WLBA的字線位址取代字線WLA的字線位址。值得注意的,與備用字線WLBA相鄰的備用字線WLBB以及WLBC都是被閒置的。也就是說,備用字線WLBB以及WLBC的字線位址的記憶胞是不用以儲存資料的。
在進行備用字線WLBA的字線位址取代字線WLA的字線位址的部份,首先,須先將字線WLA的記憶胞所儲存的資料轉存至備用字線WLBA的記憶胞。接著,將原先映射至字線WLA的字線位址的邏輯位址LA,轉映射至備用字線WLBA的字線位址。換言之,當有需要對邏輯位址LA進行存取動作時,實際提供以進行存取的字線位址為備用字線WLBA的字線位址。
附帶一提的,在完成上述的字線WLA與備用字線WLBA的置換動作後,被設定為侵害字線位址的字線WLA可被設定為閒置的狀態。
關於將侵害字線位址記憶胞的資料複製至備用字線位址的記憶胞的部份,請參照圖4A繪示的本發明實施例的資料複製動作示意圖,以及圖4B繪示的本發明實施例的資料複製動作波形圖。其中,多數個記憶胞形成的記憶胞陣列401透過位元線BL以及BLB所構成的位元線組以耦接至感測放大器410以及420。當進行將設定為侵害字線的字線WLA的字線位址的記憶胞中的資料複製至備用字線WLBA的字線位址的記憶胞的動作時,在時間點T1,字線WLA可依據所接收的侵害字線信號而被啟動。對應於此,位元線BL以及BLB的電壓在時間點T1後開始產生差異。並且,時間點T1的一個延遲時間Td後的時間點T2,位元線BL以及BLB的電壓變化趨於穩定,備用字線WLBA可依據所接收的備用字線信號而被啟動。
在當備用字線WLBA被開啟後,字線WLA的記憶胞的 資料就可以透過位元線BL以及BLB被傳送至感測放大器420,並透過感測放大器420的動作將字線WLA的記憶胞的資料寫入至備用字線WLBA的記憶胞中。
附帶一提的,在備用字線WLBA被啟動的初期,位元線BL以及BLB上的電壓會因為備用字線WLBA的被啟動動作而產生些微的擾動,然而,這個些微擾動的程度並不會造成資料寫入至備用字線WLBA的記憶胞的動作產生錯誤。
附帶一提的,關於進行侵害字線位址的還原動作。在當侵害字線位址進行了新的重刷新動作後,可進行使侵害字線位址取代備用字線位址的動作,並藉以還原侵害字線位址為正常的線位址。在進行侵害字線位址的還原動作時,請參照圖4C繪示的本發明實施例的侵害字線位址的還原動作的示意圖。其中,先透過備用字線信號在時間點T3開啟備用字線WLBA,並在時間點T3的一延遲時間Td後的時間點T4開啟字線WLA。如此一來,透過位元線BL以及BLB的電壓以及感測放大器410、420的動作,備用字線WLBA的記憶胞中的資料就可以被複製到字線WLA的記憶胞中。再透過轉映射備用字線WLBA與字線WLA的字線位址的對應關係,就可以完成侵害字線位址的還原動作。
請參照圖5A以及圖5B,圖5A以及圖5B繪示本發明另一實施例的記憶體的存取方法的流程圖。請先參照圖5A,在步驟S510時,針對各字線的被存取次數進行統計,並記錄統計獲得的對應各字線的被存取次數。其中,各字線的被存取次數可以用儲 存裝置(例如靜態記憶體)來進行儲存。在步驟S520中,則判斷是否存在字線的被存取次數大於臨界存取數的情況發生。當未有發生字線的被存取次數大於臨界存取數的情況時,則可進行步驟S530的一般性操作。相對的,若發生字線的被存取次數大於臨界存取數的情況時,則執行步驟S540以設定存取次數大於臨界存取數的字線位址為侵害字線位址。
接著,在步驟S550中,將侵害字線位址的記憶胞中的資料複製到所選定的備用字線位址的記憶胞中。並且,在步驟S560中判斷侵害字線位址是否發生新的存取需求。若步驟S560的判斷結果為否,則進行步驟S570的一般性操作,相對的,若步驟S560的判斷結果為是,則請參照圖5B。
在圖5B中,承續圖5A的節點A,當步驟S560的判斷結果為是時,則執行步驟S580以使用備用字線位址的記憶胞來取代侵害字線位址的記憶胞,並使備用字線位址的記憶胞來提供步驟S560中所判斷的新的存取動作。另外,步驟S590中持續進行判斷有無發生侵害字線位址的重刷新的動作,若侵害字線位址無發生重刷新的動作時,一旦判斷出侵害字線位址需要進行資料存取的動作(步驟S5100),則執行步驟S580以使用備用字線位址的記憶胞來取代侵害字線位址的記憶胞以執行存取的動作。相對的,當S5100判斷出侵害字線位址無需進行資料存取的動作時,則進行步驟S5110的一般性操作。
在另一方面,當步驟S590判斷出侵害字線位址發生重刷 新的動作時,則進行步驟S5120以利用侵害字線位址取代備用字線位址以還原侵害字線位址為一般的字線位址。
以下請參照圖6,圖6繪示本發明一實施例的記憶體裝置的示意圖。記憶體裝置600包括記憶體控制器610、字線解碼器622以及動態隨機存取記憶體620。動態隨機存取記憶體620包括記憶胞構成的記憶胞陣列621、多數條字線WLA以及多數條備用字線WLBA。記憶體控制器610耦接字線WLA以及備用字線WLBA。記憶體控制器610計算各字線WLA的字線位址的被存取次數,並依據比較被存取次數與臨界存取數以設定對應的各字線的字線位址為侵害字線位址。另外,記憶體控制器610設定備用字線位址,並利用備用字線位址的記憶胞來取代侵害字線位址的記憶胞。
記憶體控制器610可透過字線解碼器622來產生字線信號以開啟或關閉字線WLA以及備用字線WLBA。
關於記憶體控制器610的動作細節在前述的實施例及實施方式都有詳細的說明,以下恕不多贅述。
綜上所述,本發明透過偵測字線的被存取次數來判斷對應的字線位址是否為侵害字線位址,並透過備用字線位址來取代侵害字線位址以執行資料存取的動作。藉此,任一字線位址的被存取次數可以有效的被控制,以使字線衝擊效應不至於發生。如此一來,記憶體所儲存資料的可以正確的被保存,提昇資料的可靠度。
S210~S230‧‧‧記憶體存取步驟

Claims (8)

  1. 一種記憶體的存取方法,該記憶體具有多數個字線位址,包括:計算各該字線位址的一被存取次數;依據比較該被存取次數與一臨界存取數以設定對應的各該字線位址為一侵害字線位址;以及設定一備用字線位址,並利用該備用字線位址的記憶胞來取代該侵害字線位址的記憶胞。
  2. 如申請專利範圍第1項所述的記憶體的存取方法,其中計算各該字線位址的該被存取次數的步驟包括:當各該字線發生被存取事件時,遞增各該字線位址的該被存取次數。
  3. 如申請專利範圍第1項所述的記憶體的存取方法,其中依據比較該被存取次數與該臨界存取數以設定對應的各該字線位址為該侵害字線位址的步驟包括:比較該被存取次數與該臨界存取數;以及當該被存取次數大於該臨界存取數時,設定對應的各該字線位址為該侵害字線位址。
  4. 如申請專利範圍第1項所述的記憶體的存取方法,其中設定該備用字線位址,並利用該備用字線位址的記憶胞來取代該侵害字線位址的記憶胞的步驟包括:複製該侵害字線位址的記憶胞的資料至該備用字線位址的記 憶胞;映射該備用字線位址至該侵害字線位址映射的一邏輯位址;以及設定該侵害字線位址為閒置狀態。
  5. 如申請專利範圍第4項所述的記憶體的存取方法,其中複製該侵害字線位址的記憶胞的資料至該備用字線位址的記憶胞的步驟包括:透過一字線信號以開啟該侵害字線位址的記憶胞;以及在該侵害字線位址的記憶胞被開啟的一延遲時間後,透過一備用字線信號以開啟該備用字線位址的記憶胞,其中,該侵害字線位址的記憶胞中的資料,在該備用字線位址的記憶胞被開啟的情況下,透過多數條位元線組傳送至該備用字線信號的記憶胞中。
  6. 如申請專利範圍第1項所述的記憶體的存取方法,更包括:當該侵害字線位址的一重刷新動作被執行後,使該侵害字線位址的記憶胞取代該備用字線位址的記憶胞。
  7. 如申請專利範圍第6項所述的記憶體的存取方法,其中使該侵害字線位址的記憶胞取代該備用字線位址的記憶胞的步驟包括:複製該備用字線位址的記憶胞的資料至該侵害字線位址的記憶胞;映射該侵害字線位址至該備用字線位址映射的一邏輯位址; 以及設定該備用字線位址為閒置狀態。
  8. 如申請專利範圍第7項所述的記憶體的存取方法,其中複製該備用字線位址的記憶胞的資料至該侵害字線位址的記憶胞的步驟包括:透過一備用字線信號以開啟該的記憶胞;以及在該備用字線位址的記憶胞被開啟的一延遲時間後,透過一字線信號以開啟該侵害字線位址的記憶胞,其中,該備用字線位址的記憶胞中的資料,在該的記憶胞被開啟的情況下,透過多數條位元線組傳送至該侵害字線位址的記憶胞中。
TW103127237A 2014-08-08 2014-08-08 記憶體的存取方法 TWI544486B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103127237A TWI544486B (zh) 2014-08-08 2014-08-08 記憶體的存取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103127237A TWI544486B (zh) 2014-08-08 2014-08-08 記憶體的存取方法

Publications (2)

Publication Number Publication Date
TW201606773A true TW201606773A (zh) 2016-02-16
TWI544486B TWI544486B (zh) 2016-08-01

Family

ID=55810123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127237A TWI544486B (zh) 2014-08-08 2014-08-08 記憶體的存取方法

Country Status (1)

Country Link
TW (1) TWI544486B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI628544B (zh) * 2017-08-16 2018-07-01 Nanya Technology Corporation 揮發性記憶體的資料保存系統及方法
CN112837729A (zh) * 2019-11-25 2021-05-25 补丁科技股份有限公司 在存储器模块中累积且存储字线的存取次数的方法及设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US10338831B2 (en) 2017-08-23 2019-07-02 Nanya Technology Corporation System and method for preserving data in volatile memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI628544B (zh) * 2017-08-16 2018-07-01 Nanya Technology Corporation 揮發性記憶體的資料保存系統及方法
CN112837729A (zh) * 2019-11-25 2021-05-25 补丁科技股份有限公司 在存储器模块中累积且存储字线的存取次数的方法及设备

Also Published As

Publication number Publication date
TWI544486B (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
KR102234239B1 (ko) 반도체 디바이스
US10445177B2 (en) Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands
US9691466B1 (en) Memory device including refresh controller
US9564205B2 (en) Memory apparatus and method for accessing memory
KR101873526B1 (ko) 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
US9823964B2 (en) Method for memory scrub of DRAM with internal error correcting code (ECC) bits during either memory activate and/or precharge operation
TWI544486B (zh) 記憶體的存取方法
US9959164B2 (en) Semiconductor device and driving method thereof
EP2951831A1 (en) Apparatuses and methods for targeted refreshing of memory
TW201508745A (zh) 再新率調整技術
US20100271896A1 (en) Memory malfunction prediction system and method
TWI677874B (zh) 記憶體裝置及其操作方法
US20130121065A1 (en) Dynamic wordline assist scheme to improve performance tradeoff in sram
US11195568B1 (en) Methods and systems for controlling refresh operations of a memory device
US9880900B2 (en) Method for scrubbing and correcting DRAM memory data with internal error-correcting code (ECC) bits contemporaneously during self-refresh state
US9589676B2 (en) Semiconductor device and operating method thereof
JP2019164859A (ja) メモリシステム、および、メモリ制御方法
TWI524344B (zh) 記憶體存取速率相關技術
Gomez et al. DRAM row-hammer attack reduction using dummy cells
KR20170054182A (ko) 반도체 장치
CN109390010B (zh) 动态随机存取存储器及其操作方法
JP2009224016A (ja) リフレッシュ制御装置及び方法
TW201928966A (zh) 動態隨機存取記憶體及其操作方法
US10199107B2 (en) Data storage device and data refresh method thereof
CN105448321B (zh) 存储器的存取方法