TW201603204A - 具有改良校準之邊緣凹槽的微電子封裝板 - Google Patents

具有改良校準之邊緣凹槽的微電子封裝板 Download PDF

Info

Publication number
TW201603204A
TW201603204A TW104106193A TW104106193A TW201603204A TW 201603204 A TW201603204 A TW 201603204A TW 104106193 A TW104106193 A TW 104106193A TW 104106193 A TW104106193 A TW 104106193A TW 201603204 A TW201603204 A TW 201603204A
Authority
TW
Taiwan
Prior art keywords
package
edge
sheet
package substrate
microelectronic package
Prior art date
Application number
TW104106193A
Other languages
English (en)
Other versions
TWI581377B (zh
Inventor
英柱 李
爾尼 歐皮尼阿諾
Original Assignee
輝達公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 輝達公司 filed Critical 輝達公司
Publication of TW201603204A publication Critical patent/TW201603204A/zh
Application granted granted Critical
Publication of TWI581377B publication Critical patent/TWI581377B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本發明提供一種微電子封裝包括一封裝基板，其具有安裝於其上的至少一個半導體晶粒；以及一板材，其耦合於該封裝基板。該板材以成形於該板材之第一邊緣中的第一凹槽及成形於該板材之第二邊緣中的第二凹槽配置，其中該第一邊緣及該第二邊緣成形於該板材之相對側上。上述具體實施例之一個優勢在於，按尺寸製作以覆蓋封裝基板之大部分或全部周邊的加強板或散熱件可耦合於該封裝基板，而不會在後續製程中造成對準問題。

Description

具有改良校準之邊緣凹槽的微電子封裝板
本發明之具體實施例一般係關於積體電路晶片封裝，更具體而言係關於具有改良校準之邊緣凹槽的微電子封裝板。
在積體電路(Integrated circuits，ICs)之封裝中，加強件或散熱件通常包括於該IC封裝中，以增強該封裝之機械剛性並/或改良來自包含於該封裝中的一個或多個IC晶片的熱傳導。加強件及散熱件兩者皆從耦合於一個或多個IC、電容器及其他元件安置於其上的該封裝基板的金屬板成形。必要將該加強件或散熱件精確放置於該封裝基板上以防止「懸伸(overhang)」，其中該封裝基板與該加強件或散熱件之間的失準過大使得該加強件或散熱件之一個或多個部分延伸超出該封裝基板之邊緣。
加強件或散熱件懸伸之出現對在IC封裝之製造中的後續步驟上的對準可能有不利影響，從而提高未因瑕疵被捨棄的IC封裝之封裝瑕疵率及/或降低可靠度。這是因為加強件或散熱件之懸伸在主要裝配程序(如安置焊料球於IC封裝上及測試完整IC封裝)中大幅影響該封裝基板之對準準確度。安置焊料球時，由於加強件或散熱件懸伸的該封裝基板之失準可導致焊料球放置相對於焊墊偏移。在自動化測試中，由於加強件或散熱件懸伸的該封裝基板之失準可導致焊料球損傷，有時指稱為「球削(ball chop)」。
如前述所例示，本領域亟需一種可平坦化懸伸加強件或散熱件製造的IC封裝，此種懸伸不會影響封裝基板對準之準確度。
【簡述】
本發明之具體實施例闡述一種微電子封裝一封裝基板，其具有安置於其上的至少一個半導體晶粒；以及一板材，其耦合於該封裝基板。 該板材以成形於第一邊緣中的第一凹槽及成形於第二邊緣中的第二凹槽配置，其中該第一邊緣及該第二邊緣成形於該板材之相對側上。
上述具體實施例之一個優勢在於，按尺寸製作以覆蓋封裝基 板之大部分或全部周邊的加強板或散熱件可耦合於該封裝基板，而不會在後續製程中造成對準問題。如此，微電子封裝剛性可得到改良，且是一些製造步驟不會影響該微電子封裝之對準。因此，微電子封裝可製造成具有更大的剛性，且不會提高瑕疵率或可靠度。
100、200、420、510‧‧‧微電子封裝
101‧‧‧積體電路(IC)晶片
120‧‧‧封裝基板
121‧‧‧焊墊
122‧‧‧底面
123‧‧‧邊緣
125、135、225、235‧‧‧寬度
130‧‧‧板材
136、136A、136B、136C、136D‧‧‧凹槽
150‧‧‧間隙
220‧‧‧封裝基板
221‧‧‧遮擋區
226、226A‧‧‧對準表面
230‧‧‧板材
231‧‧‧中央開口
301‧‧‧對準工具組件
302‧‧‧角落
303‧‧‧邊緣中心點
A-A‧‧‧截面
401‧‧‧第一對準工具表面
402‧‧‧第二對準工具表面
410‧‧‧焊料球
460‧‧‧懸伸
500‧‧‧運算元件
因此藉由參照具體實施例可獲得於其中可詳細理解本發明之上述特徵的方式，以上簡要所總結的本發明之更特定說明，其中一些例示於所附圖式中。然而應注意的是，所附圖式僅例示本發明之一般具體實施例，故因此不應被視為對其範圍之限制，因為本發明可承認其他同等有效的具體實施例。
根據本發明之一個具體實施例，第一圖為一種微電子封裝之示意剖面圖。
根據本發明之另一具體實施例，第二圖為一種微電子封裝之示意剖面圖。
根據本發明之一個具體實施例，第三圖為第二圖之該微電子封裝之示意平面圖。
根據本發明之另一具體實施例，第四A圖為在截面A-A所截取的第三圖之該微電子封裝之示意剖面圖。
第四B圖為不包括成形於板材上之凹槽的先前技術微電子封裝之示意剖面圖。
第五圖例示一種於其中可實行本發明之各種具體實施例的運算元件。
在一些具體實施例中，凹槽136更靠近板材230之角落302成形，而非板材230之邊緣中心點303。此種凹槽136之配置係實行以對應於對準工具組件301之位置，其一般係如此定位以促進微電子封裝200之更準確定位。
為清楚表示，已在適用處使用相同參考號碼標出圖式之間所 共用的相同元件。應可預期一個具體實施例之特徵可納入其他具體實施例中而不進一步詳述。
根據本發明之一個具體實施例，第一圖為微電子封裝100之示意剖面圖。如所顯示，微電子封裝100包括一個或多個積體電路(IC)晶片101、一封裝基板120及一板材130。微電子封裝100配置成將IC晶片101及安裝於封裝基板120上的任何其他IC電子與機械連接至在微電子封裝100外部的印刷電路板或其他安置基板(未顯示)。此外，微電子封裝100保護IC晶片101不受環境濕氣及其他污染，並盡量減少其上的機械衝擊及應力。
IC晶片101為半導體晶片，諸如中央處理單元(Central processing unit，CPU)、圖形處理單元(Graphics processing unit，GPU)、應用處理器或其他邏輯元件、記憶體晶片、全球定位系統(Global positioning system，GPS)晶片、射頻(Radio frequency，RF)收發器晶片、無線區域網路(Wi-Fi)晶片、系統單晶片(system-on-chip)或適合安裝於封裝基板120上的任何半導體晶片。因此，IC晶片101可為可從共同裝配於單一微電子封裝中受益的任何IC晶片。在一些具體實施例中，IC晶片101為邏輯晶片，諸如CPU或GPU，且安裝於封裝基板120上的一個或多個附加IC晶片(為清楚表示而未顯示)為與IC晶片101相關聯的記憶體晶片。IC晶片101安裝於封裝基板120上，並可使用焊料微凸塊或任何其他技術上可實行方法電耦合於其上。底部填充材料及/或覆蓋成型可用於保護在IC晶片101與封裝基板120之間的該等焊料微凸塊或其他電連接。
封裝基板120用作微電子封裝100中的支撐結構，其亦提供成形於封裝基板120之底面122上在IC晶片101與焊墊121之間的電連接。因此，封裝基板120為IC 101安置於其上的微剛性基板，其為微電子封裝100提供結構剛性。在一些具體實施例中，封裝基板120為有機層疊基板，並由組合於核心層之頂面與底面上的絕緣層或層疊材料之堆疊組成。焊墊121係為焊料球之放置於微電子封裝100上所配置的導電焊墊，其在微電子 封裝100與在微電子封裝100外部的印刷電路板或其他安裝基板之間提供電連接。
板材130如所顯示耦合於封裝基板120，例如用黏著劑，並 配置成為封裝基板120提供加強支撐。因此，當封裝基板120為薄核心或無核心基板時，板材130可大幅改良關於彎曲、扭轉及尤其翹曲(另外可因IC 101在操作期間產生熱量而發生)的微電子封裝100之整體結構剛性。再者，甚至採用剛性更大的封裝基板，板材130可顯著改良微電子封裝100之剛性。
在理想情況下，板材130盡實際可能延伸靠近封裝基板120 之每個邊緣123，以提高微電子封裝100之剛性。換言之，板材130製造成具有盡可能接近封裝基板120之寬度125的寬度135，而實際並未大於寬度125。如此，微電子封裝100之剛性最大化。然而，給定板材130之放置準確度限制，當板材130耦合於封裝基板120時，寬度135越接近寬度125越有可能導致懸伸。舉例來說，若板材130可成形具有比封裝基板120之寬度125小0.10mm(毫米)的寬度135，因此間隙150在封裝基板120之每側上理想為0.05mm。然而，當板材130之放置準確度顯著大於間隙1如時，例如數量級約0.20mm，板材130之懸伸超出邊緣123之一可發生數量級約0.15mm，這對於後續製程非常不欲見。
根據本發明之具體實施例，板材130配置成具有對應於封裝 基板120之對準表面的一對或多對凹槽136。封裝基板120之這些對準表面一般位於封裝基板120之邊緣123上，並配置成接觸一個或多個對準工具表面作為部分測試或封裝裝配程序。凹槽136允許板材130具有可能等於或甚至大於封裝基板120之寬度125的寬度135，而不會對依賴封裝基板120之精確定位的後續製程有不利影響。舉例來說，將焊料球安置於焊墊121上或將測試接腳施加於黏著於焊墊121的焊料球時，因此封裝基板120之精確定位及微電子封裝100可防止焊料球失準及/或球削。以下結合第三圖更詳細描述凹槽136。
在第一圖所例示的具體實施例中，板材130亦配置為散熱 件，其熱耦合於IC晶片101以增強IC晶片101所產生的熱之傳導。在此 種具體實施例中，板材130可從具有相對較高熱傳導係數的單件金屬成形，諸如壓製銅或鋁板。板材130的適用材料包括銅、鋁或具有適當熱傳導係數的任何其他金屬。舉例來說，在一些具體實施例中，板材130可為具有至少等於鋁之熱傳導係數的熱傳導係數的結構剛性材料，亦即至少約230W m-1 K-1。在一些具體實施例中，板材130藉由放置成與之熱接觸而熱耦合於IC晶片101，這包括直接實體接觸或經由設置於IC晶片101與板材130之間的熱界面材料(Thermal interface material，TIM)。TIM可為配置成最大化IC晶片101與板材130之間熱傳導的導熱材料之薄層。TIM的適用材料包括導熱膠、導熱膏、焊料或導熱片，諸如機械可壓縮間隙墊。在一些具體實施例中，諸如當微電子封裝100為多晶片模組時，板材130可與多個IC晶片而非僅與IC晶片101熱接觸。
在一些具體實施例中，微電子封裝之板材並非配置為散熱 件，故因此並非設置成與安置於封裝基板上的IC晶片101及/或其他晶片熱接觸。一個此種具體實施例例示於第二圖中並描述如下。
根據本發明之另一具體實施例，第二圖為微電子封裝200 之示意剖面圖。如所顯示，微電子封裝200包括IC晶片101、一封裝基板220及一板材230。微電子封裝200在配置上與第一圖之微電子封裝100大體上類似，除了微電子封裝200之板材230並未與IC晶片101熱接觸。而是，板材230包括一中央開口231，其對應於封裝基板220之遮擋區(keep out area)221。封裝基板220之遮擋區221一般為封裝基板220之中心區，其中設置一個或多個IC晶片101、被動元件(如電容器)及其他表面安裝元件。 為增強微電子封裝200之結構剛性，板材230耦合於封裝基板220之周邊，但在遮擋區221外。在一些具體實施例中，板材230可成形具有比封裝基板220之寬度225小數量級0.10mm的寬度135，因此間隙150在封裝基板120之每側上理想為0.05mm。
根據本發明之一個具體實施例，第三圖為微電子封裝200 之示意平面圖。如所顯示，板材230大體上對準並耦合於封裝基板220，且包括凹槽136，其成形於板材230之邊緣中。然而，由於板材230之放置準確度限制，因此板材230一般並未完美對準封裝基板220，且在一些情況下 會重疊封裝基板220之一個或多個邊緣123。在第三圖中，板材230所重疊的邊緣123顯示為虛線。
如上所述，凹槽136定位於大體上對應於封裝基板220之對 準表面226的位置。對準表面226配置成在對準靈敏程序(如自動化封裝測試及焊料球裝配)期間接觸對準工具組件。由於封裝基板220之該等邊緣一般製造成高容限，例如數量級數十毫米，因此封裝基板220之該等邊緣可用於在對準靈敏程序期間精確對準微電子封裝200。作為參考，對準工具組件301(虛線)顯示定位成與封裝基板220之對準表面226接觸。雖然在第三圖中例示為具有圓形截面的接腳，但對準工具組件301之每個皆可為任何技術上可實行的對準工具組件，包括一平面表面、一矩形或其他形狀的指狀件等。
凹槽136之確切幾何形狀(如深度及寬度)，可基於多種因素 選擇，包括接觸對準表面226的對準工具組件301之尺寸及形狀，以及相對於封裝基板220的板材230之放置準確度。舉例來說，在板材230之放置準確度相對較低的情況下，凹槽136可配置成具有更大的深度(即遠離邊緣123)，以容納相對於封裝基板220板材定位之更大可能範圍。熟習此項技術者對於微電子封裝200之任何特定配置顯然可確定凹槽136的適當幾何形狀。
一般來說，凹槽136為成對成形，因此特定對之一個凹槽 136位於板材230之一側上，且該對之另一凹槽136位於板材230之相對側上。舉例來說，如第三圖中所顯示，凹槽136A設置成相對凹槽136B，且凹槽136C設置成相對凹槽136D。此種設置於板材230之相對側上的凹槽對136之安排，一般對應於用於在一些製程中精確對準微電子封裝200的對準工具組件之配置。
如已提及，凹槽136定位成對應於校準表面226之位置。因 此，凹槽136亦定位成對應於對準工具組件301之位置，因此板材230之懸伸超出封裝基板220之邊緣123確實會在板材230與對準工具組件301任一者之間導致接觸。如此，凹槽136可確保板材230與封裝基板220之顯著失準，在後續對準靈敏程序(如焊料球裝配或自動化測試)期間不會影響 微電子封裝200之定位準確度。因此，板材230可配置成具有大體上等於封裝基板220之寬度225的寬度235，從而最大化微電子封裝200之剛性。 為清楚表示，寬度225及寬度235顯示於第二圖中。在一些具體實施例中，板材230可配置成具有等於或稍微大於封裝基板220之寬度225的寬度235，從而確保板材230接觸封裝基板230之整個周邊。以下結合第四A圖及第四B圖進一步描述凹槽136之優勢。
在一些具體實施例中，當微電子封裝200配置成正方形或矩 形時，對於微電子封裝200之每側的至少一個對準工具組件301用於在某些製程期間接觸並定位微電子封裝200。因此，在此種具體實施例中，板材230之每側上皆設置至少一個凹槽136，其中每個凹槽136皆對應於用於對準微電子封裝200的該等對準工具組件之一之位置。在此種具體實施例中，板材230配置成對於用於在其製造期間對準微電子封裝200的每個對準工具組件皆具有凹槽136。再者，在一些具體實施例中，一些凹槽136定位成對應於用於在一個製程(如焊料球安置)期間對準微電子封裝200的對準工具組件301之位置，且其他凹槽136定位成對應於用於在不同製程(如微電子封裝200之自動化測試)期間對準微電子封裝200的對準工具組件301之位置。
根據本發明之另一具體實施例，第四A圖為在第三圖之截 面A-A所截取的第三圖之微電子封裝200之示意剖面圖。作為參考，第四A圖進一步例示第一對準工具表面401及第二對準工具表面402，其共同用於為對準靈敏程序(如自動化測試或焊料球裝配)定位微電子封裝200。在第四A圖中描繪出焊料球裝配程序，但第一對準工具表面401及第二對準工具表面402亦可以類似方式用於其他對準靈敏程序。
如所顯示，由於第一對準工具表面401接觸封裝基板220之對準表面226之一，且第二對準工具表面402接觸基板220之相對對準表面226，因此微電子封裝200相對於焊料球410精確定位。如此，即使板材230與封裝基板220顯著失準，但焊料球410仍與焊墊121適當對準。
第四B圖為不包括成形於板材230上之凹槽136的先前技術微電子封裝420之示意剖面圖。在其他方面，微電子封裝420大體上類 似於微電子封裝200。由於微電子封裝420不包括成形於板材230上的凹槽136，因此當在封裝基板220之一個或多個邊緣造成懸伸460的板材230之任何失準與第一對準工具表面401及第二對準工具表面402接觸時，皆會直接影響微電子封裝420之定位。在第四B圖中，懸伸460導致第一對準工具表面401接觸板材230，而非封裝基板220之對準表面226A。如所顯示，此種失準造成焊料球相對於焊墊121的顯著偏移，這在操作期間可能造成微電子封裝420之完全捨棄為瑕疵或大幅降低微電子封裝420之可靠度。
第五圖例示一種於其中可實行本發明之各種具體實施例的 運算元件。具體而言，第五圖為具有根據本發明之具體實施例所配置的微電子封裝510的運算元件500之區塊圖。運算元件500可為桌上型電腦、膝上型電腦、智慧型手機、數位平板電腦、個人數位助理或其他技術上可實行的運算元件。微電子封裝510在配置及操作上大體上類似於以上結合第一圖至第三圖所描述的微電子封裝100或200，並可包括一CPU、一GPU、一應用處理器或其他邏輯元件、揮發性記憶體(如隨機存取記憶體(Random access memory，RAM))、非揮發性記憶體(如快閃記憶體、系統單晶片(SOC))或任何其他含有IC晶片的元件。
總結來說，本發明之具體實施例闡述一種具有加強板或散熱 件的微電子封裝，其具有成形於其該等邊緣上的凹槽。該等凹槽定位成對應於該微電子封裝之校準表面位置，因此，相對於該對準表面的該加強板或散熱件之懸伸，不會干擾這些校準表面與對準工具之間的接觸。上述具體實施例之一個優勢在於，按尺寸製作以覆蓋封裝基板之大部分或全部周邊的加強板或散熱件可耦合於該封裝基板，而不會在後續製程中造成對準問題。如此，減少是一些製造步驟介於該微電子封裝之更大微電子封裝剛性與很差對準之間的折衷。因此，微電子封裝可製造成具有更大剛性，且不會提高該微電子封裝之瑕疵率或可靠度。
雖然前述係針對本發明之具體實施例，但可設計本發明之其 他與進一步具體實施例而不悖離其基本範疇，且其範疇係藉由以下諸申請專利範圍確定。
100‧‧‧微電子封裝
101‧‧‧積體電路(IC)晶片
120‧‧‧封裝基板
121‧‧‧焊墊
122‧‧‧底面
123‧‧‧邊緣
125、135‧‧‧寬度
130‧‧‧板材
136‧‧‧凹槽
150‧‧‧間隙

Claims (12)

  1. 一種微電子封裝，包含：一封裝基板，其具有安裝於其上的至少一個半導體晶粒；以及一板材，其耦合於該封裝基板，並配置有於一第一邊緣中的一第一凹槽及成形於一第二邊緣中的一第二凹槽，其中該第一邊緣及該第二邊緣成形於該板材之相對側上。
  2. 如申請專利範圍第1項之微電子封裝，其中該板材與該至少一個半導體晶粒熱接觸。
  3. 如申請專利範圍第1項之微電子封裝，其中該第一凹槽對應於該封裝基板之一第一對準表面，其配置成接觸用於一測試或封裝裝配程序的一對準工具之一第一表面，且該第二凹槽對應於該封裝基板之一第二對準表面，其配置成接觸該對準工具之一第二表面。
  4. 如申請專利範圍第1項之微電子封裝，更包含一第三凹槽，其成形於該板材之一第三邊緣中；以及一第四凹槽，其成形於該板材之一第四邊緣中，其中該第三邊緣及該第四邊緣成形於該板材之相對側上。
  5. 如申請專利範圍第1項之微電子封裝，其中該板材包含一加強板及一散熱件中至少一者。
  6. 如申請專利範圍第1項之微電子封裝，更包含一第三凹槽，其成形於該板材之該第一邊緣中；以及一第四凹槽，其成形於該板材之該第二邊緣中。
  7. 如申請專利範圍第6項之微電子封裝，其中該第一凹槽對應於該封裝基板之一第一對準表面，其配置成接觸用於一第一測試或封裝裝配程序的一對準工具之一第一表面，且該第三凹槽對應於該封裝基板之一第二對準表面，其配置成接觸用於一第二測試或封裝裝配程序的一對準工具之一第二表面。
  8. 如申請專利範圍第6項之微電子封裝，其中該第一凹槽及該第二凹槽大體上彼此相對設置，且該第三凹槽及該第四凹槽大體上彼此相對設置。
  9. 如申請專利範圍第6項之微電子封裝，其中該板材包含一大體上矩形 的板材，且該第一凹槽、該第二凹槽、該第三凹槽及該第四凹槽之每個皆更靠近該矩形板材之一角落設置，而非靠近該等邊緣中任一者之一中心點設置。
  10. 如申請專利範圍第1項之微電子封裝，其中該板材包括一中央開口，其對應於該封裝基板之一遮擋區(keep out area)。
  11. 如申請專利範圍第1項之微電子封裝，其中該板材之一寬度等於或大於該封裝基板之一對應寬度。
  12. 一種系統，包含：一對準工具，其具有一第一對準表面及一第二對準表面；以及一微電子封裝，其包括：一封裝基板，其具有安裝於其上的至少一個半導體晶粒；以及一板材，其耦合於該封裝基板，並以成形於一第一邊緣中的一第一凹槽及成形於一第二邊緣中的一第二凹槽配置，其中該第一邊緣及該第二邊緣成形於該板材之相對側上，且該第一對準表面接觸對應於該第一凹槽的該封裝基板之一部分，且該第二對準表面接觸對應於該第二凹槽的該封裝基板之一部分。
TW104106193A 2014-03-05 2015-02-26 具有改良校準之邊緣凹槽的微電子封裝板 TWI581377B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/198,194 US20150255365A1 (en) 2014-03-05 2014-03-05 Microelectronic package plate with edge recesses for improved alignment

Publications (2)

Publication Number Publication Date
TW201603204A true TW201603204A (zh) 2016-01-16
TWI581377B TWI581377B (zh) 2017-05-01

Family

ID=54018097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106193A TWI581377B (zh) 2014-03-05 2015-02-26 具有改良校準之邊緣凹槽的微電子封裝板

Country Status (3)

Country Link
US (1) US20150255365A1 (zh)
CN (1) CN104900600A (zh)
TW (1) TWI581377B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140118954A1 (en) * 2011-06-28 2014-05-01 Telefonaktiebolaget L M Ericsson (Publ) Electronic device with heat-dissipating structure
US12016111B2 (en) * 2022-04-20 2024-06-18 Western Digital Technologies, Inc. Protective enclosure for an electronic device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282096B1 (en) * 2000-04-28 2001-08-28 Siliconware Precision Industries Co., Ltd. Integration of heat conducting apparatus and chip carrier in IC package
TWI265611B (en) * 2003-03-11 2006-11-01 Siliconware Precision Industries Co Ltd Semiconductor package with heatsink
TWI273680B (en) * 2003-03-27 2007-02-11 Siliconware Precision Industries Co Ltd Semiconductor package with embedded heat spreader abstract of the disclosure
US6921974B2 (en) * 2003-03-28 2005-07-26 United Test & Assembly Center Ltd. Packaged device with thermal enhancement and method of packaging
US20080081489A1 (en) * 2006-09-29 2008-04-03 Macgregor Mike G Reliable land grid array socket loading device
US7980773B2 (en) * 2006-11-30 2011-07-19 Hitachi Maxell, Ltd. Camera module and imaging apparatus
JP4930989B2 (ja) * 2006-11-30 2012-05-16 日立マクセル株式会社 カメラモジュール及び撮像装置
TWI358119B (en) * 2008-01-23 2012-02-11 Advanced Semiconductor Eng Package structure
JP5277755B2 (ja) * 2008-07-01 2013-08-28 オムロン株式会社 電子部品
US8970029B2 (en) * 2009-07-30 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced heat spreader for flip chip packaging
KR101068550B1 (ko) * 2010-02-03 2011-09-30 조인셋 주식회사 솔더링이 용이한 전자파 차폐용 실드 케이스
JP5898919B2 (ja) * 2011-10-31 2016-04-06 新光電気工業株式会社 半導体装置
US20130258610A1 (en) * 2012-03-29 2013-10-03 Jianguo Li Semiconductor chip device with vented lid

Also Published As

Publication number Publication date
US20150255365A1 (en) 2015-09-10
CN104900600A (zh) 2015-09-09
TWI581377B (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
US10163821B2 (en) Packaging devices and methods for semiconductor devices
US9385098B2 (en) Variable-size solder bump structures for integrated circuit packaging
US10032696B2 (en) Chip package using interposer substrate with through-silicon vias
US9466550B2 (en) Electronic device with redistribution layer and stiffeners and related methods
US9892990B1 (en) Semiconductor package lid thermal interface material standoffs
US8823164B2 (en) Heatsink attachment module
KR101562717B1 (ko) Ｉｃ 다이를 위한 코너 구조
US10566313B1 (en) Integrated circuit chip carrier with in-plane thermal conductance layer
KR20160121764A (ko) 방열막을 구비한 반도체 패키지 및 그 제조방법
US20190348395A1 (en) Thin bonded interposer package
KR102222415B1 (ko) 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법
TWI658549B (zh) 散熱型封裝結構
TWI581377B (zh) 具有改良校準之邊緣凹槽的微電子封裝板
US20130258619A1 (en) Stiffener frame with circuit board corner protection
US9947612B2 (en) Semiconductor device with frame having arms and related methods
US11626381B2 (en) Bonding head including a thermal compensator, die bonding apparatus including the same and method of manufacturing semiconductor package using the same
US10665524B2 (en) Electronic package cover having underside rib
CN112086414A (zh) 半导体封装结构
US20230024043A1 (en) Semiconductor Packages with Thermal Lid and Methods of Forming the Same
TWI642133B (zh) 電子構件之置放製程及其應用之承載治具
US20160293512A1 (en) Electronic device with dummy ic die and related methods
JP2012004211A (ja) 半導体装置、放熱板、及び半導体装置の製造方法