CN104900600A - 具有边缘凹部用于改善的对准的微电子封装板 - Google Patents

具有边缘凹部用于改善的对准的微电子封装板 Download PDF

Info

Publication number
CN104900600A
CN104900600A CN201510097470.9A CN201510097470A CN104900600A CN 104900600 A CN104900600 A CN 104900600A CN 201510097470 A CN201510097470 A CN 201510097470A CN 104900600 A CN104900600 A CN 104900600A
Authority
CN
China
Prior art keywords
plate
packaging
recess
edge
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510097470.9A
Other languages
English (en)
Inventor
李英柱
厄尼·奥品亚诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of CN104900600A publication Critical patent/CN104900600A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

公开具有边缘凹部用于改善的对准的微电子封装板。微电子封装包括具有安装在其上的至少一个半导体裸片的封装基板以及耦连到封装基板的板。该板配置为具有在板的第一边缘中形成的第一凹部和在板的第二边缘中形成的第二凹部，其中第一边缘和第二边缘形成在板的相对侧上。以上所描述的实施例的一个优势为，尺寸制定为覆盖封装基板的大部分或全部外缘的补强板或散热器可以耦连到封装基板，而不在后续制造过程中引起对准问题。

Description

具有边缘凹部用于改善的对准的微电子封装板
技术领域
本发明的实施例总地涉及集成电路芯片封装，且更具体地涉及具有边缘凹部(recess)用于改善的对准的微电子封装板。
背景技术
在集成电路(IC)的封装中，通常在IC封装中包括补强板(stiffener)或散热器，以增强封装的机械刚性和/或改善来自包含在封装中的一个或多个IC芯片的传导热传递。补强板和散热器这二者均由耦连到封装基板的金属板形成，一个或多个IC、电容器和其他器件安装在该封装基板上。补强板或散热器在封装基板上的准确放置对防止“悬出(overhang)”来说是必要的，其中封装基板与补强板或散热器之间的未对准如此之大，以至于补强板或散热器的一个或多个部分延伸到封装基板的边缘之外。
补强板或散热器悬出的发生可对IC封装的制造中的后续步骤的对准造成不利影响，从而增加封装缺陷率和/或降低未由于有缺陷而被拒绝的IC封装的可靠性。这是因为补强板或散热器的悬出极大地影响主要组装过程中的封装基板的对准精度，所述组装过程诸如在IC封装上安装焊料球和对已完成的IC封装进行测试。当安装焊料球时，起因于补强板或散热器悬出的封装基板的未对准可能导致偏离焊盘的焊料球放置偏移。在自动化测试中，起因于补强板或散热器悬出的封装基板的未对准可能导致焊料球受损，有时被称为“球切(ball chop)”。
如前文所示，本领域存在对即使是悬出补强板或散热器的这类悬出也不会影响封装基板对准的精度的、可制造的IC封装的需求。
发明内容
本发明的实施例阐述了一种微电子封装，具有安装在其上的至少一个半导体裸片的封装基板以及耦连到封装基板的板。该板配置为具有在第一边缘中形成的第一凹部和在第二边缘中形成的第二凹部，其中第一边缘和第二边缘形成在板的相对侧上。
以上所描述的实施例的一个优势为，尺寸制定为覆盖封装基板的大部分或全部外缘的补强板或散热器可以耦连到封装基板，而不在后续制造过程中引起对准问题。这样，可以改善微电子封装刚度，而不影响某些制造步骤中的微电子封装的对准。因此，微电子封装可以制造得具有较大的刚度或可靠性并且不增加缺陷度。
附图说明
因此，可以详细地理解本发明的上述特征，并且可以参考实施例得到对如以上所简要概括的本发明更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅示出了本发明的典型实施例，因此不应认为是对其范围的限制，本发明可以承认其他等效的实施例。
图1为根据本发明的一个实施例的、微电子封装的示意性横截面视图。
图2为根据本发明的另一实施例的、微电子封装的示意性横截面视图。
图3为根据本发明的一个实施例的、图2的微电子封装的示意性平面视图。
图4A为根据本发明的另一实施例的、在截面A-A处得到的图3的微电子封装的示意性横截面视图。
图4B为现有技术微电子封装的示意性横截面视图，其不包括在板上形成的凹部。
图5示出了在其中可以实现本发明的各实施例的计算设备。
在某些实施例中，形成离板230的角302比离板230的边缘中心点303更近的凹部136。实现这类凹部136的配置以与对准工具部件301的位置相对应，该对准工具部件301通常被如此定位以致促进微电子封装200的更精确的定位。
简明起见，在适用的情况下，已使用相同的附图标记来指代示图之间共有的相同元素。可以预见，一个实施例的特征可被并入其他实施例而无需进一步详述。
具体实施方式
图1为根据本发明的一个实施例的、微电子封装100的示意性横截面视图。如所示的，微电子封装100包括一个或多个集成电路(IC)芯片101、封装基板120和板130。微电子封装100配置为将安装在封装基板120上的IC芯片101和任何其他IC电性地和机械地连接到印刷电路板或在微电子封装100外部的其他安装基板(未示出)。此外，微电子封装100保护IC芯片101免受环境湿度和其他污染，并且将其上的机械冲击和应力最小化。
IC芯片101为半导体芯片，诸如中央处理单元(CPU)、图形处理单元(GPU)、应用处理器或其他逻辑器件、存储器芯片、全球定位系统(GPS)芯片、射频(RF)收发器芯片、Wi-Fi芯片、片上系统、或任何适于安装在封装基板120上的半导体芯片。因此，IC芯片101可以是可得益于在单个微电子封装中组装在一起的任何IC芯片。在某些实施例中，IC芯片101为诸如CPU或GPU的逻辑芯片，且安装在封装基板120上的一个或多个附加IC芯片(为简明起见而未示出)是与IC芯片101相关联的存储器芯片。IC芯片101安装在封装基板120上，并且可以使用焊料微凸块(soldermicrobump)或任何其他技术上可行的途径电性地耦连到封装基板120。底部填充材料和/或覆盖成型(over-molding)可以用于保护焊料微凸块或IC芯片101与封装基板120之间的其他电性连接。
封装基板120在微电子封装100中充当支撑结构，其还提供IC芯片101与在封装基板120的底部表面122上形成的焊盘121之间的电性连接。因此，封装基板120为IC 101安装在其上的有些许刚性的基板，其向微电子封装100提供结构刚性。在某些实施例中，封装基板120为有机层压基板，且包括在核心层的顶部和底部表面上构建的一叠绝缘层或层压板。焊盘121为配置用于焊料球在微电子封装100上的放置的导电焊盘，其提供微电子封装100与印刷电路板或在微电子封装100外部的其他安装基板之间的电性连接。
如所示的，板130耦连到封装基板120，例如采用粘合剂，并且配置为向封装基板120提供补强支撑。因此，当封装基板120为薄核心或无核心基板时，板130可以关于弯曲、扭曲以及尤其是当IC 101在操作期间生成热量时可能发生的翘曲来极大地改善微电子封装100的整体结构刚性。此外，即使具有较多刚性封装基板，板130也可以显著改善微电子封装100的刚性。
理想地，板130延伸至尽可能接近封装基板120的每个边缘123，以增加微电子封装100的刚度。换言之，板130采用宽度135制造，该宽度135尽可能接近封装基板120的宽度125，而实际上不大于宽度125。这样，微电子封装100的刚性被最大化。然而，考虑到板130的放置精度的限制，宽度135越接近宽度125，当板130耦连到封装基板120时悬出越有可能产生。例如，如果板130可以采用宽度135形成，该宽度135比封装基板120的宽度125小0.10毫米，则使得在封装基板120的每一侧上间隙150理想为0.05毫米。然而，当板130的放置精度显著大于间隙150时，例如在约0.20毫米的量级上，板130超过边缘123之一的悬出可能在约0.15毫米的量级上发生，其对于后续制造过程来说是高度不可取的。
根据本发明的实施例，板130配置为具有与封装基板120的对准表面相对应的一对或多对凹部136。封装基板120的对准表面通常位于封装基板120的边缘123上，且配置为接触一个或多个对准工具表面作为部分测试或封装组装过程。凹部136允许板130具有可以等于或甚至大于封装基板120的宽度125的宽度135，而不对依赖于封装基板120的准确定位的后续制造过程造成不利影响。例如，当将焊料球安装在焊盘121上或对附接到焊盘121的焊料球应用测试针时，封装基板120以及因此微电子封装100的准确定位防止焊料球的未对准和/或球切。下面连同图3更详细地描述凹部136。
在图1所示出的实施例中，板130还配置为散热器，其热耦连到IC芯片101，以增强由IC芯片101所生成的热量的传输。在这类实施例中，板130可以由具有相对较高热导率的单片金属形成，诸如冲压的铜或铝板。用于板130的合适材料包括铜、铝或任何其他具有合适热导率的金属。例如，在某些实施例中，板130可以是具有某热导率的结构刚性材料，该热导率至少等于铝的热导率，即至少约230W m-1K-1。在某些实施例中，板130通过与IC芯片101热接触来热耦连到IC芯片101，所述热接触包括直接物理接触或经由设置在IC芯片101和板130之间的热界面材料(TIM)。TIM可以是配置为将IC芯片101和板130之间的传导热传递最大化的导热材料的薄层。用于TIM的合适材料包括导热胶、热油脂、焊料或导热片，诸如机械上可压缩的间隙垫(gap pad)。在某些实施例中，诸如当微电子封装100为多芯片模块时，板130可以与多个IC芯片而不是仅与IC芯片101热接触。
在某些实施例中，微电子封装的板未被配置为散热器，且因此未设置为与IC芯片101和/或其他安装在封装基板上的芯片热接触。图2中示出并且在下面描述了一个这样的实施例。
图2为根据本发明的另一实施例的、微电子封装200的示意性横截面视图。如所示的，微电子封装200包括IC芯片101、封装基板220和板230。除微电子封装200的板230未与IC芯片101热接触以外，微电子封装200在配置上与图1的微电子封装100大致相似。作为替代，板230包括与封装基板220的禁止区221相对应的中央开口231。封装基板220的禁止区221通常为封装基板220的中央区域，在其中设置一个或多个IC芯片101、诸如电容器的无源器件、和其他表面贴装器件。为了增强微电子封装200的结构刚性，板230耦连到封装基板220的外缘，但在禁止区221的外面。在某些实施例中，板230可以采用宽度135形成，该宽度135在比封装基板220的宽度225小0.10毫米的量级上，使得在封装基板120的每一侧上间隙150理想为0.05毫米。
图3为根据本发明的一个实施例的、微电子封装200的示意性平面视图。如所示的，板230大致与封装基板220对准并耦连，且包括在板230的边缘中形成的凹部136。然而，由于板230的放置精度的限制，板230通常不与封装基板220完全对准，且在某些情况下叠覆封装基板220的一个或多个边缘123。在图3中，由板230叠覆的边缘123以虚线示出。
如上所述，凹部136定位为大致与封装基板220的对准表面226的位置相对应。对准表面226配置为在对准敏感过程期间接触对准工具部件，所述对准敏感过程诸如自动化封装测试和焊料球组装。因为封装基板220的边缘通常根据高公差制造，例如在零点几毫米的量级上，所以封装基板220的边缘可以用于在对准敏感过程期间准确地对准微电子封装200。作为参考，示出对准工具部件301(虚线)定位为与封装基板220的对准表面226相接触。虽然在图3中示出为具有圆形截面的针，但是每个对准工具部件301可以是任何技术上可行的对准工具部件，包括平面表面、矩形或其他形状的指状物，诸如此类。
凹部136的确切几何结构，例如深度和宽度，可以基于多种因素进行选择，所述因素包括接触对准表面226的对准工具部件301的尺寸和形状，以及关于封装基板220的、板230的放置精度。例如，在板230的放置精度相对较低的情况下，凹部136可以配置为具有较大的深度(即，远离边缘123)以适应关于封装基板220的、板的定位的较大可能范围。本领域技术人员可以容易地针对微电子封装200的任何特定配置确定用于凹部136的合适几何结构。
通常，凹部136成对形成，使得特定对中的一个凹部136位于板230的一侧，且该对中的另一凹部136位于板230的相对侧。例如，如图3所示，凹部136A设置为与凹部136B相对，且凹部136C设置为与凹部136D相对。这类设置在板230的相对侧上的成对凹部136的布置通常与用于在某些制造过程中准确地对准微电子封装200的对准工具部件的配置相对应。
如上文所述，凹部136定位为与对准表面226的位置相对应。因此，凹部136也定位为与对准工具部件301的位置相对应，使得板230超过封装基板220的边缘123的悬出确实导致板230和任何对准工具部件301之间的接触。这样，凹部136确保板230与封装基板220的显著未对准在后续对准敏感过程期间不会影响定位微电子封装200的精度，所述对准敏感过程诸如焊料球组装或自动化检测。因此，板230可以配置为具有宽度235，其大致等于封装基板220的宽度225，从而将微电子封装200的刚度最大化。简明起见，图2中示出了宽度225和宽度235。在某些实施例中，板230可以配置为具有宽度235，其等于或略微大于封装基板220的宽度225，从而确保板230接触封装基板230的整个外缘。下面连同图4A和4B进一步描述凹部136的优势。
在某些实施例中，当微电子封装200在配置中为正方形或矩形时，对于微电子封装200的每一侧，至少一个对准工具部件301用于在特定制造过程期间接触并定位微电子封装200。因此，在这类实施例中，在板230的每一侧设置至少一个凹部136，其中每个凹部136与用于对准微电子封装200的对准工具部件之一的位置相对应。在这类实施例中，板230配置为具有针对每一个用于在微电子封装200的制造期间对准其的对准工具部件的凹部136。此外，在某些实施例中，某些凹部136定位为与用于在一个制造过程(例如，焊料球安装)期间对准微电子封装200的对准工具部件301的位置相对应，且其他凹部136定位为与用于在不同制造过程(例如，微电子封装200的自动化检测)期间对准微电子封装200的对准工具部件301的位置相对应。
图4A为根据本发明的另一实施例的、在图3中的截面A-A处得到的图3的微电子封装200的示意性横截面视图。作为参考，图4A进一步示出第一对准工具表面401和第二对准工具表面402，其一起用于在对准敏感过程中定位微电子封装200，所述对准敏感过程诸如自动化检测或焊料球组装。在图4A中，描绘了焊料球组装过程，但第一对准工具表面401和第二对准工具表面402也可以以相似方式用于其他对准敏感过程。
如所示的，由于第一对准工具表面401接触封装基板220的对准表面226之一，并且第二对准工具表面402接触基板220的相对对准表面226，所以微电子封装200被准确地关于焊料球410定位。这样，即使板230与封装基板220显著未对准，焊料球410也与焊盘121适当地对准。
图4B为现有技术微电子封装420的示意性横截面视图，其不包括在板230上形成的凹部136。在其他方面，微电子封装420与微电子封装200大致相似。因为微电子封装420不包括在板230中形成的凹部136，所以当与第一对准工具表面401和第二对准工具表面402接触时，在封装基板220的一个或多个边缘处引起悬出460的板230的任何未对准直接影响微电子封装420的定位。在图4B中，悬出460导致第一对准工具表面401接触板230而非封装基板220的对准表面226A。如所示的，这类未对准引起关于焊盘121的显著焊料球偏移，其可能引起微电子封装420由于有缺陷而被断然拒绝或极大地降低微电子封装420在操作期间的可靠性。
图5示出了在其中可以实现本发明的各实施例的计算设备。具体地，图5为具有根据本发明的实施例来配置的微电子封装510的计算设备500的框图。计算设备500可以是台式计算机、膝上型计算机、智能电话、数字平板、个人数字助理、或其他技术上可行的计算设备。微电子封装510在配置和操作上与以上连同图1-3所描述的微电子封装100或200大致相似，并且可以包括CPU、GPU、应用处理器或其他逻辑器件、诸如随机存取存储器(RAM)的易失性存储器、诸如闪存的非易失性存储器、片上系统(SOC)、或任何其他包含IC芯片的器件。
总体来说，本发明的实施例阐述了具有补强板或散热器的微电子封装，所述补强板或散热器具有在其边缘上形成的凹部。该凹部定位为与微电子封装的对准表面的位置相对应，使得关于对准表面的、补强板或散热器的悬出不会妨碍这些对准表面和对准工具之间的接触。以上所描述的实施例的优势为，尺寸制定为覆盖封装基板的大部分或全部外缘的补强板或散热器可以耦连到封装基板，而不在后续制造过程中引起对准问题。这样，减少在某些制造步骤中对较大的微电子封装刚度和微电子封装的欠佳对准之间的权衡。因此，微电子封装可以制造得具有较大的刚度或可靠性并且不增加微电子封装的缺陷度。
虽然前文针对本发明的实施例，但是可以构思本发明的其他实施例和进一步的实施例而不脱离其基本范围，并且其范围由随后的权利要求来确定。

Claims (12)

1.一种微电子封装，包括：
封装基板，具有安装在其上的至少一个半导体裸片；以及
板，其耦连到所述封装基板并且配置为具有在第一边缘中形成的第一凹部和在第二边缘中形成的第二凹部，
其中所述第一边缘和所述第二边缘形成在所述板的相对侧上。
2.根据权利要求1所述的微电子封装，其中所述板与所述至少一个半导体裸片热接触。
3.根据权利要求1所述的微电子封装，其中所述第一凹部与所述封装基板的、配置为接触用于测试或封装组装过程的对准工具的第一表面的第一对准表面相对应，并且所述第二凹部与所述封装基板的、配置为接触所述对准工具的第二表面的第二对准表面相对应。
4.根据权利要求1所述的微电子封装，进一步包括在所述板的第三边缘中形成的第三凹部和在所述板的第四边缘中形成的第四凹部，其中所述第三边缘和所述第四边缘形成在所述板的相对侧上。
5.根据权利要求1所述的微电子封装，其中所述板包括补强板和散热器中的至少一个。
6.根据权利要求1所述的微电子封装，进一步包括在所述板的所述第一边缘中形成的第三凹部和在所述板的所述第二边缘中形成的第四凹部。
7.根据权利要求6所述的微电子封装，其中所述第一凹部与所述封装基板的、配置为接触用于第一测试或封装组装过程的对准工具的第一表面的第一对准表面相对应，并且所述第三凹部与所述封装基板的、配置为接触用于第二测试或封装组装过程的对准工具的第二表面的第二对准表面相对应。
8.根据权利要求6所述的微电子封装，其中所述第一凹部和所述第二凹部设置为大致彼此相对，并且所述第三凹部和所述第四凹部设置为大致彼此相对。
9.根据权利要求6所述的微电子封装，其中所述板包括大致成矩形的板，并且所述第一凹部、所述第二凹部、所述第三凹部和所述第四凹部中的每一个设置为离所述成矩形的板的角比离所述边缘中的任何一个的中心点更近。
10.根据权利要求1所述的微电子封装，其中所述板包括与所述封装基板的禁止区相对应的中央开口。
11.根据权利要求1所述的微电子封装，其中所述板的宽度等于或大于所述封装基板的相应宽度。
12.一种系统，包括：
对准工具，具有第一对准表面和第二对准表面；以及
微电子封装，其包括：
封装基板，具有安装在其上的至少一个半导体裸片；以及
板，其耦连到所述封装基板并且配置为具有在第一边缘中形成的第一凹部和在第二边缘中形成的第二凹部，
其中所述第一边缘和所述第二边缘形成在所述板的相对侧上，并且
所述第一对准表面接触所述封装基板的、与所述第一凹部相对应的部分，并且所述第二对准表面接触所述封装基板的、与所述第二凹部相对应的部分。
CN201510097470.9A 2014-03-05 2015-03-05 具有边缘凹部用于改善的对准的微电子封装板 Pending CN104900600A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/198,194 US20150255365A1 (en) 2014-03-05 2014-03-05 Microelectronic package plate with edge recesses for improved alignment
US14/198,194 2014-03-05

Publications (1)

Publication Number Publication Date
CN104900600A true CN104900600A (zh) 2015-09-09

Family

ID=54018097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510097470.9A Pending CN104900600A (zh) 2014-03-05 2015-03-05 具有边缘凹部用于改善的对准的微电子封装板

Country Status (3)

Country Link
US (1) US20150255365A1 (zh)
CN (1) CN104900600A (zh)
TW (1) TWI581377B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2727445A4 (en) * 2011-06-28 2015-04-15 Ericsson Telefon Ab L M ELECTRONIC DEVICE HAVING A HEAT DISSIPATION STRUCTURE
US20230345614A1 (en) * 2022-04-20 2023-10-26 Western Digital Technologies, Inc. Protective enclosure for an electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178494A1 (en) * 2003-03-11 2004-09-16 Silicinware Precision Industries, Ltd Semiconductor package with heat sink
US20040188831A1 (en) * 2003-03-27 2004-09-30 Siliconware Precision Industries, Ltd. Semiconductor package with heat spreader
CN101193204A (zh) * 2006-11-30 2008-06-04 日立麦克赛尔株式会社 摄像模块及摄像装置
CN102742377A (zh) * 2010-02-03 2012-10-17 卓英社有限公司 容易焊接的电磁波屏蔽用屏蔽壳体
US20130258610A1 (en) * 2012-03-29 2013-10-03 Jianguo Li Semiconductor chip device with vented lid

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282096B1 (en) * 2000-04-28 2001-08-28 Siliconware Precision Industries Co., Ltd. Integration of heat conducting apparatus and chip carrier in IC package
US6921974B2 (en) * 2003-03-28 2005-07-26 United Test & Assembly Center Ltd. Packaged device with thermal enhancement and method of packaging
US20080081489A1 (en) * 2006-09-29 2008-04-03 Macgregor Mike G Reliable land grid array socket loading device
US7980773B2 (en) * 2006-11-30 2011-07-19 Hitachi Maxell, Ltd. Camera module and imaging apparatus
TWI358119B (en) * 2008-01-23 2012-02-11 Advanced Semiconductor Eng Package structure
JP5277755B2 (ja) * 2008-07-01 2013-08-28 オムロン株式会社 電子部品
US8970029B2 (en) * 2009-07-30 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced heat spreader for flip chip packaging
JP5898919B2 (ja) * 2011-10-31 2016-04-06 新光電気工業株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178494A1 (en) * 2003-03-11 2004-09-16 Silicinware Precision Industries, Ltd Semiconductor package with heat sink
US20040188831A1 (en) * 2003-03-27 2004-09-30 Siliconware Precision Industries, Ltd. Semiconductor package with heat spreader
CN101193204A (zh) * 2006-11-30 2008-06-04 日立麦克赛尔株式会社 摄像模块及摄像装置
CN102742377A (zh) * 2010-02-03 2012-10-17 卓英社有限公司 容易焊接的电磁波屏蔽用屏蔽壳体
US20130258610A1 (en) * 2012-03-29 2013-10-03 Jianguo Li Semiconductor chip device with vented lid

Also Published As

Publication number Publication date
TW201603204A (zh) 2016-01-16
TWI581377B (zh) 2017-05-01
US20150255365A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
CN110875259B (zh) 半导体装置
US9773766B2 (en) Semiconductor device including independent film layer for embedding and/or spacing semiconductor die
US9024426B2 (en) Semiconductor device and method of manufacturing the same
US20140138823A1 (en) Variable-size solder bump structures for integrated circuit packaging
EP2622633B1 (en) Corner structure for ic die
CN103887258A (zh) 使用具有硅通孔的中介层衬底的芯片封装
CN104882422A (zh) 堆叠封装结构
US9892990B1 (en) Semiconductor package lid thermal interface material standoffs
TWI620295B (zh) 半導體元件及其製造方法
US9343437B2 (en) Semiconductor package devices
EP2797113A1 (en) Electrical system and core module thereof
US9589947B2 (en) Semiconductor packages and methods of manufacturing the same
US20130094152A1 (en) Electronic device and heat sink employing the same
CN104900600A (zh) 具有边缘凹部用于改善的对准的微电子封装板
US20140061890A1 (en) Semiconductor package and method of manufacturing the same
JP2015146385A (ja) 半導体装置及び半導体装置の製造方法
US9793189B2 (en) Printed wiring board assembly, electrical device, and method for assembling printed wiring board assembly
CN103050455A (zh) 堆叠封装结构
US10147616B2 (en) Package frame and method of manufacturing semiconductor package using the same
US20230187383A1 (en) Semiconductor device and manufacturing method thereof
US9093563B2 (en) Electronic module assembly with patterned adhesive array
KR101999114B1 (ko) 반도체 패키지
US11315883B2 (en) Integrated circuit product customizations for identification code visibility
TWI557852B (zh) 系統級封裝模組及其製造方法
KR20100099778A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150909