TW201546787A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW201546787A
TW201546787A TW104118742A TW104118742A TW201546787A TW 201546787 A TW201546787 A TW 201546787A TW 104118742 A TW104118742 A TW 104118742A TW 104118742 A TW104118742 A TW 104118742A TW 201546787 A TW201546787 A TW 201546787A
Authority
TW
Taiwan
Prior art keywords
dummy
transistor
pixel
line
electrode connected
Prior art date
Application number
TW104118742A
Other languages
English (en)
Inventor
Ji-Hye Kong
Chul-Kyu Kang
Yong-Jae Kim
Young-In Hwang
So-Young Kang
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW201546787A publication Critical patent/TW201546787A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明揭示一種畫素、一種包含複數畫素之顯示裝置及一種驅動該顯示裝置之方法。該顯示裝置包含：一發射畫素，包含一發射裝置，該發射畫素位於一顯示區域中；一虛設畫素，位於顯示區域外的一非顯示區域中；及一修復線，可連接至發射畫素之發射裝置及虛設畫素，其中該虛設畫素包含：一第一虛設驅動器，用於接收與針對一訊框之複數子欄位其中之每一者施加至該發射畫素之資料訊號相同之一資料訊號，且經由該修復線控制該發射畫素之該發射裝置之發射；及一第二虛設驅動器，用於在其中該發射裝置不發射光之該等子欄位其中之一中重設該修復線。

Description

顯示裝置 【優先權聲明】
本申請案主張於2014年6月11日在韓國智慧財產局提出申請之第10-2014-0071070號韓國專利申請案之優先權及權益，該韓國專利申請案之揭露內容以引用的方式全文併入本文中。
本發明之一或多個實施例係關於一種畫素、一種包含複數畫素之顯示裝置及一種驅動該顯示裝置之方法。
若一顯示裝置中之一畫素成為有缺陷的，則該畫素可一直發射光而不管施加至其之一掃描訊號及一資料訊號為如何或可一直顯示為黑色(例如，藉由不發射光)。一直發射光之畫素稱為一亮點(或一熱點)，且一直顯示為黑色之畫素稱為一暗點(或一黑點)。
由於畫素之電路變得更複雜，因此由一電路缺陷形成之亮點或暗點變得更難以解決。
本發明之一或多個實施例包含一顯示裝置，用於藉由修復一缺陷畫素而正常地驅動該缺陷畫素，從而增加一生產良率且改良品質劣化。
額外態樣將部分闡述於以下說明中，且將依據該說明而部分地變得顯而易見，或可藉由實踐所呈現實施例而得知。
根據本發明之一或多個實施例，一種顯示裝置包含：一發射畫素，包含一發射裝置，該發射畫素位於一顯示區域中；一虛設畫素，位於該顯示區域外的一非顯示區域中；及一修復線，可連接至該發射畫素之發射裝置及該虛設畫素，其中該虛設畫素包含：一第一虛設驅動器，用於接收與針對一訊框之複數子欄位其中之每一者施加至該發射畫素之資料訊號相同之一資料訊號，並經由該修復線控制該發射畫素之發射裝置之發射；及一第二虛設驅動器，用於在該等子欄位當中該發射裝置在其中不發射光之一子欄位中重設該修復線。
該第二虛設驅動器可包含：一第三電晶體，包含：一閘電極，連接至一第一虛設掃描線；一第一電極，連接至一虛設資料線，該虛設資料線施加該資料訊號之一反相訊號；及一第二電極，連接至一第二節點；及一第四電晶體，包含：一閘電極，連接至該第二節點；一第一電極，連接至該第一虛設驅動器；及一第二電極，連接至一第二電力線。
該第二虛設驅動器可包含：一第五電晶體，包含：一閘電極，用以接收所施加之一控制訊號；一第一電極，連接至該第一虛設驅動器；及一第二電極，用以接收所施加之一重設訊號。
該第五電晶體之第二電極可連接至該第五電晶體之閘電極，以接收該控制訊號作為重設訊號。
該第二虛設驅動器可更包含：一第六電晶體，包含：一閘電極，用以接收所施加之控制訊號；一第一電極，連接至該第一虛設驅動器之一第二電晶體之閘電極；及一第二電極，連接至該第一虛設驅動器之第二電晶體之第一電極，其中該第六電晶體及該第五電晶體係為同時導通的。
該控制訊號可在各該等子欄位之一部分中導通該第五電晶體及該第六電晶體。
該第一虛設驅動器可包含：一第一電晶體，包含：一閘電極，連接至一第一虛設掃描線；一第一電極，連接至一資料線；及一第二電極，連接至一第一節點；一第二電晶體，包含：一閘電極，連接至該第一節點；一第一電極，被配置成可連接至一第一電源；及一第二電極，連接至該第二虛設驅動器；及一第一虛設電容器，包含：一第一電極，連接至該第一節點；及一第二電極，連接至該第二電晶體之第一電極。
該第二虛設驅動器可包含：一第七電晶體，包含：一閘電極，連接至一第二虛設掃描線；一第一電極，連接至該資料線；及一第二電極，連接至一第二節點；一第八電晶體，包含：一閘電極，連接至該第二節點；一第一電極，連接至該第一虛設驅動器；及一第二電極，連接至一第二電源；及一第二虛設電容器，設置於該第八電晶體之閘電極與第二電極之間。
施加至該第一虛設掃描線之一第一掃描訊號可係在施加至該第二虛設掃描線之一第二掃描訊號之前或之後，且其中該資料訊號係因應於該第一掃描訊號而施加至該資料線，且該資料訊號之一反相訊號係因應於該第二掃描訊號而施加至該資料線。
該顯示裝置可更包含：一第九電晶體，包含：一閘電極，連 接至一控制線；一第一電極，連接至一第三電源；及一第二電極，連接至該第七電晶體之閘電極。
該第九電晶體可：藉由在自該第二虛設掃描線施加一掃描訊號時自該控制線接收一測試閘極訊號(test gate signal)而導通；在一第一週期期間關斷該第七電晶體；在一第二週期期間導通該第七電晶體；及將具有關斷該第八電晶體之一位準之一電壓傳送到第二節點。
該顯示裝置可更包含：一第十電晶體，包含：一閘電極，連接至該控制線；一第一電極；連接至該第三電源；及一第二電極，連接至該第七電晶體之第二電極。
當自該第二虛設掃描線施加一掃描訊號時，該第九電晶體藉由自該控制線接收一測試閘極訊號而導通以關斷該第七電晶體，且該第十電晶體藉由自該控制線接收測試閘極訊號而導通以關斷該第八電晶體。
該發射畫素之發射裝置可與該發射畫素之一驅動器分離，且該發射畫素之發射裝置及該虛設畫素連接至該修復線。
根據本發明之一或多個實施例，提供一種畫素，其可經由一修復線連接至一外部畫素，且藉由根據施加至一訊框之複數子欄位其中之每一者之一資料訊號調整該外部畫素之一發射時間而使得該外部畫素能夠顯示階度(gradation)，該畫素包含：一第一電晶體，包含：一閘電極，連接至一第一掃描線；一第一電極，連接至一第一資料線，該第一資料線施加該資料訊號；及一第二電極，連接至一第一節點；一第二電晶體，包含：一閘電極，連接至該第一節點；一第一電極，連接至一第一電源；及一第二電極，可連接至該修復線；一第一電容器，包含：一第一電極，連接至 該第一節點；及一第二電極，連接至該第二電晶體之第一電極；及一第三電晶體，連接至該第二電晶體且可連接至該修復線。
該第二電晶體及該第三電晶體可連接至該修復線，使得該畫素連接至該外部畫素之一發射裝置。
該畫素可更包含：一第五電晶體，設置於該第二電晶體之一閘電極與該第一電源之間，其中該第五電晶體及該第三電晶體係為同時導通的，使得該第五電晶體將具有關斷該第二電晶體之一位準之一電壓傳送至該第一節點，且其中該修復線係經由被導通之第三電晶體而重設。
該第三電晶體及該第五電晶體可在各該等子欄位之一部分期間而導通。
在其中該外部畫素不發射光之該等子欄位其中之一中，該第二電晶體可被關斷且該第三電晶體被導通，且其中該修復線係經由被導通之第三電晶體而重設。
該畫素可更包含：一第四電晶體，設置於該第三電晶體之一閘電極與一第二資料線之間，該第二資料線用以接收所施加之該資料訊號之一反相訊號，其中該第一電晶體及該第四電晶體係為同時導通的。
該畫素可更包含：一第六電晶體，連接於該第一資料線與該第三電晶體之一閘電極之間；及一第二電容器，包含：一第一電極，連接至該第三電晶體之閘電極；及一第二電極，連接至一第二電源，其中該第六電晶體係在該第一電晶體之前或之後導通，其中該資料訊號係在該第一電晶體被導通時施加至該第一資料線，且其中該資料訊號之一反相訊號係在該第六電晶體被導通時施加至該第一資料線。
該畫素可更包含：一第七電晶體，設置於該第六電晶體之閘電極與一第三電源之間。
該畫素可更包含：一第八電晶體，設置於該第三電晶體之一閘電極與該第三電源之間。
根據本發明之一或多個實施例，提供一種驅動一顯示裝置之方法，該顯示裝置包含一發射畫素及一虛設畫素，該發射畫素係經由一修復線而連接至該虛設畫素，該方法包含：由該虛設畫素經由該修復線控制該發射畫素之一發射裝置之一發射；及根據針對一訊框之複數子欄位其中之每一者施加至該虛設畫素之一資料訊號調整該發射畫素之發射裝置之一發射時間以由該發射畫素顯示階度；及由該虛設畫素在其中該發射裝置不發射光之該等子欄位其中之一中重設該修復線。
10A‧‧‧顯示面板
10B‧‧‧顯示面板
20‧‧‧掃描驅動單元、掃描驅動器
30‧‧‧資料驅動單元、資料驅動器
41‧‧‧第一測試控制線
42‧‧‧測試掃描線
43‧‧‧第二測試控制線
44‧‧‧第一測試資料線
45‧‧‧第二測試資料線
46‧‧‧第三測試資料線
50‧‧‧控制單元、控制器
100A‧‧‧顯示裝置
100B‧‧‧顯示裝置
AA‧‧‧顯示區域
C1‧‧‧第一電容器
C2‧‧‧第二電容器
CL‧‧‧控制線
Crep‧‧‧寄生電容器
Cst‧‧‧電容器
D‧‧‧資料訊號
DA‧‧‧虛設區域
DB‧‧‧資料訊號之反相訊號
DC_B‧‧‧第三測試資料訊號
DC_G‧‧‧第二測試資料訊號
DC_GATE‧‧‧測試控制訊號
DC_ON‧‧‧測試掃描訊號
DC_R‧‧‧第一測試資料訊號
DDL‧‧‧虛設資料線
DL‧‧‧資料線
DL1‧‧‧資料線
DLm‧‧‧資料線
DP‧‧‧虛設畫素
DP1‧‧‧虛設畫素
DP2‧‧‧虛設畫素
DP3‧‧‧虛設畫素
DP4‧‧‧虛設畫素
DP5‧‧‧虛設畫素
DP6‧‧‧虛設畫素
DP7‧‧‧虛設畫素
DP8‧‧‧虛設畫素
DPC‧‧‧虛設驅動單元
DPCa‧‧‧第一虛設驅動單元
DPCb‧‧‧第二虛設驅動單元
DPC1a‧‧‧第一虛設驅動單元
DPC1b‧‧‧第二虛設驅動單元
DPC2a‧‧‧第一虛設驅動單元
DPC2b‧‧‧第二虛設驅動單元
DPC3a‧‧‧第一虛設驅動單元
DPC3b‧‧‧第二虛設驅動單元
DPC4a‧‧‧第一虛設驅動單元
DPC4b‧‧‧第二虛設驅動單元
DPC5a‧‧‧第一虛設驅動單元
DPC5b‧‧‧第二虛設驅動單元
DPC6a‧‧‧第一虛設驅動單元
DPC6b‧‧‧第二虛設驅動單元
DPC7a‧‧‧第一虛設驅動單元、第一虛設驅動器
DPC7b‧‧‧第二虛設驅動單元、第二虛設驅動器
DPC7t‧‧‧測試驅動單元、測試驅動器
DCP8a‧‧‧第一虛設驅動單元
DCP8b‧‧‧第二虛設驅動單元
DPC8t‧‧‧測試驅動單元
DSL‧‧‧虛設掃描線
DSL1‧‧‧第一虛設掃描線
DSL2‧‧‧第二虛設掃描線
ED‧‧‧發射裝置
EN_DIS‧‧‧第一控制訊號
ELVDD‧‧‧第一電源電壓
ELVDDL‧‧‧第一電力線
ELVSS‧‧‧第二電源電壓
EP‧‧‧發射畫素
EPrrs‧‧‧修復畫素
GI‧‧‧第二控制訊號
I‧‧‧電流
IN1‧‧‧第一控制端子
IN2‧‧‧第二控制端子
IN3‧‧‧第三控制端子
IN4‧‧‧第四控制端子
N1‧‧‧第一節點
N2‧‧‧第二節點
P1‧‧‧端子
P2‧‧‧端子
P3‧‧‧端子
P4‧‧‧端子
P5‧‧‧端子
PC‧‧‧驅動單元
RL‧‧‧修復線
SF0‧‧‧非發射子欄位
SF1‧‧‧第一子欄位
SF2‧‧‧第二子欄位
SF3‧‧‧第三子欄位
SF4‧‧‧第四子欄位
SF5‧‧‧第五子欄位
SF11‧‧‧第十一子欄位
SFX‧‧‧第x子欄位
SL‧‧‧掃描線
SL1‧‧‧掃描線
SL2‧‧‧掃描線
SL3‧‧‧掃描線
SL4‧‧‧掃描線
SL5‧‧‧掃描線
SL6‧‧‧掃描線
SL7‧‧‧掃描線
SL8‧‧‧掃描線
SL9‧‧‧掃描線
SL10‧‧‧掃描線
SLn‧‧‧掃描線
SLn+1‧‧‧第n+1掃描線
T1‧‧‧第一電晶體
T2‧‧‧第二電晶體
T3‧‧‧第三電晶體
T4‧‧‧第四電晶體
T5‧‧‧第五電晶體
T6‧‧‧第六電晶體
T7‧‧‧第七電晶體
T8‧‧‧第八電晶體
T9‧‧‧第九電晶體
T10‧‧‧第十電晶體
T11‧‧‧第十一電晶體
T12‧‧‧第十二電晶體
Td‧‧‧驅動電晶體
Ts‧‧‧開關電晶體
TSW1‧‧‧第一測試開關
TSW21‧‧‧第2-1測試開關
TSW22‧‧‧第2-2測試開關
TSW23‧‧‧第2-3測試開關
VGH‧‧‧控制電壓
Vreset‧‧‧重設電壓
結合附圖閱讀以下對實施例之闡述，此等及/或其他態樣將變得顯而易見且更易於瞭解，在附圖中：第1圖係為根據本發明一實施例之一顯示裝置之一示意性方塊圖；第2圖及第3圖係為用於解釋一種驅動第1圖之一顯示面板之方法之時序圖；第4圖係為根據本發明一實施例之一發射畫素之一電路圖；第5圖係為根據本發明一實施例之一虛設畫素之一示意性電路圖；第6圖係為用於解釋根據本發明之一實施例，一種修復一缺陷畫素之方法之一電路圖； 第7圖係為用於解釋流經一正常發射畫素之一發射裝置之一關斷電流(off current)及流經一修復畫素之一發射裝置之一關斷電流隨時間變化之一曲線圖；第8圖、第9圖、第10圖及第11圖係為根據本發明各實施例之虛設畫素之電路圖；第12A圖及第12B圖係為用於解釋一種驅動第11圖之一顯示面板之方法之時序圖；第13圖及第14圖係為根據本發明各實施例之虛設畫素之電路圖；第15圖係為根據本發明另一實施例之一顯示裝置之一示意性方塊圖；第16圖係為根據本發明另一實施例之一虛設畫素之一電路圖；第17圖係為用於解釋對第16圖之虛設畫素進行之一胞元測試(cell test)之一時序圖；第18圖係為根據本發明另一實施例之一虛設畫素之一電路圖；及第19圖係為用於解釋第18圖之虛設畫素之一胞元測試之一時序圖。
現在參考內容將詳細地說明其實例例示於附圖中之實施例，其中在通篇中相同參考編號指代相同元件。本發明實施例可具有不同形式且不應視為限定於本文中所作之闡述。因此，下文僅藉由參考各圖來闡述該等實施例，以解釋本發明闡述之各態樣。本文中所用之用語「及/或」包含相關列出項其中之一或多者之任意及所有組合。
在附圖中，相同或有對應關係之組件具有相同參考編號而不 管圖號如何，且省略冗餘解釋。
在本說明書通篇中，當使用用語「第一」及「第二」來闡述各種組件時，顯而易見該等組件並非限定於用語「第一」及「第二」。用語「第一」及「第二」僅用於區分每一組件。在本說明書通篇中，單數形式可包含複數形式，除非對其存在一相反之特定闡述。
當諸如「至少其中之一」等表達位於一系列元件之前時，該表達係修飾整個系列元件而非修飾該系列中之個別元件。另外，當闡述本發明之實施例時使用「可」指代「本發明之一或多個實施例」。
當將一第一元件闡述為「耦合」或「連接」至一第二元件時，第一元件可直接「耦合」或「連接」至第二元件，或一或多個其他中間元件可位於第一元件與第二元件之間。
此外，諸如「包含(comprise或comprising)」等用語係用於指明一所敍述形式及/或一組件之存在，而不排除一或多個其他所敍述形式及/或一或多個其他組件之存在。
第1圖係為根據本發明一實施例之一顯示裝置100A之一示意性方塊圖。
參考第1圖，根據本發明之一實施例之顯示裝置100A包含：一顯示面板10A，包含排列成列及行的複數畫素；一掃描驅動單元20(例如，一掃描驅動器20)；一資料驅動單元30(例如，一資料驅動器30)及一控制單元50(例如，一控制器50)。
顯示面板10A可包含一絕緣基板(以下稱為一「基板」)，該基板上設置複數掃描線SL1至SLn及DSL、複數資料線DL1至DLm、複數 發射畫素EP及複數虛設畫素DP(其連接至掃描線SL1至SLn及DSL以及資料線DL1至DLm)及一面對基板(面對該基板且接合至該基板)。
掃描驅動單元20、資料驅動單元30及控制單元50可形成為個別的積體電路晶片或單一的積體電路晶片，且可直接安裝於顯示面板10A之基板上或安裝於一撓性印刷電路膜上，或以一捲帶式載體封裝(tape carrier package；TCP)附裝至顯示面板10A之基板，或安裝於一個別的印刷電路板(printed circuit board；PCB)上，或可形成於顯示面板10A之基板上。
一顯示區域AA及一虛設區域DA可形成於顯示面板10A之基板上。虛設區域DA係為環繞顯示區域AA之一非顯示區域之一部分。
虛設區域DA可設置於顯示區域AA之上側及下側或左側及右側至少其中之一中。該等虛設畫素DP可在每一畫素行中形成於一畫素行之上區域及下區域至少其中之一中，或可在每一畫素列中形成於一畫素列之左區域及右區域至少其中之一中。將在第1圖中闡述在顯示區域AA之上側及下側的虛設區域DA之畫素行中形成虛設畫素DP之一實例。然而，第1圖亦可揭示其中虛設畫素DP形成於顯示區域AA之左側及右側的虛設區域DA之畫素列中之一情形。
連接至掃描線SL1至SLn及資料線DL1至DLm之發射畫素EP排列於顯示區域AA之基板上。連接至一虛設掃描線DSL及資料線DL1至DLm之虛設畫素DP排列於虛設區域DA中。掃描線SL1至SLn可在一第一方向上延伸。資料線DL1至DLm可在一第二方向上延伸。
發射畫素EP可顯示一種色彩，且可顯示舉例而言紅色、綠色、藍色及白色其中之一。然而，本發明並非僅限於此，而是發射畫素EP 可顯示除紅色、綠色、藍色及白色之外的一色彩。
虛設畫素DP可在一列方向上設置於每一行中。虛設掃描線DSL可係為設置於顯示區域AA之最後第N個掃描線SLn之後的至少一掃描線，及/或可係為設置於之顯示區域AA之第一掃描線SL1之前的至少一掃描線。
顯示面板10A之基板可包含複數修復線RL(RL1至RLm)。該等修復線RL可形成為平行於複數資料線DL(DL1至DLm)。修復線RL可設置成可連接至同一行中之虛設畫素DP及發射畫素EP之發射裝置。
在本說明書中，用語「可連接」或「可連接地」指代藉由在一修復過程期間使用一雷射所獲得之一可連接狀態。當將一第一構件與一第二構件稱作係為可連接地設置時，該第一構件及該第二構件在修復過程期間處於一可連接狀態，而該第一構件與該第二構件並非實際地彼此連接。舉例而言，彼此「可連接」之第一構件及第二構件可設置成彼此重疊，在其間之一重疊區域中設置有一絕緣層。當在修復過程期間將雷射輻照於重疊區域上時，重疊區域中的絕緣層被破壞，且第一構件與第二構件彼此電性耦合(例如，電性連接)。
若發射畫素EP其中之一係為有缺陷的，則可使用修復線RL來將可係為與缺陷畫素分離之發射裝置連接至虛設畫素DP，以提供用於根據施加至虛設畫素DP之虛設資料訊號之邏輯位準來控制缺陷畫素之發射之一路徑。
以下，藉由一修復過程修復之一缺陷畫素稱為一修復畫素EPrrs。該修復過程可在用於在一基板上形成畫素電路陣列及各發射裝置之 一胞元製程(cell process)之後執行。
雖然在第1圖中資料線DL係設置於發射畫素EP及虛設畫素DP之一右側處，且修復線RL係設置於其一左側處，但本發明並非僅限於此。可交換資料線DL及修復線RL之位置。作為另一選擇，資料線DL及修復線RL兩者皆可設置於發射畫素EP及虛設畫素DP之左側或右側處。可在每一畫素行中形成一或多條修復線RL。根據一畫素設計，一或多個修復線RL可形成為平行於掃描線SL，使得可於每一畫素列中形成一或多條修復線RL。
掃描驅動單元20可產生掃描訊號，並以確定之時序經由掃描線SL1至SLn及虛設掃描線DSL將該等掃描訊號依序提供至顯示面板10A。
當將掃描訊號施加至發射畫素EP時，資料驅動單元30經由資料線DL1至資料線DLm將具有一第一邏輯位準及一第二邏輯位準其中之一的資料訊號提供至顯示面板10A之發射畫素EP。該第一邏輯位準及該第二邏輯位準可分別係為一高位準及一低位準。作為另一選擇，該第一邏輯位準及該第二邏輯位準可分別係為低位準及高位準。
資料驅動單元30可接收發射畫素EP之一訊框之影像資料，提取各發射畫素EP之階度，並將所提取階度轉換成先前確定數目個位元之數位資料。資料驅動單元30可將數位資料中所包含之每一位元提供至資料線DL1至DLm其中之一對應者作為用於每一對應子欄位之一資料訊號。一個訊框係由複數子欄位構成，該等子欄位之顯示時間(例如，顯示持續時間及或顯示持續)係根據一設定權重決定。
在顯示裝置100A中，各發射畫素EP中所包含之發射裝置基 於針對每一子欄位自資料驅動單元30提供之資料訊號之一邏輯位準而選擇性地發射光，且在一個訊框內發射裝置之一發射時間得到調整，從而顯示階度。各發射畫素EP可在接收到低位準之資料訊號時使發射裝置在一對應子欄位區段期間發射光，且可在接收到高位準之資料訊號時在對應子欄位區段期間關斷發射裝置。作為另一選擇，在接收到高位準之資料訊號時，各發射畫素EP可使發射裝置在對應子欄位區段期間發射光，且在接收到低位準之資料訊號時，各發射畫素EP可在對應子欄位區段期間關斷發射裝置。
儘管在第1圖中例示其中掃描驅動單元20將掃描訊號施加至虛設畫素DP之一實例，但一單獨虛設驅動單元(例如，一虛設驅動器)可將掃描訊號施加至虛設畫素DP。儘管在第1圖中例示一個掃描驅動單元20，但複數掃描驅動單元(例如，掃描驅動器)20可被設置於掃描線SL1至SLn之兩側處，且因此可減小或最小化遠離掃描驅動單元20之掃描訊號之一電壓降(voltage drop)。
當將掃描訊號施加至虛設畫素DP時，資料驅動單元30可將虛設資料訊號施加至虛設畫素DP。
在資料訊號被直接施加至發射畫素EP時之正常驅動期間，資料驅動單元30可將已施加至或將施加至發射畫素EP之一資料訊號施加至虛設畫素DP作為虛設資料訊號，其中發射畫素EP連接至顯示區域AA之第一掃描線SL1或最後掃描線SLn。在資料訊號經由修復線RL自虛設畫素DP直接施加至修復畫素之修復驅動期間，資料驅動單元30可將已施加至或將施加至修復畫素之一資料訊號施加至虛設畫素DP作為虛設資料訊號。
控制單元50產生一掃描控制訊號及一資料控制訊號並將其分別傳輸至掃描驅動單元20及資料驅動單元30。藉此，掃描驅動單元20以 確定之時序將掃描訊號施加至掃描線SL1至SLn及虛設掃描線DSL，且資料驅動單元30將資料訊號施加至發射畫素EP及虛設畫素DP。
第2圖及第3圖係為用於解釋一種驅動第1圖之顯示面板10A之方法之時序圖。
第2圖係為例示控制第一掃描線SL1至第十掃描線SL10之一實例時序圖。參考第2圖，一個訊框係由第一子欄位SF1至第五子欄位SF5構成且藉由第一位元資料至第五位元資料來顯示階度。一個單位時間包含五個選擇時間。位元數據之每一片段之顯示持續時間之一長度係為3：6：12：21：8。第一位元數據至第五位元數據之顯示持續時間之一總和係為50(=3+6+12+21+8)個選擇時間。與前一掃描線SL之選擇時序相比，第一子欄位SF1至第五子欄位SF5中每一者之每一掃描線SL之選擇時序延遲達一個單位時間。
一個單位時間被時間劃分成五個選擇時間，使得在一個選擇時間僅可選擇一個掃描線SL。舉例而言，在一第一單位時間內，分別在第一選擇時間至第五選擇時間依序選擇第一掃描線SL1、第七掃描線SL7、第三掃描線SL3、第一掃描線SL1及第十掃描線SL10，且將第一位元數據、第四位元數據、第五位元數據、第二位元數據及第三位元數據施加至分別的發射畫素EP。
第十掃描線SL10可係為一虛設掃描線。當顯示面板10A正常操作(亦即，未發生修復)時且當選擇第十掃描線SL10時，可將施加至連接至同一畫素行之第一掃描線SL1或第九掃描線SL9之發射畫素EP的位元數據施加至每一畫素行之虛設畫素DP。
當將連接至第十掃描線SL10之虛設畫素DP用於修復時且當選擇第十掃描線SL10時，可將施加至同一畫素行之修復畫素之位元數據施加至虛設畫素DP。
第3圖係為例示控制第一掃描線SL1至第n+1掃描線SLn+1之一實例時序圖。參考第3圖，一個訊框由第一子欄位SF1至第X子欄位SFX構成且藉由第一位元數據至第X位元數據顯示階度。一個單位時間包含X數目個選擇時間。與前一掃描線SL之選擇時序相比，第一子欄位SF1至第X子欄位SFX中之每一者之每一掃描線SL之選擇時序延遲達一個單位時間。一個單位時間等於X個選擇時間，使得在一個選擇時間僅可選擇一個掃描線SL。
最後第n+1掃描線SLn+1可係為一虛設掃描線。當顯示面板10A正常操作(亦即，未發生修復)時且當選擇第n+1掃描線SLn+1時，可將施加至連接至同一畫素行之第一掃描線SL1或第n掃描線SLn之發射畫素EP之位元數據施加至虛設畫素DP。
當將連接至第n+1掃描線SLn+1之虛設畫素DP用於修復時且當選擇第n+1掃描線SLn+1時，可將施加至同一畫素行之修復畫素之位元數據施加至虛設畫素DP。
第4圖係為根據本發明一實施例之發射畫素EP之一電路圖。
參考第4圖，發射畫素EP包含一驅動單元PC，驅動單元PC包含開關電晶體Ts、驅動電晶體Td以及一個電容器Cst，且發射裝置ED連接至驅動單元PC。驅動單元PC與發射裝置ED可分離地彼此連接，且在一修復過程期間可彼此分離。
在本說明書中，用語「可分離」及「可分離地」指代藉由在 一修復過程期間使用一雷射所獲得之一可分離狀態。當將一第一構件與一第二構件稱作係為可分離地設置時，該第一構件與該第二構件在隨後修復過程期間處於一可分離狀態，而該第一構件與該第二構件實際上彼此連接。舉例而言，「可分離地」彼此連接之第一構件與第二構件可經由一導電連接構件而彼此連接。當在修復過程期間將雷射輻照於導電連接構件上時，該導電連接構件之雷射輻照於其上之一部分被切割，且第一構件與第二構件彼此電性絕緣。作為一實例，導電連接構件可包含可藉由輻照雷射熔化之一矽層。作為另一實例，導電連接構件可藉由自一電流產生之焦耳熱熔化及切割。
發射裝置ED可係為一有機發光二極體(organic light-emitting diode；OLED)，包含：一第一電極；一第二電極，面對該第一電極；及一發射層，位於第一電極與第二電極之間。第一電極及第二電極可分別係為陽極電極及陰極電極。發射裝置ED之陽極電極可連接至驅動電晶體Td之第二電極，且其陰極電極可連接至一第二電源並接收一第二電源電壓ELVSS。發射裝置ED之陽極電極可設置成可連接至修復線RL，其間設置有一絕緣層。一第一電源電壓ELVDD可係為一高位準電壓(例如，一預定高位準電壓)。第二電源電壓ELVSS可係為低於第一電源電壓ELVDD之一電壓或可係為一接地電壓。第一電源電壓ELVDD經由驅動電晶體Td傳送至陽極電極。發射裝置ED在第一電源電壓ELVDD施加至陽極電極時發射光，且在第一電源電壓ELVDD不施加至陽極電極時不發射光(例如，顯示黑色)。
開關電晶體Ts包含：一閘電極，連接至掃描線SL；一第一電極，連接至資料線DL；及一第二電極，連接至驅動電晶體Td之一閘電極。 當開關電晶體Ts藉由施加至閘電極之一掃描訊號而導通時，開關電晶體Ts將經由資料線DL施加之一資料訊號傳送至驅動電晶體Td之閘電極。
驅動電晶體Td包含：一閘電極，連接至開關電晶體Ts之第二電極；一第一電極，連接至第一電源且接收第一電源電壓ELVDD；及一第二電極，連接至發射裝置ED之陽極電極。驅動電晶體Td根據施加至閘電極之資料訊號之一邏輯位準而導通或關斷，且在導通時將第一電源電壓ELVDD傳送至發射裝置ED之陽極電極。
電容器Cst包含：一第一電極，其連接至開關電晶體Ts之第二電極及驅動電晶體Td之閘電極；及一第二電極，其連接至第一電源且接收第一電源電壓ELVDD。
第5圖係為根據本發明一實施例之虛設畫素DP之一示意性電路圖。
參考第5圖，虛設畫素DP包含一虛設驅動單元DPC。虛設驅動單元DPC包含一第一虛設驅動單元DPCa及一第二虛設驅動單元DPCb。修復線RL可設置成可連接至第一虛設驅動單元DPCa及第二虛設驅動單元DPCb。
當藉由一修復過程將第一虛設驅動單元DPCa連接至修復線RL時，第一虛設驅動單元DPCa係為一電路單元，其接收與施加至修復畫素EPrrs之資料訊號相同或實質上相同之一資料訊號，且根據資料訊號經由修復線RL控制修復畫素EPrrs之發射裝置之發射。第一虛設驅動單元DPCa可在其中發射裝置發射光之一子欄位(以下稱為一「發射子欄位」)中被啟動，將一驅動電流輸出至修復線RL，並將一第一電源電壓傳送至修復畫素EPrrs 之發射裝置之一陽極。
第一虛設驅動單元DPCa可包含一第一電晶體T1、一第二電晶體T2及一第一電容器C1。
第一電晶體T1包含：一閘電極，連接至虛設掃描線DSL；一第一電極，連接至資料線DL；及一第二電極，連接至一第一節點N1。
第二電晶體T2包含：一閘電極，連接至第一節點N1；一第一電極，設置成可連接至一第一電力線ELVDDL，其間具有一絕緣層；及一第二電極，連接至第二虛設驅動單元DPCb且設置成可連接至修復線RL，其間具有絕緣層。第二電晶體T2之第一電極可設置成可連接至複數第一電力線ELVDDL，該等第一電力線根據由發射畫素EP顯示之一色彩而施加不同之第一電源電壓。
第一電容器C1包含：一第一電極，連接至第一節點N1；及一第二電極，連接至第二電晶體T2之第一電極。第一電容器C1可充以與經由第一電晶體T1傳送之一資料訊號相對應之一電壓。
第二虛設驅動單元DPCb係為一電路單元，其在其中發射裝置不發射光之一子欄位(以下稱為一「非發射子欄位」)中被啟動且重設(放電)修復線RL。稍後將闡述第二虛設驅動單元DPCb之各種實施例。
第6圖係為用於解釋根據本發明之一實施例，一種修復一缺陷畫素之方法之一電路圖。
參考第6圖，一缺陷畫素(例如，在執行一修復過程之前的修復畫素EPrrs)之驅動單元PC可藉由執行修復過程而在一分離區域中與發射裝置ED分離。該分離區域係為其中在修復過程期間經雷射輻照以便將可 分離地連接之構件分離之一區域。舉例而言，藉由將雷射輻照至一區域之發射裝置ED之陽極電極及驅動電晶體Td之一第二電極所連接至之一部分上來切割發射裝置ED之一陽極電極與驅動電晶體Td之一連接，從而將驅動單元PC與發射裝置ED分離。所分離之發射裝置ED可藉由將雷射輻照至連接至陽極電極之一導電構件與修復線RL之間的一重疊區域上而電性連接至修復線RL。
虛設畫素DP之第二電晶體T2之一第一電極可連接至來自該等第一電力線ELVDDL當中且施加對應於由修復畫素EPrrs所顯示之一色彩之一第一電源電壓的第一電力線ELVDDL。舉例而言，第二電晶體T2之第一電極與第一電力線ELVDDL可藉由將雷射輻照至第二電晶體T2之第一電極與第一電力線ELVDDL之間的一重疊區域上而電性連接。
第二電晶體T2之一第二電極可電性連接至修復線RL。舉例而言，虛設驅動單元DPC與修復線RL可藉由將雷射輻照至連接至第二電晶體T2之第二電極及第二虛設驅動單元DPCb之一導電構件與修復線RL之間的一重疊區域上而電性連接。
當第一電晶體T1藉由在每一子欄位中施加至閘電極之一掃描訊號而導通時，第一電晶體T1將供應至資料線DL之一虛設資料訊號傳送至連接至第一節點N1之第二電晶體T2之一閘電極。該虛設資料訊號係與施加至修復畫素EPrrs之一資料訊號相同或實質上相同。
第二電晶體T2可根據施加至閘電極之資料訊號之一邏輯位準而導通或關斷，且當導通時，可將對應於資料訊號之一驅動電流輸出至修復線RL。藉此，修復畫素EPrrs之一發射裝置在每一子欄位中藉由虛設畫素DP發射或不發射光以調整一發射時間，從而顯示一預定階度。
第7圖係為用於解釋流經一正常發射畫素之一發射裝置之一關斷電流及流經一修復畫素EPrrs之一發射裝置之一關斷電流隨時間變化之一曲線圖。
在正常發射畫素中，如以第7圖之一實線所指示，發射裝置在一非發射子欄位(舉例而言，SF0、SF2等)中快速重設，使得發射裝置之電流I快速達到一關斷位準，且因此發射裝置顯示黑色。
在修復畫素EPrrs中，如以第7圖之一虛線所指示，一放電時間由於修復線RL之一寄生電容器Crep而增加，且因此，發射裝置及修復線RL在非發射子欄位中未充分重設(放電)。藉此，發射裝置之電流I在非發射子欄位中未達到關斷位準，且因此，修復畫素EPrrs可被可見地辨識為比相鄰正常畫素亮。此現象在一子欄位之一發射時間(一顯示持續時間)係為短時變得更嚴重。
因此，根據本發明之實施例，藉由在非發射子欄位中使用虛設畫素DP來為修復線RL提供一放電路徑，因此修復畫素EPrrs之發射裝置之電流I在非發射子欄位中快速達到關斷位準，且因此發射裝置顯示黑色。
第8圖係為根據本發明另一實施例之一虛設畫素DP1之一電路圖。
參考第8圖，虛設畫素DP1可包含一第一虛設驅動單元DPC1a及一第二虛設驅動單元DPC1b。第一虛設驅動單元DPC1a與第5圖之第一虛設驅動單元DPCa相同或實質上相同，且因此，將不再對其予以重複贅述。
第二虛設驅動單元DPC1b可包含一第三電晶體T3及一第四 電晶體T4。
第三電晶體T3可包含：一閘電極，連接至一第二節點N2；一第一電極，連接至第二電晶體T2之一第二電極且可連接至修復線RL；及一第二電極，連接至被供以一重設電壓Vreset之一重設電力線。重設電壓Vreset可係為第二電源電壓ELVSS或一接地電壓。第三電晶體T3可根據閘電極之一電壓位準而導通或關斷。
第四電晶體T4可包含：一閘電極，連接至虛設掃描線DSL；一第一電極，連接至一虛設資料線DDL；及一第二電極，連接至第二節點N2。將施加至資料線DL之資料訊號之一反相訊號施加至虛設資料線DDL。當第四電晶體T4因應於自虛設掃描線DSL施加至閘電極之一掃描訊號而導通時，第四電晶體T4將供應至虛設資料線DDL之反相訊號傳送至連接至第二節點N2之第三電晶體T3之閘電極，從而控制第三電晶體T3之導通及關斷。
當藉由一修復過程將虛設畫素DP1連接至第一電力線ELVDDL及修復線RL時，虛設畫素DP1可控制對修復畫素EPrrs之驅動。
當針對每一子欄位將掃描訊號施加至虛設掃描線DSL時，第一電晶體T1及第四電晶體T4同時(例如，同步地)導通。第一電晶體T1將施加至資料線DL之資料訊號傳送至第一節點N1。第一電容器C1充以對應於資料訊號之一電壓。第四電晶體T4將施加至虛設資料線DDL之資料訊號之反相訊號傳送至第二節點N2。
在一發射子欄位中，資料訊號具有一低位準，且第二電晶體T2藉由第一節點N1之資料訊號而導通。被導通之第二電晶體T2將一電流輸 出至修復線RL且將第一電源電壓ELVDD傳送至修復畫素EPrrs之發射裝置ED之陽極電極。第三電晶體T3可藉由第二節點N2之一反相訊號而關斷以阻斷重設電力線與修復線RL(例如，使重設電力線自修復線RL電性斷開或電性隔絕)。
在一非發射子欄位中，資料訊號具有一高位準，且第二電晶體T2藉由第一節點N1之資料訊號而關斷。第三電晶體T3藉由第二節點N2之反相訊號而導通，且為修復線RL提供一放電路徑，從而重設修復線RL。
第9圖係為根據本發明另一實施例之一虛設畫素DP2之一電路圖。
參考第9圖，虛設畫素DP2可包含一第一虛設驅動單元DPC2a及一第二虛設驅動單元DPC2b。第一虛設驅動單元DPC2a係與第5圖之第一虛設驅動單元DPCa相同或實質上相同，且因此，將不再對其予以重複贅述。
第二虛設驅動單元DPC2b可包含一第五電晶體T5。
第五電晶體T5可包含：一閘電極，連接至一第一控制端子IN1；一第一電極，連接至第二電晶體T2之一第二電極且可連接至修復線RL；及一第二電極，連接至被供以重設電壓Vreset之一重設電力線。重設電壓Vreset可係為第二電源電壓ELVSS或一接地電壓。第五電晶體T5可藉由施加至第一控制端子IN1之一第一控制訊號EN_DIS而導通或關斷。
當藉由執行一修復過程將虛設畫素DP2連接至第一電力線ELVDDL及修復線RL時，虛設畫素DP2可控制對修復畫素EPrrs之驅動。
當針對每一子欄位將一掃描訊號施加至虛設掃描線DSL 時，第一電晶體T1被導通。第一電晶體T1將施加至資料線DL之一資料訊號傳送至第一節點N1。第一電容器C1充以對應於資料訊號之一電壓。
在一發射子欄位中，資料訊號具有一低位準，且第二電晶體T2藉由第一節點N1之資料訊號而導通。被導通之第二電晶體T2將一電流輸出至修復線RL，且將第一電源電壓ELVDD傳送至修復畫素EPrrs之發射裝置ED之陽極電極。將關斷第五電晶體T5之第一控制訊號EN_DIS施加至第五電晶體T5之第一控制端子IN1。藉此，第五電晶體T5可關斷以阻斷重設電力線與修復線RL(例如，使重設電力線自修復線RL電性斷開或電性隔絕)。
在一非發射子欄位中，資料訊號具有一高位準，且第二電晶體T2係藉由第一節點N1之資料訊號而關斷。將導通第五電晶體T5之第一控制訊號EN_DIS施加至第五電晶體T5之第一控制端子IN1。藉此，第五電晶體T5被導通且為修復線RL提供一放電路徑，從而重設修復線RL。第五電晶體T5可調整第一控制訊號EN_DIS之一轉換率(slew rate)以調整修復線RL之一放電時間。
第10圖係為根據本發明另一實施例之一虛設畫素DP3之一電路圖。
參考第10圖，虛設畫素DP3可包含一第一虛設驅動單元DPC3a及一第二虛設驅動單元DPC3b。第一虛設驅動單元DPC3a係與第5圖之第一虛設驅動單元DPCa相同或實質上相同，且因此，將不再對其予以重複贅述。
第二虛設驅動單元DPC3b可包含一第六電晶體T6。
第六電晶體T6可包含：一閘電極；及一第二電極，連接至 一第二控制端子IN2；及一第一電極，連接至第二電晶體T2之一第二電極且可連接至修復線RL。第六電晶體T6可係藉由施加至第二控制端子IN2之一第二控制訊號GI而導通或關斷。
當藉由執行一修復過程而將虛設畫素DP3連接至第一電力線ELVDDL及修復線RL時，虛設畫素DP3可控制對修復畫素EPrrs之驅動。
當針對每一子欄位將一掃描訊號施加至虛設掃描線DSL時，第一電晶體T1被導通。第一電晶體T1將施加至資料線DL之一資料訊號傳送至第一節點N1。第一電容器C1充以對應於資料訊號之一電壓。
在一發射子欄位中，資料訊號具有一低位準，且第二電晶體T2係藉由第一節點N1之資料訊號而導通。被導通之第二電晶體T2將一電流輸出至修復線RL，且將第一電源電壓ELVDD傳送至修復畫素EPrrs之發射裝置ED之陽極電極。將關斷第六電晶體T6之第二控制訊號GI施加至第六電晶體T6之第二控制端子IN2。藉此，第六電晶體T6可被關斷以阻斷第二虛設驅動單元DPC3b與修復線RL(例如，使第二虛設驅動單元DPC3b自修復線RL電性斷開或電性隔絕)。
在一非發射子欄位中，資料訊號具有一高位準，且第二電晶體T2係藉由第一節點N1之資料訊號而關斷。將導通第六電晶體T6之第二控制訊號GI施加至第六電晶體T6之第二控制端子IN2。藉此，第六電晶體T6被導通且為修復線RL提供一放電路徑，從而重設修復線RL。第六電晶體T6可調整第二控制訊號GI之一轉換率以調整修復線RL之一放電時間。
第11圖係為根據本發明另一實施例之一虛設畫素DP4之一電路圖。第12A圖及第12B圖係為第11圖之虛設畫素DP4之驅動時序圖。
參考第11圖，虛設畫素DP4可包含一第一虛設驅動單元DPC4a及一第二虛設驅動單元DPC4b。除第一虛設驅動單元DPC4a之第一電晶體T1之一閘電極連接至一第一虛設掃描線DSL1以外，第一虛設驅動單元DPC4a係與第5圖之第一虛設驅動單元DPCa相同或實質上相同，且因此，將不再對其予以重複贅述。
第二虛設驅動單元DPC4b可包含一第七電晶體T7、一第八電晶體T8及一第二電容器C2。
第七電晶體T7可包含：一閘電極，連接至第二節點N2；一第一電極，連接至第二電晶體T2之一第二電極且可連接至修復線RL；及一第二電極，連接至一重設電力線，該重設電力線被供以重設電壓Vreset。重設電壓Vreset可係為第二電源電壓ELVSS或一接地電壓。第七電晶體T7根據閘電極之一電壓位準而導通或關斷。
第八電晶體T8可包含：一閘電極，連接至一第二虛設掃描線DSL2；一第一電極，連接至資料線DL；及一第二電極，連接至第二節點N2。第二虛設掃描線DSL2可係為第一虛設掃描線DSL1之一前一或下一掃描線。當第八電晶體T8因應於自第二虛設掃描線DSL2施加至閘電極之一掃描訊號而導通時，第八電晶體T8將自資料線DL供應之一訊號傳送至連接至第二節點N2之第七電晶體T7之閘電極，從而控制第七電晶體T7之導通及關斷。
第二電容器C2可包含：一第一電極，連接至第七電晶體T7之閘電極；及一第二電極，連接至重設電力線且供應重設電壓Vreset。
當藉由執行一修復過程將虛設畫素DP4連接至該第一電力 線ELVDDL及修復線RL時，虛設畫素DP4可控制對修復畫素EPrrs之驅動。
針對每一子欄位將一第一掃描訊號及一第二掃描訊號依序施加至第一虛設掃描線DSL1及第二虛設掃描線DSL2。第一電晶體T1係藉由施加至第一虛設掃描線DSL1之第一掃描訊號而導通，且將自資料線DL施加之一資料訊號傳送至第一節點N1。第一電容器C1充以對應於資料訊號之一電壓。第八電晶體T8係藉由施加至第二虛設掃描線DSL2之第二掃描訊號而導通，且將自資料線DL施加之資料訊號之一反相訊號傳送至第二節點N2。第二電容器C2係充以對應於反相訊號之一電壓。
當第一虛設掃描線DSL1係為第二虛設掃描線DSL2之前一掃描線時，如第12A圖中所示，施加至第一虛設掃描線DSL1之第一掃描訊號係在施加至第二虛設掃描線DSL2之第二掃描訊號之前。當第一虛設掃描線DSL1係為第二虛設掃描線DSL2之下一掃描線時，如第12B圖中所示，施加至第一虛設掃描線DSL1之第一掃描訊號係在施加至第二虛設掃描線DSL2之第二掃描訊號之後。資料訊號D係因應於第一掃描訊號而施加至資料線DL。資料訊號之反相訊號DB係因應於第二掃描線而施加至資料線DL。
在一發射子欄位中，資料訊號具有一低位準，且第二電晶體T2係藉由第一節點N1之資料訊號而導通。被導通之第二電晶體T2將一電流輸出至修復線RL，且將第一電源電壓ELVDD傳送至修復畫素EPrrs之發射裝置ED之陽極電極。第七電晶體T7可藉由第二節點N2之一反相訊號而關斷以阻斷重設電力線與修復線RL(例如，使重設電力線自修復線RL電性斷開或電性隔絕)。
在一非發射子欄位中，資料訊號具有一高位準，且第二電晶體T2係藉由第一節點N1之資料訊號而關斷。第七電晶體T7係藉由第二節點 N2之反相訊號而導通且為修復線RL提供一放電路徑，從而重設修復線RL。
第13圖係為根據本發明另一實施例之一虛設畫素DP5之一電路圖。
參考第13圖，虛設畫素DP5可包含一第一虛設驅動單元DPC5a及一第二虛設驅動單元DPC5b。除虛設畫素DP5更包含一第九電晶體T9且第五電晶體T5之導通時序不同以外，虛設畫素DP5係與第9圖之虛設畫素DP2相同或實質上相同，且因此，將不再對相同元件予以重複贅述。
第二虛設驅動單元DPC5b可包含第五電晶體T5及第九電晶體T9。第九電晶體T9可包含：一閘電極，連接至一第三控制端子IN3；一第一電極，連接至第二電晶體T2之一第一電極；及一第二電極，連接至第二電晶體T2之一閘電極。
當藉由執行一修復過程將虛設畫素DP5連接至第一電力線ELVDDL及修復線RL時，虛設畫素DP5可控制對修復畫素EPrrs之驅動。
針對每一子欄位之一部分，舉例而言，當每一子欄位開始時或在每一子欄位結束之前，將導通第五電晶體T5及第九電晶體T9之第一控制訊號EN_DIS施加至第九電晶體T9及第五電晶體T5之閘電極。藉此，第九電晶體T9被導通，將第一電源電壓ELVDD施加至第一節點N1並關斷第二電晶體T2。第五電晶體T5被導通且為修復線RL提供一放電路徑，從而重設修復線RL。
類似於第9圖之虛設畫素DP2，第13圖之虛設畫素DP5可藉由施加導通第五電晶體T5及第九電晶體T9之第一控制訊號EN_DIS來重設修復線RL，且因此，第五電晶體T5在一非發射子欄位中為修復線RL提供放 電路徑。
第14圖係為根據本發明另一實施例之一虛設畫素DP6之一電路圖。
參考第14圖，虛設畫素DP6可包含一第一虛設驅動單元DPC6a及一第二虛設驅動單元DPC6b。除虛設畫素DP6更包含一第十電晶體T10且一第六電晶體T6之導通時序不同以外，虛設畫素DP6係與第10圖之虛設畫素DP3相同或實質上相同，且因此，將不再對相同元件予以重複贅述。
第二虛設驅動單元DPC6b可包含第六電晶體T6及第十電晶體T10。第十電晶體T10可包含：一閘電極，連接至一第四控制端子IN4；一第一電極，連接至第二電晶體T2之一第一電極；及一第二電極，連接至第二電晶體T2之一閘電極。
當藉由執行一修復過程將虛設畫素DP6連接至第一電力線ELVDDL及修復線RL時，虛設畫素DP6可控制對修復畫素EPrrs之驅動。
針對每一子欄位之一部分，舉例而言，當每一子欄位開始時或在每一子欄位結束之前，將導通第六電晶體T6及第十電晶體T10之第二控制訊號GI施加至第六電晶體T6及第十電晶體T10之閘電極。藉此，第十電晶體T10被導通，將第一電源電壓ELVDD施加至第一節點N1並關斷第二電晶體T2。第六電晶體T6被導通且以二極體形式連接，並為修復線RL提供一放電路徑，從而重設修復線RL。
類似於第10圖之虛設畫素DP3，第14圖之虛設畫素DP6可藉由施加導通第六電晶體T6及第十電晶體T10之第二控制訊號GI來重設修復線RL，且因此，第六電晶體T6在非發射子欄位中為修復線RL提供放電路徑。
第15圖係為根據本發明另一實施例之一顯示裝置100B之一示意性方塊圖。
參考第15圖，根據本實施例之顯示裝置100B包含：一顯示面板10B，包含複數畫素；一掃描驅動單元20(例如，一掃描驅動器20)；一資料驅動單元30(例如，一資料驅動器30)及一控制單元50(例如，一控制器50)。以下，將闡述顯示裝置100B與第1圖之顯示裝置100A之間的差異，且因此，將不再對相同元件予以重複贅述。
可在一面板(胞元)製程之後，對包含一經修復缺陷畫素之顯示面板10B執行一胞元測試。胞元測試可在一模組測試(module test)之前執行，且可包含一雷擊測試(lightening test)、一佈線缺陷測試(wiring defect test)、漏電流測試(leakage current test)及/或老化(aging)。在本實施例中，針對胞元測試，可在顯示面板10B之一基板之一非顯示區域中包含：複數第一測試開關TSW1，將測試掃描訊號施加至掃描線SL1至SLn及一或多個虛設掃描線DSL；及複數第二測試開關TSW2，將測試資料訊號施加至資料線DL1至DLm。
第一測試開關TSW1分別地連接至掃描線SL1至SLn及一或多個虛設掃描線DSL。各第一測試開關TSW1之一閘電極連接至一第一測試控制線41，其一第一電極連接至施加一測試掃描訊號DC_ON之一測試掃描線42，且其一第二電極連接至掃描線SL1至SLn及一或多個虛設掃描線DSL其中之一。
第二測試開關TSW2分別地連接至資料線DL1至DLm。各第二測試開關TSW2之一閘電極連接至一第二測試控制線43，其一第一電極連接至施加測試資料訊號之第一測試資料線44、第二測試資料線45及第三測 試資料訊號46其中之一，且其一第二電極連接至資料線DL1至DLm其中之一。第二測試開關TSW2可包含：一第2-1測試開關TSW21，連接至施加一第一測試資料訊號DC_R之第一測試資料線44；一第2-2測試開關TSW22，連接至施加一第二測試資料訊號DC_G之第二測試資料線45；及一第2-3測試開關TSW23，連接至施加一第三測試資料訊號DC_B之第三測試資料線46。
雖然第15圖中例示了施加對應於RGB發射畫素之第一測試資料訊號DC_R、第二測試資料訊號DC_G、及第三測試資料訊號DC_B之一實例，但本發明並非僅限於此。可提供RGBW發射畫素，且對應於W發射畫素之第一測試資料訊號DC_R、第二測試資料訊號DC_G、及第三測試資料訊號DC_B係為同時(例如，同步地)施加的，或可添加用於施加對應於顯示不同色彩之發射畫素之測試資料訊號的訊號線。
第一測試開關TSW1係在經由第一測試控制線41自一端子P1施加一測試控制訊號DC_GATE時同時(例如，同步地)導通的，且同時(例如，同步地)將自一端子P2供應之一測試掃描訊號DC_ON施加至掃描線SL1至SLn及一或多個虛設掃描線DSL。
第2-1測試開關TSW21、第2-2測試開關TSW22及第2-3測試開關TSW23係在經由第二測試控制線43自端子P1施加測試控制訊號DC_GATE時同時(例如，同步地)導通的。當測試掃描訊號DC_ON被施加至掃描線SL1至SLn及一或多個虛設掃描線DSL時，第2-1測試開關TSW21、第2-2測試開關TSW22及2-3測試開關TSW23同時(例如，同步地)將依序自端子P3、P4及P5供應之第一測試資料訊號DC_R、第二測試資料訊號DC_G及第三測試資料訊號DC_B施加至資料線DL1至DLm。藉此，可對顯示面板 10B執行胞元測試。
第16圖係為根據本發明另一實施例之一虛設畫素DP7之一電路圖。第17圖係為例示第16圖之虛設畫素DP7之一胞元測試之一時序圖。
參考第16圖，虛設畫素DP7可包含一第一虛設驅動單元DPC7a(例如，一第一虛設驅動器DPC7a)、一第二虛設驅動單元DPC7b(例如，一第二虛設驅動器DPC7b)及一測試驅動單元DPC7t(例如，一測試驅動器DPC7t)。
第一虛設驅動單元DPC7a及第二虛設驅動單元DPC7b係與第11圖之第一虛設驅動單元DPC4a及第二虛設驅動單元DPC4b相同或實質上相同，且因此，將不再對其予以重複贅述。
測試驅動單元DPC7t可包含一第十一電晶體T11及一第十二電晶體T12。
第十一電晶體T11之一閘電極連接至一控制線CL，其一第一電極連接至供應一控制電壓VGH之一第三電源，且其一第二電極連接至第八電晶體T8之一閘電極。
第十二電晶體T12之一閘電極連接至控制線CL，其一第一電極連接至供應控制電壓VGH之第三電源，且其一第二電極連接至第七電晶體T7之一閘電極。
以下，將闡述一種當在一修復過程期間將虛設畫素DP7連接至第一電力線ELVDDL及修復線RL時在一胞元測試期間驅動虛設畫素DP7之方法。
參考第15圖及第17圖，在胞元測試期間，藉由接收一低位準 之測試控制訊號DC_GATE而導通第一測試開關TSW1以及第2-1測試開關TSW21、第2-2測試開關TSW22及第2-3測試開關TSW23。同時(例如，同步地)導通之第一測試開關TSW1將低位準之測試掃描訊號DC_ON施加至掃描線SL1至SLn及一或多個虛設掃描線DSL。依序導通之第2-1測試開關TSW21、第2-2測試開關TSW22及第2-3測試開關TSW23分別將低位準之第一測試資料訊號DC_R、第二測試資料訊號DC_G及第三測試資料訊號DC_B施加至資料線DL1至DLm。
藉此，將低位準之測試掃描訊號DC_ON施加至第一虛設掃描線DSL1，使得第一電晶體T1被導通，且將自資料線DL供應之低位準的第一測試資料訊號DC_R、第二測試資料訊號DC_G及第三測試資料訊號DC_B其中之一傳送至第一節點N1。藉由一測試資料訊號而導通第二電晶體T2以將第一電源電壓ELVDD傳送至經由修復線RL所連接之修復畫素EPrrs。
同時(例如，同步地)將低位準之測試掃描訊號DC_ON施加至第一虛設掃描線DSL1及第二虛設掃描線DSL2。經由控制線CL將低位準之測試控制訊號DC_GATE施加至第十一電晶體T11及第十二電晶體T12之閘電極，藉此，導通第十一電晶體T11及第十二電晶體T12。
被導通之第十一電晶體T11將一高位準之控制電壓VGH施加至第八電晶體T8之一閘電極以關斷第八電晶體T8。因此，第八電晶體T8可被關斷，儘管將低位準之測試掃描訊號DC_ON施加至第二虛設掃描線DSL2。
被導通之第十二電晶體T12將高位準之控制電壓VGH施加至第七電晶體T7之一閘電極所連接之第二節點N2以關斷第七電晶體T7，同時第八電晶體T8被關斷且第二節點N2浮動。藉此，可正常地執行胞元測試 以使得第二虛設驅動單元DPC7b能夠在胞元測試期間不運作。
第18圖係為根據本發明另一實施例之一虛設畫素DP8之一電路圖。第19圖係為用於解釋第18圖之虛設畫素DP8之一胞元測試之一時序圖。
參考第18圖，虛設畫素DP8可包含一第一虛設驅動單元DPC8a、一第二虛設驅動單元DPC8b及一測試驅動單元DPC8t。
第一虛設驅動單元DPC8a及第二虛設驅動單元DPC8b係與第11圖之第一虛設驅動單元DPC4a及第二虛設驅動單元DPC4b相同或實質上相同，且因此，將不再對其予以重複贅述。除不包含第十二電晶體T12以外，測試驅動單元DPC8t係與第16圖之測試驅動單元DPC7t相同或實質上相同，且因此，將不再對其予以重複贅述。
以下，將闡述一種當在一修復過程期間將虛設畫素DP8連接至第一電力線ELVDDL及修復線RL時在一胞元測試期間驅動虛設畫素DP8之方法。
參考第15圖及第19圖，在胞元測試期間且在一第一週期中，藉由接收一低位準之測試控制訊號DC_GATE而導通第一測試開關TSW1以及第2-1測試開關TSW21、第2-2測試開關TSW22及第2-3測試開關TSW23。同時(例如，同步地)導通之第一測試開關TSW1將低位準之測試掃描訊號DC_ON施加至掃描線SL1至SLn及一或多個虛設掃描線DSL。依序導通之第2-1測試開關TSW21、第2-2測試開關TSW22及第2-3測試開關TSW23分別將低位準之第一測試資料訊號DC_R、第二測試資料訊號DC_G及第三測試資料訊號DC_B施加至資料線DL1至DLm。
將低位準之測試掃描訊號DC_ON施加至第一虛設掃描線DSL1使得第一電晶體T1被導通，且將自資料線DL供應之低位準的第一測試資料訊號DC_R、第二測試資料訊號DC_G及第三測試資料訊號DC_B其中之一傳送至第一節點N1。藉由一測試資料訊號而導通第二電晶體T2，以將第一電源電壓ELVDD傳送至經由修復線RL所連接之修復畫素EPrrs。
同時(例如，同步地)將低位準之測試掃描訊號DC_ON施加至第一虛設掃描線DSL1及第二虛設掃描線DSL2。經由控制線CL將低位準之測試控制訊號DC_GATE施加至第十一電晶體T11之一閘電極。藉此，第十一電晶體T11被導通，且將一高位準之控制電壓VGH施加至第八電晶體T8之一閘電極以關斷第八電晶體T8。因此，第八電晶體T8可被關斷，儘管將低位準之測試掃描訊號DC_ON施加至第二虛設掃描線DSL2。
規律地，在第一週期之間的一第二週期中，藉由接收低位準之測試控制訊號DC_GATE而導通第一測試開關TSW1以及第2-1測試開關TSW21、第2-2測試開關TSW22及第2-3測試開關TSW23。同時(例如，同步地)導通之第一測試開關TSW1將低位準之測試掃描訊號DC_ON施加至掃描線SL1至SLn及一或多個虛設掃描線DSL。同時(例如，同步地)導通之第2-1測試開關TSW21、第2-2測試開關TSW22及第2-3測試開關TSW23將高位準之第一測試資料訊號DC_R、第二測試資料訊號DC_G及第三測試資料訊號DC_B施加至資料線DL1至DLm。
將低位準之測試掃描訊號DC_ON施加至第一虛設掃描線DSL1使得第一電晶體T1被導通，且將自資料線DL供應之高位準的第一測試資料訊號DC_R、第二測試資料訊號DC_G及第三測試資料訊號DC_B其中之一傳送至第一節點N1。藉此，第二電晶體T2被關斷。
同時(例如，同步地)將低位準之測試掃描訊號DC_ON施加至第一虛設掃描線DSL1及第二虛設掃描線DSL2。經由控制線CL將低位準之測試控制訊號DC_GATE施加至第十一電晶體T11之閘電極。藉此，第十一電晶體T11被導通。
被導通之第十一電晶體T11將低位準之控制電壓VGH施加至第八電晶體T8之一閘電極以導通第八電晶體T8。將經由被導通之第八電晶體T8自資料線DL供應之高位準的第一測試資料訊號DC_R、第二測試資料訊號DC_G及第三測試資料訊號DC_B其中之一傳送至第二節點N2。藉此，第七電晶體T7被關斷。藉由採用第二週期，可防止或實質上防止第二節點N2之一電位由於在第一週期期間浮動之第八電晶體T8而降低。
根據本發明之實施例，藉由使用一虛設畫素來修復一顯示裝置中之一缺陷畫素，且因此，可防止或降低以低階度顯示之一亮點(或若干點)。根據本發明之實施例，可執行針對包含一重設電路之虛設畫素之一胞元測試，且因此，可在執行一模組測試之前偵測一缺陷，從而進一步增加一製造良率。
在上述實施例中，可藉由將二或更多個電晶體彼此串聯連接(例如，多閘極電晶體)來降低漏電流。
雖然在上述實施例中，一發射畫素及虛設畫素係配置為P型電晶體，但本發明之實施例並非僅限於此。畫素可配置為N型電晶體。在此情形中，可藉由一反相訊號來修改施加至P型電晶體之一訊號之一位準。
如上所述，根據本發明之上述實施例其中之一或多者，可容易地修復一缺陷畫素，從而正常地驅動缺陷畫素並增加一顯示裝置之一生 產良率。
此外，一修復畫素與一正常畫素之間的一亮度偏差得以改良，從而提供具有一優異顯示品質之一顯示裝置。
應理解，本文中闡述之實例性實施例應被視為僅具一闡述性意義而非用於限制目的。通常，在每一實施例內對特徵或態樣之闡述應被視為可用於其他實施例中的其他類似特徵或態樣。
儘管已參考各圖闡述了本發明之一或多個實施例，但此項技術中具有通常知識者應理解，可在本文中進行形式及細節的各種改變，而此不背離由以下申請專利範圍及其等效形式界定之本發明之精神及範圍。
C1‧‧‧第一電容器
DL‧‧‧資料線
DP‧‧‧虛設畫素
DPC‧‧‧虛設驅動單元
DPCa‧‧‧第一虛設驅動單元
DPCb‧‧‧第二虛設驅動單元
DSL‧‧‧虛設掃描線
ELVDDL‧‧‧第一電力線
N1‧‧‧第一節點
RL‧‧‧修復線
T1‧‧‧第一電晶體
T2‧‧‧第二電晶體

Claims (10)

  1. 一種顯示裝置，包含：一發射畫素(emission pixel)，包含一發射裝置，該發射畫素位於一顯示區域中；一虛設畫素(dummy pixel)，位於該顯示區域外的一非顯示區域中；及一修復線(repair line)，可連接至該發射畫素之該發射裝置且可連接至該虛設畫素，其中該虛設畫素包含：一第一虛設驅動器，用於接收與針對一訊框之複數子欄位其中之每一者施加至該發射畫素之資料訊號相同之一資料訊號，且經由該修復線控制該發射畫素之該發射裝置之發射；及一第二虛設驅動器，用於在其中該發射裝置不發射光之該等子欄位其中之一中重設該修復線。
  2. 如請求項1所述之顯示裝置，其中該第二虛設驅動器包含：一第三電晶體，包含：一閘電極，連接至一第一虛設掃描線；一第一電極，連接至一虛設資料線，該虛設資料線施加該資料訊號之一反相訊號；及一第二電極，連接至一第二節點；及一第四電晶體，包含：一閘電極，連接至該第二節點；一第一電極，連接至該第一虛設驅動器；及一第二電極，連接至一第二電力線(power line)。
  3. 如請求項1所述之顯示裝置，其中該第二虛設驅動器包含：一第五電晶體，包含：一閘電極，用以接收所施加之一控制訊號；一第一電極，連接至該第一虛設驅動器；及一第二電極，用以接收所施加之一重設訊號。
  4. 如請求項3所述之顯示裝置，其中該第五電晶體之該第二電極連接至該第五電晶體之該閘電極，以接收該控制訊號作為該重設訊號。
  5. 如請求項3所述之顯示裝置，其中該第二虛設驅動器更包含：一第六電晶體，包含：一閘電極，用以接收所施加之該控制訊號；一第一電極，連接至該第一虛設驅動器之一第二電晶體之該閘電極；及一第二電極，連接至該第一虛設驅動器之該第二電晶體之該第一電極，其中該第六電晶體及該第五電晶體係為同時導通的。
  6. 如請求項5所述之顯示裝置，其中該控制訊號在各該等子欄位之一部分中導通該第五電晶體及該第六電晶體。
  7. 如請求項1所述之顯示裝置，其中該第一虛設驅動器包含：一第一電晶體，包含：一閘電極，連接至一第一虛設掃描線；一第一電極，連接至一資料線；及一第二電極，連接至一第一節點；一第二電晶體，包含：一閘電極，連接至該第一節點；一第一電極，被配置成可連接至一第一電源；及一第二電極，連接至該第二虛設驅動器；及一第一虛設電容器，包含：一第一電極，連接至該第一節點；及一第二電極，連接至該第二電晶體之該第一電極。
  8. 如請求項7所述之顯示裝置，其中該第二虛設驅動器包含：一第七電晶體，包含：一閘電極，連接至一第二虛設掃描線；一第一電極，連接至該資料線；及一第二電極，連接至一第二節點；一第八電晶體，包含：一閘電極，連接至該第二節點；一第一電極，連接至該第一虛設驅動器；及一第二電極，連接至一第二電源；及一第二虛設電容器，設置於該第八電晶體之該閘電極與該第二電極之間。
  9. 如請求項8所述之顯示裝置，其中施加至該第一虛設掃描線之一第一掃描訊號係在施加至該第二虛設掃描線之一第二掃描訊號之前或之後，且其中該資料訊號係因應於該第一掃描訊號而施加至該資料線，且該資料訊號之一反相訊號係因應於該第二掃描訊號而施加至該資料線。
  10. 如請求項8所述之顯示裝置，更包含：一第九電晶體，包含：一閘電極，連接至一控制線；一第一電極，連接至一第三電源；及一第二電極，連接至該第七電晶體之該閘電極。
TW104118742A 2014-06-11 2015-06-10 顯示裝置 TW201546787A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140071070A KR20150142820A (ko) 2014-06-11 2014-06-11 화소, 이를 포함하는 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
TW201546787A true TW201546787A (zh) 2015-12-16

Family

ID=53284165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104118742A TW201546787A (zh) 2014-06-11 2015-06-10 顯示裝置

Country Status (6)

Country Link
US (1) US9767767B2 (zh)
EP (1) EP2955710A3 (zh)
JP (1) JP6727763B2 (zh)
KR (1) KR20150142820A (zh)
CN (1) CN105225629B (zh)
TW (1) TW201546787A (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160011248A (ko) * 2014-07-21 2016-02-01 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 유기 발광 표시 장치
KR102281755B1 (ko) 2014-09-16 2021-07-27 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102277411B1 (ko) * 2014-10-10 2021-07-16 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102368772B1 (ko) * 2014-12-05 2022-03-02 삼성디스플레이 주식회사 표시 장치
US10490122B2 (en) * 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
KR102483894B1 (ko) * 2016-04-05 2023-01-02 삼성디스플레이 주식회사 표시 장치
KR102566085B1 (ko) * 2016-07-07 2023-08-14 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102530765B1 (ko) * 2016-09-09 2023-05-11 삼성디스플레이주식회사 표시장치, 구동장치, 및 표시장치의 구동방법
CN106297711B (zh) * 2016-09-18 2019-04-05 深圳市华星光电技术有限公司 显示模组驱动电路、驱动方法及显示模组
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR102573208B1 (ko) * 2016-11-30 2023-08-30 엘지디스플레이 주식회사 표시패널
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102386906B1 (ko) 2017-05-11 2022-04-18 삼성디스플레이 주식회사 표시 장치
CN107221287B (zh) * 2017-07-31 2019-09-06 京东方科技集团股份有限公司 显示面板及其像素修复装置、像素修复方法和显示器
US10714011B2 (en) 2017-09-21 2020-07-14 Apple Inc. OLED voltage driver with current-voltage compensation
JP6872795B2 (ja) * 2017-10-05 2021-05-19 株式会社Ｊｏｌｅｄ 表示装置
CN107808634B (zh) * 2017-11-30 2020-03-10 武汉天马微电子有限公司 一种显示面板和显示装置
KR102458254B1 (ko) * 2018-04-17 2022-10-26 삼성디스플레이 주식회사 표시 장치
CN110085161B (zh) * 2018-04-18 2020-12-04 友达光电股份有限公司 显示面板和像素电路
JP2020027270A (ja) * 2018-08-13 2020-02-20 セイコーエプソン株式会社 電気光学装置および電子機器
KR102656012B1 (ko) * 2019-03-19 2024-04-11 삼성전자주식회사 Led 디스플레이 패널 및 수리 방법.
US11341878B2 (en) * 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
CN110047425A (zh) * 2019-05-17 2019-07-23 京东方科技集团股份有限公司 像素电路及其控制方法、显示面板
KR20210000350A (ko) * 2019-06-24 2021-01-05 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN111490083A (zh) * 2020-04-20 2020-08-04 京东方科技集团股份有限公司 显示面板及其制备方法、边缘裂纹检测方法、显示装置
US11783739B2 (en) * 2020-09-10 2023-10-10 Apple Inc. On-chip testing architecture for display system
US11645957B1 (en) * 2020-09-10 2023-05-09 Apple Inc. Defective display source driver screening and repair
KR20230167180A (ko) * 2022-05-30 2023-12-08 삼성디스플레이 주식회사 표시 장치
CN115985243A (zh) * 2023-01-16 2023-04-18 厦门天马显示科技有限公司 显示模组、集成电路及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444030B1 (ko) * 2002-07-16 2004-08-12 엘지.필립스 엘시디 주식회사 유기전계 발광소자
EP1544842B1 (en) 2003-12-18 2018-08-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8760374B2 (en) 2004-05-21 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Display device having a light emitting element
JP2007316511A (ja) 2006-05-29 2007-12-06 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
KR100740133B1 (ko) 2006-07-31 2007-07-16 삼성에스디아이 주식회사 발광 표시 장치
US8330691B2 (en) 2006-08-31 2012-12-11 Sharp Kabushiki Kaisha Display panel including dummy pixels and display device having the panel
KR100932989B1 (ko) 2008-08-20 2009-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20100070857A (ko) 2008-12-18 2010-06-28 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법
CN101706637B (zh) * 2009-04-03 2011-07-13 深超光电（深圳）有限公司 高显示质量的画素电极结构
EP2256544A1 (en) * 2009-05-27 2010-12-01 Polymer Vision Limited A method for manufacturing a display panel and a display panel provided with repairable elements.
KR101296910B1 (ko) * 2010-10-20 2013-08-14 엘지디스플레이 주식회사 게이트 드라이버 및 이를 포함한 유기발광다이오드 표시장치
KR101822498B1 (ko) 2010-12-10 2018-01-29 삼성디스플레이 주식회사 표시 장치를 위한 화소, 이를 이용하는 표시 장치 및 그 구동 방법
KR20130123998A (ko) * 2012-05-04 2013-11-13 삼성디스플레이 주식회사 표시 장치 및 그것의 동작 방법
US9911799B2 (en) * 2013-05-22 2018-03-06 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of repairing the same
KR101581368B1 (ko) 2013-05-22 2015-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 리페어 방법
KR102051633B1 (ko) * 2013-05-27 2019-12-04 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
CN105225629B (zh) 2019-06-04
EP2955710A3 (en) 2016-01-20
US20150364116A1 (en) 2015-12-17
JP2016001307A (ja) 2016-01-07
JP6727763B2 (ja) 2020-07-22
US9767767B2 (en) 2017-09-19
CN105225629A (zh) 2016-01-06
EP2955710A2 (en) 2015-12-16
KR20150142820A (ko) 2015-12-23

Similar Documents

Publication Publication Date Title
JP6727763B2 (ja) 画素、それを含む表示装置及びその駆動方法
JP4209832B2 (ja) 表示装置のピクセル回路，表示装置，及びその駆動方法
KR102320311B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
JP7270365B2 (ja) 表示装置のための画素
JP6580372B2 (ja) 有機発光表示装置
US9589503B2 (en) Organic light-emitting display apparatus
US9412301B2 (en) Organic light-emitting display apparatus and pixel
JP4209831B2 (ja) 表示装置のピクセル回路，表示装置，及びその駆動方法
KR102380303B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102096056B1 (ko) 유기 발광 표시 장치
JP4537356B2 (ja) 有機電界発光表示装置及びその検査方法
US20150294618A1 (en) Organic light-emitting display
KR20150046647A (ko) 유기발광표시장치
KR20150009882A (ko) 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법
KR102237748B1 (ko) 유기 발광 표시 장치 및 이의 구동방법
US20150123884A1 (en) Organic light emitting display apparatus
KR20150118257A (ko) 유기 발광 표시 패널, 유기 발광 표시 장치 및 유기 발광 표시 패널의 리페어 방법
TW201501289A (zh) 有機發光顯示設備及其修復方法
US9384695B2 (en) Organic light-emitting display apparatus
KR20160075891A (ko) 유기 발광 표시 장치
KR102604730B1 (ko) 표시장치 및 이의 구동방법
KR20150066959A (ko) 유기발광표시장치
KR20150082946A (ko) 유기발광표시장치 및 그 구동 방법
KR102567327B1 (ko) 전계발광 표시장치
KR20220093775A (ko) 발광 표시 장치