TW201545213A - 使用通道區域下之共植入改善鰭式場效電晶體半導體元件性能之方法 - Google Patents
使用通道區域下之共植入改善鰭式場效電晶體半導體元件性能之方法 Download PDFInfo
- Publication number
- TW201545213A TW201545213A TW104106004A TW104106004A TW201545213A TW 201545213 A TW201545213 A TW 201545213A TW 104106004 A TW104106004 A TW 104106004A TW 104106004 A TW104106004 A TW 104106004A TW 201545213 A TW201545213 A TW 201545213A
- Authority
- TW
- Taiwan
- Prior art keywords
- neutral
- region
- implantation process
- implant
- carbon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 120
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 239000007943 implant Substances 0.000 claims abstract description 101
- 230000008569 process Effects 0.000 claims abstract description 77
- 230000007935 neutral effect Effects 0.000 claims abstract description 69
- 239000000463 material Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000002513 implantation Methods 0.000 claims abstract description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 52
- 229910052796 boron Inorganic materials 0.000 claims description 52
- 238000009792 diffusion process Methods 0.000 claims description 48
- 230000004888 barrier function Effects 0.000 claims description 42
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 36
- 229910052799 carbon Inorganic materials 0.000 claims description 36
- 238000005468 ion implantation Methods 0.000 claims description 35
- 150000002500 ions Chemical class 0.000 claims description 28
- 239000002019 doping agent Substances 0.000 claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 229910052732 germanium Inorganic materials 0.000 claims description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052707 ruthenium Inorganic materials 0.000 claims description 7
- 238000004080 punching Methods 0.000 claims description 5
- NCMHKCKGHRPLCM-UHFFFAOYSA-N caesium(1+) Chemical compound [Cs+] NCMHKCKGHRPLCM-UHFFFAOYSA-N 0.000 claims 4
- 238000011010 flushing procedure Methods 0.000 claims 4
- 229910052792 caesium Inorganic materials 0.000 claims 2
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 claims 2
- 229910052691 Erbium Inorganic materials 0.000 claims 1
- 206010036790 Productive cough Diseases 0.000 claims 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 claims 1
- 210000003802 sputum Anatomy 0.000 claims 1
- 208000024794 sputum Diseases 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000011810 insulating material Substances 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000004323 axial length Effects 0.000 description 3
- 229910000420 cerium oxide Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- QZLIUFNMYYCGQN-UHFFFAOYSA-N [Ge].[P] Chemical compound [Ge].[P] QZLIUFNMYYCGQN-UHFFFAOYSA-N 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本文涉及在通道區下方利用共植入改善FINFET半導體元件的方法，公開的示例性方法包括但不受限於，形成基板內的鰭片，在至少所述基板中形成井植入區，在所述鰭片中形成沖停植入區，進行利用至少一中性植入材料的至少一中性植入製程以形成在所述鰭片中的中性硼擴散阻擋植入區，其中所述中性硼擴散阻擋植入區的上表面位於相較於所述沖停植入區或所述井植入區的任一個，而更靠近所述鰭片的上表面；且形成所述井植入區、所述沖停植入區和所述中性硼擴散阻擋植入區後，在所述鰭片上方形成閘極結構。
Description
本發明一般涉及積體電路的製造，更具體地，涉及形成在鰭式場效電晶體(FinFET)半導體元件的通道區下的共植入的各種方法以及所得半導體元件。
在現代積體電路中，例如，微處理器、存儲元件等，非常大數量的電路組件，特別是電晶體，被提供於且被操作於受限的晶片區域。使用金屬氧化物半導體(MOS)技術在積體電路製造中，場效應電晶體(FETs)(包括NMOS和PMOS電晶體)被提供於通常在開關模式中操作。也就是說，這些電晶體元件表現出高度導電狀態(開啟狀態(on-state))以及高阻抗狀態(關閉狀態(off-state))。FETs可以採用各種形式和配置。例如，在其它配置中，FETs可以是所謂的平面FET元件或三維(3D)元件，例如FinFET元件。
場效應電晶體(FET)，無論考慮的是NMOS電晶體或PMOS電晶體，而且無論是平面或三維FinFET元
件，通常包括形成在半導體基板中被通道區分開的摻雜源/汲區。閘極絕緣層位於通道區的上方和導電閘極電極位於閘極絕緣層的上方。閘極絕緣層和閘極電極有時可以被稱為元件的閘極結構。通過施加適當的電壓至閘極電極，通道區變成導電並允許電流從源極區流向汲極區。在平面FET元件中，閘極結構形成在基板的大抵上平坦上平面。在一些情況下，一或多個磊晶成長(epitaxial growth)製程被執行，以形成在平面FET元件的源極/汲極區內形成的凹槽內的磊晶半導體材料。在某些情況下，磊晶材料可以形成在源極/汲極區而不在用於平面FET元件的基板內形成任何凹槽。用於此類平面FET元件的閘極結構可以利用所謂的“先閘極”或“替代閘極”(後閘極)製造技術來製造。
為改善FETs的操作速度，並提高FETs在積體電路元件上的密度，多年來元件設計者已經大幅減少FETs的物理尺寸。更具體而言，FETs的通道長度已顯著減少，其導致了FETs開關速度的改善。然而，減小FET的通道長度也減少了源極區和汲極區之間的距離。在某些情況下，在源極和汲極之間的間隔的這種減少使得其難以有效地抑制源極區以及通道的電勢能(electrical potential)受到汲極的電勢能的不利影響。這就是有時被稱為所謂的短通道效應，其中該FET作為主動開關的特性被降級。
相對於其具有平面結構的FET，所謂的FinFET元件具有三維(3D)結構。第1圖是形成半導體基板B上方的現有技術的FinFET的半導體元件的“A”的透視
圖，其後將被引用以便說明在非常高水平的FinFET元件的一些基本特徵的。在這個例子中，FinFET元件A包括三個示例性鰭片C、閘極結構D、側壁間隔件E以及閘極帽F。閘極結構D典型地由一層絕緣材料(未單獨示出)，例如：一層高k絕緣材料或二氧化矽，以及一或多個導電材料層(例如，金屬和/或多晶矽)組成，來作為用於元件A的閘極電極。鰭片C具有一個三維結構：高度H，寬度W和軸向長度L。軸向長度L對應於當其可操作時在元件A內的電流行進方向。被閘極結構D所覆蓋的鰭片C的部分是FinFET元件A的通道區。在常規的處理流程中，位於在間隔件E外面的鰭片C的部分，也就是，在元件A的源極/汲極區中，通過執行一或多個磊晶成長製程，可以在尺寸增加或甚至合併於一起(圖1未示意此狀況)。執行在元件A的源極/汲極區內的增加尺寸或合併鰭片C的製程，以減少源極/汲極區的電阻及/或使其更容易建立電接觸至源極/汲極區。即便沒有執行磊晶“合併”處理，磊晶成長製程通常執行於鰭片C上以增加其物理尺寸。在FinFET元件A中，閘極結構D可以包圍鰭片C的部分或全部的上表面以及兩側以形成三閘極結構(tri-gate structure)，以便使用具有三維結構的通道而不是平面結構。在某些情況下，絕緣帽層(未示出)，例如，氮化矽，是位於在鰭片C的頂部且FinFET元件僅具有雙閘極結構(只有側壁)。用於這樣FinFET元件的閘極結構D可以使用所謂的“先閘極”或“替換閘極”(後閘極)的製造技術來製造。
不同於平面FET，在FinFET元件內，通道被形成垂直於半導體基板的表面，以便減少半導體元件的物理尺寸。而且，在FinFET內，在元件的汲極區的接面電容被大幅降低，其趨向於顯著減少短通道效應。當適當電壓被施加至FinFET元件的閘極電極，鰭片C的表面(及表面附近的內側部分)，也就是，鰭片的垂直取向的側壁和頂部表面，形成表面反轉層或有助於電流傳導的體積反轉層。在FinFET元件中，“通道寬度”估計是大約兩倍(2x)於垂直的鰭片高度加上鰭片的頂部表面的寬度，也就是，鰭片寬度(對於三閘極元件)。多個鰭片可以在相同的足跡(foot-print)內形成作為平面型電晶體元件。因此，對於給定的積空間(或足跡)，FinFET元件趨向能夠產生驅動電流密度顯著地較高於平面電晶體元件。此外，當元件被轉到“OFF”時，FinFET元件的漏電流相較於平面FET的漏電流是顯著地減少，由於在FinFET元件上的"鰭片"通道的優秀閘極電性控制。簡略說，相比於平面FET，FinFET元件的三維結構是優良的MOSFET結構，特別是在20奈米CMOS技術節點及其上。
積體電路產品通常使用具有不同的目標閘極長度的電晶體元件來製造。隨著元件尺寸的不斷縮小，FinFET電晶體元件趨向表現出不同的電性能特性取決但不限於，用於FinFET電晶體元件的目標閘極長度。例如，FinFET電晶體元件通常被看作是“短通道”元件或“長通道”元件。當然，根據當前公認的元件技術節點的意見
並解釋，短通道元件和長通道元件的區別之一是程度。例如，使用當前技術，長通道FinFET元件可被認為是具有約50nm或更長閘極長度的電晶體元件，而短通道FinFET元件可被認為是那些具有小於約40nm以下閘極長度的。因為這涉及到短通道FinFET元件，作為製造的短通道的FinFET元件的閾值電壓(Vt)往往對應相對近於用於這樣的短通道FinFET元件的目標閥值電壓。然而，對於長通道FinFET元件，特別是長通道N型FinFET元件，作為建成的元件的閾值電壓往往低於FinFET半導體元件的目標閾值電壓。在數字方面，作為一個例子，長通道元件的閾值電壓可約100毫伏，是低於設計製程所預計的目標閾值電壓。如此，積體電路產品的設計可由於比較於FinFET元件的設計、或目標閥值電壓的已建成閾值電壓內的變化而預期到。
本發明涉及在鰭式場效電晶體半導體元件的通道區下方形成共植入區的各種方法以及所得半導體元件，其可以避免，或至少減少，上述發現的一或多個問題的影響。
下面描述本發明的簡化概述，以便提供本發明的一些方面的基本理解。此概述並非本發明的詳盡概述。它並不旨在標識本發明的關鍵或重要元素，或者描繪本發明的範圍。其唯一目的在於以簡化形式呈現一些概念，作為稍後論述的更詳細描述的開頭。
一般地，本公開涉及一種涉及在鰭式場效電晶體半導體元件的通道區下方形成共植入區的各種方法以及所得半導體元件。一個示例性方法公開了包括但不限於，在半導體基板中形成多個溝槽從而定義鰭片，進行井離子植入製程以在至少所述基板中形成井植入區，進行沖停植入製程以在所述鰭片中形成沖停植入區，進行利用至少一中性植入材料的至少一中性植入製程以形成在所述鰭片中的中性硼擴散阻擋植入區，其中，所述中性硼擴散阻擋植入區位於將會變成所述元件的所述通道區下方且延伸到將會變成所述元件的所述源極/汲極區內，且其中，所述中性硼擴散阻擋植入區位於所述沖停植入區或所述井植入區的上方，以及在形成所述井植入區、所述沖停植入區和所述中性硼擴散阻擋植入區後，在所述鰭片上方形成閘極結構。
本文揭露的另一示例性方法包括但不限於，在半導體基板中形成多個溝槽從而定義鰭片，進行井離子植入製程以在至少所述基板中形成井植入區，進行沖停植入製程以在所述鰭片中形成沖停植入區，形成在所述鰭片中由碳及/或鍺及/或氮組成的中性硼擴散阻擋植入區，其中，所述中性硼擴散阻擋植入區位於將會變成所述元件的所述通道區下方且延伸到將會變成所述元件的所述源極/汲極區內，且其中，通過進行碳離子植入製程和鍺離子植入製程及/或氮植入製程，所述中性硼擴散阻擋植入區位於所述沖停植入區或所述井植入區的上方，以及在形成
所述井植入區、所述沖停植入區和所述中性硼擴散阻擋植入區後，在所述鰭片上方形成閘極結構。
100‧‧‧元件
102‧‧‧半導體基板
102S‧‧‧上表面
104‧‧‧溝槽
106‧‧‧鰭片、鰭片結構
106S‧‧‧上表面
108‧‧‧絕緣材料
108S‧‧‧凹入表面
110‧‧‧井離子植入製程
110A‧‧‧井植入區
112‧‧‧沖停離子植入製程
112A‧‧‧沖停植入區
114‧‧‧中性離子植入製程
114A‧‧‧中性硼擴散阻擋植入區
116‧‧‧距離
120‧‧‧閘極結構
120A‧‧‧閘絕緣層
120B‧‧‧閘極電極
122‧‧‧閘極帽層
124‧‧‧側壁間隔物
126‧‧‧源極/汲極區
128‧‧‧通道區
A‧‧‧FinFET元件
B‧‧‧半導體基板
C‧‧‧鰭片
D‧‧‧閘極結構
E‧‧‧側壁間隔件
F‧‧‧閘極帽
H‧‧‧高度
L‧‧‧軸向長度
W‧‧‧寬度
本公開通過參考後續說明並結合伴隨的附圖而可以理解，其中，相同的元件符號標識相同的組件，且其中：第1圖是現有技術FinFET元件的示例性實施例的透視圖；以及第2A至2F圖-描繪本文揭示的在FinFET半導體元件的通道區下方形成共植入區的示例性方法以及所得半導體元件。
儘管本文所公開的主題易受各種修改和替代形式，通過附圖中的例子且文中詳細的說明已經示出具體實施例。然而，應當理解，本文的描述具體實施例並非意在限制本發明所公開的特定形式，相反地，其意圖在於涵蓋落在由所附加申請專利範圍限定本發明的精神和範圍內的所有的修改、均等物及替代物。
本發明的各種示例性實施例描述如下。為了清楚起見，並非實際實現的所有特徵都在本說明書中描述。當然應當理解，在任何這種實際實施例的發展，必須作出大量的實現特定的決定以實現開發者的特定目標，諸如系統相關和商業相關限制的規格，這將從一實施到另一個的發生變化。此外，應當理解，這樣的開發努力可能是
複雜和費時的，但是仍然對於本領域普通技術人員具有本公開益處的領域中的例行任務。
本主題將參照附圖進行說明。各種結構、系統和元件在附圖的示例性描繪是為了解釋的目的之用，以便不模糊本公開內容與本領域技術人員公知的那些細節。儘管如此，附圖被包含在描述和解釋本發明的示例性例子。此處所使用的文字和詞語應被理解和解釋以具有在那些相關領域技術人員所能理解的文字和詞語一致的意義。未特別定義的術語或短語，也就是，如同本領域的技術人員所理解的通常及習慣性意義不同的定義，意在由本文前後一致使用術語或詞語來暗示。該術語或短語意圖具有特殊含義的範圍內，即，不同於技術人員所理解的其它意義，這種特殊定義將明確陳述在本說明書中以定義性方式直接且明確地提供對於術語或短語的特殊定義。
本公開一般涉及FinFET半導體元件的通道區下方形成共植入區的各種方法及所得的半導體元件。此外，根據本申請的一個完整閱讀中，對於本領域技術人員是顯而易見的，本方法適用於各種元件，包括，但不限於，邏輯元件，存儲器元件等。本文公開的方法和元件可使用各種技術來製造產品，並且它們可以被用來製造各種不同的元件，例如，存儲器元件，邏輯元件，ASICs等。可以採用參照附圖，本文所公開的元件和方法的各種示例性實施例現在將更加詳細地描述。
在一實施例中，示例性元件100將形成於半
導體基板102中以及半導體基板102上方，且具有堆積配置。在本文中所描繪的示例性例子中，元件100是N型FinFET元件。此外，各種摻雜區，例如，源極/汲極區、暈植入區、井區等，都沒有在附圖中示出。基板102可以由矽製成，或者可以由矽以外的材料製成。因此，術語“基板”或“半導體基板”應被理解為涵蓋所有半導體材料和這些材料的各種形式。本文所公開的元件100的各種組件和結構可以使用各種不同的材料來形成，並通過各種公知技術執行，例如，化學氣相沉積(CVD)製程、原子層沉積(ALD)製程、熱生長製程、旋塗製程等。這些各個材料層的厚度也根據特定應用而變化。
在一般情況下，在隨後的附圖中包含簡單的俯視圖和各種剖視圖。如第2A圖的右上角僅示出簡單俯視圖，視圖“X-X”是在元件100的閘極寬度方向上通過元件100的源極/汲極區所截取的剖視圖，而視圖“Y-Y”是通過示例性鰭片的長軸所截取的剖視圖，即，沿著穿過在電晶體元件的閘極長度方向(電流輸送方向)內的閘極結構的鰭片的長軸的剖視圖。
如第2A圖所示出，在製造中的狀態，隔離材料(未示出)可以形成在基板102內以在基板102內定義隔開的主動區。隔離區可以用傳統的技術形成，例如，傳統的淺溝槽隔離區可以形成在基板102內。在FinFET元件的情況下，隔離區可以在如後更充分描述的鰭片結構形成之前或之後形成。在第2A圖製造的狀態，基板102具有
暴露的上表面102S。僅作為參考，在用於元件100的將要形成閘結構和將要形成鰭片的大致位置描繪於第2A圖中的虛線。
第2B圖描繪出了在執行若干附加製程操作後的元件100。首先，一或多個蝕刻製程，例如，非等向性蝕刻製程，經執行以通過圖案化蝕刻掩模(未示出)以定義在基板102內多個鰭片形成的溝槽104。溝槽104的形成造成在多個初始鰭片結構106的形成。此後，絕緣材料108的凹槽層，諸如二氧化矽的層，形成在鰭片106之間的溝槽104中。在一示例性實施例中，絕緣材料108的凹槽層通過跨元件的絕緣材料的初始層的毯式沉積而形成以便於過度填充溝槽104。此後，可執行可選的化學機械研磨(CMP)製程以平坦化材料108的層的上表面。然後，定時的，可以在絕緣材料108的層上執行凹陷回蝕製程以凹入絕緣材料108的層的上表面108S至期望高度水平，從而暴露在凹入表面108S上方鰭片16的所需量。材料108的層可以由各種不同的材料組成，如二氧化矽等，並且它可以通過執行各種技術，例如，化學氣相沉積(CVD)等來形成。
鰭片結構106的寬度和高度以及溝槽104的深度，可以根據特定應用而變化。此外，鰭片形成溝槽104和鰭片106的形狀和配置可以根據特定應用而變化。在附圖中所描繪的示例性實施例中，鰭片形成溝槽104和鰭片106都被描繪為具有均勻的尺寸和形狀。然而，在鰭
片形成溝槽104和鰭片106的尺寸和形狀的這樣均勻性對實施本文公開的本發明的至少一些方面是不需要的。在附圖中，所述鰭片形成溝槽104被描繪為通過進行非等向性蝕刻製程所形成，此導致鰭片形成溝槽104具有示例性地描繪，通常為矩形配置。在實際的真實世界的元件中，鰭片形成溝槽104的側壁可稍微向內漸縮，儘管此配置並未在附圖中示出。在一些情況下，鰭片形成溝槽104可具有折返輪廓(未示出)於鰭片形成溝槽104的底部附近。在程度上的鰭片形成溝槽104是通過執行濕蝕刻製程而形成，所述鰭片形成溝槽104可趨向相較於通過非等向性蝕刻製程形成的鰭片形成溝槽104的近矩形配置，具有更圓配置或非線性配置。因此，鰭片形成溝槽104的尺寸和配置，以及其所製成的方式，以及鰭片106的一般配置，不應該被認為是本發明的限制。為了公開的目的，僅大致矩形的鰭片形成溝槽104和鰭片106將在隨後的附圖中描繪。此外，元件100可以形成具有任何期望數量的鰭片106。
本文公開的方法涉及在FinFET元件100的基板/鰭片中形成各種摻雜區。如同將本申請完整的閱讀之後的本領域的技術人員可以理解的，此處公開的各種摻雜區可以任何所需的順序形成。因此，此處所描述的用於摻雜區的形成的示例性排列順序不應被認為是本公開發明的限制。
第2C圖描繪的元件100在執行井離子植入製程110在元件100上之後，以在基板102內定義井植入
區110A。在元件100是N型FinFET元件的情況下，井離子植入製程可以利用P型摻雜劑材料來完成，P型摻雜劑材料可例如硼或硼二氟化物。在井植入製程110期間使用的摻雜劑的劑量和植入能量可以依據特定應用而改變。在一示例性實施例中，井植入製程110可以使用硼落入1e12-1e14離子/cm2範圍的摻雜劑劑量以及落在1-100keV範圍的能階(energy level)。井植入區110A的摻雜劑濃度也根據特定應用而可變化。在一示例性實施例中，井植入區110A可具有約1e17-1e19離子/cm3的摻雜劑濃度。
第2D圖描繪元件100在執行沖停離子植入製程112於元件100上之後，以定義在鰭片106中的沖停植入區112A。在該元件是N型FinFET元件的情況下，沖停離子植入製程112使用P型摻雜劑材料來執行，P型摻雜劑材料可例如硼或硼二氟化物。在沖停植入製程112期間使用的摻雜劑劑量和植入能量可根據特定應用而變化。在一示例實施例中，沖停植入製程112可以使用落入在5e12-1e14離子/cm2的範圍內的摻雜劑劑量以及使用落入1-100keV範圍內的能階來執行。沖停植入區112A的摻雜劑濃度也可根據特定應用而變化。在一示例性實施例中，沖停植入區112A可具有約1e17-1e19離子/cm3的摻雜劑濃度。在一實施例中，沖停植入區112A和鰭片106的頂部之間的垂直距離可為約30-50奈米。
第2E圖描繪元件100在一或多個中性離子植入製程114執行在元件100上之後，以在基板102中定
義中性硼擴散阻擋植入區114A。在該元件是N型FinFET元件的情況下，中性離子植入製程114可以使用一或多個中性材料來執行，中性材料也就是非N型或非P型材料，作為植入材料，例如，單獨的碳、碳和鍺、碳和鍺和氮、碳和氮、鍺、氮等。中性硼擴散阻擋植入區114A可通過執行一或多個植入製程來形成。在中性離子植入製程114期間使用的中性物質的劑量和植入能量，可根據特定應用而改變。在單獨的碳被植入以形成硼擴散阻擋植入區114A，單一離子植入製程114可使用落入1e13-5e14離子/cm2的範圍內的碳的劑量以及落入5-10keV的範圍內的能階來執行。在使用單獨的氮以形成中性硼擴散阻擋植入區114A的情況下，氮可使用類似的植入條件相對於單獨的硼的使用被植入至上面描述情況，以形成中性硼擴散阻擋植入區114A。
在不同的中性材料的組合被植入以形成中性硼擴散阻擋植入區114A，例如，碳和鍺，可以執行兩個(或更多)分開的中性離子植入製程114，並且，在這種情況下，碳和鍺可以任何所需順序被植入。在一示例性實施例中，碳離子植入製程114可以使用的碳的劑量落在1e13-1e15離子/cm2的範圍內以及能階落在1-50keV的範圍內來執行，同時使用鍺的劑量落在1e13-1e15離子/cm2範圍內以及能階落在1-50keV的範圍內來執行。在非常具體的實例中，中性硼擴散阻擋植入區114A可通過使用劑量為約4e13離子/cm2的碳和大約8KeV的能階來進行第一植入
製程114而形成，同時鍺植入製程114可以使用劑量約3e13離子/cm2的鍺和約35keV的能階來執行。
在中性硼擴散阻擋植入區114A中的中性材料的濃度也可根據特定應用而變化。在一示例性實施例中，中性硼擴散阻擋植入區114A可具有所植入的中性材料的濃度落在約5e17-5e19離子/cm3的範圍內。在一實施例中，中性硼擴散阻擋植入區114A的垂直厚度可為約20-50奈米。基於當前技術，鰭片106的上表面106S和中性硼擴散阻擋植入區114A的上表面之間的距離116可以為約20-40奈米。
第2F圖描繪在一示例性且圖示地描繪閘極結構120被形成在元件100上之後的元件100。此處所描繪的閘極結構120意在具有代表性的性質且它可能使用公知的先閘極或公知的替換閘極技術所形成。還描繪了示例性的閘極帽層122和側壁間隔物124。閘極結構120可以包括由例如高k材料(k值為大於10)或二氧化矽的材料所製成的示例性閘絕緣層120A。閘極結構120還可以包括示例性描繪的閘極電極120B。在一示例性實施例中，示例性閘電極120可以由金屬或多晶矽的一或多層所構成。閘極帽層122和側壁間隔件124可以由多種不同的材料形成，例如，通常為氮化矽及/或低k材料。在第2F圖中還描繪了虛線126，其對應於在基板102內示例性源極/汲極區的形成。源極/汲極區126可以通過進行傳統離子植入技術且/或磊晶成長矽-磷層而形成。如所描繪的，中性硼擴散阻
擋植入區114A位於元件的通道區128下方且在鰭片106S的上表面下以距離116被垂直間隔開(見第2E圖)。同樣需要注意的是，中性硼擴散阻擋植入區114A的上表面位於比任一所述植入區110A、112A更靠近鰭片106的上表面。
正如名稱所暗示的，中性硼擴散阻擋植入區114A的目的是阻止或限制植入硼在沖停植入區112A及/或井植入區110A進入FinFET元件100的通道區128的向上擴散。本發明人已經發現，通過形成本文中所描述的中性硼擴散阻擋植入區114A，可以在長通道N型FinFET元件觀察到顯著和意想不到的好處。如此處所用的術語“長通道”元件通常是指元件具有閘極長度大於約50奈米以上。例如，中性硼擴散阻擋植入區114A使用碳和鍺(碳劑量約為5e13離子/cm2，鍺劑量約為5e13離子/cm2)形成的情況下，已建立長通道N型FinFET元件的閾值電壓增加，從而讓已建立長通道N型FinFET元件的閾值電壓大致上符合用於長通道N型FinFET元件的目標閥值電壓。此外，發明人觀察到，當中性硼擴散阻擋植入區114A的形成改進或修改的長通道N型FinFET元件的各種電力方面時，在短通道N型FinFET元件(約40奈米或更小的閘極長度)中的中性硼擴散阻擋植入區114A的形成也改善了短通道效應，從而提高了元件性能，且對於這種短通道N型FinFET元件的特性和性能沒有任何顯著不利影響。
更具體地，本發明人對幾個不同版本的具有約14奈米至約250奈米的通道長度的N型FinFET元件
進行測試。基於測試，透過形成在元件中的上述中性硼擴散阻擋植入區114A(碳+鍺)，已建立的長通道N型FinFET元件的閾值電壓增加了約+50-150毫伏，從而導致在已建成的元件的閥值電壓大體上匹配用於長通道N型FinFET元件的目標閾值電壓。中性硼擴散阻擋植入區114A的形成也具有提高大約5-10%的短通道N型FinFET元件的Ion/Ioff電力特性且減少約30-50mV的短通道N型FinFET元件的DIBL(汲極感應勢壘降低(drain-induced-barrier-lowering))特性的期望效果。此外，中性硼擴散阻擋植入區114A的形成具有趨向於理想地限制在源極/汲極區中植入的N型摻雜劑材料的運動或遷移的附加好處。如從前述中可以看出，中性硼擴散阻擋植入區114A的形成限制硼進入元件的通道區的向上擴散，從而幫助調節長通道元件的閾值電壓並改善短通道元件的性能。對於FinFET元件，長通道元件閾值電壓比短通道元件閾值電壓對於在硼擴散阻擋層114A中鍺和碳的濃度更為敏感，且因此硼擴散阻擋層114A的存在有助於調節並設置長通道閾值電壓在期望目標值，而不是在短通道閾值電壓特性的顯著不利改變。
上面公開的特定實施例僅是示例性的，如同本發明可以不同方式被修改和實踐但對於具有教導受益於本文的那些本領域技術人員來說等效的方式是顯然的。例如，可以用不同的順序來執行上述的處理步驟。此外，除了所附的申請專利範圍中描述的以外，沒有任何意圖限制此處所示的構造或設計的細節。上面公開的特定實施例
顯然可以被改變或修改，並且所有這樣的變化都在本發明的範圍及精神內。請注意，使用的術語，諸如“第一”、“第二”、“第三”或“第四”用來描述在本說明書和所附的申請專利範圍中的各種處理或構造，只用來作為速記參考這些步驟/結構，而且並不一定意味著這些步驟/結構以這樣的排列順序被執行/形成。當然，取決於確切的申請專利範圍的語言，這樣製程的排列順序可以或可以不是必要的。因此，本文所尋求的保護列於所附的申請專利範圍。
100‧‧‧元件
102‧‧‧半導體基板
104‧‧‧溝槽
106‧‧‧鰭片、鰭片結構
106S‧‧‧上表面
108‧‧‧絕緣材料
108S‧‧‧凹入表面
110A‧‧‧井植入區
112A‧‧‧沖停植入區
114A‧‧‧中性硼擴散阻擋植入區
120‧‧‧閘極結構
120A‧‧‧閘絕緣層
120B‧‧‧閘極電極
122‧‧‧閘極帽層
124‧‧‧側壁間隔物
126‧‧‧源極/汲極區
128‧‧‧通道區
Claims (21)
- 一種形成具有間隔開的源極/汲極區和位於所述間隔開的源極/汲極區之間的通道區的鰭式場效電晶體元件的方法，所述方法包括：在半導體基板中形成多個溝槽，從而定義鰭片；進行井離子植入製程，以在至少所述基板中形成井植入區；進行沖停植入製程以在所述鰭片中形成沖停植入區；進行利用至少一中性植入材料的至少一中性植入製程以形成在所述鰭片中的中性硼擴散阻擋植入區，其中，所述中性硼擴散阻擋植入區位於將會變成所述元件的所述通道區下方且延伸到將會變成所述元件的所述源極/汲極區內，且其中，所述中性硼擴散阻擋植入區的上表面位於相較於所述沖停植入區或所述井植入區的任一個，而更靠近所述鰭片的上表面；以及在形成所述井植入區、所述沖停植入區和所述中性硼擴散阻擋植入區後，在所述鰭片上方形成閘極結構。
- 如申請專利範圍第1項所述的方法，其中，所述鰭式場效電晶體元件是N型鰭式場效電晶體元件。
- 如申請專利範圍第1項所述的方法，其中，所述使用P型摻雜劑材料、使用落在1e12-1e14離子/cm2範圍內的摻雜劑劑量以及落在1至100keV範圍內的能階進行所 述井離子植入製程。
- 如申請專利範圍第1項所述的方法，其中，所述井植入區的摻雜劑濃度具有約1e17-1e19離子/cm3的摻雜劑濃度。
- 如申請專利範圍第1項所述的方法，其中，使用P型摻雜劑材料、使用落在5e12-1e14離子/cm2範圍內的摻雜劑劑量以及落在10至50keV範圍內的能階進行所述沖停植入製程。
- 如申請專利範圍第1項所述的方法，其中，所述沖停植入區的摻雜劑濃度具有約1e17-1e19離子/cm3的摻雜劑濃度。
- 如申請專利範圍第1項所述的方法，其中，使用單一中性植入材料、使用落在1e13-5e14離子/cm2範圍內的所述單一中性植入材料的劑量以及落在5-10keV範圍內的能階進行所述至少一中性植入製程。
- 如申請專利範圍第1項所述的方法，其中，所述中性硼擴散阻擋植入區具有約5e17-5e19離子/cm3的所述至少一中性植入材料的濃度。
- 如申請專利範圍第1項所述的方法，其中，所述至少一中性植入材料是由碳、碳和鍺的組合、碳、鍺和氮的組合、或鍺和氮的組合組成。
- 如申請專利範圍第1項的方法，其中，所述至少一中性植入材料是由碳和鍺組成。
- 如申請專利範圍第10項所述的方法，其中，執行利用 所述至少一種中性植入材料的所述至少一中性植入製程以形成在所述鰭片中的所述中性硼擴散阻擋植入區包括進行碳離子植入製程和鍺離子植入製程以形成由碳和鍺組成的中性硼擴散阻擋植入區。
- 如申請專利範圍第11項所述的方法，其中，所述碳離子植入製程是使用約4e13離子/cm2的碳的劑量來進行，且所述鍺離子植入製程是使用約3e13離子/cm2的鍺的劑量來進行。
- 如申請專利範圍第11項所述的方法，其中，所述碳離子植入製程是使用落在1e13-5e14離子/cm2範圍內的碳的劑量以及落在5至10keV範圍內的能階來進行，且所述鍺離子植入製程是使用落在1e13-5e14離子/cm2範圍內的鍺的劑量以及落在25至45keV範圍內的能階來進行。
- 如申請專利範圍第1項所述的方法，其中，所述沖停植入製程在所述井植入製程被進行之後進行，且所述至少一中性植入製程在所述沖停植入製程被進行之後進行。
- 如申請專利範圍第1項所述的方法，還包括在形成所述閘極結構之後，形成在各個所述源極/汲極區內的源極/汲極接觸結構。
- 一種形成具有間隔開的源極/汲極區和位於所述間隔開的源極/汲極區之間的通道區的N型鰭式場效電晶體元件的方法，所述方法包括： 在半導體基板中形成多個溝槽從而定義鰭片；進行井離子植入製程以在至少所述基板中形成井植入區；進行沖停植入製程以在所述鰭片中形成沖停植入區；形成在所述鰭片中由碳和鍺組成的中性硼擴散阻擋植入區，其中，所述中性硼擴散阻擋植入區位於將會變成所述元件的所述通道區下方且延伸到將會變成所述元件的所述源極/汲極區內，且其中，通過進行碳離子植入製程和鍺離子植入製程，所述中性硼擴散阻擋植入區的上表面位於相較於所述沖停植入區或所述井植入區的任一個，而更靠近所述鰭片的上表面；以及在形成所述井植入區、所述沖停植入區和所述中性硼擴散阻擋植入區後，在所述鰭片上方形成閘極結構。
- 如申請專利範圍第16項所述的方法，其中，所述碳離子植入製程是使用約5e13離子/cm2的碳的劑量來進行，且所述鍺離子植入製程是使用約5e13離子/cm2的鍺的劑量來進行。
- 如申請專利範圍第16項所述的方法，其中，所述碳離子植入製程是使用落在1e13-5e14離子/cm2範圍內的碳的劑量以及落在5至10keV範圍內的能階來進行，且所述鍺離子植入製程是使用落在1e13-5e14離子/cm2範 圍內的鍺的劑量以及落在25至45keV範圍內的能階來進行。
- 如申請專利範圍第16項所述的方法，其中，在所述鍺植入離子製程之前進行所述碳離子植入製程。
- 如申請專利範圍第16項所述的方法，其中，在所述碳植入離子製程之前進行所述鍺離子植入製程。
- 如申請專利範圍第16項所述的方法，其中，所述中性硼擴散阻擋植入區具有約5e17-5e19離子/cm3的碳的濃度，以及約5e17-5e19離子/cm3的鍺的濃度。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/201,122 US9082698B1 (en) | 2014-03-07 | 2014-03-07 | Methods to improve FinFet semiconductor device behavior using co-implantation under the channel region |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201545213A true TW201545213A (zh) | 2015-12-01 |
| TWI552206B TWI552206B (zh) | 2016-10-01 |
Family
ID=53506832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104106004A TWI552206B (zh) | 2014-03-07 | 2015-02-25 | 使用通道區域下之共植入改善鰭式場效電晶體半導體元件性能之方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9082698B1 (zh) |
| CN (1) | CN104900498B (zh) |
| TW (1) | TWI552206B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10930507B2 (en) | 2018-10-31 | 2021-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduce well dopant loss in FinFETs through co-implantation |
| US11978634B2 (en) | 2022-05-25 | 2024-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduce well dopant loss in FinFETs through co-implantation |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9812336B2 (en) * | 2013-10-29 | 2017-11-07 | Globalfoundries Inc. | FinFET semiconductor structures and methods of fabricating same |
| US9117908B2 (en) * | 2013-12-16 | 2015-08-25 | Globalfoundries Inc. | Methods of forming replacement gate structures for semiconductor devices and the resulting semiconductor products |
| US9460956B2 (en) * | 2014-06-12 | 2016-10-04 | Taiwan Semiconductor Manufacturing Company Limited | Method of forming shallow trench isolation and semiconductor device |
| CN105810729B (zh) * | 2014-12-29 | 2018-09-11 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其制造方法 |
| US10903210B2 (en) * | 2015-05-05 | 2021-01-26 | International Business Machines Corporation | Sub-fin doped bulk fin field effect transistor (FinFET), Integrated Circuit (IC) and method of manufacture |
| CN107851664A (zh) * | 2015-09-25 | 2018-03-27 | 英特尔公司 | 用于控制晶体管子鳍状物漏电的技术 |
| US10388764B2 (en) * | 2015-09-25 | 2019-08-20 | Intel Corporation | High-electron-mobility transistors with counter-doped dopant diffusion barrier |
| CN106601688A (zh) * | 2015-10-16 | 2017-04-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN106601686B (zh) * | 2015-10-16 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN106611710A (zh) | 2015-10-22 | 2017-05-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US9735275B2 (en) * | 2015-12-18 | 2017-08-15 | International Business Machines Corporation | Channel replacement and bimodal doping scheme for bulk finFET threshold voltage modulation with reduced performance penalty |
| US9685334B1 (en) * | 2016-04-21 | 2017-06-20 | Globalfoundries Inc. | Methods of forming semiconductor fin with carbon dopant for diffusion control |
| US10522534B2 (en) | 2016-04-29 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET varactor with low threshold voltage and method of making the same |
| US10074732B1 (en) * | 2017-06-14 | 2018-09-11 | Globalfoundries Inc. | Methods of forming short channel and long channel finFET devices so as to adjust threshold voltages |
| CN109698198A (zh) * | 2017-10-23 | 2019-04-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN109950311B (zh) * | 2017-12-20 | 2022-02-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US11562910B2 (en) * | 2021-03-19 | 2023-01-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method for forming thereof |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5885861A (en) | 1997-05-30 | 1999-03-23 | Advanced Micro Devices, Inc. | Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor |
| US6576521B1 (en) | 1998-04-07 | 2003-06-10 | Agere Systems Inc. | Method of forming semiconductor device with LDD structure |
| US6737337B1 (en) | 2001-04-27 | 2004-05-18 | Advanced Micro Devices, Inc. | Method of preventing dopant depletion in surface semiconductor layer of semiconductor-on-insulator (SOI) device |
| DE102005020058B4 (de) * | 2005-04-29 | 2011-07-07 | Globalfoundries Inc. | Herstellungsverfahren für ein Halbleiterbauelement mit Gatedielektrika mit unterschiedlichen Blockiereigenschaften |
| US7795101B2 (en) | 2006-04-03 | 2010-09-14 | United Microelectronics Corp. | Method of forming a MOS transistor |
| US7700450B2 (en) | 2006-10-25 | 2010-04-20 | United Microelectronics Corp. | Method for forming MOS transistor |
| US7888223B2 (en) | 2007-03-28 | 2011-02-15 | United Microelectronics Corp. | Method for fabricating P-channel field-effect transistor (FET) |
| US7902009B2 (en) * | 2008-12-11 | 2011-03-08 | Intel Corporation | Graded high germanium compound films for strained semiconductor devices |
| JP2010206134A (ja) * | 2009-03-06 | 2010-09-16 | Sony Corp | 固体撮像装置とその製造方法 |
| EP2333824B1 (en) * | 2009-12-11 | 2014-04-16 | Soitec | Manufacture of thin SOI devices |
| US8519538B2 (en) * | 2010-04-28 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laser etch via formation |
| US8729627B2 (en) * | 2010-05-14 | 2014-05-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel integrated circuit devices |
| US8890207B2 (en) * | 2011-09-06 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET design controlling channel thickness |
| CN103000664B (zh) * | 2011-09-08 | 2015-12-16 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN103022039B (zh) * | 2011-09-21 | 2016-03-30 | 中国科学院微电子研究所 | Sram单元及其制作方法 |
| EP2761648B1 (en) * | 2011-09-30 | 2020-06-10 | Intel Corporation | Non-planar transistor fin fabrication |
| US9368628B2 (en) * | 2012-07-05 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET with high mobility and strain channel |
| US8674413B1 (en) * | 2012-11-07 | 2014-03-18 | Globalfoundries Inc. | Methods of forming fins and isolation regions on a FinFET semiconductor device |
| US8969932B2 (en) * | 2012-12-12 | 2015-03-03 | Globalfoundries Inc. | Methods of forming a finfet semiconductor device with undoped fins |
| DE112013006607T5 (de) * | 2013-03-29 | 2015-10-29 | Intel Corporation | Transistorarchitektur mit erweiterten vertieften Abstandhalter- und Source/Drain-Regionen und Verfahren zu deren Herstellung |
| US9263549B2 (en) * | 2013-04-10 | 2016-02-16 | Samsung Electronics Co., Ltd. | Fin-FET transistor with punchthrough barrier and leakage protection regions |
| US9190411B2 (en) * | 2013-06-11 | 2015-11-17 | Globalfoundries Inc. | Retrograde doped layer for device isolation |
-
2014
- 2014-03-07 US US14/201,122 patent/US9082698B1/en active Active
-
2015
- 2015-02-25 TW TW104106004A patent/TWI552206B/zh active
- 2015-03-06 CN CN201510100557.7A patent/CN104900498B/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10930507B2 (en) | 2018-10-31 | 2021-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduce well dopant loss in FinFETs through co-implantation |
| US11348792B2 (en) | 2018-10-31 | 2022-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduce well dopant loss in FinFETs through co-implantation |
| US11978634B2 (en) | 2022-05-25 | 2024-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduce well dopant loss in FinFETs through co-implantation |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI552206B (zh) | 2016-10-01 |
| CN104900498B (zh) | 2018-03-06 |
| CN104900498A (zh) | 2015-09-09 |
| US9082698B1 (en) | 2015-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI552206B (zh) | 使用通道區域下之共植入改善鰭式場效電晶體半導體元件性能之方法 | |
| US9490340B2 (en) | Methods of forming nanowire devices with doped extension regions and the resulting devices | |
| US9431512B2 (en) | Methods of forming nanowire devices with spacers and the resulting devices | |
| US10026655B2 (en) | Dual liner CMOS integration methods for FinFET devices | |
| US9070742B2 (en) | FinFet integrated circuits with uniform fin height and methods for fabricating the same | |
| US9318388B2 (en) | Methods of forming substantially self-aligned isolation regions on FinFET semiconductor devices and the resulting devices | |
| US8674413B1 (en) | Methods of forming fins and isolation regions on a FinFET semiconductor device | |
| US10164099B2 (en) | Device with diffusion blocking layer in source/drain region | |
| US9023715B2 (en) | Methods of forming bulk FinFET devices so as to reduce punch through leakage currents | |
| US8691640B1 (en) | Methods of forming dielectrically isolated fins for a FinFET semiconductor by performing an etching process wherein the etch rate is modified via inclusion of a dopant material | |
| US8815659B2 (en) | Methods of forming a FinFET semiconductor device by performing an epitaxial growth process | |
| US9142651B1 (en) | Methods of forming a FinFET semiconductor device so as to reduce punch-through leakage currents and the resulting device | |
| US20060175669A1 (en) | Semiconductor device including FinFET having metal gate electrode and fabricating method thereof | |
| US9716177B2 (en) | Semiconductor device comprising a multi-layer channel region | |
| US20160111491A1 (en) | Fin device with blocking layer in channel region | |
| US20160163863A1 (en) | Channel cladding last process flow for forming a channel region on a finfet device | |
| JP5925740B2 (ja) | トンネル電界効果トランジスタ | |
| US9236258B2 (en) | Methods of forming gate structures for semiconductor devices using a replacement gate technique and the resulting devices | |
| US10347748B2 (en) | Methods of forming source/drain regions on FinFET devices | |
| US10483172B2 (en) | Transistor device structures with retrograde wells in CMOS applications | |
| US10242982B2 (en) | Method for forming a protection device having an inner contact spacer and the resulting devices | |
| US20150340468A1 (en) | Recessed channel fin device with raised source and drain regions | |
| US9263585B2 (en) | Methods of forming enhanced mobility channel regions on 3D semiconductor devices, and devices comprising same | |
| US9166025B1 (en) | Methods of forming a nanowire device with a gate-all-around-channel configuration and the resulting nanowire device | |
| CN106876393B (zh) | 半导体器件及其形成方法 |