TW201541870A - 隔離電路 - Google Patents

Abstract

一種隔離電路，包括：第一多工器、D型正反器、第二多工器、或邏輯閘，以及且邏輯閘。第一多工器係根據掃描致能信號選擇資料信號或掃入信號作為第一元件輸出信號。D型正反器係根據第一元件輸出信號產生第二元件輸出信號，而第二元件輸出信號係回授至第一多工器以作為資料信號。第二多工器係根據測試致能信號選擇隔離信號或第二元件輸出信號作為第三元件輸出信號。或邏輯閘係根據掃描致能信號和第三元件輸出信號產生第四元件輸出信號。且邏輯閘係根據第一電源域信號和第四元件輸出信號產生第二電源域信號。

Description

隔離電路

本發明係關於一種隔離電路，特別係關於可改善測試效果之隔離電路。

在低功率系統中，為了減少能源消耗，常會將系統中未使用之部份電源域(Power Domain)關閉。舉例來說，當一智慧型手機正在執行通話功能時，可將液晶顯示器所屬之電源域暫時斷電，而通訊模組所屬之另一電源域則仍維持供電，以達到省電之效果。

隔離單元(Isolation Cell)常被加入前述低功率系統中，其設計目的是為了避免通電及斷電之不同電源域互相干擾。然而，在一些特殊應用中，隔離單元之隔離信號輸入端會被綁定至特定電位。由於隔離信號輸入端之電位不可改變，將使得系統測試者無法判斷隔離單元是否於所有情況下均可正常運作。

所以，本領域需要一種具有更加靈活而高效之測試電路之隔離電路，來對隔離單元進行測試。

為了解決先前技術之問題，本發明提供一種隔離電路，包括：一第一多工器，接收一掃描致能信號、一資料信 號，以及一掃入信號，其中該第一多工器係根據該掃描致能信號選擇該資料信號或該掃入信號作為一第一元件輸出信號；一D型正反器，接收該第一元件輸出信號和一時脈信號，並根據該第一元件輸出信號產生一第二元件輸出信號，其中該第二元件輸出信號係回授至該第一多工器以作為該資料信號；一第二多工器，接收一隔離信號和該第二元件輸出信號，並根據一測試致能信號選擇該隔離信號或該第二元件輸出信號作為一第三元件輸出信號；一或邏輯閘，接收該掃描致能信號和該第三元件輸出信號，並根據該掃描致能信號和該第三元件輸出信號產生一第四元件輸出信號；以及一且邏輯閘，接收一第一電源域信號和該第四元件輸出信號，並根據該第一電源域信號和該第四元件輸出信號產生一第二電源域信號。

藉由使用本發明之測試電路和方法，在隔離單元之正常工作狀態下，對隔離單元之效果不產生任何影響，而在測試狀態下，能夠藉由使用占空比(Mark-Space Ratio)可控制之測試信號，更靈活地對多個隔離單元進行測試，從而在不破壞隔離單元之工作模式之情況下，即不增加開銷，亦不增加電路腳位，就達到了改良測試之效果。

100、200、300‧‧‧隔離電路

110、130、311、312、313、314‧‧‧多工器

120、321、322、323、324‧‧‧D型正反器

140‧‧‧或邏輯閘

150、252、253‧‧‧且邏輯閘

161、162‧‧‧電源域

305‧‧‧掃描鏈

310‧‧‧掃描輸入端

390‧‧‧掃描輸出端

ATPGEN‧‧‧測試致能信號

CLK‧‧‧時脈信號

DA‧‧‧資料信號

ISOLN‧‧‧隔離信號

S1、S2、S3、S4‧‧‧元件輸出信號

SI‧‧‧掃入信號

SCAN_EN‧‧‧掃描致能信號

SD1、SD1-2、SD1-3、SD2、SD2-2、SD2-3‧‧‧電源域信號

第1圖係顯示根據本發明一實施例所述之隔離電路之示意圖；第2圖係顯示根據本發明另一實施例所述之隔離電路之示意圖； 第3圖係顯示根據本發明再一實施例所述之隔離電路之示意圖。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出本發明之具體實施例，並配合所附圖式，作詳細說明如下。

第1圖係顯示根據本發明一實施例所述之隔離電路(或稱為隔離單元)100之示意圖。隔離電路100可以應用於一行動通訊裝置中，例如：一智慧型手機(Smart Phone)、一平板電腦(Tablet Computer)，或是一筆記型電腦(Notebook Computer)。如第1圖所示，隔離電路100至少包括：一第一多工器(Multiplexer，MUX)110、一D型正反器(D Flip-Flop，D-FF)120、一第二多工器130、一或邏輯閘(OR gate)140，以及一且邏輯閘(AND Gate)150。

第一多工器110係用於接收一資料信號DA和一掃入(Scan-in)信號SI，並根據一掃描致能信號SCAN_EN選擇資料信號DA或掃入信號SI兩者擇一作為一第一元件輸出信號S1。舉例來說，若掃描致能信號SCAN_EN為低邏輯位準(亦即，邏輯0)，則第一多工器110選擇資料信號DA作為第一元件輸出信號S1；而若掃描致能信號SCAN_EN為高邏輯位準(亦即，邏輯1)，則第一多工器110選擇掃入信號SI作為第一元件輸出信號S1。

D型正反器120係用於在一資料輸入端(D)處接收第一元件輸出信號S1、在一時脈輸入端處接收一時脈信號 CLK，以及在一資料輸出端(Q)處根據時脈信號CLK和第一元件輸出信號S1產生一第二元件輸出信號S2。舉例來說，在時脈信號CLK之一正觸發緣或一負觸發緣之後，第二元件輸出信號S2係等同於第一元件輸出信號S1。第二元件輸出信號S2更回授至第一多工器110以作為資料信號DA；換言之，資料信號DA係等同於第二元件輸出信號S2。

第二多工器130係用於接收一隔離信號ISOLN和第二元件輸出信號S2，並根據一測試致能信號ATPGEN選擇隔離信號ISOLN或第二元件輸出信號S2兩者擇一作為一第三元件輸出信號S3。舉例來說，若測試致能信號ATPGEN為低邏輯位準(亦即，邏輯0)，則第二多工器130選擇隔離信號ISOLN作為第三元件輸出信號S3；而若測試致能信號ATPGEN為高邏輯位準(亦即，邏輯1)，則第二多工器130選擇第二元件輸出信號S2作為第三元件輸出信號S3。

或邏輯閘140係用於接收掃描致能信號SCAN_EN和第三元件輸出信號S3，並根據掃描致能信號SCAN_EN和第三元件輸出信號S3產生一第四元件輸出信號S4。舉例來說，若掃描致能信號SCAN_EN和第三元件輸出信號S3之任一者為高邏輯位準，則第四元件輸出信號S4亦為高邏輯位準。

且邏輯閘150作為整個隔離電路100中之一隔離單元。且邏輯閘150係接收一第一電源域信號SD1和第四元件輸出信號S4，並根據第一電源域信號SD1和第四元件輸出信號S4產生一第二電源域信號SD2。舉例來說，若第一電源域信號SD1和第四元件輸出信號S4之任一者為低邏輯位準，則第二電源域 信號SD2亦為低邏輯位準。在一些實施例中，且邏輯閘150係設置於一第一電源域(Power Domain)161和一第二電源域162之間。第一電源域信號SD1可於第一電源域161內進行傳遞，而第二電源域信號SD2可於第二電源域162內進行傳遞。當第一電源域161斷電且第二電源域162通電時，且邏輯閘150可用於避免第二電源域162受到第一電源域161之信號干擾而產生不良影響。舉例來說，藉由適當地控制掃描致能信號SCAN_EN、測試致能信號ATPGEN，以及隔離信號ISOLN，隔離單元之且邏輯閘150可選擇性地使第一電源域信號SD1可以進入或是無法進入第二電源域162，以達成隔離效果。

在一些實施例中，隔離電路100係選擇性地操作於一正常工作模式(Normal Function Mode)、一測試模式(Test Mode)下之一移轉模式(Shift Mode)，或是該測試模式下之一擷取模式(Capture Mode)。更詳細地說，該測試模式可以是一自動測試圖樣產生(Automatic Test Pattern Generation，ATPG)模式，其中自動測試圖樣產生方法係用於測試一積體電路晶片。前述各種模式之操作將於下列真值表及其實施例中作詳細說明。

請一併參考第1圖和表一。當隔離電路100係操作於該正常工作模式時，掃描致能信號SCAN_EN和測試致能信號ATPGEN係均設定為低邏輯位準，使得第一元件輸出信號S1係等同於資料信號DA，而第三元件輸出信號S3係等同於隔離信號ISOLN。在該正常工作模式中，當隔離信號ISOLN係設定為高邏輯位準時，或邏輯閘140所輸出之第四元件輸出信號S4必為高邏輯位準，而且邏輯閘150所輸出之第二電源域信號SD2係等同於第一電源域信號SD1(亦即，且邏輯閘150使得第一電源域信號SD1可通過至第二電源域162)；而當隔離信號ISOLN係設定為低邏輯位準時，或邏輯閘140所輸出之第四元件輸出信號S4必為低邏輯位準，而且邏輯閘150所輸出之第二電源域信號SD2係鉗制於(Clamped to)低邏輯位準(亦即，且邏輯閘150隔離第一電源域信號SD1，使之無法通往至第二電源域162)。也就是說，在隔離電路100之正常工作模式下，且邏輯閘150作為隔離單元也能夠正常工作，亦即通過隔離信號ISOLN之設定，可達成對隔離第一電源域信號SD1之選通或者是隔離效果。

當隔離電路100係操作於該測試模式下之該移轉模式時，掃描致能信號SCAN_EN和測試致能信號ATPGEN係均設定為高邏輯位準，使得第一元件輸出信號S1係等同於掃入信號S1，而第三元件輸出信號S3係等同於第二元件輸出信號S2。在該移轉模式中，無論隔離信號ISOLN之值為何，且邏輯閘150 所輸出之第二電源域信號SD2皆等同於第一電源域信號SD1。因此，本領域技術人士可以理解的是，本發明之隔離電路100對隔離單元(亦即，且邏輯閘150)之掃描路徑不會產生阻隔。

當隔離電路100係操作於該測試模式下之該擷取模式時，掃描致能信號SCAN_EN係設定為低邏輯位準，而測試致能信號ATPGEN係設定為高邏輯位準，使得第一元件輸出信號S1係等同於資料信號DA，而第三元件輸出信號S3係等同於第二元件輸出信號S2。在該擷取模式中，無論隔離信號ISOLN之值為何，或邏輯閘140所輸出之第四元件輸出信號S4係可調整的並係等同於資料信號DA，而且邏輯閘150所輸出之第二電源域信號SD2可等同於第一電源域信號SD1或是鉗制於低邏輯位準。

簡而言之，當本發明之隔離電路100係處於該正常工作模式時，藉由控制隔離信號ISOLN，且邏輯閘150可以選擇性地隔離或不隔離第一電源域信號SD1；而當本發明之隔離電路100係處於該測試模式時(特別係指該擷取模式)，且邏輯閘150之所有腳位皆具有可調整電位，而非綁定至一固定電位。在此設計下，系統測試者將能輕易地根據且邏輯閘150之二腳位之邏輯電位值，來判斷隔離電路100之且邏輯閘150之輸出信號是否正確，從而可判斷且邏輯閘150之所有功能是否正常，以確保良好之隔離效果(且邏輯閘150為關鍵元件，若其任何一腳位為固定電位，則將無法對其進行完全測試)。本發明之且邏輯閘150在測試模式下，其輸入信號之邏輯電位都是通過人為可控制的。因此，本發明之隔離電路100兼具有能隔離不同 電源域以及能改善測試效果之雙重優勢。

第2圖係顯示根據本發明另一實施例所述之隔離電路200之示意圖。第2圖和第1圖相似。在第2圖之實施例中，隔離電路200更包括一或複數個且邏輯閘252、253。亦即，隔離電路200可用於同時控制多重且邏輯閘150、252、253。且邏輯閘150、252、253係並聯地設置於第一電源域161和第二電源域162之間，並對其各自連接之模組分別進行隔離。每一且邏輯閘150、252、253係用於接收第四元件輸出信號S4和各別之第一電源域信號SD1、SD1-2、SD1-3，並根據第四元件輸出信號S4和各別之第一電源域信號SD1、SD1-2、SD1-3產生個別之第二電源域信號SD2、SD2-2、SD2-3。相似地，當第一電源域161斷電且且邏輯閘150、252、253所連接之不同模組有斷電或是繼續通電之要求時，且邏輯閘150、252、253可根據各自接收之信號邏輯，來避免各自連接之不同模組受到第一電源域161之信號干擾而產生不良影響。第2圖之隔離電路200之其餘特徵皆與第1圖之隔離電路100相似，故此二實施例均可達成相似之操作效果。

第3圖係顯示根據本發明再一實施例所述之隔離電路300之示意圖。第3圖和第1圖相似。在第3圖之實施例中，隔離電路300更包括一掃描鏈(Scan Chain)305。掃描鏈305具有一掃描輸入端310和一掃描輸出端390，並包括複數個多工器311、110、130、312、313、314和複數個D型正反器321、120、322、323、324。多工器311、110、130、312、313、314和D型正反器321、120、322、323、324係互相交錯地配置，並係 串聯耦接於掃描輸入端310和掃描輸出端390之間。換言之，前述之第一多工器110和D型正反器120皆為掃描鏈305之一部份。在掃描鏈305中，除了頭尾部份以外，每一多工器之一輸出端係耦接至下一級D型正反器之一資料輸入端(D)，而每一D型正反器之一資料輸出端(Q)係耦接至下一級多工器之一掃入信號(SI)輸入端。當隔離電路300係操作於該測試模式下之該移轉模式時，一數據信號可從掃描輸入端310經由多工器311、110、130、312、313、314和D型正反器321、120、322、323、324傳送至掃描輸出端390。亦即，掃描鏈305之任何一部份皆不受阻隔。第3圖之隔離電路300之其餘特徵皆與第1圖之隔離電路100相似，故此二實施例均可達成相似之操作效果。

本發明之隔離電路並不僅限於第1-3圖所圖示之狀態。本發明可以僅包括第1-3圖之任何一或複數個實施例之任何一或複數項特徵。換言之，並非所有圖示之特徵均須同時實施於本發明之隔離電路中。

在本說明書以及申請專利範圍中的序數，例如「第一」、「第二」、「第三」等等，彼此之間並沒有順序上的先後關係，其僅用於標示區分兩個具有相同名字之不同元件。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧隔離電路

110、130‧‧‧多工器

120‧‧‧D型正反器

140‧‧‧或邏輯閘

150‧‧‧且邏輯閘

161、162‧‧‧電源域

ATPGEN‧‧‧測試致能信號

CLK‧‧‧時脈信號

DA‧‧‧資料信號

ISOLN‧‧‧隔離信號

S1、S2、S3、S4‧‧‧元件輸出信號

SI‧‧‧掃入信號

SCAN_EN‧‧‧掃描致能信號

SD1、SD2‧‧‧電源域信號

Claims (14)

1. 一種隔離電路，包括：一第一多工器，接收一掃描致能信號、一資料信號，以及一掃入信號，其中該第一多工器係根據該掃描致能信號選擇該資料信號或該掃入信號作為一第一元件輸出信號；一D型正反器，接收該第一元件輸出信號和一時脈信號，並根據該第一元件輸出信號產生一第二元件輸出信號，其中該第二元件輸出信號係回授至該第一多工器以作為該資料信號；一第二多工器，接收一隔離信號和該第二元件輸出信號，並根據一測試致能信號選擇該隔離信號或該第二元件輸出信號作為一第三元件輸出信號；一或邏輯閘，接收該掃描致能信號和該第三元件輸出信號，並根據該掃描致能信號和該第三元件輸出信號產生一第四元件輸出信號；以及一且邏輯閘，接收一第一電源域信號和該第四元件輸出信號，並根據該第一電源域信號和該第四元件輸出信號產生一第二電源域信號。
2. 如申請專利範圍第1項所述之隔離電路，其中該且邏輯閘係設置於一第一電源域和一第二電源域之間，而當該第一電源域斷電且該第二電源域通電時，該且邏輯閘係用於避免該第二電源域受到該第一電源域之干擾。
3. 如申請專利範圍第2項所述之隔離電路，其中該且邏輯閘為一第一且邏輯閘，而該隔離電路更包括： 複數第二且邏輯閘，並聯地設置於該第一電源域和該第二電源域之間，並接收該第四元件輸出信號，其中當該第一電源域斷電且該第二電源域通電時，該等第二且邏輯閘係用於避免該第二電源域受到該第一電源域之干擾。
4. 如申請專利範圍第1項所述之隔離電路，其中該隔離電路係操作於一正常工作模式、一測試模式下之一移轉模式，或該測試模式下之一擷取模式。
5. 如申請專利範圍第4項所述之隔離電路，其中該測試模式為一自動測試圖樣產生模式。
6. 如申請專利範圍第4項所述之隔離電路，其中當該隔離電路係操作於該正常工作模式時，該掃描致能信號和該測試致能信號係均設定為低邏輯位準，使得該第一元件輸出信號係等同於該資料信號，而該第三元件輸出信號係等同於該隔離信號。
7. 如申請專利範圍第6項所述之隔離電路，其中當該隔離電路係操作於該正常工作模式且該隔離信號係設定為高邏輯位準時，該第二電源域信號係等同於該第一電源域信號。
8. 如申請專利範圍第6項所述之隔離電路，其中當該隔離電路係操作於該正常工作模式且該隔離信號係設定為低邏輯位準時，該第二電源域信號係鉗制於低邏輯位準。
9. 如申請專利範圍第4項所述之隔離電路，其中當該隔離電路係操作於該測試模式下之該移轉模式時，該掃描致能信號和該測試致能信號係均設定為高邏輯位準，使得該第一元件輸出信號係等同於該掃入信號，而該第三元件輸出信號 係等同於該第二元件輸出信號。
10. 如申請專利範圍第9項所述之隔離電路，其中當該隔離電路係操作於該測試模式下之該移轉模式時，該第二電源域信號係等同於該第一電源域信號。
11. 如申請專利範圍第4項所述之隔離電路，其中當該隔離電路係操作於該測試模式下之該擷取模式時，該掃描致能信號係設定為低邏輯位準，而該測試致能信號係設定為高邏輯位準，使得該第一元件輸出信號係等同於該資料信號，而該第三元件輸出信號係等同於該第二元件輸出信號。
12. 如申請專利範圍第11項所述之隔離電路，其中當該隔離電路係操作於該測試模式下之該擷取模式時，該第四元件輸出信號係可調整的並係等同於該資料信號。
13. 如申請專利範圍第4項所述之隔離電路，更包括：一掃描鏈，其中該第一多工器和該D型正反器為該掃描鏈之一部份，並係介於該掃描鏈之一掃描輸入端和一掃描輸出端之間。
14. 如申請專利範圍第13項所述之隔離電路，其中當該隔離電路係操作於該測試模式下之該移轉模式時，一數據信號係從該掃描輸入端經由該第一多工器和該D型正反器傳送至該掃描輸出端。