TW201540877A - 用於半導體基板的電鍍方法 - Google Patents

用於半導體基板的電鍍方法 Download PDF

Info

Publication number
TW201540877A
TW201540877A TW104103259A TW104103259A TW201540877A TW 201540877 A TW201540877 A TW 201540877A TW 104103259 A TW104103259 A TW 104103259A TW 104103259 A TW104103259 A TW 104103259A TW 201540877 A TW201540877 A TW 201540877A
Authority
TW
Taiwan
Prior art keywords
bath
substrate
deplating
plating
metal film
Prior art date
Application number
TW104103259A
Other languages
English (en)
Other versions
TWI642815B (zh
Inventor
Sam K Lee
Charles Sharbono
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201540877A publication Critical patent/TW201540877A/zh
Application granted granted Critical
Publication of TWI642815B publication Critical patent/TWI642815B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1689—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/16—Polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

對非均勻初始金屬膜進行非均勻除鍍以在基板上提供更加均勻的金屬膜。可通過將基板放置在特定為除鍍而非為電鍍配製的除鍍浴中來執行電化學除鍍。除鍍浴可具有0.3或更小的均鍍能力；或1mS/cm至250mS/cm的浴電導率。通過除鍍浴傳導的反向電流非均勻地電蝕刻或除鍍金屬膜。

Description

用於半導體基板的電鍍方法
本發明的領域是電鍍半導體材料基板或晶片，以及電鍍類似類型的基板。
電連接的金屬化已被廣泛用於許多半導體應用，範圍從雙鑲嵌結構到各種封裝結構，包括C4凸塊(bumping)、柱、微凸起(micro-bump)、再分佈層(redistribution layer；RDL)、矽通孔(thru-silicon via；TSV)等。通常使用不同金屬(比如銅、金、鎳、焊錫和其他金屬)的諸如電沉積和無電沉積之類的技術實施這種金屬化。隨著技術進步，晶片(chip)佈局日益具有難以均勻電鍍或金屬化的特徵結構和圖案密度。
先進微電子裝置封裝的電沉積(electro-deposition)經常使用遮罩或光刻膠層來界定金屬線或觸點的圖案。所述圖案還可以由非反應性或非導電性表面界定。如本文使用的，術語「圖案化基板」是指具有遮罩或光刻膠層或者非反應性或非導電性區域的基板。圖案密度可在稀疏圖案化區域與密集圖案化區域之間變化。這造成了局部電流密度和離子濃 度差的相應變化，從而影響小片(die)內的沉積厚度均勻性(即所謂的小片內非均勻性或WID非均勻性)。
一種用於提高厚度均勻性或厚度調平的技術是整體減小所施加的電流密度。或者，可使用具有高均鍍能力的電鍍浴。均鍍能力可被定義為電鍍浴在具有宏觀不規則性的陰極上產生差不多均勻厚度的沉積物的能力。均鍍能力越高，所得沉積物越均勻。例如，在銅酸浴的情況中，具有高均鍍能力的常見浴配方會是具有低銅濃度和高酸濃度的浴。減小高均鍍能力浴中的電流密度的另一種替代方案是使用週期性反向電流波形。然而，需要改進的電鍍技術。
本發明提供用於提高電鍍厚度均勻性和平面性的方法。在一個方面中，一種方法包括提供電鍍的圖案化基板，並隨後電蝕刻或除鍍所述基板。可通過電鍍、無電電鍍或通過另一種液相或氣相薄膜沉積技術(此處統稱為電鍍)在基板上形成電鍍的圖案化基板。除鍍步驟使基板不均勻地除鍍。除鍍浴可具有低均鍍能力和或低電導率，以增大稀疏區域中的局部電流密度。除鍍步驟可優先從具有較厚初始膜或層的基板區域中去除電鍍膜中的一些，以使得在除鍍步驟後，基板具有更均勻的沉積金屬膜。
10‧‧‧基板
12‧‧‧遮罩
14‧‧‧膜或層
16‧‧‧密集區域
18‧‧‧稀疏區域
20‧‧‧電場線
22‧‧‧鍍膜
T1‧‧‧厚度
T2‧‧‧厚度
T3‧‧‧厚度
圖1是電鍍期間的基板的示意圖。
圖2是圖1所示基板在除鍍期間的示意圖。
包括除鍍步驟的電鍍為人們所熟知。在這些方法中，在電鍍製程期間可週期性地施加反向電流波形，以試圖改善電鍍結果。對保持在電鍍浴中的基板執行除鍍，以便使用同一浴電鍍和除鍍。因此，除鍍步驟的均勻性類似於電鍍步驟。然而，本案發明人已發現，可通過非均勻除鍍獲得改善的結果，即通過以非均勻方式及/或以與金屬最初如何被電鍍到基板上無關的方式從基板去除電鍍的金屬。
一種典型製程可包括以下步驟：提供圖案化的電鍍基板。所述基板可以是電鍍有初始圖案化銅膜的矽晶片，然而可使用其他類型的基板和金屬。圖案化影響電鍍期間的電流密度，使得初始電鍍膜在一定程度上是非均勻的。例如，初始膜可以是至少3%、5%、8%或10%非均勻的(每三Σ/平均值(per three sigma/mean))。能以各種方式形成初始金屬膜，所述方式比如電化學沉積(電鍍)、無電沉積、化學或物理氣相沉積。
a)將電鍍的基板移動到適合於非均勻除鍍的除鍍浴中。例如，除鍍浴可具有低均鍍能力，比如小於0.3的均鍍能力。或者，除鍍浴可具有低電導率，例如，1mS/cm至250mS/cm，或從10mS/cm至100mS/cm。
b)通過傳導反向電流穿過基板和浴來在除鍍浴中對電鍍的基板部分地電蝕刻或除鍍。除鍍步驟是非均勻的。除鍍步驟從突起部分去除金屬比從周圍區域去除金屬更快。從而使得剩餘的金屬膜更加均勻。初始非均勻性可下降至少30%。使用電鍍到300mm矽晶片上的銅的測試 資料顯示非均勻性下降約60%。此步驟可通過任何形式的電化學去除來執行，比如蝕刻、拋光、煉製、碾磨、粗糙化、光亮化、平滑化、鈍化等。
c)可清洗除鍍的基板並使除鍍的基板乾燥，及/或然後移動除鍍的基板以用於額外的化學或電化學處理。
此處可互換使用術語「晶片」、「工件」和「基板」。基板可具有各種形狀、尺寸和材料。本發明方法可用於電鍍銅以及其他金屬，比如銀、金、鎳、鈷、鈀等。
圖案化基板是指具有界定圖案的光刻膠或遮罩層的基板。或者，圖案化基板可以指含有已圖案化的結構的基板，比如去除光刻膠後的再分佈層或電鍍後的矽通孔(TSV)層。雖然在基板上圖案化經常是電鍍膜非均勻性的來源，但是本發明方法可用於提供更均勻的電鍍膜，而不考慮初始電鍍膜中非均勻性的來源。
在電鍍中獲得圖案化均勻金屬膜的一般途徑是使用適當添加劑在高均鍍能力浴中電鍍基板，並且以適當電流密度操作最佳化波形，以促進小片內圖案的稀疏(或隔離)區域和密集區域上的膜厚度均勻性。通常認為低均鍍能力是電鍍中對於均勻電鍍的不良特性。
本發明方法使用不同的途徑。在一個實施方式中，可將基板先有意電鍍至遠高於最終期望或目標厚度的厚度，例如大於目標厚度10%或20%。然後，在低均鍍能力或低電導率的除鍍浴中除鍍基板以獲得最終膜厚度和均勻性。除鍍浴中的反向極性電流引起優先或選擇性金屬去除或蝕刻。除鍍 後的結果是具有改善的均勻性的膜。由於除鍍步驟中將使得初始膜更加均勻，因此初始膜的非均勻性便不太關鍵。因此，可經由高沉積速率快速鍍上初始膜。也可以僅使用連續正向電流或在不施加任何反向電流的情況下來鍍上初始膜。
在通過電鍍施加(apply)金屬膜的情況中，電鍍浴可適用於快速沉積，而非用於均勻沉積。與除鍍浴相比，用於電鍍初始膜的浴可以是高均鍍能力或高電導率浴，而除鍍浴可以是低均鍍能力或低電導率浴。
均鍍能力被定義為浴在具有宏觀不規則性的陰極或陽極上產生或去除差不多均勻厚度沉積物的能力。在數學上，均鍍能力可主觀地表示為：
均鍍能力可受到浴濃度、表面過電勢、浴電導率和其他因素的影響。也可以通過改變浴中的添加劑和有機成分的化學特性來改變均鍍能力。按照一般規定，我們定義高均鍍能力為>0.7；且低均鍍能力為<0.3。在一個實施方式中，通過電鍍沉積金屬膜。在具有高均鍍能力(>0.7)的第一浴中執行電鍍製程，但隨後在具有低均鍍能力(<0.3)的第二浴中處理。
如圖1所示，在晶片級封裝應用中通過光刻膠電鍍的情況中，在電鍍浴中電鍍基板10(比如半導體晶片)。遮罩或光刻膠12在基板上形成圖案。浴中的電場線20引發離子(通常為金屬離子)沉積到基板上，從而在基板上形成膜或層14。由遮罩或光刻膠12形成的圖案通常具有多個密集區域16和稀疏(或相對較不密集)區域18。由暴露的基板與基板的遮 罩面積或掩蔽區域的面積相比的相對面積來決定區域的密度。局部電流分佈受局部圖案密度影響。以密集封裝或更多開口特徵結構為特徵的較密集區域16具有低電流擁擠，如圖1中的區域16處的電場線20所示。以稀疏或更多孤立特徵結構為特徵的較稀疏區域18具有高電流擁擠，如圖1中的區域18處的電場線20所示。由於較密集區域16處的電流擁擠最小，因此在較密集區域16位置處的電鍍膜14的厚度T1小於較稀疏區域18中的鍍膜22的厚度T2。
如圖2所示，除鍍也選擇性地受到電流擁擠的影響。因此，在除鍍期間，較不密集或稀疏區域18中的膜22以比較密集區域16中的膜14更高的速率除鍍。在除鍍後，膜14和22兩者因此更加均勻，接近共同的或期望的均勻厚度T3。
測試表明，這種製程能將金屬膜的WID非均勻性降低60%以上。能通過最佳化和改變浴化學品(chemistry)、預處理或後處理和波形來實現進一步改進。
均鍍能力可受到浴電導率和沉積動力的影響。酸濃度能用於改變浴電導率，所述電導率隨後影響均鍍能力。具有低均鍍能力的浴可具有低酸濃度。例如，在硫酸的情況中，濃度範圍從0g/L至50g/L，更優地從1g/L至25g/L。在另一實施方式中，其他離子(比如金屬或簡單鹽)被用作電荷載體，使得酸濃度可為0g/L。在另一實施方式中，選擇濃度以提供1mS/cm至250mS/cm，更優地從10mS/cm至100mS/cm的浴電導率。酸可以硫酸、磷酸、甲磺酸、鉻酸等形式呈現。關於pH值，不同酸和不同濃度將影響pH值的操作範圍。對 於磷酸，pH值可以是約-1.5。對於硫酸，pH值可以從0.3至3.0。pH值還可受到其他電荷載體(比如金屬離子)存在的影響。
金屬濃度可從0g/L變化至飽和水平。在銅的情況中，銅可以硫酸銅、氧化銅(一價銅或二價銅)、甲磺酸銅等形式呈現。金屬離子的濃度能影響浴中的氣體逸出和氧化物形成。當然，可使用含有其他金屬(比如鎳、金、銀、銦、鈀、鈷、鐵、錫、錫銀、鉛錫、其他金屬和合金等)的其他金屬離子鹽溶液。
第二浴可以是酸性或鹼性的。出於特定去除目的或標準，除鍍浴可配製有各種化學特性，比如粘度、pH值。例如，使用高粘度成分(比如磷酸、硫酸、乙二醇或聚乙二醇)可改變浴的物理特性和化學特性，以抑制不良特性(比如側壁腐蝕)或以促進理想特性(比如降低表面粗糙度)。可使用其他浴成分：甲磺酸、羥基乙叉二膦酸(HEDP)、三聚磷酸鈉(Na5P3O10)、硝酸鈉/硝酸鉀(NaNO3/KNO3)、硝酸、鉻酸、氧化銅、醇等。浴選擇也可以是基於金屬性質來選擇。例如，一般電拋光鈮可使用包括氫氟酸的浴。因此，在選擇具有理想特性的第二浴後，描述的方法可用於改善特徵結構形狀、表面形態或紋理。
添加劑可包括在除鍍浴中，以改善製程品質或補充理想化學特性。具體來說，諸如減蝕劑(比如苯並三唑(BTA)及其變體)之類的添加劑可用於最小化金屬膜(比如銅)的腐蝕。通常被稱為鹵素(例如氯)、抑制劑、促進劑、勻平劑 (leveler)、阻化劑和增亮劑的一般電鍍浴添加劑也可以用於促進理想的膜特性。其他常見電拋光添加劑(比如乙酸、苯甲酸、檸嗪酸、檸檬酸、甘油、乙二醇、醇(比如甲醇、乙醇)、表面活性劑)可用於改善化學特性，比如銅溶解速率、濕潤度、pH值穩定性或減少淤渣形成。
電鍍速率理論上受到極限電流密度的限制，極限電流密度是所有金屬離子進行反應(表面金屬濃度是0)的最大電流密度。在極限電流密度以上，可發生除電鍍以外的不良製程。雖然較高電鍍速率一般導致較高產量，但是較高電鍍速率可帶來其他負面影響，比如惡化均勻性。因此，工業生產經常抑制電鍍速率以便實現更加均勻的沉積。雖然描述的方法能夠實現更加均勻的沉積，但是替代地，作為額外益處，所述方法可用於實現較高整體製程速率，同時實現相同的膜均勻性。此處的整體製程速率被定義為最終厚度除以所有製程時間的和。在這種應用中，即使電鍍速率增加可能不利地影響厚度均勻性，但所述電鍍速率仍增加。可接著在具有低均鍍能力或低電導率的第二浴中處理基板以改善膜均勻性。組合結果是一種實現較高的整體製程速率和在膜均勻性方面具有減少的不利影響或沒有不利影響的製程。
可配置不同排序(比如電鍍，然後除鍍，並隨後返回重複電鍍及/或除鍍的循環)作為微調技術。
在除鍍期間能應用不同波形，比如反向脈衝或正向脈衝。例如，在除鍍期間使用短正向脈衝可暫時反轉或減少惰性陰極表面處的氣體逸出。正向電流還可以暫時減少出現 於基板表面上的金屬氧化物。另一示例性正向電流被用於含有金屬的電解液中，以沉積金屬薄層或改善除鍍期間所引入的基板粗糙度。
不同工作循環(duty cycle)和頻率的波形也能用於調製邊界或陽極層。改變峰值電流密度能用於影響優先蝕刻的程度和所得膜上的晶粒尺寸和表面光潔度。例如，使用相同的浴、基板和安培時間(amp-time)，較高電流密度傾向於改善這種選擇性。能在電流控制模式、電壓控制模式或所述兩種模式的組合中施加電流。取決於設置，某些浴選擇可用於電流控制模式中的電蝕刻和電壓控制模式中的電拋光兩者。在一個實施方式中，在使用磷酸的情況下，在直線範圍(linear regime)內在電流控制模式中執行電蝕刻，並隨後在極限電流範圍內在電壓控制模式中執行電拋光。
在除鍍前或除鍍後，所述製程還可以補充有濕式蝕刻或清潔製程。在電蝕刻前，可例如通過使用鹼性預清潔、弱酸浸泡或清洗或者稀釋的表面活性劑清洗來預處理基板。在電蝕刻後，可用鹼性或酸性浸泡/清洗來後處理基板。
第二浴可以是單一用途化學品或多用途化學品。也可採用排放與饋給系統來延長浴的使用，以獲得較長的浴壽命。
在一個實施方式中，可採用獨立反應器腔室，其中第一腔室具有用於電鍍金屬層的第一浴，且第二腔室具有用於電蝕刻金屬層的第二浴。在另一實施方式中，可視情況使用第三浴以便電拋光。在另一實施方式中，可在同一反應器 腔室中實施電鍍和電蝕刻及/或電拋光，同時通過將第一浴換出，並用第二浴替換第一浴來仍使用多個化學浴。在另一實施方式中，即使在同一腔室內，也可在改變基板位置及/或硬體設定後，將基板暴露於第二浴。
可通過在具有高均鍍能力的第一浴(比如用於銅沉積的低銅高酸浴)中進行處理來沉積圖案化導電金屬膜。按照慣例地，低均鍍能力對於均勻電鍍並不是理想的浴特性，但由於其他原因或情況低均鍍能力可能是理想的，所述其他原因或情況比如允許較高金屬濃度或減少對抗蝕劑的酸侵蝕。在一個實施方式中，先在低均鍍能力浴中沉積金屬膜。隨後，將金屬膜暴露於用於金屬去除製程的另一低均鍍能力浴(不同配方)以實現進一步均勻性改進。
雖然通常將第一浴的化學特性選擇為與第二浴的化學特性不同，但是在某些情況下，第一浴和第二浴的化學特性可以是相同的；或者兩個浴可以是相同浴。先前實施方式展現了在第一腔室中用第一浴電鍍基板，並隨後在第二腔室中用第二浴除鍍基板。在另一實施方式中，第一浴和第二浴具有相同配方；在獨立的第一腔室和第二腔室中執行電鍍和除鍍。在另一實施方式中，第一浴和第二浴共同是相同的浴；不同之處在於，與另一個浴形成對比，處理或過濾所述第一浴和第二浴中的一個浴，以便限制或去除源自反向極性處理的降解副產物。在另一實施方式中，第一浴和第二浴是相同浴，所述兩個浴之間不存在差異。例如，先以低電鍍速率電鍍基板以促進低應力和均勻沉積，並隨後以高除鍍速率接 著處理基板以改善均勻性。
在電鍍中使用的陰極材料可以是可消耗的金屬陰極或惰性材料。
所描述的方法還可以通過以適當的電流密度、製程時間、浴特性進行處理而用於選擇性金屬去除。在一個實施方式中，可在低酸浴中通過僅增加製程時間或電流密度來去除比密集區域中的厚度更厚的稀疏區域中的厚度。最終結果是稀疏區域中的厚度變得比密集區域中的厚度更薄；直到在稀疏區域中去除全部厚度。
在電沉積後，矽通孔(TSV)通常可在已填充的通孔上具有突起部分和在需要平坦化或回蝕刻的種晶層頂上具有過量積存。可在從突起部分比從周圍區域除鍍金屬更快的除鍍步驟中，通過上文描述的除鍍方法減小或去除突起部分。除鍍後剩餘的更均勻金屬膜需要較少化學機械拋光。
在一個實施方式中，在磷酸中電拋光基板以減少過量積存的厚度並增加膜平坦性。除磷酸之外，可使用諸如稀釋的磷酸、乙二醇、三聚磷酸鈉、硫酸、HEDP、氧化銅或上述物質的組合的其他物質。通過操控電流分佈和品質轉移，可使用進一步的處理去除金屬下種晶和阻擋層。
10‧‧‧基板
12‧‧‧遮罩
14‧‧‧膜或層
16‧‧‧密集區域
18‧‧‧稀疏區域
20‧‧‧電場線
22‧‧‧鍍膜
T1‧‧‧厚度
T2‧‧‧厚度

Claims (16)

  1. 一種用於處理具有一金屬膜的一基板的方法，所述方法包含以下步驟：放置該基板與一導電除鍍浴接觸；傳導電流穿過該浴和該金屬膜，以電化學地非均勻地部分除鍍該金屬膜，並使得該金屬膜更加均勻。
  2. 如請求項1述及之方法，其中通過電化學沉積、無電沉積或通過化學或物理氣相沉積將該金屬膜施加到該基板上。
  3. 如請求項1述及之方法，其中通過放置該基板與一電化學沉積浴接觸，和通過以與用於電蝕刻該導電膜的電流極性相反的一極性傳遞電流穿過該電化學沉積浴來通過電化學沉積施加該膜。
  4. 如請求項3述及之方法，其中該基板被圖案化。
  5. 如請求項1述及之方法，其中該導電除鍍浴具有0.3或更小的一均鍍能力。
  6. 如請求項4述及之方法，其中該導電除鍍浴具有在1g/L至25g/L之間的一硫酸濃度。
  7. 如請求項1述及之方法，其中該導電除鍍浴具有在 10mS/cm至100mS/cm之間的一電導率。
  8. 如請求項1述及之方法，其中該除鍍步驟前的該金屬膜具有至少3%的一非均勻性，且其中通過該除鍍步驟將該非均勻性降低至少30%。
  9. 一種用於電鍍一基板的方法，該方法包含以下步驟：放置該基板與一第一浴接觸；以一第一極性傳導電流穿過該第一浴，以將一初始層沉積到基板上；放置該基板與一第二浴接觸，該第二浴與該第一浴不同；和以與該第一極性相反的一第二極性傳導電流穿過該第二浴以部分地除鍍該初始層。
  10. 如請求項9述及之方法，其中該第二浴具有0.3或更小的一均鍍能力。
  11. 如請求項10述及之方法，其中該第二浴具有0.3至0.1的一均鍍能力。
  12. 如請求項9述及之方法，其中該基板被圖案化。
  13. 如請求項12述及之方法，其中該第二浴包含一低電導率 金屬鹽浴。
  14. 如請求項9述及之方法，其中該初始層具有至少3%的非均勻性。
  15. 如請求項12述及之方法，其中該第二浴具有在1mS/cm至250mS/cm之間的浴電導率。
  16. 如請求項9述及之方法，進一步包含以下步驟：從該第一浴中取出該基板，將該基板暴露於該第二浴，該第一浴和該第二浴皆處於同一處理腔室內。
TW104103259A 2014-02-07 2015-01-30 用於半導體基板的電鍍方法 TWI642815B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461937370P 2014-02-07 2014-02-07
US61/937,370 2014-02-07
US14/222,407 US9758893B2 (en) 2014-02-07 2014-03-21 Electroplating methods for semiconductor substrates
US14/222,407 2014-03-21

Publications (2)

Publication Number Publication Date
TW201540877A true TW201540877A (zh) 2015-11-01
TWI642815B TWI642815B (zh) 2018-12-01

Family

ID=53774447

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104103259A TWI642815B (zh) 2014-02-07 2015-01-30 用於半導體基板的電鍍方法

Country Status (5)

Country Link
US (1) US9758893B2 (zh)
KR (1) KR102169555B1 (zh)
CN (1) CN104835750B (zh)
SG (1) SG10201500801YA (zh)
TW (1) TWI642815B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737753B (zh) * 2016-07-01 2021-09-01 美商應用材料股份有限公司 提升聚合物黏著銅之方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206563A (zh) * 2015-08-20 2015-12-30 华进半导体封装先导技术研发中心有限公司 Tsv电镀工艺
US10692735B2 (en) 2017-07-28 2020-06-23 Lam Research Corporation Electro-oxidative metal removal in through mask interconnect fabrication
CN111247633A (zh) * 2017-10-19 2020-06-05 朗姆研究公司 单一金属的多浴电镀
CN108103566B (zh) * 2017-12-28 2021-02-02 上海冠众光学科技有限公司 一种金属薄膜退镀方法及系统
CN116134183A (zh) * 2020-05-15 2023-05-16 朗姆研究公司 半导体处理中伴随颗粒污染减轻的电氧化金属移除
CN113423189B (zh) * 2021-06-21 2022-11-25 北京世维通科技股份有限公司 一种金属电极的制备方法
CN113862770B (zh) * 2021-09-28 2023-12-26 北京航空航天大学杭州创新研究院 一种采用退镀工艺制备图案化电极的方法
CN114182338B (zh) * 2021-12-17 2023-05-16 北京星航机电装备有限公司 一种钛合金工件减重方法
US20230279576A1 (en) * 2022-03-03 2023-09-07 Applied Materials, Inc. Plating and deplating currents for material co-planarity in semiconductor plating processes

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1091024A4 (en) 1998-04-30 2006-03-22 Ebara Corp METHOD AND DEVICE FOR COATING SUBSTRATES
US6524461B2 (en) 1998-10-14 2003-02-25 Faraday Technology Marketing Group, Llc Electrodeposition of metals in small recesses using modulated electric fields
US6878259B2 (en) 1998-10-14 2005-04-12 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
US6224737B1 (en) * 1999-08-19 2001-05-01 Taiwan Semiconductor Manufacturing Company Method for improvement of gap filling capability of electrochemical deposition of copper
US6399479B1 (en) 1999-08-30 2002-06-04 Applied Materials, Inc. Processes to improve electroplating fill
US6309528B1 (en) 1999-10-15 2001-10-30 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US7582564B2 (en) * 2001-03-14 2009-09-01 Applied Materials, Inc. Process and composition for conductive material removal by electrochemical mechanical polishing
US6863795B2 (en) 2001-03-23 2005-03-08 Interuniversitair Microelektronica Centrum (Imec) Multi-step method for metal deposition
US6750144B2 (en) * 2002-02-15 2004-06-15 Faraday Technology Marketing Group, Llc Method for electrochemical metallization and planarization of semiconductor substrates having features of different sizes
US6699380B1 (en) * 2002-10-18 2004-03-02 Applied Materials Inc. Modular electrochemical processing system
US20040094511A1 (en) 2002-11-20 2004-05-20 International Business Machines Corporation Method of forming planar Cu interconnects without chemical mechanical polishing
US20050224358A1 (en) 2004-03-30 2005-10-13 Lsi Logic Corporation Method for improved local planarity control during electropolishing
US20050218000A1 (en) 2004-04-06 2005-10-06 Applied Materials, Inc. Conditioning of contact leads for metal plating systems
US7247558B2 (en) * 2004-12-03 2007-07-24 Novellus Systems, Inc. Method and system for electroprocessing conductive layers
US20060226014A1 (en) * 2005-04-11 2006-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing
US20070181441A1 (en) * 2005-10-14 2007-08-09 Applied Materials, Inc. Method and apparatus for electropolishing
US8323460B2 (en) 2007-06-20 2012-12-04 Lam Research Corporation Methods and systems for three-dimensional integrated circuit through hole via gapfill and overburden removal
US20090095637A1 (en) * 2007-10-10 2009-04-16 Yasushi Toma Electrochemical polishing method and polishing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737753B (zh) * 2016-07-01 2021-09-01 美商應用材料股份有限公司 提升聚合物黏著銅之方法

Also Published As

Publication number Publication date
KR102169555B1 (ko) 2020-10-23
CN104835750A (zh) 2015-08-12
SG10201500801YA (en) 2015-09-29
US9758893B2 (en) 2017-09-12
CN104835750B (zh) 2019-03-08
KR20150093620A (ko) 2015-08-18
TWI642815B (zh) 2018-12-01
US20150225866A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
TWI642815B (zh) 用於半導體基板的電鍍方法
US7316772B2 (en) Defect reduction in electrodeposited copper for semiconductor applications
US6943112B2 (en) Defect-free thin and planar film processing
US6867136B2 (en) Method for electrochemically processing a workpiece
US20070045120A1 (en) Methods and apparatus for filling features in microfeature workpieces
US7135404B2 (en) Method for applying metal features onto barrier layers using electrochemical deposition
CN113260739A (zh) 纳米孪晶铜结构的电沉积
KR20160108174A (ko) Tsv들 (through silicon vias) 내로 구리의 전착을 위한 니켈 라이너 및 코발트 라이너의 전처리
KR20150058038A (ko) 전기도금을 위한 알카리성 전처리
JP6813574B2 (ja) インジウムまたはインジウム合金の堆積方法および物品
US6878259B2 (en) Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
CN116134182A (zh) 电镀纳米双晶和非纳米双晶铜特征
EP2652178A2 (en) Electrochemical deposition apparatus
US20070181441A1 (en) Method and apparatus for electropolishing
JP2001152386A (ja) 高アスペクト比構造のために電気パルス変調を使用する電気化学堆積方法及びシステム
KR101014839B1 (ko) 3차원 ＳｉＰ의 관통형 비아와 범프의 전기화학적 가공방법
EP2576867A1 (en) Method for etching of copper and copper alloys
US20060226014A1 (en) Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing
US20050224358A1 (en) Method for improved local planarity control during electropolishing
US20050092616A1 (en) Baths, methods, and tools for superconformal deposition of conductive materials other than copper
KR20220030267A (ko) 코발트 텅스텐 막들의 전착 (electrodeposition)
JP7346738B2 (ja) 滑らかなトポロジーのためのコバルト化学
JP2022550449A (ja) リップシールプレートアウトを防止するためのウエハ遮蔽
JP2004521186A (ja) 外的影響を用いて加工物の頂部表面とキャビティ表面上に付着する添加物の間に差を作り出すめっき方法および装置