TW201523240A - 睡眠模式量測方法 - Google Patents

睡眠模式量測方法 Download PDF

Info

Publication number
TW201523240A
TW201523240A TW102145063A TW102145063A TW201523240A TW 201523240 A TW201523240 A TW 201523240A TW 102145063 A TW102145063 A TW 102145063A TW 102145063 A TW102145063 A TW 102145063A TW 201523240 A TW201523240 A TW 201523240A
Authority
TW
Taiwan
Prior art keywords
sleep mode
pin
interface
under test
transmission port
Prior art date
Application number
TW102145063A
Other languages
English (en)
Other versions
TWI512456B (zh
Inventor
Chun-Yi Lo
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to TW102145063A priority Critical patent/TWI512456B/zh
Priority to CN201410074506.7A priority patent/CN104699220B/zh
Priority to US14/552,063 priority patent/US10379594B2/en
Publication of TW201523240A publication Critical patent/TW201523240A/zh
Application granted granted Critical
Publication of TWI512456B publication Critical patent/TWI512456B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Power Sources (AREA)
  • Computer Hardware Design (AREA)

Abstract

本發明提供一種睡眠模式量測方法包括：藉由一第一傳輸埠，傳送一睡眠命令至一待測元件中之一第二傳輸埠的至少一訊號接腳；當第一傳輸埠接收到相應於睡眠命令之一第一回覆時，藉由一第三傳輸埠，拉高第二傳輸埠中之一控制接腳的一電壓訊號；當拉高控制接腳的電壓訊號一第一既定時間後，藉由第三傳輸埠拉低控制接腳的電壓訊號，並且藉由第一傳輸埠傳送一甦醒命令至訊號接腳；判斷第一傳輸埠是否在一第二既定時間內，接收到相應於甦醒命令之一第二回覆；以及當在第二既定時間內接收到第二回覆時，判斷待測元件之睡眠模式符合規範。

Description

睡眠模式量測方法
本發明係關於一種睡眠模式量測方法；特別係關於一種藉由電子裝置對待測元件所進行之睡眠模式量測方法。
隨著科技的進步，愈來愈多的數位裝置被設計產生如隨身碟、外接式光碟機、外接式硬碟、數位相機、手機…等。為了讓數位裝置可連接電腦主機，數位裝置通常具有一連接埠。當數位裝置的連接埠與電腦主機的連接埠耦接在一起時，電腦主機便可存取數位裝置上的資料。
為了減少電腦主機之電力消耗，一些數位裝置具有不同規範之睡眠模式。然而，使用者需要藉由價格昂貴的分析儀，才能量測數位裝置之睡眠模式是否符合規範。因此，造成量測上的不方便。
本發明提供一種睡眠模式量測方法，包括：藉由一第一傳輸埠，傳送一睡眠命令至一待測元件中之一第二傳輸埠的至少一訊號接腳，其中第一傳輸埠符合一第一介面，第二傳輸埠符合第二介面；判斷第一傳輸埠是否自待測元件接收到相應於睡眠命令之第一回覆；當第一傳輸埠自待測元件未接收到相應於睡眠命令之第一回覆時，判斷待測元件之睡眠模式不 符合規範；當第一傳輸埠自待測元件接收到相應於睡眠命令之一第一回覆時，藉由符合一第三介面之一第三傳輸埠，拉高第二傳輸埠中之一控制接腳的一電壓訊號，以致使待測元件進入一睡眠模式，其中第三介面不同於第一介面以及第二介面，並且第三傳輸埠用以耦接至第二傳輸埠中之控制接腳；當拉高控制接腳的電壓訊號一第一既定時間後，藉由第三傳輸埠拉低控制接腳的電壓訊號，並且藉由第一傳輸埠傳送一甦醒命令至訊號接腳，以致使待測元件由睡眠模式回復至一正常操作模式；判斷第一傳輸埠是否在一第二既定時間內，自待測元件接收到相應於甦醒命令之一第二回覆；當第一傳輸埠在第二既定時間內接收到第二回覆時，判斷待測元件之睡眠模式符合規範；以及當第一傳輸埠未在第二既定時間內接收到第二回覆時，判斷待測元件之睡眠模式不符合規範。
在一實施例中，待測元件係為一固態硬碟，睡眠模式係由Serial ATA規格書所制定之DEVSLP，第二既定時間係為20毫秒(ms)，並且第一以及第二介面係為SATA介面。SATA介面包括一電源接腳組以及一訊號接腳組，控制接腳係為電源接腳組中之一者，並且訊號接腳係為訊號接腳組中之至少一者。
1000‧‧‧量測系統
110‧‧‧待測元件
112‧‧‧第二傳輸埠
120‧‧‧電子裝置
122‧‧‧第一傳輸埠
124‧‧‧第三傳輸埠
126‧‧‧測試模組
DEVSLP‧‧‧控制接腳
S200~S214‧‧‧步驟
第1圖係本發明之量測系統之一種實施例的方塊圖。
第2圖係本發明之一種實施例之睡眠模式量測方法之流程圖。
第3圖係本發明之一種實施例之用於測試一儲存裝置的方法之流程圖。
以下將詳細討論本發明各種實施例之裝置及使用方法。然而值得注意的是，本發明所提供之許多可行的發明概念可實施在各種特定範圍中。這些特定實施例僅用於舉例說明本發明之裝置及使用方法，但非用於限定本發明之範圍。
第1圖係本發明之量測系統之一種實施例的方塊圖。量測系統1000包括一待測元件110以及一電子裝置120。待測元件110以及電子裝置120彼此耦接，電子裝置120用以測試待測元件110之睡眠模式是否正常。
待測元件110包括符合一第二介面之一第二傳輸埠112，可與電子裝置120以及其他消費型電子裝置連接，以與電子裝置120以及其他消費型電子裝置進行資料傳輸。在一實施例中，待測元件110可為一固態硬碟，第二介面係為SATA介面用以對固態硬碟中之記憶體進行存取，但本發明不限於此。舉例而言，待測元件110可為具有第二介面之其他裝置。另外，待測元件110可操作於一睡眠模式以及一正常操作模式。舉例而言，睡眠模式可為Serial ATA規格書中所制定之DEVSLP模式，但本發明不限於此。DEVSLP模式係為SATA規範中最低功耗狀態。在DEVSLP模式下，待測元件110之物理層(PHY)和其他電路可完全斷電。在其他低耗能模式中(例如，Partial模式以及Slumber模式)，待測元件110中之物理層(PHY)和其他電路仍然需要提供被提供電力。值得注意的是，在Serial ATA規格書 中所制定之DEVSLP模式中，待測元件110需要在20毫秒(ms)內，自DEVSLP模式回復到正常操作模式。
電子裝置120包括一第一傳輸埠122、一第三傳輸埠124以及一測試模組126。熟習此技藝人士也可將電子裝置120實施於一電腦系統樣態(configuration)上，例如，手持式設備(hand-held devices)、可攜式設備(portable devices)、桌上型電腦、測試機台以及其他微處理器為基礎或可程式化之消費性電子產品(microprocessor-based or programmable consumer electronics)以及類似之設備。電子裝置120用以量測待測元件110之睡眠模式是否正常。第三傳輸埠124符合第三介面，用以耦接至待測元件110之第二傳輸埠112中之一控制接腳DEVSLP。第一傳輸埠122符合第一介面，用以耦接至待測元件110之第二傳輸埠112中控制接腳DEVSLP外的其他接腳，其中控制接腳DEVSLP外的其他接腳包括至少一訊號接腳。在本發明之一實施例中，第一介面與第二介面相同，第三介面不同於第一介面以及第二介面，但本發明不限於此。舉例而言，第一介面與第二介面係為SATA介面。換言之，第一傳輸埠122以及第二傳輸埠112係為具有SATA介面所定義之複數接腳的SATA傳輸埠。值得注意的是，SATA介面包括一電源接腳組以及一訊號接腳組，控制接腳DEVSLP係為電源接腳組中之一者，並且訊號接腳係為訊號接腳組中之至少一者。舉例而言，SATA介面之訊號接腳組包括兩對差動訊號接腳。第三介面可為一USB介面、一音源線介面(3.5mm)或者一印表機介面(Parallel Printer interface)，但本發明不限於此。
值得注意的是，在本發明之一實施例中，待測元件110以及電子裝置120可藉由一轉接板(未圖示)耦接。舉例而言，轉接板可包括符合第二介面之第三傳輸埠用以與第二傳輸埠112連接、符合第一介面之第四傳輸埠用以與第一傳輸埠122連接，與符合第三介面之第五傳輸埠用以與第三傳輸埠124連接。轉接板可將第三傳輸埠所接收相應於第二傳輸埠112之控制接腳DEVSLP的線路拉出，並將控制接腳DEVSLP連接至第五傳輸埠，以藉由轉板上符合第三介面之第五傳輸埠(未圖示)，將控制接腳DEVSLP耦接至電子裝置120之第三傳輸埠124。另外，轉接板可將第三傳輸埠所接收第二傳輸埠112之其他訊號，藉由轉板上符合第三介面之第五傳輸埠(未圖示)，將控制接腳DEVSLP耦接至電子裝置120之第三傳輸埠124，但本發明不限於此。
測試模組126包含一單一中央處理單元(central-processing unit；CPU)或者是關連於平行運算環境(parallel processing environment)之複數平行處理單元。記憶體可包含唯讀記憶體(read only memory；ROM)、快閃記憶體(flash ROM)及/或動態存取記憶體(random access memory；RAM)，用以儲存可供測試模組126執行之程式模組。一般而言，程式模組包含常序(routines)、程式(program)、物件(object)、元件(component)或網路服務(Web Service)等。在本發明中，測試模組126用以執行第2圖所示之睡眠模式量測方法。
第2圖係本發明之一種實施例之睡眠模式量測方法之流程圖，適用於第1圖所示之量測系統1000。流程開始於 步驟S200。
在步驟S200中，測試模組126藉由第一傳輸埠122，傳送一睡眠命令至待測元件110中之第二傳輸埠112的至少一訊號接腳，其中第一傳輸埠122符合一第一介面，第二傳輸埠112符合第二介面。
在步驟S202中，測試模組126判斷第一傳輸埠122是否自待測元件110接收到相應於睡眠命令之第一回覆，其中第一回覆代表待測元件110成功地接收並且判讀測試模組126所傳送之睡眠命令。舉例而言，在本發明之一實施例中，第一回覆可為50，但本發明不限於此。當第一傳輸埠122自待測元件110接收到相應於睡眠命令之第一回覆時，流程進行至步驟S204。當第一傳輸埠122自待測元件110未接收到相應於睡眠命令之第一回覆時，流程進行至步驟S214。
在步驟S204中，測試模組126藉由符合第三介面之第三傳輸埠124，拉高第二傳輸埠112中之控制接腳DEVSLP的電壓訊號，以致使待測元件110進入一睡眠模式，其中第三介面不同於第一介面以及第二介面，並且第三傳輸埠124用以耦接至第二傳輸埠112中之控制接腳DEVSLP。
接著，在步驟S206中，測試模組126判斷自拉高控制接腳DEVSLP的電壓訊號開始，是否超過一第一既定時間。當超過第一既定時間時，流程進行至步驟S208；否則，測試模組126繼續判斷自拉高控制接腳DEVSLP的電壓訊號開始，是否超過第一既定時間。在一實施例中，第一既定時間係為10毫秒(ms)，但本發明不限於此。第一既定時間亦可為0~10中之任一 有理數所構成之時間長度。
在步驟S208中，測試模組126藉由第三傳輸埠124拉低控制接腳DEVSLP的電壓訊號，並且藉由第一傳輸埠122傳送一甦醒命令至訊號接腳，以致使待測元件110由睡眠模式回復至一正常操作模式。
接著，在步驟S210中，測試模組126判斷第一傳輸埠122是否在一第二既定時間內，自待測元件110接收到相應於甦醒命令之一第二回覆，其中第二回覆用以表示待測元件110已從睡眠模式回覆到正常操作模式。值得注意的是，在本發明之一實施例中，當睡眠模式係Serial ATA規格書所制定之DEVSLP模式時，第二既定時間係為20毫秒(ms)，但本發明不限於此。本發明之睡眠模式亦可為其他規範中之睡眠模式，並且第二既定時間係為該睡眠模式規範中所規定自睡眠模式回復到正常操作模式的時間。當第一傳輸埠122在第二既定時間內，自待測元件110接收到相應於甦醒命令之第二回覆時，流程進行至步驟S212；否則，流程進行至步驟S214。
舉例而言，第一介面與第二介面係為SATA介面。換言之，第一傳輸埠122以及第二傳輸埠112係為具有SATA介面所定義之複數接腳的SATA傳輸埠。第三介面可為一USB介面、一音源線介面(3.5mm)或者一印表機介面(Parallel Printer interface)，但本發明不限於此。值得注意的是，SATA介面包括一電源接腳組以及一訊號接腳組，控制接腳DEVSLP係為電源接腳組中之一者，並且訊號接腳係為訊號接腳組中之至少一者。舉例而言，SATA介面之訊號接腳組包括兩對差動訊號接 腳。因此，傳輸睡眠命令、甦醒命令、第一回覆以及第二回覆之接腳，係第一傳輸埠122以及第二傳輸埠112中相應於SATA介面中兩對差動訊號接腳之其中一對。但本發明不限於此，控制接腳DEVSLP亦可為訊號接腳組中之至少一者。舉例而言，當第二介面係為SATA介面或者其他介面時，控制接腳DEVSLP係為該介面中用以控制待測元件110進入/離開睡眠模式之接腳。
在步驟S212中，測試模組126判斷出待測元件110之睡眠模式符合規範，並輸出一測試結果於一螢幕上或一檔案中。流程結束於步驟S212。
在步驟S214中，測試模組126判斷出待測元件110之睡眠模式不符合規範，並輸出一測試結果於一螢幕上或一檔案中。流程結束於步驟S214。
本發明所揭露之量測系統1000以及睡眠模式量測方法，可藉由特定之方式判斷睡眠模式是否符合規範。
第3圖係本發明之一種實施例之用於測試一儲存裝置的方法之流程圖。本方法適用於第1圖所示之量測系統1000。值得注意的是，在本實施例中，待測元件110為一儲存裝置。流程開始於步驟S300。
在步驟S300中，測試模組126藉由第一傳輸埠122，傳送一睡眠命令至儲存裝置之一訊號接腳。值得注意的是，在本實施例中，訊號接腳為Serial ATA規格書中之R+或R-接腳。
接著，在步驟S302中，當測試模組126之第一傳輸 埠122自待測元件110接收到相應於睡眠命令之第一回覆時，測試模組126藉由符合第三介面之第三傳輸埠124，拉高儲存裝置之控制接腳DEVSLP的電壓訊號，以致使儲存裝置進入一睡眠模式。值得注意的是，在本實施例中，控制接腳為Serial ATA規格書中之DEVSLP接腳。
接著，在步驟S304中，自拉高控制接腳DEVSLP的電壓訊號開始一第一既定時間後，測試模組126藉由第三傳輸埠124拉低控制接腳DEVSLP的電壓訊號，並且藉由第一傳輸埠122傳送一甦醒命令至訊號接腳，以致使待測元件110由睡眠模式回復至一正常操作模式。
接著，在步驟S306中，當測試模組126之第一傳輸埠122在一第二既定時間內自待測元件110接收到相應於甦醒命令之一第二回覆時，測試模組126判斷待測元件之睡眠模式符合規範，並輸出一符合規範之結果。值得注意的是，在本實施例中當測試模組126之第一傳輸埠122未自待測元件110接收到相應於睡眠命令之第一回覆或者當測試模組126之第一傳輸埠122未在一第二既定時間內自待測元件110接收到相應於甦醒命令之一第二回覆時，測試模組126判斷待測元件之睡眠模式不符合規範，並輸出一不符合規範之結果，本發明不限於此。
本發明之方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可儲存於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限於外在形式之電腦程式產品，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之裝置。程 式碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之裝置。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。
S200~S214‧‧‧步驟

Claims (13)

  1. 一種睡眠模式量測方法，包括：藉由一第一傳輸埠，傳送一睡眠命令至一待測元件中之一第二傳輸埠的至少一訊號接腳，其中上述第一傳輸埠符合一第一介面，上述第二傳輸埠符合上述第二介面；當上述第一傳輸埠自上述待測元件接收到相應於上述睡眠命令之一第一回覆時，藉由符合一第三介面之一第三傳輸埠，拉高上述第二傳輸埠中之一控制接腳的一電壓訊號，以致使上述待測元件進入一睡眠模式，其中上述第三介面不同於上述第一介面以及上述第二介面，並且上述第三傳輸埠用以耦接至上述第二傳輸埠中之上述控制接腳；當拉高上述控制接腳的上述電壓訊號一第一既定時間後，藉由上述第三傳輸埠拉低上述控制接腳的上述電壓訊號，並且藉由上述第一傳輸埠傳送一甦醒命令至上述訊號接腳，以致使上述待測元件由上述睡眠模式回復至一正常操作模式；判斷上述第一傳輸埠是否在一第二既定時間內，自上述待測元件接收到相應於上述甦醒命令之一第二回覆；以及當上述第一傳輸埠在上述第二既定時間內接收到上述第二回覆時，判斷上述待測元件之上述睡眠模式符合規範，並輸出一符合規範之結果。
  2. 如申請專利範圍第1項所述之睡眠模式量測方法，其中上述待測元件係為一固態硬碟。
  3. 如申請專利範圍第2項所述之睡眠模式量測方法，其中上述 睡眠模式係由Serial ATA規格書中制定之DEVSLP。
  4. 如申請專利範圍第3項所述之睡眠模式量測方法，其中上述第二既定時間係約為20毫秒(ms)。
  5. 如申請專利範圍第3項所述之睡眠模式量測方法，其中上述第二介面係為SATA介面。
  6. 如申請專利範圍第5項所述之睡眠模式量測方法，其中上述第一介面與上述第二介面相同。
  7. 如申請專利範圍第5項所述之睡眠模式量測方法，其中SATA介面包括一電源接腳組以及一訊號接腳組，上述控制接腳係為上述電源接腳組中之一者，並且上述訊號接腳係為上述訊號接腳組中之至少一者。
  8. 如申請專利範圍第1項所述之睡眠模式量測方法，更包括：判斷上述第一傳輸埠是否自上述待測元件接收到相應於上述睡眠命令之上述第一回覆；以及當上述第一傳輸埠自上述待測元件未接收到相應於上述睡眠命令之上述第一回覆時，判斷上述待測元件之上述睡眠模式不符合規範。
  9. 如申請專利範圍第1項所述之睡眠模式量測方法，更包括當上述第一傳輸埠未在上述第二既定時間內接收到上述第二回覆時，判斷上述待測元件之上述睡眠模式不符合規範。
  10. 一種方法用於測試一儲存裝置，該方法包括：傳送一睡眠命令至上述儲存裝置之一訊號接腳； 接收相應於上述睡眠命令之一第一回覆時，拉高上述儲存裝置之一控制接腳的一電壓訊號，以致使上述儲存裝置進入一睡眠模式；於一第一既定時間後，拉低上述控制接腳的上述電壓訊號；傳送一甦醒命令至上述訊號接腳；以及於一第二既定時間內，自上述儲存裝置接收到相應於上述甦醒命令之一第二回覆，判斷上述待測元件之上述睡眠模式符合規範。
  11. 如申請專利範圍第10項所述之方法，其中上述訊號接腳為Serial ATA規格書中之R+或R-接腳。
  12. 如申請專利範圍第10項所述之方法，其中上述控制接腳為Serial ATA規格書中之DEVSLP接腳。
  13. 如申請專利範圍第10項所述之方法，更包含輸出一符合規範之結果。
TW102145063A 2013-12-09 2013-12-09 睡眠模式量測方法 TWI512456B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102145063A TWI512456B (zh) 2013-12-09 2013-12-09 睡眠模式量測方法
CN201410074506.7A CN104699220B (zh) 2013-12-09 2014-03-03 睡眠模式量测方法
US14/552,063 US10379594B2 (en) 2013-12-09 2014-11-24 Sleep-mode detection method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102145063A TWI512456B (zh) 2013-12-09 2013-12-09 睡眠模式量測方法

Publications (2)

Publication Number Publication Date
TW201523240A true TW201523240A (zh) 2015-06-16
TWI512456B TWI512456B (zh) 2015-12-11

Family

ID=53271123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145063A TWI512456B (zh) 2013-12-09 2013-12-09 睡眠模式量測方法

Country Status (3)

Country Link
US (1) US10379594B2 (zh)
CN (1) CN104699220B (zh)
TW (1) TWI512456B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102611634B1 (ko) 2018-01-22 2023-12-08 삼성전자주식회사 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309797A (ja) * 2002-04-17 2003-10-31 Sharp Corp 低消費電力モードを備えたハードディスクビデオカメラ
JP4371739B2 (ja) * 2003-09-02 2009-11-25 株式会社東芝 シリアルａｔａインタフェースを持つ電子機器及びシリアルａｔａバスのパワーセーブ方法
CN1831784A (zh) * 2005-03-09 2006-09-13 深圳市顶星数码网络技术有限公司 计算机的测试装置及方法
CN101109985A (zh) * 2006-07-19 2008-01-23 宏碁股份有限公司 电源管理方法
TW201214106A (en) * 2010-09-21 2012-04-01 Hon Hai Prec Ind Co Ltd System and method for testing WOL function of a computer
US9262418B2 (en) * 2010-09-22 2016-02-16 Hewlett-Packard Development Company, L.P. Method and system for performing system maintenance in a computing device
KR101747797B1 (ko) * 2011-01-26 2017-06-15 삼성전자주식회사 사타 인터페이스 및 그것의 전원 관리 방법
US8443221B2 (en) * 2011-03-04 2013-05-14 Sandisk Technologies Inc. Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices
CN102937928A (zh) * 2011-08-16 2013-02-20 鸿富锦精密工业（深圳）有限公司 主板休眠唤醒装置
US9626318B2 (en) * 2012-01-26 2017-04-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for storage protocol compliance testing
US9116694B2 (en) * 2012-09-26 2015-08-25 Intel Corporation Efficient low power exit sequence for peripheral devices
US9213400B2 (en) * 2013-03-14 2015-12-15 Intel Corporation Apparatus and method to provide near zero power DEVSLP in SATA drives

Also Published As

Publication number Publication date
TWI512456B (zh) 2015-12-11
CN104699220A (zh) 2015-06-10
CN104699220B (zh) 2017-08-11
US10379594B2 (en) 2019-08-13
US20150160713A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
EP2901245B1 (en) Efficient low power exit sequence for peripheral devices
CN101996121B (zh) Usb端口测试装置及测试方法
CN109298266B (zh) 测试系统、测试方法、测试装置及存储介质
US20100250830A1 (en) System, method, and computer program product for hardening data stored on a solid state disk
CN103870429A (zh) 基于嵌入式gpu的高速信号处理板
US20150067223A1 (en) Hot swappable memory motherboard
US8924749B2 (en) Software controlled power limiting in USB to SATA bridge
CN106649021A (zh) PCIe从设备测试装置
CN112799985B (zh) Usb接口控制方法、usb控制电路及智能网联设备主板
CN103472377A (zh) 基于振动检测的用于gis型式试验时局部放电点定位装置
CN102736014A (zh) Usb接口测试装置
TWI512456B (zh) 睡眠模式量測方法
CN113204456A (zh) 一种服务器vpp接口的测试方法、治具、装置及设备
CN105094886A (zh) 一种从pc机烧录序列号至含rs485总线的下位机的装置和方法
CN115904849B (zh) Pcie链路信号测试方法、系统、计算机设备及介质
CN116701267A (zh) 一种主板pcie接口的性能测试方法和接口转换装置
JP2013068609A (ja) テストカード
CN104598415A (zh) 通用串行总线测试治具
CN110175146A (zh) 硬盘信息获取方法和获取硬盘信息的装置
TW201324126A (zh) 調試系統及方法
CN214311726U (zh) 一种用于原型验证的适配板
CN103366830A (zh) 存储卡的测试装置
TWI810984B (zh) 電源時序控制系統及具有其之電子裝置
TWI413905B (zh) 通用序列匯流排埠測試裝置
CN211787062U (zh) Mctp设备测试装置