TW201519550A - 電源整合裝置及其電源控制方法 - Google Patents

電源整合裝置及其電源控制方法 Download PDF

Info

Publication number
TW201519550A
TW201519550A TW102139707A TW102139707A TW201519550A TW 201519550 A TW201519550 A TW 201519550A TW 102139707 A TW102139707 A TW 102139707A TW 102139707 A TW102139707 A TW 102139707A TW 201519550 A TW201519550 A TW 201519550A
Authority
TW
Taiwan
Prior art keywords
port
power source
coupled
signal
power
Prior art date
Application number
TW102139707A
Other languages
English (en)
Other versions
TWI505595B (zh
Inventor
Min-Hung Shen
Kuo-Chao Yen
Mei-Chi Chen
Original Assignee
Wistron Neweb Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Neweb Corp filed Critical Wistron Neweb Corp
Priority to TW102139707A priority Critical patent/TWI505595B/zh
Priority to US14/226,255 priority patent/US9501116B2/en
Publication of TW201519550A publication Critical patent/TW201519550A/zh
Application granted granted Critical
Publication of TWI505595B publication Critical patent/TWI505595B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/266Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Engineering (AREA)

Abstract

本發明提供一種電源整合裝置包括一第一連接埠、一第二連接埠、一偵測電路以及一判斷電路。偵測電路用以偵測第一連接埠以及第二連接埠是否耦接至電源,並據以分別產生一第一有效訊號以及一第二有效訊號,以及偵測第一連接埠以及第二連接埠所耦接之電源是否符合一第一既定電源值或者一第二既定電源值,並據以分別產生一第一規格訊號以及一第二規格訊號。判斷電路用以根據第一有效訊號、第二有效訊號、第一規格訊號以及第二規格訊號,產生一系統控制訊號,以開啟或者關閉電源整合裝置。

Description

電源整合裝置及其電源控制方法
本發明係關於一種電源整合裝置;特別係關於一種可根據所耦接之電源控制供電的電源整合裝置。
近年來,電子裝置變得越來越高階且功能也越來越多樣化。舉例來說,類似如筆記型電腦、手機或平板電腦等手持式裝置可以具備電信通訊能力、收發電子郵件、維持社群網路、通訊錄管理、媒體播放、以及其他各式各樣的功能與應用。由於這些裝置的多樣功能,其需要的電源也越來越多。另外,大部份外接於電子裝置的外接裝置亦需要電子裝置供電,方可進行操作。
因此,有效的利用電子裝置之電源供應,為目前重要的課題。
本發明所提供之電源整合裝置以及電源控制方法,可根據電源整合裝置所接收的電源總合,開啟或者關閉電源整合裝置及其外接裝置。
本發明提供一種電源整合裝置包括一第一連接埠、一第二連接埠、一偵測電路以及一判斷電路。偵測電路用 以偵測第一連接埠以及第二連接埠是否耦接至電源,並據以分別產生一第一有效訊號以及一第二有效訊號,以及偵測第一連接埠以及第二連接埠所耦接之電源是否符合一第一既定電源值或者一第二既定電源值,並據以分別產生一第一規格訊號以及一第二規格訊號,其中第一既定電源值大於第二既定電源值。判斷電路用以根據第一有效訊號、第二有效訊號、第一規格訊號以及第二規格訊號,產生一系統控制訊號,以開啟或者關閉電源整合裝置。
當第一連接埠以及第二連接埠皆耦接至符合第一既定電源值之電源時,判斷電路產生具有一高位準之系統控制訊號,以開啟電源整合裝置。當第一連接埠以及第二連接埠中之一者耦接至符合第一既定電源值之電源並且第一連接埠以及第二連接埠中之另一者未耦接至任何電源時,判斷電路產生具有高位準之系統控制訊號,以開啟電源整合裝置。當第一連接埠以及第二連接埠皆耦接至符合第二既定電源值之電源時,判斷電路產生具有高位準之系統控制訊號,以開啟電源整合裝置。當第一連接埠以及第二連接埠中之一者耦接至符合第二既定電源值之電源並且第一連接埠以及第二連接埠中之另一者未耦接至任何電源時,判斷電路產生具有一低位準之系統控制訊號,以關閉電源整合裝置;以及當第一連接埠以及第二連接埠中之一者耦接至符合第一既定電源值之電源並且第一連接埠以及第二連接埠中之另一者耦接至符合第二既定電源值之電源時,判斷電路產生具有高位準之系統控制訊號,以開啟電源整合裝置。
在本發明之一實施例中,判斷電路包括一第一反向器、一第二反向器、一及反閘、一異或閘、一第三反向器以及一第一或閘。第一反向器具有一輸入端用以接收第一規格訊號,以及一輸出端。第二反向器具有一輸入端用以接收第二規格訊號,以及一輸出端。及反閘具有一第一輸入端用以耦接至第一反向器之輸出端,一第二輸入端用以耦接至第二反向器之輸出端,以及一輸出端。異或閘具有一第一輸入端用以接收第一有效訊號,一第二輸入端用以接收第二有效訊號,以及一輸出端。第三反向器具有一輸入端用以耦接至異或閘之輸出端,以及一輸出端。第一或閘具有一第一輸入端用以耦接至及反閘之輸出端,以及一第二輸入端用以耦接至第三反向器之輸出端,以及一輸出端用以輸出系統控制訊號。
在本發明之另一實施例中判斷電路包括一異或閘、一第三反向器、一第一或閘以及一第二或閘。異或閘具有一第一輸入端用以接收第一有效訊號,一第二輸入端用以接收第二有效訊號,以及一輸出端。第三反向器具有一輸入端用以耦接至異或閘之輸出端,以及一輸出端。第一或閘具有一第一輸入端,以及一第二輸入端用以耦接至第三反向器之輸出端,以及一輸出端用以輸出系統控制訊號。第二或閘具有一第一輸入端用以接收第一規格訊號,一第二輸入端用以接收第二規格訊號,以及一輸出端用以耦接至第一或閘之第一輸入端。
又另一實施例中,第一連接埠更包括一第一硬體開關用以偵測第一連接埠是否耦接至電源並據以產生一第一開關訊號,並且第二連接埠更包括一第二硬體開關用以偵測第 二連接埠是否耦接至電源並據以產生一第二開關訊號。判斷電路更用以根據第一有效訊號、第二有效訊號、第一規格訊號、第二規格訊號、第一開關訊號以及第二開關訊號,產生一外部電源控制訊號,以開啟或者關閉一外接裝置。當第一連接埠以及第二連接埠皆耦接至符合第一既定電源值之電源時,判斷電路產生具有一高位準之外部電源控制訊號,以開啟外接裝置。當第一連接埠以及第二連接埠中之一者耦接至符合第一既定電源值之電源並且第一連接埠以及第二連接埠中之另一者未耦接至任何電源時,判斷電路產生具有一低位準之外部電源控制訊號,以關閉外接裝置。當第一連接埠以及第二連接埠皆耦接至符合第二既定電源值之電源時,判斷電路產生具有低位準之外部電源控制訊號,以關閉外接裝置。當第一連接埠以及第二連接埠中之一者耦接至符合第二既定電源值之電源並且第一連接埠以及第二連接埠中之另一者未耦接至任何電源時,判斷電路產生具有低位準之外部電源控制訊號,以關閉外接裝置。當第一連接埠以及第二連接埠中之一者耦接至符合第一既定電源值之電源並且第一連接埠以及第二連接埠中之另一者耦接至符合第二既定電源值之電源時,判斷電路產生具有高位準之外部電源控制訊號,以開啟外接裝置。
在一實施例中,判斷電路包括一第一反向器、一第二反向器、一及反閘、一異或閘、一第三反向器、一第一或閘、一第二或閘、一第一及閘、一反或閘以及一第二及閘。第一反向器具有一輸入端用以接收第一規格訊號,以及一輸出端。第二反向器具有一輸入端用以接收第二規格訊號,以及一 輸出端。及反閘具有一第一輸入端用以耦接至第一反向器之輸出端,一第二輸入端用以耦接至第二反向器之輸出端,以及一輸出端。異或閘具有一第一輸入端用以接收第一有效訊號,一第二輸入端用以接收第二有效訊號,以及一輸出端。第三反向器具有一輸入端用以耦接至異或閘之輸出端,以及一輸出端。第一或閘具有一第一輸入端用以耦接至及反閘之輸出端,以及一第二輸入端用以耦接至第三反向器之輸出端,以及一輸出端用以輸出系統控制訊號。第二或閘具有一第一輸出端用以接收第一規格訊號,一第二輸入端用以接收第二規格訊號,以及一輸出端。第一及閘具有一第一輸入端用以耦接至第二或閘之輸出端,一第二輸入端用以接收第一有效訊號,一第三輸入端用以接收第二有效訊號,以及一輸出端。反或閘具有一第一輸入端用以接收第一開關訊號,以及一第二輸入端用以接收第二開關訊號,以及一輸出端。第二及閘具有一第一輸入端用以耦接至第一及閘之輸出端,一第二輸入端用以耦接至反或閘,以及一輸出端用以產生外部電源控制訊號。
另一實施例中,判斷電路包括一異或閘、一第三反向器、一第一或閘、一第二或閘、一第一及閘、一反或閘以及一第二及閘。異或閘具有一第一輸入端用以接收第一有效訊號,一第二輸入端用以接收第二有效訊號,以及一輸出端。第三反向器具有一輸入端用以耦接至異或閘之輸出端,以及一輸出端。第一或閘具有一第一輸入端,以及一第二輸入端用以耦接至第三反向器之輸出端,以及一輸出端用以輸出系統控制訊號。第二或閘具有一第一輸出端用以接收第一規格訊號,一第 二輸入端用以接收第二規格訊號,以及一輸出端用以耦接至第一或閘之第一輸入端。第一及閘具有一第一輸入端用以耦接至第二或閘之輸出端,一第二輸入端用以接收第一有效訊號,一第三輸入端用以接收第二有效訊號,以及一輸出端。反或閘具有一第一輸入端用以接收第一開關訊號,以及一第二輸入端用以接收第二開關訊號,以及一輸出端。第二及閘具有一第一輸入端用以耦接至第一及閘之輸出端,一第二輸入端用以耦接至反或閘,以及一輸出端用以產生外部電源控制訊號。
本發明亦提供一種電源控制方法,適用於具有一第一連接埠以及一第二連接埠之一電源整合裝置,包括:偵測第一連接埠是否耦接至電源,並產生一第一有效訊號;偵測第二連接埠是否耦接至電源,並產生一第二有效訊號;偵測第一連接埠所耦接之電源是否符合一第一既定電源值或者一第二既定電源值,並產生一第一規格訊號,其中第一既定電源值大於第二既定電源值;偵測第二連接埠所耦接之電源是否符合一第一既定電源值或者一第二既定電源值,並產生一第二規格訊號;以及根據第一有效訊號、第二有效訊號、第一規格訊號以及第二規格訊號,產生一系統控制訊號,以開啟或者關閉電源整合裝置。
100A、100B‧‧‧電源整合裝置
102‧‧‧第一連接埠
104‧‧‧第二連接埠
106‧‧‧整合電路
108‧‧‧偵測電路
110‧‧‧判斷電路
112‧‧‧控制模組
114‧‧‧外接裝置
1022‧‧‧第一硬體開關
1042‧‧‧第二硬體開關
SA1、SA2‧‧‧規格訊號
SV1、SV2‧‧‧有效訊號
ES_AP‧‧‧系統控制訊號
HW_S1、HW_S2‧‧‧開關訊號
ES_PSE‧‧‧外部電源控制訊號
SW_S1‧‧‧軟體致能訊號
G1‧‧‧及反閘
G2‧‧‧異或閘
G3、G4‧‧‧或閘
G6、G8‧‧‧及閘
G7‧‧‧反或閘
INV1、INV2、INV3‧‧‧反向器
S900~S904‧‧‧步驟
第1圖係本發明之電源整合裝置之一種實施例的方塊圖。
第2圖係本發明之判斷電路之一種實施例的方塊圖。
第3圖係本發明之判斷電路之另一種實施例的方塊圖。
第4圖係本發明之電源整合裝置之另一種實施例的方塊圖。
第5圖係本發明之判斷電路之另一種實施例的方塊圖。
第6圖係本發明之判斷電路之另一種實施例的方塊圖。
第7圖係本發明之判斷電路之另一種實施例的方塊圖。
第8圖係本發明之判斷電路之另一種實施例的方塊圖。
第9圖係本發明之一種實施例之電源控制方法之流程圖。
第10圖係本發明之另一種實施例之電源控制方法之流程圖。
以下將詳細討論本發明各種實施例之裝置及使用方法。然而值得注意的是,本發明所提供之許多可行的發明概念可實施在各種特定範圍中。這些特定實施例僅用於舉例說明本發明之裝置及使用方法,但非用於限定本發明之範圍。
第1圖係本發明之電源整合裝置之一種實施例的方塊圖。電源整合裝置100A包括一第一連接埠102、一第二連接埠104、一整合電路106、一偵測電路108、一判斷電路110以及一控制模組112。第一連接埠102以及第二連接埠104用以分別與一電源耦接。電源整合裝置100A用以接收一個或者兩個電源,並根據所接收到的電源總合,致能相關的部件。
整合電路106用以整合所接收到的電源。舉例而言,當第一連接埠102以及第二連接埠104同時分別耦接至一電源時,整合電路106用以整合第一連接埠102以及第二連接埠104所接收到的電源,以產生一總電源,並將總電源供應至所需之部件。
偵測電路108用以偵測第一連接埠102,並產生一第一有效訊號SV1,以及偵測第二連接埠104是否耦接至電源,並產生一第二有效訊號SV2,其中第一有效訊號SV1以及第二有效訊號SV2分別具有一高準位以及一低準位。舉例而言,當第一連接埠102與一電源耦接時,偵測電路108用以根據從電源所接收到的訊號,產生一具有高準位之第一有效訊號SV1。反之,當第一連接埠102未與任何電源耦接時,偵測電路108則產生一具有低準位之第一有效訊號SV1。同理,當第二連接埠104與一電源耦接時,偵測電路108用以根據從電源所接收到的訊號,產生一具有高準位之第二有效訊號SV2。反之,當第二連接埠104未與任何電源耦接時,偵測電路108則產生一具有低準位之第二有效訊號SV2。另外,偵測電路108更用以偵測第一連接埠102所耦接之電源是否符合一第一既定電源值或者一第二既定電源值,並產生一第一規格訊號SA1,以及偵測第二連接埠104所耦接之電源是否符合一第一既定電源值或者一第二既定電源值,並產生一第二規格訊號SA2,其中第一既定電源值大於第二既定電源值。舉例而言,當第一連接埠102耦接至一具有第一既定電源值的電源時,偵測電路108用以根據所接收到的電源,產生一具有高準位之第一規格訊號SA1。反之,當第一連接埠102耦接至一具有第二既定電源值的電源時,偵測電路108用以根據所接收到的電源,產生一具有低準位之第一規格訊號SA1。同理,當第二連接埠104耦接至一具有第二既定電源值的電源時,偵測電路108用以根據所接收到的電源,產生一具有高準位之第二規格訊號SA2。反之,當第二連接埠104 耦接至一具有第二既定電源值的電源時,偵測電路108用以根據所接收到的電源,產生一具有低準位之第二規格訊號SA2。
判斷電路110用以根據第一有效訊號SV1、第二有效訊號SV2、第一規格訊號SA1以及第二規格訊號SA2,產生一系統控制訊號ES_AP,並將系統控制訊號ES_AP傳送至控制模組112,以開啟或者關閉電源整合裝置100A。值得注意的是,系統控制訊號ES_AP具有一高準位以及一低準位。詳細而言,當第一連接埠102以及第二連接埠104皆耦接至符合第一既定電源值之電源時,判斷電路110產生具有一高位準之系統控制訊號ES_AP,以開啟電源整合裝置100A。當第一連接埠102以及第二連接埠104中之一者耦接至符合第一既定電源值之電源並且第一連接埠102以及第二連接埠104中之另一者未耦接至任何電源時,判斷電路110產生具有高位準之系統控制訊號ES_AP,以開啟電源整合裝置100A。當第一連接埠102以及第二連接埠104皆耦接至符合第二既定電源值之電源時,判斷電路110產生具有高位準之系統控制訊號ES_AP,以開啟電源整合裝置100A。當第一連接埠102以及第二連接埠104中之一者耦接至符合第二既定電源值之電源並且第一連接埠102以及第二連接埠104中之另一者未耦接至任何電源時,判斷電路110產生具有一低位準之系統控制訊號ES_AP,以關閉電源整合裝置100A。當第一連接埠102以及第二連接埠104中之一者耦接至符合第一既定電源值之電源並且第一連接埠102以及第二連接埠104中之另一者耦接至符合第二既定電源值之電源時,判斷電路110產生具有高位準之系統控制訊號ES_AP,以開啟電源整 合裝置100A。
控制模組112用以根據系統控制訊號ES_AP開啟或者關閉電源整合裝置100A。舉例而言,控制模組112可設置於電源整合裝置100A中之一中央處理器(未圖示)或者一電源晶片組中,本發明不限於此。值得注意的是,當系統控制訊號ES_AP為高準位時,控制模組112開啟電源整合裝置100A,或者將電源整合裝置100A維持在開啟的狀態。反之,當系統控制訊號ES_AP為低準位時,控制模組112關閉電源整合裝置100A。
值得注意的是,在本發明之一實施例中,電源整合裝置100A係為一支援POE的無線基地台(AP),具有兩個POE插座(第一連接埠102以及第二連接埠104),但本發明不限於此。另外,第一連接埠102以及第二連接埠104可用以連接至符合802.3 AT或者802.3 AF規格的電源,其中802.3 AT的電源為25.5瓦,而802.3 AF規格的電源為12.75瓦。換言之,在本實施例中,第一既定電源值為25.5瓦,第二既定電源值為12.75瓦,但本發明不限於此。
第2圖所示係為第1圖所示之電源整合裝置100A中的判斷電路110的一種實施例。本實施例中,判斷電路110包括一第一反向器INV1、一第二反向器INV2、一及反閘(NAND)G1、一異或閘(XOR)G2、一第三反向器INV3以及一第一或閘(OR)G3。第一反向器INV1具有一輸入端用以接收第一規格訊號SA1,以及一輸出端耦接至反及閘G1之第一輸入端。第二反向器INV2,具有一輸入端用以接收第二規格訊號SA2,以及一輸出端耦接至反及閘G1之第二輸入端。及反閘G1具有 一第一輸入端用以耦接至第一反向器INV1之輸出端,一第二輸入端用以耦接至第二反向器INV2之輸出端,以及一輸出端耦接至第一或閘G3之第一輸入端。異或閘G2具有一第一輸入端用以接收第一有效訊號SV1,一第二輸入端用以接收第二有效訊號SV2,以及一輸出端耦接至第三反向器INV3之輸入端。第三反向器INV3具有一輸入端用以耦接至異或閘G2之輸出端,以及一輸出端耦接至第一或閘G3之第二輸入端。第一或閘G3具有一第一輸入端用以耦接至及反閘G1之輸出端,以及一第二輸入端用以耦接至第三反向器INV3之輸出端,以及一輸出端用以產生系統控制訊號ES_AP。
第3圖所示係為第1圖所示之電源整合裝置100A中的判斷電路110的另一種實施例。本實施例中,第3圖所示之判斷電路110相似於第2圖所示之判斷電路110,除了第3圖所示之判斷電路110以一第二或閘(OR)G4取代第2圖所示之判斷電路110的第一反向器INV1、第二反向器INV2以及及反閘G1。第二或閘G4,具有一第一輸入端用以接收第一規格訊號SA1,一第二輸入端用以接收第二規格訊號SA2,以及一輸出端用以耦接至第一或閘G3之第一輸入端。
第4圖係本發明之電源整合裝置另一種實施例的方塊圖。第4圖所示之電源整合裝置100B相似於第1圖所示之電源整合裝置100A,除了第4圖所示之電源整合裝置100B更包括一第一硬體開關1022、一第二硬體開關1042以及一外接裝置114。第一連接埠102中之第一硬體開關1022用以偵測第一連接埠102是否耦接至電源並據以產生一第一開關訊號HW_S1。第 二連接埠104中之第二硬體開關1042用以偵測第二連接埠104是否耦接至電源並據以產生一第二開關訊號HW_S2。舉例而言,第一硬體開關1022以及第二硬體開關1042可由一金屬彈片以及耦接至地以及耦接至一高電位準的電阻所構成,但本發明不限於此。當第一連接埠102連接至電源時,第一硬體開關1022中之金屬彈片將訊號線的電壓藉由電阻耦接至地,以產生具有低位準之第一開關訊號HW_S1。反之,當第一連接埠102未連接至任何電源時,第一硬體開關1022中之金屬彈片將訊號線的電壓藉由電阻耦接至高位準,以產生具有高位準之第一開關訊號HW_S1。同理,當第二連接埠104連接至電源時,第二硬體開關1042中之金屬彈片將訊號線的電壓藉由電阻耦接至地,以產生具有低位準之第二開關訊號HW_S2。反之,當第二連接埠104未連接至任何電源時,第二硬體開關1042中之金屬彈片將訊號線的電壓藉由電阻耦接至高位準,以產生具有高位準之第二開關訊號HW_S2。
在第4圖之實施例中,判斷電路110更用以根據第一有效訊號SV1、第二有效訊號SV2、第一規格訊號SA1、第二規格訊號SA2、第一開關訊號HW_S1以及第二開關訊號HW_S2,產生一外部電源控制訊號ES_PSE,以開啟或者關閉外接裝置114。詳細而言,當第一連接埠102以及第二連接埠104皆耦接至符合第一既定電源值之電源時,判斷電路110產生具有一高位準之外部電源控制訊號ES_PSE,以開啟外接裝置114。當第一連接埠102以及第二連接埠104中之一者耦接至符合第一既定電源值之電源並且第一連接埠102以及第二連接埠 104中之另一者未耦接至任何電源時,判斷電路110產生具有一低位準之外部電源控制訊號ES_PSE,以關閉外接裝置114。當第一連接埠102以及第二連接埠104皆耦接至符合第二既定電源值之電源時,判斷電路110產生具有低位準之外部電源控制訊號ES_PSE,以關閉外接裝置114。當第一連接埠102以及第二連接埠104中之一者耦接至符合第二既定電源值之電源並且第一連接埠102以及第二連接埠104中之另一者未耦接至任何電源時,判斷電路110產生具有低位準之外部電源控制訊號ES_PSE,以關閉外接裝置114。值得注意的是,實際上除了在第一連接埠102以及第二連接埠104皆耦接至符合第二既定電源值之電源或者第一連接埠102以及第二連接埠104中之一者耦接至符合第一既定電源值之電源並且第一連接埠102以及第二連接埠104中之另一者耦接至符合第二既定電源值之電源的開機狀態下,將一電源拔除,剩下一個符合第二既定電源值之電源外,在第一連接埠102以及第二連接埠104中之一者耦接至符合第二既定電源值之電源並且第一連接埠102以及第二連接埠104中之另一者未耦接至任何電源的狀況下,電源整合裝置100B是關閉的。另外,在另一實施例中,當第一連接埠102以及第二連接埠104中之一者耦接至符合第二既定電源值之電源並且第一連接埠102以及第二連接埠104中之另一者未耦接至任何電源時,判斷電路110僅產生具有低位準之系統控制訊號ES_AP,以直接關閉電源整合裝置100B。當第一連接埠102以及第二連接埠104中之一者耦接至符合第一既定電源值之電源並且第一連接埠102以及第二連接埠104中之另一者耦接至符 合第二既定電源值之電源時,判斷電路110產生具有高位準之外部電源控制訊號ES_PSE,以開啟外接裝置114。
第5圖係為第4圖所示之電源整合裝置100B中的判斷電路之一種實施例的方塊圖。第5圖所示之判斷電路110相似於第2圖所示之判斷電路110,除了第5圖所示之判斷電路110更包括一第二或閘(OR)G4、一第一及閘(AND)G6、一反或閘(NOR)G7以及一第二及閘(AND)G8。第二或閘G4具有一第一輸出端用以接收第一規格訊號SA1,一第二輸入端用以接收第二規格訊號SA2,以及一輸出端耦接至第一及閘G6之第一輸入端。第一及閘G6具有一第一輸入端用以耦接至第二或閘G4之輸出端,一第二輸入端用以接收第一有效訊號SV1,一第三輸入端用以接收第二有效訊號SV2,以及一輸出端用以耦接至第二及閘G8之第一輸入端。反或閘G7具有一第一輸入端用以接收第一開關訊號HW_S1,以及一第二輸入端用以接收第二開關訊號HW_S2,以及一輸出端耦接至第二及閘G8之第二輸入端。第二及閘G8具有一第一輸入端用以耦接至第一及閘G6之輸出端,一第二輸入端用以耦接至反或閘G7,以及一輸出端用以產生外部電源控制訊號ES_PSE。
第6圖係為第4圖所示之電源整合裝置100B中的判斷電路之一種實施例的方塊圖。第6圖所示之判斷電路110相似於第5圖所示之判斷電路110,除了第二及閘G8。第6圖所示之第二及閘G8更包括一第三輸入端用以耦接至一軟體控制訊號SW_S1。值得注意的是,軟體控制訊號SW_S1可由電源整合裝置100B中之一中央處理器(未圖示)或者一電源控制晶片(未圖 示),根據某些特定的需求產生,但本發明不限於此。
第7圖係為第4圖所示之電源整合裝置100B中的判斷電路之一種實施例的方塊圖。第7圖所示之判斷電路110相似於第3圖所示之判斷電路110,除了第7圖所示之判斷電路110更包括一第一及閘G6、一反或閘G7以及一第二及閘G8。值得注意的是,第二或閘G4之輸出端更用以耦接至第一及閘G6之第一輸入端。第一及閘G6具有一第一輸入端用以耦接至第二或閘G4之輸出端,一第二輸入端用以接收第一有效訊號SV1,一第三輸入端用以接收第二有效訊號SV2,以及一輸出端用以耦接至第二及閘G8之第一輸入端。反或閘G7具有一第一輸入端用以接收第一開關訊號HW_S1,以及一第二輸入端用以接收第二開關訊號HW_S2,以及一輸出端耦接至第二及閘G8之第二輸入端。第二及閘G8具有一第一輸入端用以耦接至第一及閘G6之輸出端,一第二輸入端用以耦接至反或閘G7,以及一輸出端用以產生外部電源控制訊號ES_PSE。
第8圖係為第4圖所示之電源整合裝置100B中的判斷電路之一種實施例的方塊圖。第8圖所示之判斷電路110相似於第7圖所示之判斷電路110,除了第二及閘G8。第8圖所示之第二及閘G8更包括一第三輸入端用以耦接至一軟體控制訊號SW_S1。值得注意的是,軟體控制訊號SW_S1可由電源整合裝置100B中之一中央處理器(未圖示)或者一電源控制晶片(未圖示),根據某些特定的需求產生,但本發明不限於此。
第9圖係本發明之一種實施例之電源控制方法之流程圖。電源控制方法適用於電源整合裝置100A。流程開始於 步驟S900。
在步驟S900中,偵測電路108分別偵測第一連接埠102以及第二連接埠104是否耦接至電源,並分別產生一第一有效訊號SV1以及一第二有效訊號SV2。舉例而言,當第一連接埠102與一電源耦接時,偵測電路108用以根據從電源所接收到的訊號,產生一具有高準位之第一有效訊號SV1。反之,當第一連接埠102未與任何電源耦接時,偵測電路108則產生一具有低準位之第一有效訊號SV1。同理,當第二連接埠104與一電源耦接時,偵測電路108用以根據從電源所接收到的訊號,產生一具有高準位之第二有效訊號SV2。反之,當第二連接埠104未與任何電源耦接時,偵測電路108則產生一具有低準位之第二有效訊號SV2。
接著,在步驟S902中,偵測電路108更用以偵測第一連接埠102以及第二連接埠104所耦接之電源是否符合一第一既定電源值或者一第二既定電源值,並分別產生一第一規格訊號SA1以及一第二規格訊號SA2,其中第一既定電源值大於第二既定電源值。舉例而言,當第一連接埠102耦接至一具有第一既定電源值的電源時,偵測電路108用以根據所接收到的電源,產生一具有高準位之第一規格訊號SA1。反之,當第一連接埠102耦接至一具有第二既定電源值的電源時,偵測電路108用以根據所接收到的電源,產生一具有低準位之第一規格訊號SA1。同理,當第二連接埠104耦接至一具有第二既定電源值的電源時,偵測電路108用以根據所接收到的電源,產生一具有高準位之第二規格訊號SA2。反之,當第二連接埠104耦接 至一具有第二既定電源值的電源時,偵測電路108用以根據所接收到的電源,產生一具有低準位之第二規格訊號SA2。
接著,在步驟S904中,判斷電路110更用以根據第一有效訊號SV1、第二有效訊號SV2、第一規格訊號SA1、第二規格訊號SA2、第一開關訊號HW_S1以及第二開關訊號HW_S2,產生一外部電源控制訊號ES_PSE,以開啟或者關閉外接裝置114。詳細而言,當第一連接埠102以及第二連接埠104皆耦接至符合第一既定電源值之電源時,判斷電路110產生具有一高位準之外部電源控制訊號ES_PSE,以開啟外接裝置114。當第一連接埠102以及第二連接埠104中之一者耦接至符合第一既定電源值之電源並且第一連接埠102以及第二連接埠104中之另一者未耦接至任何電源時,判斷電路110產生具有一低位準之外部電源控制訊號ES_PSE,以關閉外接裝置114。當第一連接埠102以及第二連接埠104皆耦接至符合第二既定電源值之電源時,判斷電路110產生具有低位準之外部電源控制訊號ES_PSE,以關閉外接裝置114。當第一連接埠102以及第二連接埠104中之一者耦接至符合第二既定電源值之電源並且第一連接埠102以及第二連接埠104中之另一者未耦接至任何電源時,判斷電路110產生具有低位準之外部電源控制訊號ES_PSE,以關閉外接裝置114。當第一連接埠102以及第二連接埠104中之一者耦接至符合第一既定電源值之電源並且第一連接埠102以及第二連接埠104中之另一者耦接至符合第二既定電源值之電源時,判斷電路110產生具有高位準之外部電源控制訊號ES_PSE,以開啟外接裝置114。
第10圖係本發明之另一種實施例之電源控制方法之流程圖。電源控制方法適用於電源整合裝置100B。流程開始於步驟S1000。值得注意的是步驟S1000~步驟S1002相似於步驟S900~S902,因此步驟S1000~步驟S1002之說明請參考第9圖,在此不再贅述。
在步驟S1004中,第一連接埠102中之第一硬體開關1022以及第二連接埠104中之第二硬體開關1042,分別用以偵測第一連接埠102以及第二連接埠104是否耦接至電源並據以分別產生一第一開關訊號HW_S1以及一第二開關訊號HW_S2。舉例而言,當第一連接埠102連接至電源時,第一硬體開關1022中之金屬彈片將訊號線的電壓藉由電阻耦接至地,以產生具有低位準之第一開關訊號HW_S1。反之,當第一連接埠102未連接至任何電源時,第一硬體開關1022中之金屬彈片將訊號線的電壓藉由電阻耦接至高位準,以產生具有高位準之第一開關訊號HW_S1。同理,當第二連接埠104連接至電源時,第二硬體開關1042中之金屬彈片將訊號線的電壓藉由電阻耦接至地,以產生具有低位準之第二開關訊號HW_S2。反之,當第二連接埠104未連接至任何電源時,第二硬體開關1042中之金屬彈片將訊號線的電壓藉由電阻耦接至高位準,以產生具有高位準之第二開關訊號HW_S2。
接著,在步驟S1006中,判斷電路110更用以根據第一有效訊號SV1、第二有效訊號SV2、第一規格訊號SA1、第二規格訊號SA2、第一開關訊號HW_S1以及第二開關訊號HW_S2,產生一外部電源控制訊號ES_PSE,以開啟或者關閉 外接裝置114。詳細而言,當第一連接埠102以及第二連接埠104皆耦接至符合第一既定電源值之電源時,判斷電路110產生具有一高位準之外部電源控制訊號ES_PSE,以開啟外接裝置114。當第一連接埠102以及第二連接埠104中之一者耦接至符合第一既定電源值之電源並且第一連接埠102以及第二連接埠104中之另一者未耦接至任何電源時,判斷電路110產生具有一低位準之外部電源控制訊號ES_PSE,以關閉外接裝置114。當第一連接埠102以及第二連接埠104皆耦接至符合第二既定電源值之電源時,判斷電路110產生具有低位準之外部電源控制訊號ES_PSE,以關閉外接裝置114。當第一連接埠102以及第二連接埠104中之一者耦接至符合第二既定電源值之電源並且第一連接埠102以及第二連接埠104中之另一者未耦接至任何電源時,判斷電路110產生具有低位準之外部電源控制訊號ES_PSE,以關閉外接裝置114。當第一連接埠102以及第二連接埠104中之一者耦接至符合第一既定電源值之電源並且第一連接埠102以及第二連接埠104中之另一者耦接至符合第二既定電源值之電源時,判斷電路110產生具有高位準之外部電源控制訊號ES_PSE,以開啟外接裝置114。
值得注意的是,第9圖所示之電源控制方法可與第10圖所示之電源控制方法同時進行,本發明不限於此。
本發明所提供之電源整合裝置100A、電源整合裝置100B以及電源控制方法,可根據電源整合裝置100A/100B所接收的電源總合,開啟或者關閉電源整合裝置100A/100B及其外接裝置114。
本發明之方法,或特定型態或其部份,可以以程式碼的型態存在。程式碼可儲存於實體媒體,如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體,亦或不限於外在形式之電腦程式產品,其中,當程式碼被機器,如電腦載入且執行時,此機器變成用以參與本發明之裝置。程式碼也可透過一些傳送媒體,如電線或電纜、光纖、或是任何傳輸型態進行傳送,其中,當程式碼被機器,如電腦接收、載入且執行時,此機器變成用以參與本發明之裝置。當在一般用途處理單元實作時,程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外,摘要部分和標題僅是用來輔助專利文件搜尋之用,並非用來限制本發明之權利範圍。
100A‧‧‧電源整合裝置
102‧‧‧第一連接埠
104‧‧‧第二連接埠
106‧‧‧整合電路
108‧‧‧偵測電路
110‧‧‧判斷電路
112‧‧‧控制模組
SA1、SA2‧‧‧電源規格訊號
SV1、SV2‧‧‧有效訊號
ES_AP‧‧‧系統控制訊號

Claims (14)

  1. 一種電源整合裝置,包括:一第一連接埠;一第二連接埠;一偵測電路,用以偵測上述第一連接埠以及上述第二連接埠是否耦接至電源,並據以分別產生一第一有效訊號以及一第二有效訊號,以及偵測上述第一連接埠以及上述第二連接埠所耦接之電源是否符合一第一既定電源值或者一第二既定電源值,並據以分別產生一第一規格訊號以及一第二規格訊號,其中上述第一既定電源值大於上述第二既定電源值;以及一判斷電路,用以根據上述第一有效訊號、上述第二有效訊號、上述第一規格訊號以及上述第二規格訊號,產生一系統控制訊號,以開啟或者關閉上述電源整合裝置。
  2. 如申請專利範圍第1項所述之電源整合裝置,其中當上述第一連接埠以及上述第二連接埠皆耦接至符合上述第一既定電源值之電源時,上述判斷電路產生具有一高位準之上述系統控制訊號,以開啟上述電源整合裝置;當上述第一連接埠以及上述第二連接埠中之一者耦接至符合上述第一既定電源值之電源並且上述第一連接埠以及上述第二連接埠中之另一者未耦接至任何電源時,上述判斷電路產生具有上述高位準之上述系統控制訊號,以開啟上述電源整合裝置;當上述第一連接埠以及上述第二連接埠皆耦接至符合上 述第二既定電源值之電源時,上述判斷電路產生具有上述高位準之上述系統控制訊號,以開啟上述電源整合裝置;當上述第一連接埠以及上述第二連接埠中之一者耦接至符合上述第二既定電源值之電源並且上述第一連接埠以及上述第二連接埠中之另一者未耦接至任何電源時,上述判斷電路產生具有一低位準之上述系統控制訊號,以關閉上述電源整合裝置;以及當上述第一連接埠以及上述第二連接埠中之一者耦接至符合上述第一既定電源值之電源並且上述第一連接埠以及上述第二連接埠中之另一者耦接至符合上述第二既定電源值之電源時,上述判斷電路產生具有上述高位準之上述系統控制訊號,以開啟上述電源整合裝置。
  3. 如申請專利範圍第2項所述之電源整合裝置,其中上述判斷電路更包括:一第一反向器,具有一輸入端用以接收上述第一規格訊號,以及一輸出端;一第二反向器,具有一輸入端用以接收上述第二規格訊號,以及一輸出端;一及反閘,具有一第一輸入端用以耦接至上述第一反向器之輸出端,一第二輸入端用以耦接至上述第二反向器之輸出端,以及一輸出端;一異或閘,具有一第一輸入端用以接收上述第一有效訊號,一第二輸入端用以接收上述第二有效訊號,以及一 輸出端;一第三反向器,具有一輸入端用以耦接至上述異或閘之輸出端,以及一輸出端;以及一第一或閘,具有一第一輸入端用以耦接至上述及反閘之輸出端,以及一第二輸入端用以耦接至上述第三反向器之輸出端,以及一輸出端用以輸出上述系統控制訊號。
  4. 如申請專利範圍第2項所述之電源整合裝置,其中上述判斷電路更包括:一異或閘,具有一第一輸入端用以接收上述第一有效訊號,一第二輸入端用以接收上述第二有效訊號,以及一輸出端;一第三反向器,具有一輸入端用以耦接至上述異或閘之輸出端,以及一輸出端;以及一第一或閘,具有一第一輸入端,以及一第二輸入端用以耦接至上述第三反向器之輸出端,以及一輸出端用以輸出上述系統控制訊號;以及一第二或閘,具有一第一輸入端用以接收上述第一規格訊號,一第二輸入端用以接收上述第二規格訊號,以及一輸出端用以耦接至上述第一或閘之上述第一輸入端。
  5. 如申請專利範圍第2項所述之電源整合裝置,其中上述第一連接埠更包括一第一硬體開關用以偵測上述第一連接埠是否耦接至電源並據以產生一第一開關訊號,並且上述第二連接埠更包括一第二硬體開關用以偵測上述第二連接埠是否耦接至電源並據以產生一第二開關訊號。
  6. 如申請專利範圍第5項所述之電源整合裝置,其中上述判斷電路更用以根據上述第一有效訊號、上述第二有效訊號、上述第一規格訊號、上述第二規格訊號、上述第一開關訊號以及上述第二開關訊號,產生一外部電源控制訊號,以開啟或者關閉一外接裝置。
  7. 如申請專利範圍第6項所述之電源整合裝置,其中當上述第一連接埠以及上述第二連接埠皆耦接至符合上述第一既定電源值之電源時,上述判斷電路產生具有一高位準之上述外部電源控制訊號,以開啟上述外接裝置;當上述第一連接埠以及上述第二連接埠中之一者耦接至符合上述第一既定電源值之電源並且上述第一連接埠以及上述第二連接埠中之另一者未耦接至任何電源時,上述判斷電路產生具有一低位準之上述外部電源控制訊號,以關閉上述外接裝置;當上述第一連接埠以及上述第二連接埠皆耦接至符合上述第二既定電源值之電源時,上述判斷電路產生具有上述低位準之上述外部電源控制訊號,以關閉上述外接裝置;當上述第一連接埠以及上述第二連接埠中之一者耦接至符合上述第二既定電源值之電源並且上述第一連接埠以及上述第二連接埠中之另一者未耦接至任何電源時,上述判斷電路產生具有上述低位準之上述外部電源控制訊號,以關閉上述外接裝置;以及 當上述第一連接埠以及上述第二連接埠中之一者耦接至符合上述第一既定電源值之電源並且上述第一連接埠以及上述第二連接埠中之另一者耦接至符合上述第二既定電源值之電源時,上述判斷電路產生具有上述高位準之上述外部電源控制訊號,以開啟上述外接裝置。
  8. 如申請專利範圍第7項所述之電子裝置,其中上述判斷電路更包括:一第一反向器,具有一輸入端用以接收上述第一規格訊號,以及一輸出端;一第二反向器,具有一輸入端用以接收上述第二規格訊號,以及一輸出端;一及反閘,具有一第一輸入端用以耦接至上述第一反向器之輸出端,一第二輸入端用以耦接至上述第二反向器之輸出端,以及一輸出端;一異或閘,具有一第一輸入端用以接收上述第一有效訊號,一第二輸入端用以接收上述第二有效訊號,以及一輸出端;一第三反向器,具有一輸入端用以耦接至上述異或閘之輸出端,以及一輸出端;一第一或閘,具有一第一輸入端用以耦接至上述及反閘之輸出端,以及一第二輸入端用以耦接至上述第三反向器之輸出端,以及一輸出端用以輸出上述系統控制訊號;一第二或閘,具有一第一輸出端用以接收上述第一規格 訊號,一第二輸入端用以接收上述第二規格訊號,以及一輸出端;一第一及閘,具有一第一輸入端用以耦接至上述第二或閘之輸出端,一第二輸入端用以接收上述第一有效訊號,一第三輸入端用以接收上述第二有效訊號,以及一輸出端;一反或閘,具有一第一輸入端用以接收上述第一開關訊號,以及一第二輸入端用以接收上述第二開關訊號,以及一輸出端;以及一第二及閘,具有一第一輸入端用以耦接至上述第一及閘之輸出端,一第二輸入端用以耦接至上述反或閘,以及一輸出端用以產生上述外部電源控制訊號。
  9. 如申請專利範圍第7項所述之電子裝置,其中上述判斷電路更包括:一異或閘,具有一第一輸入端用以接收上述第一有效訊號,一第二輸入端用以接收上述第二有效訊號,以及一輸出端;一第三反向器,具有一輸入端用以耦接至上述異或閘之輸出端,以及一輸出端;以及一第一或閘,具有一第一輸入端,以及一第二輸入端用以耦接至上述第三反向器之輸出端,以及一輸出端用以輸出上述系統控制訊號;一第二或閘,具有一第一輸入端用以接收上述第一規格訊號,一第二輸入端用以接收上述第二規格訊號,以及 一輸出端用以耦接至上述第一或閘之第一輸入端;一第一及閘,具有一第一輸入端用以耦接至上述第二或閘之輸出端,一第二輸入端用以接收上述第一有效訊號,一第三輸入端用以接收上述第二有效訊號,以及一輸出端;一反或閘,具有一第一輸入端用以接收上述第一開關訊號,以及一第二輸入端用以接收上述第二開關訊號,以及一輸出端;以及一第二及閘,具有一第一輸入端用以耦接至上述第一及閘之輸出端,一第二輸入端用以耦接至上述反或閘,以及一輸出端用以產生上述外部電源控制訊號。
  10. 一種電源控制方法,適用於具有一第一連接埠以及一第二連接埠之一電源整合裝置,包括:偵測上述第一連接埠是否耦接至電源,並產生一第一有效訊號;偵測上述第二連接埠是否耦接至電源,並產生一第二有效訊號;偵測上述第一連接埠所耦接之電源是否符合一第一既定電源值或者一第二既定電源值,並產生一第一規格訊號,其中上述第一既定電源值大於上述第二既定電源值;偵測上述第二連接埠所耦接之電源是否符合一第一既定電源值或者一第二既定電源值,並產生一第二規格訊號;以及 根據上述第一有效訊號、上述第二有效訊號、上述第一規格訊號以及上述第二規格訊號,產生一系統控制訊號,以開啟或者關閉上述電源整合裝置。
  11. 如申請專利範圍第10項所述之電源控制方法,其中上述產生上述系統控制訊號,以開啟或者關閉上述電源整合裝置的步驟更包括:當上述第一連接埠以及上述第二連接埠皆耦接至符合上述第一既定電源值之電源時,產生具有一高位準之上述系統控制訊號,以開啟上述電源整合裝置;當上述第一連接埠以及上述第二連接埠中之一者耦接至符合上述第一既定電源值之電源並且上述第一連接埠以及上述第二連接埠中之另一者未耦接至任何電源時,產生具有上述高位準之上述系統控制訊號,以開啟上述電源整合裝置;當上述第一連接埠以及上述第二連接埠皆耦接至符合上述第二既定電源值之電源時,產生具有上述高位準之上述系統控制訊號,以開啟上述電源整合裝置;當上述第一連接埠以及上述第二連接埠中之一者耦接至符合上述第二既定電源值之電源並且上述第一連接埠以及上述第二連接埠中之另一者未耦接至任何電源時,產生具有一低位準之上述系統控制訊號,以關閉上述電源整合裝置;以及當上述第一連接埠以及上述第二連接埠中之一者耦接至符合上述第一既定電源值之電源並且上述第一連接 埠以及上述第二連接埠中之另一者耦接至符合上述第二既定電源值之電源時,產生具有上述高位準之上述系統控制訊號,以開啟上述電源整合裝置。
  12. 如申請專利範圍第10項所述之電源控制方法,更包括:藉由上述第一連接埠之一第一硬體開關,偵測上述第一連接埠是否耦接至電源並據以產生一第一開關訊號;以及藉由上述第二連接埠之一第二硬體開關,偵測上述第二連接埠是否耦接至電源並據以產生一第二開關訊號。
  13. 如申請專利範圍第12項所述之電源控制方法,更包括根據上述第一有效訊號、上述第二有效訊號、上述第一規格訊號、上述第二規格訊號、上述第一開關訊號以及上述第二開關訊號,產生一外部電源控制訊號,以開啟或者關閉一外接裝置。
  14. 如申請專利範圍第12項所述之電源控制方法,其中上述產生上述外部電源控制訊號,以開啟或者關閉上述外接裝置的步驟更包括:當上述第一連接埠以及上述第二連接埠皆耦接至符合上述第一既定電源值之電源時,上述判斷電路產生具有一高位準之上述外部電源控制訊號,以開啟上述外接裝置;當上述第一連接埠以及上述第二連接埠中之一者耦接至符合上述第一既定電源值之電源並且上述第一連接埠以及上述第二連接埠中之另一者未耦接至任何電源 時,上述判斷電路產生具有一低位準之上述外部電源控制訊號,以關閉上述外接裝置;當上述第一連接埠以及上述第二連接埠皆耦接至符合上述第二既定電源值之電源時,上述判斷電路產生具有上述低位準之上述外部電源控制訊號,以關閉上述外接裝置;當上述第一連接埠以及上述第二連接埠中之一者耦接至符合上述第二既定電源值之電源並且上述第一連接埠以及上述第二連接埠中之另一者未耦接至任何電源時,上述判斷電路產生具有上述低位準之上述外部電源控制訊號,以關閉上述外接裝置;以及當上述第一連接埠以及上述第二連接埠中之一者耦接至符合上述第一既定電源值之電源並且上述第一連接埠以及上述第二連接埠中之另一者耦接至符合上述第二既定電源值之電源時,上述判斷電路產生具有上述高位準之上述外部電源控制訊號,以開啟上述外接裝置。
TW102139707A 2013-11-01 2013-11-01 電源整合裝置及其電源控制方法 TWI505595B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102139707A TWI505595B (zh) 2013-11-01 2013-11-01 電源整合裝置及其電源控制方法
US14/226,255 US9501116B2 (en) 2013-11-01 2014-03-26 Power integrated device and power control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102139707A TWI505595B (zh) 2013-11-01 2013-11-01 電源整合裝置及其電源控制方法

Publications (2)

Publication Number Publication Date
TW201519550A true TW201519550A (zh) 2015-05-16
TWI505595B TWI505595B (zh) 2015-10-21

Family

ID=53006511

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139707A TWI505595B (zh) 2013-11-01 2013-11-01 電源整合裝置及其電源控制方法

Country Status (2)

Country Link
US (1) US9501116B2 (zh)
TW (1) TWI505595B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9948094B1 (en) * 2015-01-07 2018-04-17 Google Llc Power level switching circuit for a dual port adapter
CN106033884B (zh) * 2015-03-19 2019-03-15 鸿富锦精密工业(武汉)有限公司 直流电源控制系统及电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW587891U (en) * 2003-02-27 2004-05-11 Lite On Technology Corp Name card scanner
US7373528B2 (en) * 2004-11-24 2008-05-13 Cisco Technology, Inc. Increased power for power over Ethernet applications
US8205099B2 (en) * 2006-04-07 2012-06-19 Broadcom Corporation Power over Ethernet connector with integrated power source equipment (PSE) controller
CN200956524Y (zh) * 2006-10-20 2007-10-03 朱金根 智能多路电源切换控制器
US8020013B2 (en) * 2008-03-05 2011-09-13 Inscape Data Corporation Adjustable-voltage power-over-ethernet (PoE) switch
US8028175B2 (en) * 2008-03-14 2011-09-27 Broadcom Corporation System and method for power sourcing equipment detection of a powered device power failure for power backup

Also Published As

Publication number Publication date
TWI505595B (zh) 2015-10-21
US9501116B2 (en) 2016-11-22
US20150123477A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
JP5628325B2 (ja) ホットプラグ検出用の省電力
US10955888B2 (en) Universal serial bus device and method for dynamically defining a power source or sink status for downstream facing ports
US8760208B2 (en) Latch with a feedback circuit
KR20120042649A (ko) 소프트 스타팅 기능을 갖는 전압 레귤레이터 및 전압 레귤레이터의 제어 방법
JP2018512683A5 (zh)
KR102478390B1 (ko) 제어된 반전된 클럭을 사용하는 저전력 집적 클럭 게이팅 셀
KR20160076118A (ko) 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
US10229079B2 (en) System on chip (SoC), mobile electronic device including the same, and method of operating the SoC
TWI505595B (zh) 電源整合裝置及其電源控制方法
JP6345356B2 (ja) 電圧ドループ制御
KR101638264B1 (ko) 부하 독립 버퍼를 개량하기 위한 방법 및 장치
US9514075B2 (en) Electronic systems, host electronic devices, electronic devices and communication methods
US20190207378A1 (en) Protection circuit for decoupling a low voltage circuitry from a high voltage circuitry
KR20170029700A (ko) 시퀀셜 회로 및 그것의 동작 방법
TWI520052B (zh) 介面切換系統以及切換操作模式方法
TWI458219B (zh) 充電電源判斷電路
KR102057503B1 (ko) 반도체 회로
US9568934B2 (en) Semiconductor device and semiconductor system including the same
US9276575B2 (en) Low leakage state retention synchronizer
US20080111586A1 (en) Method for determining a memory type and related electronic device
US8307226B1 (en) Method, apparatus, and system for reducing leakage power consumption
US9804663B2 (en) Electronic device and voltage adjustment circuit for storage device thereof
CN113193866A (zh) 互补金属氧化物半导体(cmos)反相器电路装置
US20190114143A1 (en) Random number generating system and random number generating method thereof
US9312857B2 (en) Semiconductor circuit