TW201519445A - 有機無機混合型電晶體 - Google Patents

有機無機混合型電晶體 Download PDF

Info

Publication number
TW201519445A
TW201519445A TW102140780A TW102140780A TW201519445A TW 201519445 A TW201519445 A TW 201519445A TW 102140780 A TW102140780 A TW 102140780A TW 102140780 A TW102140780 A TW 102140780A TW 201519445 A TW201519445 A TW 201519445A
Authority
TW
Taiwan
Prior art keywords
organic
protective layer
layer
oxide semiconductor
semiconductor layer
Prior art date
Application number
TW102140780A
Other languages
English (en)
Other versions
TWI566405B (zh
Inventor
Cheng-Hang Hsu
Hsing-Yi Wu
Chia-Chun Yeh
Ted-Hong Shinn
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Priority to TW102140780A priority Critical patent/TWI566405B/zh
Priority to CN201410235775.7A priority patent/CN104638015A/zh
Priority to US14/296,440 priority patent/US20150129864A1/en
Publication of TW201519445A publication Critical patent/TW201519445A/zh
Application granted granted Critical
Publication of TWI566405B publication Critical patent/TWI566405B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種有機無機混合型電晶體,包含可撓性基板、閘極、有機閘極介電層、氧化物半導體層、第一保護層、源極及汲極。閘極配置於可撓性基板上。有機閘極介電層覆蓋閘極以及可撓性基板之一部分。氧化物半導體層配置於有機閘極介電層上方。第一保護層夾置於氧化物半導體層與有機閘極介電層之間,且接觸氧化物半導體層及有機閘極介電層。源極及汲極分別連接氧化物半導體層之不同兩側。

Description

有機無機混合型電晶體
本發明是有關於一種有機無機混合型電晶體,且特別是有關於一種有機無機混合型之氧化物半導體薄膜電晶體。
隨著顯示技術的快速發展,液晶顯示器、行動電話、筆記型電腦、以及數位相機等電子產品已成為市場上重要的電子產品。這些電子產品都具有顯示面板,以作為顯示影像的媒介。近年來,許多研究者致力於開發可撓性顯示面板,以進一步擴大顯示器的應用範圍。然而,製造可撓性顯示面板面臨許多困難。舉例而言,傳統的製程方式大部分是以玻璃基材以及無機材料為考慮的對象,這些製程方式可能無法適用在有機材料。此外,也有研究者發出高分子的半導體材料,然而其載子遷移率卻遠低於氧化物半導體,且其製造成本仍相對昂貴許多。上述的技術問題造成可撓性顯示面板的性能無法進一步提升,因此目前亟需一種嶄新的半導體元件,能夠克服上述的問題。
本發明之一態樣係提供一種有機無機混合型電晶體,俾能在可撓性基板上形成氧化物半導體薄膜電晶體, 且具有極佳的可靠度及實用性的。根據本發明數個實施方式,此有機無機混合型電晶體包含一可撓性基板、一閘極、一有機閘極介電層、一氧化物半導體層、一第一保護層、一源極及一汲極。閘極配置於可撓性基板上。有機閘極介電層覆蓋閘極以及可撓性基板之一部分。氧化物半導體層配置於有機閘極介電層上方,在垂直可撓性基板之一方向上,氧化物半導體層與閘極重疊。第一保護層夾置於氧化物半導體層與有機閘極介電層之間,且接觸氧化物半導體層及有機閘極介電層。源極及汲極分別連接氧化物半導體層之不同兩側。
在一實施方式中,第一保護層包含至少一材料係選自氧化鋁、氧化矽、氮化矽及上述之組合所組成之群組。
在一實施方式中,第一保護層之厚度為約100埃(A)至約1000埃。
在一實施方式中,第一保護層包含溶膠凝膠玻璃材料。
在一實施方式中,第一保護層與氧化物半導體層具有實質上相同的一輪廓。
在一實施方式中,第一保護層完全覆蓋有機閘極介電層。
在一實施方式中,有機無機混合型電晶體更包含一第二保護層,接觸且位於源極、汲極以及氧化物半導體層上。
在一實施方式中,有機無機混合型電晶體更包含一 有機保護層,覆蓋第二保護層。
在一實施方式中,第二保護層包含至少一材料係選自氧化鋁、氧化矽、氮化矽及上述之組合所組成之群組。
在一實施方式中,第一保護層及第二保護層包含氧化鋁,且第一保護層及第二保護層各自的一厚度為約100埃(A)至約1000埃。
根據本發明另外數個實施方式,此有機無機混合型電晶體包含一可撓性基板、一源極及一汲極、一第一保護層、一氧化物半導體層、一閘極以及一有機閘極介電層。源極及汲極配置於可撓性基板上。第一保護層接觸且位於源極、汲極及可撓性基板上,第一保護層具有一第一開口及一第二開口分別露出源極之一部分以及汲極之一部分。氧化物半導體層配置於第一保護層上,且氧化物半導體層之不同兩側分別連接源極之露出部分和汲極之露出部分。閘極配置於氧化物半導體層上方。有機閘極介電層配置於閘極與氧化物半導體層。
在一實施方式中,有機無機混合型電晶體更包含一第二保護層,位於有機閘極介電層與氧化物半導體層之間,且覆蓋氧化物半導體層。
100、100a、100b、100c‧‧‧有機無機混合型電晶體
110‧‧‧可撓性基板
120、120b‧‧‧閘極
120L‧‧‧閘極線
130、130b‧‧‧有機閘極介電層
140、140b‧‧‧氧化物半導體層
150、150a、150b‧‧‧第一保護層
151‧‧‧第一開口
152‧‧‧第二開口
160、160b‧‧‧源極
170、170b‧‧‧汲極
180、180b‧‧‧有機保護層
190、190c‧‧‧第二保護層
D1‧‧‧方向
第1圖繪示本發明各種實施方式之有機無機混合型電晶體的剖面示意圖。
第2圖繪示本發明一實施方式之第一保護層、閘極和 閘極線的上視示意圖。
第3圖繪示本發明各種實施方式之有機無機混合型電晶體的剖面示意圖。
第4繪示根據本發明另一實施方式之有機無機混合型電晶體的剖面示意圖。
第5繪示根據本發明另一實施方式之有機無機混合型電晶體的剖面示意圖。
為了使本揭示內容的敘述更加詳盡與完備,下文針對了本發明的實施態樣與具體實施例提出了說明性的描述;但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施方式或實施例,在有益的情形下可相互組合或取代,也可在一實施方式或實施例中附加其他的實施方式或實施例,而無須進一步的記載或說明。
在以下描述中,將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施方式或實施例。然而,可在無此等特定細節之情況下實踐本發明之實施方式或實施例。在其他情況下,為簡化圖式,熟知的結構與裝置僅示意性地繪示於圖中。
第1圖繪示本發明各種實施方式之有機無機混合型電晶體的剖面示意圖。有機無機混合型電晶體100包含可撓性基板110、閘極120、有機閘極介電層130、氧化物半導體層140、第一保護層150、源極160及汲極170。
可撓性基板110用以承載其上的元件。當可撓性基板110受一外力作用時,會發生彈性的彎曲形變,而且在移除外力後能夠恢復至原本狀態。因此,有機無機混合型電晶體100能夠應用在可撓性的電子裝置中,例如應用在可撓性的顯示器。可撓性基板110的例示性材料包括聚醯亞胺、聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯及其他類似的高分子材料。熟習本技術領域之人士當知,可撓性基板110的材料不限於上述種類。在某些實施方式中,可撓性基板110可以是厚度小於100微米的可撓性玻璃基板。
閘極120配置於可撓性基板110上。閘極120可以是單層結構或多層結構。閘極120的例示性材料包含鉑、金、鎳、鋁、鉬、銅、釹、鉻上述材料的合金或上述材料的組合。此外,例如可利用微影蝕刻製程以形成圖案化之閘極120。在某些實施方式中,可使用重摻雜p-型的矽(heavily doped p-type Si)作為閘極120的材料。
有機閘極介電層130覆蓋閘極120,用以避免閘極120接觸氧化物半導體層140、源極160或汲極170。有機閘極介電層130也覆蓋至少一部分的可撓性基板110。此外,有機閘極介電層130也具有可撓性,當可撓性基板110發生彎曲形變時,有機閘極介電層130會隨著可撓性基板110產生彎曲形變。有機閘極介電層130與可撓性基板110之間具有良好的黏著力,當可撓性基板110被彎曲時,有機閘極介電層130能夠黏著在可撓性基板110上,而不會脫落。有機閘極介電層130的例示性材料例如為聚乙醯胺 (polyimide)、氟化非晶相碳膜、聚乙烯四氫咯酮(polyvinyl pyrrolidone)、氰酸鹽酯及聚四氟乙烯(PTFE)。
氧化物半導體層140配置在有機閘極介電層130上方,並作為薄膜電晶體100的主動層(active layer)。在某些實施方式中,氧化物半導體層140包含非晶銦鎵鋅氧化物(a-IGZO)、銦鋅氧化物(IZO)或非晶銦鋅錫氧化物(a-IZTO)。
第一保護層150夾置於氧化物半導體層140與有機閘極介電層130之間,而且第一保護層150接觸氧化物半導體層140以及有機閘極介電層130。更具體的說,在形成氧化物半導體層140之前,先形成第一保護層150於有機閘極介電層130上。第一保護層150用以保護有機閘極介電層130,避免形成氧化物半導體層140時的製程環境或化學物質破壞有機閘極介電層130,下文將更詳細敘述。第一保護層150的材料不同於氧化物半導體層140的材料及有機閘極介電層130的材料。第一保護層150是一種實質上包含無機材料的保護層,在此「無機」之用語在意義上包含一般化學領域的無機材料以及利用溶膠凝膠(sol gel)法所形成的玻璃或陶瓷薄膜,這些溶膠凝膠玻璃或陶瓷可能包含某些的有機物質。
根據本發明數個實施方式,第一保護層150包含氧化鋁、氧化矽、氮化矽或上述材料之組合。第一保護層150可以是單層結構或是多層結構。在一實施例中,第一保護層150是單一層的氧化鋁。在另一實施例中,第一保護層150是由一層氧化矽和一層氮化矽所構成的雙層結構,其中 氧化矽層夾置於氧化物半導體層140與氮化矽層之間。在又一實施例中,第一保護層150是包含氧化鋁層以及氧化矽層的多層結構,其中氧化鋁層或氧化矽層接觸氧化物半導體層140。在其他實施例中,第一保護層150是由一層氧化鋁與一層氮化矽所構成的雙層結構,其中氧化鋁層夾置於氧化物半導體層140與氮化矽層之間。
根據本發明另外數個實施方式,第一保護層150包含溶膠凝膠玻璃或陶瓷薄膜。此種材料的例示實例包括利用溶膠凝膠法所形成的硼-磷系-矽酸鹽玻璃(BPSG)薄膜、高矽含量的CaO-P2O5-SiO2系統玻璃薄膜其類似材料。
在某些實施方式中,如果第一保護層150的厚度太薄,例如小於為約100埃(A),則第一保護層150無法有效地保護有機閘極介電層130。反之,如果第一保護層150的厚度太厚,例如大於約2000埃,則當可撓性基板110被彎曲時,第一保護層150可能發生破裂,並導致電晶體100失效。因此,根據本發明某些實施方式,第一保護層150的厚度為約100埃(A)至約2000埃,更明確地為約100埃(A)至約1000埃(A),更具體地為約200埃(A)至約800埃(A)。
在另一實施方式中,第一保護層150具有島形的輪廓,如第1圖所示。根據本發明一實施例,在垂直可撓性基板110的方向D1上,第一保護層150與閘極120及氧化物半導體層140重疊,而且第一保護層150的寬度(或面積)大於閘極120的寬度(或面積)。
雖然第1圖繪示第一保護層150的寬度大於閘極 120的寬度,但是本發明不限於此。在某些實施例中,第一保護層150的輪廓實質上與氧化物半導體層140的輪廓相同。更詳細的說,可以先整面性地沈積一層無機保護層,接著再整面性地沈積一層氧化物半導體層。之後,利用同一道的微影蝕刻製程,對上述無機保護層及氧化物半導體層進行圖案化,而形成第一保護層150和氧化物半導體層140。因此,第一保護層150和氧化物半導體層140具有實質上相同的外觀輪廓。
源極160及汲極170分別連接氧化物半導體層140之不同兩側。可以使用例如濺鍍、脈衝雷射氣相沈積法、電子束蒸鍍、化學氣相沈積等技術來形成源極140和汲極150。源極140和汲極150可包含例如鉑、金、鎳、鋁、鉬、銅、釹等金屬材料或上述之組合。
在一實施方式中,電晶體100更包含有機保護層180。有機保護層180位於源極160、汲極170和氧化物半導體層140上方。有機保護層180的例示性材料例如為聚乙醯胺(polyimide)、氟化非晶相碳膜、聚乙烯四氫咯酮(polyvinyl pyrrolidone)、氰酸鹽酯及聚四氟乙烯(PTFE)。
如上所述,為了達到可撓性的目的,必須使用有機閘極介電層130。但是,在形成氧化物半導體層140時,有機閘極介電層130很容易受到破壞。更具體地說,在一比較例中,使用物理氣相沈積技術來形成氧化物半導體層,沈積腔室中注入包含氧氣的氣體,用以提高所沈積的氧化物半導體層的載子遷移率。但是,因為腔室內存在氧氣, 導致進行沈積的過程中會產生氧電漿,氧電漿快速地侵蝕有機閘極介電層130,並造成閘極120暴露出來。因此,無法製造出可靠的氧化物薄膜電晶體。在另一比較例中,在沈積氧化物半導體層時,沈積腔室中不注入氧氣,以避免產生氧電漿。然而,在缺乏氧氣的環境下所沈積的氧化物半導體層的載子遷移率很低,本質上已經失去使用氧化物半導體的優點。在又一比較例中,在沈積氧化物半導體層時,沈積腔室中不注入氧氣;但是在沈積形成氧化物半導體層後,對氧化物半導體層進行高溫退火(約300℃至約400℃),用以提高氧化物半導體層的載子遷移率。但是,有機閘極介電層130在高溫下卻發生劣化或變質,結果還是無法製造出可利用的薄膜電晶體。因此,欲在可撓性基板上製造金屬氧化物薄膜電晶體(metal-oxide thin film transistor)是困難的。本發明便是為了解決上述諸多比較例所面臨的困難而提出的解決方案。
根據本發明的數個實施方式,在形成氧化物半導體層140之前,先形成第一保護層150。第一保護層150至少覆蓋位於閘極120正上方的有機閘極介電層130的部分。當在含有氧氣的環境下沈積氧化物半導體層時,第一保護層150能夠防止沈積腔室內的氧電漿侵蝕位於其下的有機閘極介電層130,因此克服上述比較例所面臨的困難,成功地將金屬氧化物薄膜電晶體製造在可撓性基板上。除此之外,當可撓性基板被彎曲時,所形成的第一保護層150不會發生破裂的情況。
第2圖繪示本發明一實施方式之第一保護層150、閘極120和閘極線120L的上視示意圖。根據此實施方式,在垂直可撓性基板110的方向D1上,第一保護層150與閘極120和閘極線120L重疊。換言之,第一保護層150至少覆蓋位於閘極120和閘極線120L正上方的有機閘極介電層130的部分。
第3圖繪示本發明各種實施方式之有機無機混合型電晶體的剖面示意圖。在第1圖及第3圖中,相同的元件編號表示相同或相似的元件,這些相同編號的元件可參照前文關於第1圖敘述的實施方式,於此不在重複贅述。
根據本發明數個實施方式中,有機無機混合型電晶體100a的第一保護層150a完全覆蓋有機閘極介電層130。在這些實施方式中,由於第一保護層150a必須能夠隨著可撓性基板110一起發生彎曲形變,因此第一保護層150a的厚度存在一定的限制。如果第一保護層150的厚度太薄,例如小於為約100埃(A),則第一保護層150無法有效地保護有機閘極介電層130。反之,如果第一保護層150的厚度太厚,例如大於約1000埃(A),則當可撓性基板110被彎曲時,第一保護層150可能發生破裂,並導致電晶體100失效。因此,根據本發明數個實施方式,第一保護層150的厚度為約100埃(A)至約1000埃(A),更具體地為約200埃(A)至約800埃(A)。
根據本發明數個實施方式,有機無機混合型電晶體100a更包含第二保護層190,用以抑制或防止有機保護層 180對氧化物半導體層140可能造成的不利影響。第二保護層190是一種實質上包含無機材料的保護層,在此「無機」之用語在意義上包含一般化學領域的無機材料以及利用溶膠凝膠(sol gel)法所形成的玻璃或陶瓷薄膜,這些溶膠凝膠玻璃或陶瓷可能包含某些的有機物質。第一保護層150a及第二保護層190將氧化物半導體層140包覆,並隔離有機閘極介電層130及有機保護層180,有助於改善氧化物半導體層140的穩定性。在一實施例中,第二保護層190位於源極160、汲極170以及氧化物半導體層140上,而且第二保護層190接觸源極160、汲極170和氧化物半導體層140。第二保護層190包含氧化鋁、氧化矽、氮化矽或上述材料的組合。舉例而言,第二保護層190可以是單一層的氧化鋁。或者,第二保護層190可以是由一層氧化矽和一層氮化矽所構成的雙層結構,氧化矽層位於底層而接觸氧化物半導體層140、源極160和汲極170。在又一實施例中,第二保護層190是包含氧化鋁層以及氧化矽層的多層結構,氧化鋁層或氧化矽層的任一層均可作為底層,並接觸氧化物半導體層140、源極160和汲極170。在其他實施例中,第二保護層190是由一層氧化鋁與一層氮化矽所構成的雙層結構,其中氧化鋁層位於底層並接觸氧化物半導體層140、源極160和汲極170。根據本發明一實施方式,第一保護層150及第二保護層190包含氧化鋁層,且第一保護層150及第二保護層190各自的厚度為約100埃(A)至約1000埃。
在另一實施方式中,第二保護層190包含溶膠凝膠玻璃或陶瓷薄膜。此種材料的例示實例包括利用溶膠凝膠法所形成的硼-磷系-矽酸鹽玻璃(BPSG)薄膜、高矽含量的CaO-P2O5-SiO2系統玻璃薄膜其類似材料。
根據本發明數個實施方式,有機無機混合型電晶體100a更包含一有機保護層180。有機保護層180覆蓋第二保護層190。
雖然以上揭露的實施方式是底閘極(bottom gate)結構的薄膜電晶體,但本發明不限於此,以下將更詳細敘述。
第4圖繪示本發明另一實施方式之有機無機混合型電晶體100b的剖面示意圖。有機無機混合型電晶體100b為頂閘極結構的薄膜電晶體。可撓性基板110為有機高分子材料所製成。源極160b及汲極170b配置在可撓性基板110上。第一保護層150b位於源極160b、汲極170b和可撓性基板110上,且第一保護層150b接觸源極160b、汲極170b和可撓性基板110。第一保護層150b覆蓋可撓性基板110的露出部分;亦即第一保護層150b覆蓋可撓性基板110上未被源極160b和汲極170b佔據的位置。第一保護層150b具有第一開口151及第二開口152。第一開口151暴露出源極160b的一部分,第二開口152暴露出汲極170b的一部分。氧化物半導體層140b配置於第一保護層150b上,而且氧化物半導體層140b的不同兩側分別連接源極160b的露出部分和汲極170b的露出部分。有機閘極介電層130b位於氧化物半導體層140b上。閘極120b配置於氧化物半 導體層140b上。因此,有機閘極介電層130b夾置於閘極120b與氧化物半導體層140b之間。有機保護層180b覆蓋閘極120b和有機閘極介電層130b。
請注意,當可撓性基板110為有機高分子材料所製成時,在沈積氧化物半導體層140b時,製程腔室中的氧電漿會侵蝕有機高分子材料所製成可撓性基板110,而造成不良的結果。因此,根據本發明的數個實施方式,在形成氧化物半導體層140b之前,先形成第一保護層150b覆蓋可撓性基板110上未被源極160b和汲極170b佔據的部分,從而避免在形成氧化物半導體層140b時的氧電漿侵蝕可撓性基板110。第一保護層150b的材料種類及特徵可參照前文關於第一保護層150的敘述。
第5圖繪示根據本發明另一實施方式之有機無機混合型電晶體100c的剖面示意圖。有機無機混合型電晶體100c大致與第4圖繪示的電晶體100b相似,兩者不同之處在於,有機無機混合型電晶體100c更包含第二保護層190c。第二保護層190c夾置於有機閘極介電層130b與氧化物半導體層140b之間,而且第二保護層190c覆蓋氧化物半導體層140b。第一保護層150b及第二保護層190c將氧化物半導體層140b包覆,並隔離有機材料閘介電層130b及有機可撓性基板110,第一保護層150b及第二保護層190c有助於改善氧化物半導體層140b的穩定性。此外,第二保護層190c的材料種類及特徵可參照前文關於第二保護層190的敘述。
100‧‧‧有機無機混合型電晶體
110‧‧‧可撓性基板
120‧‧‧閘極
130‧‧‧有機閘極介電層
140‧‧‧氧化物半導體層
150‧‧‧第一保護層
160‧‧‧源極
170‧‧‧汲極
180‧‧‧有機保護層
D1‧‧‧方向

Claims (12)

  1. 一種有機無機混合型電晶體,包含:一可撓性基板;一閘極,配置於該可撓性基板上;一有機閘極介電層,覆蓋該閘極以及該可撓性基板之一部分;一氧化物半導體層,配置於該有機閘極介電層上方,其中在垂直該可撓性基板之一方向上,該氧化物半導體層與該閘極重疊;一第一保護層,包含無機材料,該第一保護層夾置於該氧化物半導體層與該有機閘極介電層之間,且接觸該氧化物半導體層及該有機閘極介電層;以及一源極及一汲極,分別連接該氧化物半導體層之不同兩側。
  2. 如請求項1所述之有機無機混合型電晶體,其中該第一保護層為無機材料所製成,且包含至少一材料係選自氧化鋁、氧化矽、氮化矽及上述之組合所組成之群組。
  3. 如請求項2所述之有機無機混合型電晶體,其中該第一保護層之厚度為約100埃(A)至約1000埃。
  4. 如請求項1所述之有機無機混合型電晶體,其中該第一保護層包含一溶膠凝膠玻璃材料。
  5. 如請求項1所述之有機無機混合型電晶體,其中該第一保護層與該氧化物半導體層具有實質上相同的一輪廓。
  6. 如請求項1所述之有機無機混合型電晶體,其中該第一保護層完全覆蓋該有機閘極介電層。
  7. 如請求項1所述之有機無機混合型電晶體,更包含一第二保護層,接觸且位於該源極、該汲極以及該氧化物半導體層上,其中第二保護層包含無機材料。
  8. 如請求項7所述之有機無機混合型電晶體,更包含一有機保護層,覆蓋該第二保護層。
  9. 如請求項7所述之有機無機混合型電晶體,其中該第二保護層包含至少一材料係選自氧化鋁、氧化矽、氮化矽及上述之組合所組成之群組。
  10. 如請求項7所述之有機無機混合型電晶體,其中該第一保護層及該第二保護層包含氧化鋁,且該第一保護層及該第二保護層各自的一厚度為約100埃(A)至約1000埃。
  11. 一種有機無機混合型電晶體,包含:一可撓性基板;一源極及一汲極,配置於該可撓性基板上;一第一保護層,接觸且位於該源極、該汲極及該可撓性 基板上,其中該第一保護層具有一第一開口及一第二開口分別露出該源極之一部分以及該汲極之一部分;一氧化物半導體層,配置於該第一保護層上,且該氧化物半導體層之不同兩側分別連接該源極之該露出部分和該汲極之該露出部分;一閘極,配置於該氧化物半導體層上方;以及一有機閘極介電層,配置於該閘極與該氧化物半導體層。
  12. 如請求項11所述之有機無機混合型電晶體,更包含一第二保護層,位於該有機閘極介電層與該氧化物半導體層之間,且覆蓋該氧化物半導體層。
TW102140780A 2013-11-08 2013-11-08 有機無機混合型電晶體 TWI566405B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102140780A TWI566405B (zh) 2013-11-08 2013-11-08 有機無機混合型電晶體
CN201410235775.7A CN104638015A (zh) 2013-11-08 2014-05-30 有机无机混合型晶体管
US14/296,440 US20150129864A1 (en) 2013-11-08 2014-06-04 Organic-inorganic hybrid transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102140780A TWI566405B (zh) 2013-11-08 2013-11-08 有機無機混合型電晶體

Publications (2)

Publication Number Publication Date
TW201519445A true TW201519445A (zh) 2015-05-16
TWI566405B TWI566405B (zh) 2017-01-11

Family

ID=53042969

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140780A TWI566405B (zh) 2013-11-08 2013-11-08 有機無機混合型電晶體

Country Status (3)

Country Link
US (1) US20150129864A1 (zh)
CN (1) CN104638015A (zh)
TW (1) TWI566405B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613942B (zh) * 2016-07-05 2018-02-01 元太科技工業股份有限公司 電連接結構
US10103201B2 (en) 2016-07-05 2018-10-16 E Ink Holdings Inc. Flexible display device
US10607932B2 (en) 2016-07-05 2020-03-31 E Ink Holdings Inc. Circuit structure

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681659B (zh) * 2013-11-25 2016-03-02 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置
CN105655407A (zh) * 2016-03-11 2016-06-08 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置
WO2018053707A1 (en) * 2016-09-21 2018-03-29 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
CN107968097B (zh) * 2017-11-24 2020-11-06 深圳市华星光电半导体显示技术有限公司 一种显示设备、显示基板及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060127817A1 (en) * 2004-12-10 2006-06-15 Eastman Kodak Company In-line fabrication of curved surface transistors
JPWO2007099689A1 (ja) * 2006-02-28 2009-07-16 パイオニア株式会社 有機トランジスタ及びその製造方法
US7851788B2 (en) * 2006-02-28 2010-12-14 Pioneer Corporation Organic transistor and manufacturing method thereof
EP2308093B1 (en) * 2008-08-04 2020-04-15 The Trustees of Princeton University Hybrid dielectric material for thin film transistors
JP4844767B2 (ja) * 2008-10-03 2011-12-28 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
US8309954B2 (en) * 2009-05-12 2012-11-13 Toppan Printing Co., Ltd. Insulating thin film, formation solution for insulating thin film, field-effect transistor, method for manufacturing the same and image display unit
CN102834922B (zh) * 2010-04-02 2016-04-13 株式会社半导体能源研究所 半导体装置
TWI406415B (zh) * 2010-05-12 2013-08-21 Prime View Int Co Ltd 薄膜電晶體陣列基板及其製造方法
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103403903B (zh) * 2010-10-07 2017-02-15 乔治亚州技术研究公司 场效应晶体管及其制造方法
CN102610652A (zh) * 2011-01-20 2012-07-25 元太科技工业股份有限公司 金属氧化物半导体结构及其制造方法
US9799773B2 (en) * 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR101844953B1 (ko) * 2011-03-02 2018-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI458150B (zh) * 2012-01-11 2014-10-21 E Ink Holdings Inc 薄膜電晶體
KR20140106977A (ko) * 2013-02-27 2014-09-04 삼성전자주식회사 고성능 금속 산화물 반도체 박막 트랜지스터 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613942B (zh) * 2016-07-05 2018-02-01 元太科技工業股份有限公司 電連接結構
US10103201B2 (en) 2016-07-05 2018-10-16 E Ink Holdings Inc. Flexible display device
US10522597B2 (en) 2016-07-05 2019-12-31 E Ink Holdings Inc. Flexible display device
US10607932B2 (en) 2016-07-05 2020-03-31 E Ink Holdings Inc. Circuit structure

Also Published As

Publication number Publication date
TWI566405B (zh) 2017-01-11
CN104638015A (zh) 2015-05-20
US20150129864A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
TWI566405B (zh) 有機無機混合型電晶體
US8723174B2 (en) Thin film transistor, contact structure, substrate, display device, and methods for manufacturing the same
CN108022935B (zh) 显示设备
US8610871B2 (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
US20100283055A1 (en) Tft substrate and tft substrate manufacturing method
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
WO2019146264A1 (ja) 表示装置及びその製造方法
US9496284B2 (en) Display panel and display apparatus including the same
US9117708B2 (en) Thin film transistor and method of manufacturing the same
JP2018170326A (ja) 表示装置
US8785243B2 (en) Method for manufacturing a thin film transistor array panel
KR20110004307A (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20110072270A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US20160359047A1 (en) Thin film transistor, array substrate and method of manufacturing the same
US20160300955A1 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN104091886A (zh) 一种有机薄膜晶体管、阵列基板及制备方法、显示装置
CN109148539A (zh) 一种tft阵列基板及制备方法、显示装置
KR20150109009A (ko) 박막 트랜지스터 및 그 제조 방법
JP2011186424A (ja) 液晶表示装置のアレイ基板及びその製造方法
JP2011209539A (ja) アクティブマトリクス型駆動基板、その製造方法及び表示装置
US20150221677A1 (en) Active matrix substrate, display device, and production method therefor
JP2022523889A (ja) 表示バックボード及びその製造方法、表示パネル並びに表示装置
US20180097021A1 (en) Tft array substrate and method of forming the same
CN110444602A (zh) 一种氧化物薄膜晶体管的制备方法及阵列基板
US9362159B2 (en) Manufacturing method for display device