TW201517248A - 接觸窗結構與形成方法 - Google Patents

Abstract

一種階梯式接觸窗結構的形成方法，包括：形成一由複數個主動層與複數個絕緣層交替的堆疊，此堆疊包括一第一子堆疊與一第二子堆疊，各子堆疊的主動層被該些絕緣層分開。各子堆疊的主動層包括一上邊界主動層。一子堆疊絕緣層形成於第一子堆疊層與第二子堆疊層之間。在一已知蝕刻步驟中，子堆疊絕緣層具有一不同於絕緣層的蝕刻時間的蝕刻時間。接通該些上邊界主動層；接續上述接通步驟，接通其餘該些主動層，並於該些主動層上產生一階梯式結構的著陸區。形成延伸至該些著陸區的層間導體，該些層間導體由絕緣材料各自分開。

Description

接觸窗結構與形成方法

本發明是有關於高密度裝置，且特別是，在本發明的實施例中，提供一種形成三維高密度半導體裝置的方法，其以導體連接至半導體裝置（例如記憶體裝置）的主動層。

三維半導體裝置是由多個主動層與多個絕緣層相互交替的堆疊所形成。在記憶體裝置中，每一層皆可包括一平面陣列的記憶胞，在現今的三維堆疊記憶體裝置中，主動層包括由主動層帶（active strip）建置而成的字元線與位元線，以供記憶胞使用，該些記憶胞交替堆疊形成了空隙相隔的脊狀結構(spaced-apart ridge-like structure)。該些主動層可由摻雜(p型或n型摻雜)半導體材料或無摻雜半導體材料製成。在此型的三維記憶裝置中，記憶胞可置放於層疊的位元線或層疊的字元線與交叉通過的字元線或交叉通過的位元線的交叉點上，以形成三維記憶體陣列。

其中一種連接層間導體至主動層的方式為多道微顯影蝕刻製程，其被揭露於美國專利號8,383,512中，名稱為Method for Making Connection Structure，其中揭露的內容在此引用做為參考。另一種方法則是美國專利申請號13/735,922，提交於2013/1/27，名稱為Method for Forming Interlayer Conductors to a Stack of Conductor Layers此揭露的內容在此引用作為參考。

在一範例中，提出一種階梯式接觸窗結構的形成方法。形成一由複數個主動層與複數個絕緣層交替的堆疊，如下所述。形成包括N個主動層的一第一子堆疊，該N個主動層被該些絕緣層分開，該N個主動層包括一上邊界主動層。形成一第二子堆疊於該第一子堆疊之上，該第二子堆疊包括M個主動層，該M個主動層被該些絕緣層分開，該M個主動層包括一上邊界主動層。形成一第一子堆疊絕緣層位於該第一子堆疊層與該第二子堆疊層之間，在一已知蝕刻步驟中該第一子堆疊絕緣層具有一不同於該第二子堆疊內的該些絕緣層的多個蝕刻時間的蝕刻時間。接通該些上邊界主動層。接續該些上邊界主動層之接通步驟，接通該第一子堆疊與該第二子堆疊的其餘該些主動層，並於該第一子堆疊與該第二子堆疊的該些主動層上產生一階梯式結構的著陸區(landing area)。形成延伸至該些著陸區的複數個層間導體，該些層間導體由絕緣材料各自分開。

在一範例中，提出一種階梯式接觸窗結構的形成方法。形成一由複數個主動層和複數個絕緣層交替的堆疊，如下所述。該堆疊包括具有上邊界主動層的複數個子堆疊，該些子堆疊具有絕緣層和多個主動層對（active layer pair）在上邊界主動層之下，該絕緣層與該些主動層對構成多個第一層對(first layer pairs)，該些第一層對在該已知蝕刻製程中有多個一致的第一子堆疊蝕刻時間。該堆疊也包括多個第二層對(second layer pairs)，該些第二層對包括多個子堆疊絕緣層，該些子堆疊絕緣層位在該些子堆疊之間，該第二層對在該已知蝕刻製程中有多個第二子堆疊蝕刻時間，其相異於該些第一子堆疊蝕刻時間；在一個或多個蝕刻步驟中，經過蝕刻，使堆疊產生複數個開口，該些開口之蝕刻深度止於該些上邊界主動層。深度蝕刻被選定的該些開口以形成多個通孔，該些通孔顯露各該子堆疊內的多個主動層。形成多個層間導體於(1)該些通孔中以延伸至該些主動層，且(2)在該些開口未被進行深度蝕刻的過程中，形成該些層間導體以延伸至該些上邊界主動層。

在一範例中，一階梯式接觸窗結構包括一由主動層與絕緣層交替的堆疊，該堆疊為非簡單排列，使得下述之兩種狀況至少其一針對相同的蝕刻製程(1)主動層之間的蝕刻時間不同，或(2)絕緣層之間的蝕刻時間不同。一階梯式結構的著陸區位在該些主動層之上，該些層間導體延伸至該階梯式結構的著陸區，該些層間導體之間由絕緣材料所隔開。

為了對本發明之上述，優點及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

ML1、ML2、ML3‧‧‧金屬層
100‧‧‧半導體裝置
102~105、112~115‧‧‧主動層帶
102B、103B、104B、105B、112B、113B、114B、115B‧‧‧半導體墊
102C1、102C2、102C3、103C1、103C2、104C1‧‧‧半導體板開口
119‧‧‧源極線終端
125-1~125-N‧‧‧層間導體
126‧‧‧接地選擇閘極
127‧‧‧閘極選擇線
128、252‧‧‧源極線
152‧‧‧記憶材料層
154‧‧‧矽化金屬層
200、330‧‧‧堆疊
202、202.2、202.3、202.4‧‧‧交替作用主動層
202.1‧‧‧上邊界主動層
204、204.1、204.2、312‧‧‧絕緣層
204.3‧‧‧第三絕緣層
206、278、328‧‧‧第一蝕刻屏蔽
212、284、336‧‧‧第二蝕刻屏蔽
220、290、352‧‧‧第三蝕刻屏蔽
298、364‧‧‧第四蝕刻屏蔽
304、332‧‧‧第五蝕刻屏蔽
208、280‧‧‧第一蝕刻屏蔽開口
214、286‧‧‧第二蝕刻屏蔽開口
222、292.1、292.2‧‧‧第三蝕刻屏蔽開口
299‧‧‧第四蝕刻屏蔽開口
306‧‧‧第五蝕刻屏蔽開口
224‧‧‧最上層主動層顯露區域
228、234、334‧‧‧主動層202.1顯露區域
226、230‧‧‧主動層202.2顯露區域
230、232‧‧‧主動層202.3顯露區域
236‧‧‧階梯式結構
238、310、358‧‧‧著陸區
250、370‧‧‧接觸窗結構
252‧‧‧子堆疊
252.1‧‧‧第一子堆疊
252.2‧‧‧第二子堆疊
252.3‧‧‧第三子堆疊
252.4‧‧‧第四子堆疊
254‧‧‧層對
262‧‧‧第二層對
264‧‧‧第三層對
266‧‧‧第四層對
256、258、260‧‧‧子堆疊絕緣層
268‧‧‧上絕緣層
270‧‧‧下絕緣層
272、372‧‧‧層間導體
274‧‧‧側壁絕緣
282‧‧‧第一蝕刻開口
288‧‧‧第二蝕刻開口
294‧‧‧第三蝕刻開口
296‧‧‧第四蝕刻開口
300‧‧‧部分蝕刻結構
302‧‧‧開口
308、368‧‧‧通孔
314‧‧‧側牆絕緣層
318‧‧‧上層開口
331‧‧‧屏蔽部分
338、340、342、344‧‧‧表面
348、349、350、351‧‧‧顯露表面區域
354、356‧‧‧剪切蝕刻屏蔽
360‧‧‧阻隔層
362‧‧‧絕緣材料
370‧‧‧接觸窗結構
975‧‧‧積體電路
958‧‧‧平面解碼器
959‧‧‧位元線
960‧‧‧三維快閃記憶體陣列
961‧‧‧列解碼器
962‧‧‧字元線
963‧‧‧行解碼器
964‧‧‧SSL線
965‧‧‧位址輸入線
966‧‧‧檢測放大器/資料輸入結構
968‧‧‧偏壓設置之供應電壓
969‧‧‧狀態機
971‧‧‧資料輸入線
972‧‧‧資料輸出線
974‧‧‧積體電路

第1圖繪示一半導體裝置的示意圖，其包括做為層間導體的半導體墊。
第2A、2B、2C、2D、2E與2F圖為一簡單側視圖，繪示了該堆疊為簡單排列時，多道微影蝕刻製程的一範例。
第3A、3B、3C、3D與3E圖為一簡單側視圖，繪示了該堆疊為非簡單排列時，在微影蝕刻製程當中產生一蝕刻深度問題的範例。
第4A、4B、4C、4D、4E、4F與4G圖為一簡單側視圖，係為一堆疊為簡單排列時，剪切蝕刻製程步驟之實施例。
第5A、5B、5C與5D圖為一簡單側視圖，係為一堆疊為非簡單排列時，剪切蝕刻製程步驟與製程中產生蝕刻深度問題之實施例。
第6圖為一接觸窗結構的範例，其中由主動層與絕緣層交替的堆疊為非簡單排列。
第7-25圖為第6圖接觸窗結構之形成步驟範例，該步驟為多道微影蝕刻製程。
第7圖繪示一由主動層與絕緣層交替的堆疊。
第8圖繪示第7圖之結構加上蝕刻屏蔽之情況。
第9圖繪示第8圖之結構經蝕刻步驟後之情況。
第10圖繪示第9圖之結構移除蝕刻屏蔽後之情況。
第11圖繪示第10圖之結構加上第二層蝕刻屏蔽之情況。
第12圖繪示第11圖之結構經蝕刻步驟後之情況。
第13圖繪示第12圖之結構移除第二層蝕刻屏蔽後之情況。
第14圖繪示第13圖之結構加上第三層蝕刻屏蔽之情況。
第15圖繪示第14圖之結構經蝕刻步驟後之情況。
第16圖繪示第15圖之結構移除第三層蝕刻屏蔽後之情況。
第17圖繪示第16圖之結構加上第四層蝕刻屏蔽之情況。
第18圖繪示第17圖之結構經蝕刻步驟後之情況。
第19圖繪示第18圖之結構移除第四層蝕刻屏蔽後之情況。
第20圖繪示第19圖之結構加上第五層蝕刻屏蔽之情況。
第21圖繪示第20圖之結構經蝕刻步驟後之情況。
第22圖繪示第21圖之結構移除第五層蝕刻屏蔽後，堆疊中通孔形成之情況。
第23圖繪示第22圖之結構加入一絕緣層。
第24圖繪示第23圖之結構移除了一部分絕緣層，並於通孔中留下一側壁絕緣層。
第25圖繪示第24圖之結構加入層間導體之後產生如第6圖所繪示之接觸窗結構。
第26-43圖為一藉剪切蝕刻步驟形成一接觸窗結構之範例。
第26圖繪示一由主動層與絕緣層交替之堆疊，其上置第一蝕刻屏蔽。
第27圖繪示第26圖之結構經蝕刻步驟後之情況。
第28圖繪示第27圖之結構移除第一蝕刻屏蔽，並以第二蝕刻屏蔽代替。
第29圖繪示第28圖之結構經蝕刻步驟後之情況。
第30圖繪示第29圖之結構移除第二蝕刻屏蔽。
第31圖繪示第30圖之結構加上第三蝕刻屏蔽。
第32圖繪示第31圖之結構經蝕刻步驟後之情況。
第33圖繪示第32圖進行第三蝕刻屏蔽之第一次修整。
第34圖繪示第33圖之結構經蝕刻步驟後之情況。
第35圖繪示第34圖進行第三蝕刻屏蔽之第二次修整。
第36圖繪示第35圖之結構經蝕刻步驟後之情況。
第37圖繪示第36圖移除修整後之第三蝕刻屏蔽。
第38圖繪示第37圖之結構加入一絕緣/絕阻層後之情況。
第39圖繪示第38圖之結構加入一絕緣材料後之情況。
第40圖繪示第39圖之結構加上第四蝕刻屏蔽。
第41圖繪示第40圖之結構經蝕刻步驟後之情況。
第42圖繪示第41圖移除第二蝕刻屏蔽後與通孔形成之結構。
第43圖繪示第42圖中之通孔內加入層間導體之結構。
第44圖為一簡化流程示意圖，繪示第7-25圖所述之接觸窗結構形成步驟。
第45圖為一簡化流程示意圖，繪示第26-43圖之接觸窗結構形成步驟。
第46圖為一簡化流程示意圖，繪示第26-43圖接觸窗結構形成之步驟。
第47圖為一積體電路之簡化方塊圖。

以下為多個實施例參照附圖的詳細說明。以下的說明將會參照特定的實施例和形成方法，本意並非為了對本發明作任何不必要的限制，或是揭露任何實施例與方法。以下所有實施例皆係用於示範本發明，而非限制其範圍，以本專利之申請範圍所界定為準。那些在本技術領域具有通常知識的人員可以瞭解在接下來說明中的各種等效的變化。除非另有說明外，在本申請中規定的關係，例如，平行、對齊，具有均勻的特性，或在同一平面上，作為指定的關係表示於製造過程的限制，並在生產上的變化。當元件被描述為連結，連接，接觸或相互接觸，皆不必在物理上彼此直接接觸，除非特別如此描述。在各個實施例中相同的元件通常是具有相同的附圖標記。

第1圖為一三維半導體裝置100之示意圖(例如記憶體裝置)，該半導體裝置描述於美國專利公開號2012/0182806，2011年4月1日提交，名稱為Memory Architecture of 3D Array With Alternating Memory String Orientation and String Select Structures。為了使主動層表現明顯，圖中許多絕緣材料未明確繪出，包括了半導體層和連接到層間導體的半導體墊以及其他部件。三維半導體裝置100於一基板(圖未繪示)上形成，基板上具有一絕緣層(圖未繪示)。該基板包括了至少一積體電路或其他結構。四個半導體墊102B、103B、104B與105B位於該堆疊的主動層的近端，而另外四個半導體墊112B、113B、114B與115B則位於該堆疊的主動層的末端。如圖所示，但該些相應主動層之數量與該些半導體墊之數量可以延伸至任何層數N，N為比1大之數字。如圖所示，此三維半導體裝置包括了主動層帶的堆疊(如102、103、104與105)，該些主動層帶之間由絕緣材料所隔開，半導體墊(如102B、103B、104B與105B)隔開了對應主動層中的主動層帶。如圖繪示，該半導體墊102B、103B、104B與105B以電耦合方式與該些主動層連接，再連接解碼電路至陣列內的選擇層。半導體墊102B、103B、104B與105B與主動層可同時性地產生圖案化，只要用於層間導體的通孔發生例外的可能。在上述實施例中，每一條主動層帶包括適於由半導體材料製作之一通道區間。如圖所示，該些主動層帶沿Y軸呈脊狀分布，所以主動層帶102、103、104與105可配置為快閃記憶胞串之主體，也包括了通道區間於主體中。以下舉例，在水平NAND串狀配置中，如圖所示，一層記憶材料152表面鍍上複數層堆疊的主動層帶，且在其他範例中至少會位在主動層帶的側壁之上。在其他實施範例中，該些主動層帶可被配置為垂直NAND串狀配置之字元線。參見發明人共有之美國專利號8,363,476，名稱為Memory Device, Manufacturing Method and Operating Method of the Same。

每一主動層帶之堆疊其中一端皆為半導體墊，而另外一端則為源極線。因此，主動層帶102, 103, 104, 105的終端為近端的半導體墊102B、103B、104B與105B而另一末端為源極線終端119，該源極線終端119通過一閘極選擇線127，主動層帶112、113、114與115的終端為遠端的半導體墊112B, 113B, 114B與115B且另一近端為源極線終端(例如源極線128)，該源極線終端通過一閘極選擇線126。

在第1圖的實施例中，複數個導體125-1到125-N正交排列於複數個主動層帶的堆疊上，該些導體125-1到125-N與該些主動層帶形成之堆疊具有一共形表面，該些導體組成的複數個堆疊之間有溝槽被界定，且在主動層帶102，103，104，105側表面的交界處之間界定複數層陣列之介面區間（interface region），該些陣列位在堆疊及導體125-1到125-N之上(例如：字元線或源極選擇線)。因此，一矽化層(例如：矽化鎢、矽化鈷，矽化鈦或鎳矽化物)154可在該些導體上方表面形成(例如：字元線或源極選擇線)。

根據於離子植入程序，由記憶體材料製成的層152可包括複數層介電質電能儲存結構（dielectric charge storage structure）。舉例，一複數層介電質電能儲存結構包括一穿隧層，該穿隧層包括了一氧化矽材料、一由氮化矽製成之電荷儲存層以及一由氧化矽製成之阻隔層。在一些例子中，介電質電能儲存層中的穿隧層可包括一厚度小於2奈米的第一氧化矽層，一厚度小於3奈米的氮化矽層，以及一厚度小於3奈米的第二氧化矽層。在其他離子植入程序中，由記憶體材料製成的層152只包括電荷儲存層，而不包括穿隧層以及阻隔層。

在其他替代方案中，反熔絲材料(anti-fuse materials)如二氧化矽，氮氧化矽或是其他種類的氧化矽，該些材料的厚度等級約在1到5奈米之間，係為可以利用之等級。其他反熔絲材料，例如氮化矽也為可以利用的材料。在一反熔絲實施例中，主動層帶102、103、104與105可為一第一導電型(例如p型)的半導體材料，導體(例如字元線或源極選擇線)125-N可為一第二導電型(例如n型)半導體材料。當導體125-N係用較高摻雜率的n+-型多晶矽，則該些主動層帶102、103、104與105可使用p型多晶矽形成。在反熔絲實施例中，主動層帶之寬度必須有足夠空間提供給一空乏區以支援二極體操作，因此，記憶胞內部包括一由可程式化的反熔絲層形成p-n接面的整流電路，該整流電路於陽極與陰極之間，也就是在多晶矽層帶與導體線之間的三維陣列交叉點中。

在其他實施例中，不同的可程式化電阻式記憶體材料同樣也可用做記憶體材料，包括金屬氧化物如氧化鎢或離子摻雜的金屬氧化物，或是其他材料，一些這般的材料可製成藉由多種電壓或電流編程或抹除的裝置，且可實現每一記憶胞儲存多位元組之操作。

由第1圖可看出，該些半導體墊102B、103B、104B與105B配置於該裝置之相對應層中且連結一側的該些主動層帶，該些半導體墊為連續圖案化方式形成。在一些實施例中，該些位於相對應層中之半導體墊連結兩側的該些主動層帶。在其他實施例中，該些半導體墊可藉由其他材料或是結構連結該些主動層帶，此可產生電性連接而使裝置操作所需的電壓或電流通過。而且，一覆蓋於上的絕緣層(未繪示於圖中)與半導體墊102B、103B、104B與105B，最下方的半導體墊除外，包括了開口102C1、102C2、102C3、103C1、103C2與104C1，在其下方的半導體墊之上顯露出多個著陸區而形成一階梯式結構。

一種連接層間導體與堆疊內之主動層的方式為多道顯影蝕刻製程，揭露於發明人共有之美國專利號8,383,512，名稱為Method for Making Multilayer Connection Structure，此揭露在此引用作為參考。另一種相同的應用方法，稱作剪切蝕刻製程(trim-etch process)，揭露於發明人共有之美國專利申請號13/735,922，於2013年1月7日提交，名稱為Method for Forming Interlayer Conductors to a Stack of Conductor Layers，此揭露在此引用作為參考。

第2A-2F圖繪示一用於形成接觸窗結構的多道顯影蝕刻製程，第2A圖繪示了一堆疊200，該堆疊200內有交替的多個主動層202與多個絕緣層204，最上方的主動層202.1覆蓋有一第一蝕刻屏蔽206。第一蝕刻屏蔽206有多個第一蝕刻屏蔽開口208。第2B圖繪示了第2A圖之結構經第一階蝕刻後的情形，也就是一主動層202和一絕緣層204，該第一蝕刻於蝕刻屏蔽開口208中產生第一蝕刻開口210。第一蝕刻屏蔽206經移除後，見第2C圖，一第二蝕刻屏蔽212形成並覆蓋於堆疊200之上。見第2D圖，第二蝕刻屏蔽有多個第二蝕刻屏蔽開口214，該些蝕刻屏蔽開口214之一對齊第一蝕刻開口208，其餘則否。接下來，如第2E圖所示，第二階段進行第二次蝕刻，形成多個通孔並延伸至該第二、第三及第四主動層202.2，202.3與204.4與第一主動層202.1在第二層蝕刻屏蔽移除後被顯露出來，如第2F圖所示。

堆疊200由主動層202與絕緣層204所製成，該些主動層202與絕緣層204各自有相同的蝕刻性質。在此例中，主動層202由相同導電材料所製成且具有相同厚度。同樣的，絕緣層204由相同絕緣材料所製成且具有相同厚度。因此，每一對主動層與絕緣層在一已知蝕刻製程中會有一相同的蝕刻時間，此種主動層與絕緣層成對的配置可視為具有簡單排列之堆疊層。

第3A-3D圖繪示了一不具有簡單排列之堆疊層，與第2A-2F圖相似的堆疊層。在此例中，第三絕緣層204.3之厚度比起上方的絕緣層204.2與204.1更厚，因此，該第三絕緣層204.3所花之蝕刻時間比絕緣層204.1更多。第一上邊界主動層202.1，第一絕緣層204.1，第二主動層202.4以及第二絕緣層204.2在第二蝕刻屏蔽開口214.1進行蝕刻時，相對於第三絕緣層204.3在第二蝕刻屏蔽開口214.2進行蝕刻時則可以完整完成。

如同此處所敘述，該些結構提供了一非簡單排列，主動層與/或絕緣層有相異的蝕刻時間，主動層與/或絕緣層之間由不同材料製程和不同的蝕刻性質，甚至是不同的厚度，或為一包括主動層與/或絕緣層之間的不同材料和不同厚度的組合。

第4A-4G圖繪示了一剪切蝕刻製程的簡易範例。一蝕刻屏蔽220形成於最上邊界主動層202.1之上，該蝕刻屏蔽220有一蝕刻屏蔽開口222其顯露出最上邊界主動層之一部份224。如第4B圖所示，第一蝕刻步驟為：蝕刻穿越主動層202.1與絕緣層204.1使主動層202.2顯露出一部分226。經過一第一剪切步驟後，一部份的蝕刻屏蔽220經移除並顯露出最上邊界主動層202.1之另一部分228。下一蝕刻步驟如第4D圖所示，蝕刻穿越主動層202和一絕緣層204使該主動層202.2之部分230，以及該主動層202.3之部分232皆顯露出來。經過第二剪切步驟後，見第4E圖，一部份的蝕刻屏蔽220經移除並顯露出最上邊界主動層202.1之部分234。接續另一蝕刻步驟，見第4F圖，在開口234、230與232之部分穿越一主動層與一絕緣層後產生出如第4F圖所示之結構，經移除蝕刻屏蔽220後，第4G圖繪示出一階梯式結構236有一數量之著陸區238，分別對應至主動層202.1-202.4，藉此連接主動層與層間導體。

第5A-5D圖繪示一例，該例與第4A-4G圖所示範之相近。兩例之堆疊皆為非簡單排列。在此例中，第二絕緣層204.2比起上方或下方之絕緣層厚更多，經過如第5D圖之蝕刻步驟後，該步驟可對應至第4D圖，該蝕刻步驟已足夠蝕刻主動層202.1的部分228與位於下方之絕緣層204.1之部分，以使主動層232.2的部分230顯露出來。儘管如此，見第5D圖所繪示，該蝕刻步驟只能使部分的絕緣層204.2完成蝕刻，因為該絕緣層204.2之厚度較大，同時也須更長的蝕刻時間。因此，與第4D圖不同的是，該第三主動層202.3不會在第二蝕刻步驟時顯露出來。儘管如此，使第二蝕刻步驟繼續進行，穿過第二絕緣層204.2直到第三主動層202.3被顯露出來，可能損毀或破壞主動層202.2之顯露部分230。

以上述為背景，第6圖繪示一接觸窗結構250同樣由主動層與絕緣層交替之堆疊為非簡單排列。接觸窗結構250包括了一由主動層202與絕緣層204交替之堆疊200，堆疊200包括多個子堆疊252，該些子堆疊252有上邊界主動層202.1。該些子堆疊252同時也有第一層對(first layer pairs)254，該第一層對254由主動層202與絕緣層204交替而成，位於各個上邊界主動層202.1之下。在第6圖的實施例中，有四個子堆疊分別標號為252.1到252.4。該第一層對254由主動層202與絕緣層204交替且在一已知的蝕刻製程中有相同的第一蝕刻時間。堆疊200也包括在子堆疊252之間的子堆疊絕緣層256、258與260。在此實施例中，子堆疊絕緣層256與260之組成成分相同，同樣由二氧化矽SiO2製成，而子堆疊絕緣層258則由氮化矽SiN製成。子堆疊絕緣層256與260的厚度和組成實質上完全相同，因此具有實質上相同的蝕刻性質。儘管如此，子堆疊絕緣層256與260的厚度遠大於絕緣層204，因此在已知的蝕刻製程中，穿透子堆疊絕緣層256與260所需的時間大於穿透絕緣層204所需之時間。

子堆疊絕緣層256與位於其下的相鄰主動層202.1構成了一第二層對262，該第二層對262在已知蝕刻製程中有一第二蝕刻時間。子堆疊絕緣層260與位於其下的相鄰主動層202.1構成了一第三層對264，該第三層對264在已知的蝕刻製程中有一同樣的第二蝕刻時間。子堆疊絕緣層258與位於其下的相鄰主動層202.1構成了一第四層對266，該第四層對266在已知的蝕刻製程中有一異於第一到第三蝕刻時間的第四蝕刻時間。針對不同層對254、262、264與266之蝕刻時間，可由一廣範圍的，相同或相異的材料性質、蝕刻率或是相同/相異的主動層及絕緣層的厚度來決定。

接觸窗結構250包括一上絕緣層268，該上絕緣層268位於子堆疊252.1之主動層202.1之上。一下絕緣層270位於子堆疊252.4中的主動層202.4之下方。上絕緣層268與下絕緣層270皆由二氧化矽所製成。一組層間導體272延伸穿過上絕緣層268以階梯方式與每一子堆疊252中的每一主動層202連結。每一層間導體272由側壁絕緣274包圍，該側壁絕緣274由氮化矽製成。

第7-25圖為第6圖中接觸窗結構250的多道微影蝕刻製程步驟的實施例，與第2A-2F圖一併參考討論。

第7圖繪示該堆疊200包括子堆疊252.1-252.4，該堆疊200位於上絕緣層268與下絕緣層270之間，該些子堆疊之間由子堆疊絕緣層256，258，260所分隔。第8圖繪示了堆疊200(如第7圖所示)上覆蓋一第一蝕刻屏蔽278，該第一蝕刻屏蔽278有第一蝕刻屏蔽開口280。第9圖繪示經蝕刻後第一蝕刻屏蔽開口280穿越絕緣層268，往下蝕刻至下邊界主動層202.1形成第一蝕刻開口282。第10圖則繪示第一蝕刻屏蔽278被移除後之結構。

第11圖繪示堆疊重新覆上一第二蝕刻屏蔽284，該第二蝕刻屏蔽284覆蓋了第一蝕刻開口282的一半，第二蝕刻屏蔽284上有第二蝕刻屏蔽開口286與其餘一半的第一蝕刻開口282相對齊。在第12圖中，經蝕刻後第二蝕刻屏蔽開口286往下蝕刻至下邊界主動層202.1形成蝕刻開口288。第13圖則繪示第二蝕刻屏蔽284被移除以顯露出第一蝕刻開口282之情形。

第14圖繪示第13圖之堆疊200重新覆上一第三蝕刻屏蔽290，該第三蝕刻屏蔽290有一第三蝕刻屏蔽開口292.1顯露出第二蝕刻開口282的一半，該第三蝕刻屏蔽290之第三蝕刻屏蔽開口292.2覆蓋了第二蝕刻開口288的一半。第15圖繪示了第14圖中，堆疊200經第三蝕刻開口292.1蝕刻穿過第一子堆疊252.1與子堆疊絕緣層256，第15圖同時繪示了經第三蝕刻開口292.2蝕刻穿過第三子堆疊252.3與子堆疊絕緣層260的結果，以上過程形成了第三蝕刻開口294與第四蝕刻開口296。第16圖則繪示第三蝕刻屏蔽290移除之情形。

第17圖繪示了一第四蝕刻屏蔽298，其有第四蝕刻屏蔽開口299，該第四蝕刻屏蔽開口299顯露了前述所有第一到第四蝕刻開口282、288、294與296。第18圖繪示一蝕刻步驟在每一子堆疊252.1、252.2、252.3與252.4中，穿越了上邊界主動層202.1及下方的絕緣層204.1。此步驟形成了一部分蝕刻結構300，該部分蝕刻結構300移除第四蝕刻屏蔽298如第19圖所繪示。該部分蝕刻結構300有開口302延伸至堆疊200內的不同層階。第20圖繪示了一第五蝕刻屏蔽304覆蓋及顯露兩開口302，第五蝕刻屏蔽有蝕刻屏蔽開口306，位於第19圖中顯露的蝕刻開口302之上。第21圖則繪示了蝕刻屏蔽開口306穿越了兩主動層202與兩絕緣層204。

第22圖為第21圖移除了第五蝕刻屏蔽304的示意圖，通孔308往下延伸至主動層302的著陸區310，第22圖之結構有階梯式排列之著陸區310。第23圖繪示一絕緣層312，該絕緣層312例如由氮化矽所製成，置放在結構內的每一通孔308，以形成一側壁絕緣314。在第24圖中，絕緣層312位於絕緣層268之上，且將在該些通孔308底部之絕緣層312移除，使著陸區310可顯露出來。在第25圖繪示了該些通孔308內以一導體填充，如鎢W，以生出層間導體272，該些層間導體從上絕緣層268延伸至每一主動層202的著陸區310。此可生出如第6圖的接觸窗結構。

第26-43圖為一剪切蝕刻製程步驟實施例，前述之第4A-4G圖所討論之剪切蝕刻製程為此處的簡化實施例。

第26圖繪示了一與堆疊200(第7圖)相同的堆疊330，唯獨缺少了上絕緣層268。一第一蝕刻屏蔽332形成於堆疊330之上，該第一蝕刻屏蔽332覆蓋於子堆疊252.1之主動層202.1的部分331，且顯露出約一半的主動層。經過第一蝕刻步驟後，該結果於第27圖表示，經由顯露部分，子堆疊252.1，子堆疊絕緣256，第二子堆疊252.2以及子堆疊絕緣層258皆有一半部分蝕刻完成。顯露出第三子堆疊252.3之上邊界主動層202.1之部分334。

第28圖繪示第27圖之結構，其覆蓋一第二蝕刻屏蔽336於上，該第二蝕刻屏蔽覆蓋並顯露出一半的部分334與大約一半的部分331，在顯露部分331，蝕刻穿透子堆疊252.1與子堆疊絕緣層256。而在顯露部分334，蝕刻穿透子堆疊252.3與子堆疊絕緣層260。此步驟生出了如第29圖所示之結構，該結構有表面區域338、340、342與344。在第30圖，第二蝕刻屏蔽被移除於第29圖所示之結構。

第31圖繪示第三蝕刻屏蔽346覆蓋於表面338-344，且顯露出該些表面338-344之一部份，然後蝕刻穿透一主動層202與一絕緣層204，以生出如第32圖所繪示的結構。該結構有顯露的表面區域348-351。在此之後，第33圖繪示一第三蝕刻屏蔽352經修整後產生一剪切蝕刻屏蔽354，該剪切蝕刻屏蔽354顯露出每一子堆疊252.1-252.4的主動層202.1之多餘部分。皆下來為另一蝕刻步驟，穿透一主動層202與絕緣層204，結果於第34圖所示。第35圖繪示了該剪切蝕刻屏蔽354經修整後產生的剪切蝕刻屏蔽356，再一次顯露使一主動層202與下方的絕緣層204受到蝕刻處理，結果如第36圖所示。

第37圖繪示了第36圖移除了剪切蝕刻屏蔽356之結果，該結構顯示出以一階梯式排列的著陸區358。如第38圖所示，在階梯式結構上覆以一絕緣層360，或稱作阻隔層360，可由如氮化矽SiN所製成。接下來，如第39圖所示，整個結構上方被一絕緣材料362所覆蓋，可由如二氧化矽所製作。接下來，一第四蝕刻屏蔽364具有與著陸區358對齊之開口366，該第四蝕刻屏蔽形成於絕緣材料362之上。蝕刻後，通孔368穿越絕緣材料362與絕緣層360到達著陸區358。此結果繪示於第41圖。第42圖繪示第41圖之結構經移除第四蝕刻屏蔽364。第43圖表示出層間導體272，該層間導體可由鎢W所製作，形成於通孔368內且產生出接觸窗結構370。

第44圖為一簡化流程圖，該流程圖繪示第7-25圖所示之接觸窗結構形成方法的步驟。在步驟380中形成一由主動層202與絕緣層204交替之堆疊200。步驟382中複數個開口294，288與296蝕刻至該堆疊中，該些開口深入至邊界主動層202.1。在步驟384，特定的開口294，288與296更深入蝕刻以產生通孔308。在步驟366與388中，絕緣層314形成於通孔308之中以及尚未被蝕刻的開口294、288與296之中。接續步驟390中層間導體272之形成，層間導體272連接至主動區域202的著陸區310。

第45圖為一簡化流程圖，該流程圖繪示了第26-43圖所示之接觸窗結構形成方法的基本步驟。在步驟392，形成一由主動層202與絕緣層204交替之堆疊330。在步驟394中堆疊330經一蝕刻處理以顯露出區域338、342與344，該些區域位於子堆疊252之上邊界主動層202.1。區域338、342與344同時也可稱作表面區域338、342與344。在步驟396中，該些區域經蝕刻至顯露出主動層202.2、202.3與202.4，該些主動層位於上邊界主動層202.1之下，藉此形成一階梯式結構。步驟398中一絕緣層360形成於該階梯式結構。步驟400，該絕緣層360上覆蓋一絕緣材料362。在步驟402中，形成通孔368穿透絕緣材料362與絕緣層400。在步驟404中，層間導體372置於通孔368之內，以產生一接觸窗結構370。

第46圖為一簡化流程圖，該流程圖繪示了第7-25圖與第26-43圖所示之接觸窗結構形成方法的基本步驟。在步驟410中，形成由主動層202與絕緣層204交替之堆疊220、380，由第一、第二、第三與第四子堆疊252所組成，每一子堆疊252中有多層主動層202，該些主動層之間由絕緣層204所隔開。每一子堆疊中的該些主動層202包括一上邊界主動層202.1。在步驟412中，第一、第二、第三子堆疊絕緣層256、258、260形成並設置於子堆疊252之間。在第一、第二以及第三子堆疊絕緣層中，至少兩層子堆疊絕緣層與子堆疊的絕緣層204在已知的蝕刻製程中有不同的蝕刻時間。在步驟414中，上邊界主動層202.1被接通，接下來其他主動層202.2-202.4在步驟416中被接通，構成如第22與42圖的階梯式結構。在步驟418，層間導體272形成並延伸至著陸區310、318。該些層間導體之間由絕緣材料所隔開。

第47圖為一積體電路的簡化方塊圖，該積體電路975包含了一三維NAND快閃記憶體陣列960，結構如第1圖所示，以此為例，在一半導體基板上佈有高密度，窄線寬的全域字元線，一列解碼器(row decoder)961與複數條字元線連結，且排列於記憶體陣列960的橫列方向。一行解碼器(column decoder)963與複數條SSL線964連結且沿直行方向排列，用於讀取和編程資料，該些資料來自於堆疊內的記憶陣列960內的該些記憶胞。一平面解碼器(plane decoder)958通過字元線959與記憶陣列960內的複數個平面連結。位址由總線(bus)965所供應並連結至行解碼器965，列解碼器961與平面解碼器958。位於區塊966中的檢測放大器(sense amplifier)與資料輸入結構則與行解碼器963連接。在此例中，透過總線967，資料供應透過資料輸入線路(data-in line)971，該資料從積體電路971上之輸入/輸出埠供應，或是透過其他位於積體電路975上之內部/外部資料源來供應，送至位於區塊966的資料輸入結構。在上述實施例中，另一線路974包含至積體電路975中，用於做為一通用處理器或一特殊用途應用處理線路，或是一模組之集合以提供一由NAND快閃記憶體陣列支援的系統單晶片。資料透過檢測放大器上的資料輸出線(data-out line)972傳送至輸入/輸出埠，或是其他位於積體電路975內部/外部的資料目的地。

以一控制單元實現，在此例中，運用一偏壓設置狀態機(bias arrangement state machine)969，透過位於區域968的電壓供應器或電源供應器產生或供應電壓，控制偏壓設置的電壓的應用，進行如讀取，消除，程式化或是清除驗證與程式化驗證所需的電壓。就已知的習知技術，該控制單元可藉由特殊用途邏輯回路實現。在其他實施例中，該控制單元包含了一通用處理器，其可能會被實現於同一積體電路用於執行一控制之電腦程式。在另外的實施例中，一特殊用途邏輯回路與通用處理器的結合可利用於控制單元的實現。

在許多實施例中，一三維陣列裝置如記憶體裝置，該三維陣列裝置包括了一複數層圖案化的半導體材料，每一圖案化層包括了複數條由半導體材料形成之平行線，該些平行線一端連接至一半導體墊的第一側，該些半導體墊連接至在一堆疊內設置的複數層圖案化層，每一半導體墊皆包括了一連接層間導體的著陸區，該些層間導體連接至一內連接覆蓋導體(overlying inter- connect conductor)，該內連接覆蓋導體沿著半導體材料之平行線方向排列。由上方俯視，該些層間導體沿橫列方向排列且位於一被絕緣層包覆的通孔結構內，每一列皆沿著X方向排列且平行於第一側。在其他實施例中，該層間導體可沿Y方向部分偏置，其垂直於X方向。在其他實施例中，該些著陸區可形成多種階梯式排列，如第6圖與第43圖所繪示。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200‧‧‧堆疊

202.1‧‧‧主動層

204.1‧‧‧絕緣層

202.4‧‧‧第二主動層

204.3‧‧‧第三絕緣層

252.1‧‧‧第一子堆疊

252.2‧‧‧第二子堆疊

252.3‧‧‧第三子堆疊

252.4‧‧‧第四子堆疊

254‧‧‧層對

262‧‧‧第二層對

264‧‧‧第三層對

266‧‧‧第四層對

256、258、260‧‧‧子堆疊絕緣層

268‧‧‧上絕緣層

270‧‧‧下絕緣層

272‧‧‧層間導體

314‧‧‧側壁絕緣層

Claims (1)

1. 
   (1)
   
   一種階梯式接觸窗結構的形成方法，包括：
   
   形成一由複數個主動層與複數個絕緣層交替的堆疊，包括：
   
   形成包括N個主動層的一第一子堆疊，該N個主動層被該些絕緣層分開，該N個主動層包括一上邊界主動層；
   
   形成一第二子堆疊於該第一子堆疊之上，該第二子堆疊包括M個主動層，該M個主動層被該些絕緣層分開，該M個主動層包括一上邊界主動層；且
   
   形成一第一子堆疊絕緣層位於該第一子堆疊層與該第二子堆疊層之間，在一已知蝕刻步驟中該第一子堆疊絕緣層具有一不同於該第二子堆疊內的該些絕緣層的多個蝕刻時間的蝕刻時間；
   
   接通該些上邊界主動層；
   
   接續該些上邊界主動層之接通步驟，接通該第一子堆疊與該第二子堆疊的其餘該些主動層，並於該第一子堆疊與該第二子堆疊的該些主動層上產生階梯式結構的複數個著陸區(landing area)；以及
   
   形成延伸至該些著陸區的複數個層間導體，該些層間導體由絕緣材料各自分開。
   
   (2)
   
   如申請專利範圍第1項所述之形成方法，其中該堆疊形成步驟包括：
   
   形成一包括第一子堆疊、第二子堆疊、第三子堆疊及第四子堆疊的堆疊；
   
   形成一第二子堆疊絕緣層於該第二子堆疊與該第三子堆疊之間；以及
   
   形成一第三子堆疊絕緣層於該第三子堆疊與該第四子堆疊之間。
   
   (3)
   
   如申請專利範圍第2項所述之形成方法，其中各該第一、第二、第三以及第四子堆疊包括相同數量的主動層。
   
   (4)
   
   如申請專利範圍第3項所述之形成方法，其中該第一、第二、第三以及第四子堆疊的該些絕緣層，皆有實質上相同的厚度並以一第一絕緣材料所製成；
   
   第二以及第三子堆疊絕緣層分別由一第二絕緣材料、一第三絕緣材料以及一第四絕緣材料所製成；且
   
   第三以及第四絕緣材料之至少其中兩者，為不同絕緣材料且具有不同蝕刻性質。
   
   (5)
   
   如申請專利範圍第3項所述之形成方法，其中：
   
   在各該第一、第二、第三以及第四子堆疊之中的該些絕緣層，在一已知蝕刻製程中有實質上相同的蝕刻時間；且
   
   在該已知蝕刻製程中，在各該第一、第二、第三以及第四子堆疊絕緣層，有不同於該第一、第二、第三以及第四子堆疊之中的該些絕緣層的蝕刻時間。
   
   (6)
   
   如申請專利範圍第5項所述之形成方法，其中在該已知蝕刻製程中，該第一和第三子堆疊絕緣層有實質上相同的蝕刻時間。
   
   (7)
   
   如申請專利範圍第1項所述之形成方法，其中：
   
   該些上邊界主動層的接通步驟，包括：
   
   在一個或多個蝕刻步驟中，選擇其中一子堆疊層的該些上邊界主動層的一區域，並顯露該區域；；且
   
   其餘該些主動層的接通步驟包括：
   
   對該些上邊界主動層被顯露的該區域進行蝕刻步驟，使被選擇的該子堆疊層的該些上邊界主動層之下的複數個主動層顯露出來；
   
   使用一材料覆蓋被顯露的該些主動層，且包括覆蓋該些上邊界主動層；以及
   
   對該材料蝕刻成孔，以使被選擇的該子堆疊層的該些主動層被顯露出來。
   
   (8)
   
   如申請專利範圍第7項所述之形成方法，其中：
   
   該一個或多個蝕刻步驟中，該些上邊界主動層被顯露的區域產生了一階梯式結構的該些區域；且
   
   執行被顯露的該些區域的蝕刻步驟，以產生一階梯式結構的層間導體接觸窗區域於該些主動層上。
   
   (9)
   
   一種接觸窗結構的形成方法，包括：
   
   形成一由複數個主動層和複數個絕緣層交替的堆疊，該堆疊包括具有上邊界主動層的複數個子堆疊，該些子堆疊具有絕緣層和多個主動層對在上邊界主動層之下，該絕緣層與該些主動層對構成多個第一層對(first layer pairs)，該些第一層對在該已知蝕刻製程中有多個一致的第一子堆疊蝕刻時間，該堆疊也包括多個第二層對，該些第二層對包括多個子堆疊絕緣層，該些子堆疊絕緣層位在該些子堆疊之間，該第二層對在該已知蝕刻製程中有多個第二子堆疊蝕刻時間，其相異於該些第一子堆疊蝕刻時間；
   
   在一個或多個蝕刻步驟中，經過蝕刻，使堆疊產生複數個開口，該些開口之蝕刻深度止於該些上邊界主動層；
   
   深度蝕刻被選定的該些開口以形成多個通孔，該些通孔顯露各該子堆疊內的多個主動層；且
   
   形成多個層間導體：
   
   在該些通孔中，該些層間導體延伸至該些主動層；且
   
   在該些開口未被進行深度蝕刻的過程中，該些層間導體延伸至該些上邊界主動層。
   
   (10)
   
   如申請專利範圍第9項所述之形成方法，其中該堆疊形成步驟包括形成一包含第一子堆疊、第二子堆疊以及第三子堆疊的堆疊。
   
   (11)
   
   如申請專利範圍第10項所述之形成方法，其中各該第一、第二以及第三子堆疊包括了相同數量的多個第一層對。
   
   (12)
   
   如申請專利範圍第10項所述之形成方法，其中
   
   第二以及第三子堆疊中的該些絕緣層，由一第一絕緣材料所製成；
   
   在該第一以及第二子堆疊之間的該子堆疊絕緣層由一第二絕緣材料所製成；且
   
   在該第二以及第三子堆疊之間的該子堆疊絕緣層由一第三絕緣材料所製成；在該第一、第二以及第三絕緣材料中至少兩種為不同材料且具有不同的蝕刻性質。
   
   (13)
   
   如申請專利範圍第9項所述之形成方法，其中每一子堆疊包括至少三組第一層對。
   
   (14)
   
   如申請專利範圍第9項所述之形成方法，進一步包括：
   
   形成側壁絕緣層於該些通孔中；且
   
   在該些開口未被進行深度蝕刻的過程中，形成側壁絕緣層於該些開口中。
   
   (15)
   
   如申請專利範圍第14項所述之形成方法，其中
   
   在該些通孔及未被進行深度蝕刻的該些開口內形成層間導體的步驟，實質上同時進行。
   
   (16)
   
   一種階梯式接觸窗結構，包括：
   
   一由複數個主動層與複數個絕緣層交替之堆疊，該堆疊為非簡單排列；
   
   一位在該些主動層上的階梯式結構的複數個著陸區；且
   
   複數個層間導體延伸至該些著陸區，該些層間導體之間被絕緣材料分開。
   
   (17)
   
   如申請專利範圍第16項所述之階梯式接觸窗結構，其中該些主動層與該些絕緣層交替之該堆疊包括：
   
   一第一子堆疊，包括N個主動層，該些主動層由多個絕緣層分開，該N個主動層包括一上邊界主動層；
   
   一第二子堆疊位於該第一子堆疊之上，該第二子堆疊包括M個主動層，該M個主動層由多個絕緣層分開，該M個主動層包括一上邊界主動層；以及
   
   一第一子堆疊絕緣層位於該第一與第二子堆疊之間，該第一子堆疊絕緣層在一已知蝕刻步驟中，有不同於該第二子堆疊中的該些絕緣層的多個蝕刻時間的一蝕刻時間。
   
   (18)
   
   如申請專利範圍第17項所述之階梯式接觸窗結構，其中該堆疊包括：
   
   一第三與第四子堆疊；
   
   一第二子堆疊絕緣層位在該第二與第三子堆疊之間；
   
   一第三子堆疊絕緣層位在該第三與第四子堆疊之間；且
   
   在該第一、第二、第三與第四子堆疊中的該些絕緣層有實質上相同的厚度且由一第一絕緣材料所製成；
   
   第二、第三與第四子堆疊絕緣層由一第二絕緣材料、一第三絕緣材料及一第四絕緣材料所製成；且
   
   在該第一、第二、第三以及第四絕緣材料中的至少兩種為不同材料且具有不同的蝕刻性質。
   
   (19)
   
   如申請專利範圍第18項所述之階梯式接觸窗結構，其中：
   
   在該第一、第二、第三與第四子堆疊中的該些絕緣層在一已知蝕刻製程中有一實質上相同的蝕刻時間；且
   
   在該已知蝕刻製程中，各該第一、第二、第三以及第四子堆疊絕緣層，有不同於該第一、第二、第三以及第四子堆疊中的該些絕緣層的蝕刻時間。
   
   (20)
   
   如申請專利範圍第19項所述之階梯式接觸窗結構，其中該第一與第三子堆疊絕緣層在該已知蝕刻製程中的蝕刻時間實質上相同。
   
   (21)
   
   如申請專利範圍第16項所述之階梯式接觸窗結構，其中(1)該些主動層之間的蝕刻時間不同，或(2)該些絕緣層之間的蝕刻時間不同，至少其中之一經過相同的蝕刻製程。