TW201513746A - Ic載板及具有該ic載板的半導體器件 - Google Patents

Ic載板及具有該ic載板的半導體器件 Download PDF

Info

Publication number
TW201513746A
TW201513746A TW102120394A TW102120394A TW201513746A TW 201513746 A TW201513746 A TW 201513746A TW 102120394 A TW102120394 A TW 102120394A TW 102120394 A TW102120394 A TW 102120394A TW 201513746 A TW201513746 A TW 201513746A
Authority
TW
Taiwan
Prior art keywords
substrate
circuit substrate
interposer
electrical connection
conductive
Prior art date
Application number
TW102120394A
Other languages
English (en)
Inventor
Wei-Shuo Su
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201513746A publication Critical patent/TW201513746A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明涉及一種IC載板，其包括電路載板及第一中介板。電路載板包括芯層電路基板及第一層壓電路基板。第一層壓電路基板層壓於芯層電路基板一側，其具有第一開孔，露出部分芯層電路基板。該露出部分具有第一電性接觸墊。第一中介板放置於第一開孔中。第一中介板包括形成有導電孔的第一玻璃基底及暴露於其相對兩側的第一及第二電性連接墊。第一電性連接墊通過第一玻璃基底中的導電孔與第二電性連接墊電連接，第一電性連接墊通過第一導電構件與第一電性接觸墊電相連，第二電性連接墊用以電連接外部晶片。本發明還涉及一種半導體器件。

Description

IC載板及具有該IC載板的半導體器件
本發明涉及一種IC載板及具有該IC載板的半導體器件。
現有的晶片承載基板包括一層或多層絕緣基底及形成於該絕緣基底一側或相對兩側的導電線路層。隨著晶片技術的日益發展，晶片內的線路間距越來越細，使得承載晶片的晶片承載基板內的導電線路的間距也要求越來越細，造成晶片承載基板的製造難度越來越大，製造成本增加。
有鑒於此，提供一種克服上述問題的IC載板及具有該IC載板的半導體器件實屬必要。
一種IC載板，其包括電路載板及第一中介板。所述電路載板包括形成有導電線路的芯層電路基板及形成有導電線路的第一層壓電路基板。所述第一層壓電路基板層壓於所述芯層電路基板一側。所述第一層壓電路基板具有第一開孔。所述第一開孔貫穿所述第一層壓電路基板，以露出部分所述芯層電路基板。所述芯層電路基板具有從所述第一開孔暴露出的多個第一電性接觸墊。所述第一中介板完全收容於所述第一開孔中，且與所述電路載板電性連接。所述第一中介板包括一個形成有多個導電孔的第一玻璃基底及暴露於所述第一玻璃基底相對兩側的多個第一電性連接墊及多個第二電性連接墊。每個所述第一電性連接墊均通過所述第一玻璃基底中的一個導電孔與一個所述第二電性連接墊電性連接。每個所述第一電性連接墊均通過一個第一導電構件與一個第一電性接觸墊電性相連。所述多個第二電性連接墊用以電性連接外部晶片。
一種半導體器件，其包括IC載板及第一晶片。所述IC載板包括電路載板及第一中介板。所述電路載板包括形成有導電線路的芯層電路基板及形成有導電線路的第一層壓電路基板。所述第一層壓電路基板層壓於所述芯層電路基板一側。所述第一層壓電路基板具有第一開孔。所述第一開孔貫穿所述第一層壓電路基板，以露出部分所述芯層電路基板。所述芯層電路基板具有從所述第一開孔暴露出的多個第一電性接觸墊。所述第一中介板放置於所述第一開孔中，且與所述電路載板電性連接。所述第一中介板包括一個形成有多個導電孔的第一玻璃基底及暴露於所述第一玻璃基底相對兩側的多個第一電性連接墊及多個第二電性連接墊。每個所述第一電性連接墊均通過所述第一玻璃基底中的一個導電孔與一個所述第二電性連接墊電性連接。每個所述第一電性連接墊均通過一個第一導電構件與一個第一電性接觸墊電性相連。所述第一晶片構裝在所述第一中介板遠離所述芯層電路基板側，且所述第一晶片及與其電性連接的第一中介板完全收容於所述第一開孔中。
本發明中的IC載板利用第一中介板作為電路載板與外部晶片的連接媒介。由於第一中介板的製作材料為玻璃，其上可製作線寬/線距（即：導線的寬度/導線間的距離）小於5/5微米的超細線路，因此使得一般的電路載板能夠適應晶片的線寬線距，且第一中介板的成本較低，使得整個IC載板的成本降低。另外，本發明中的半導體器件由於中介板及與其電性連接的晶片完全收容於所述開孔中，使得相同面積的IC載板內能夠收容更多的晶片，且可以使整個半導體器件變薄。
100，200‧‧‧半導體器件
10，20‧‧‧IC載板
18‧‧‧第一晶片
19‧‧‧第二晶片
11，21‧‧‧電路載板
12，22‧‧‧第一中介板
13，23‧‧‧第二中介板
111，211‧‧‧芯層電路基板
112，212‧‧‧第一層壓電路基板
113，213‧‧‧第二層壓電路基板
1111，2111‧‧‧第一基底
1121，221‧‧‧第二基底
1131，231‧‧‧第三基底
2011‧‧‧第一子基底
2021‧‧‧第二子基底
121‧‧‧第一玻璃基底
131‧‧‧第二玻璃基底
1112，2112‧‧‧第一導電線路圖形
1113，2113‧‧‧第二導電線路圖形
1122，2122‧‧‧第三導電線路圖形
1132，2132‧‧‧第四導電線路圖形
2012‧‧‧第一子導電線路圖形
2013‧‧‧第二子導電線路圖形
2022‧‧‧第三子導電線路圖形
2023‧‧‧第四子導電線路圖形
1126，2024‧‧‧第一電性接觸墊
1136，2025‧‧‧第二電性接觸墊
122‧‧‧第一電性連接墊
123‧‧‧第二電性連接墊
132‧‧‧第三電性連接墊
133‧‧‧第四電性連接墊
1123，2123‧‧‧第一開孔
1133，2133‧‧‧第二開孔
1124，2124‧‧‧第一凹槽
1134，2134‧‧‧第二凹槽
1125‧‧‧第一防焊層
1135‧‧‧第二防焊層
201‧‧‧子芯層基板
202‧‧‧第三中介板
2014‧‧‧收容通孔
2026‧‧‧導電孔
124‧‧‧第一導電孔
134‧‧‧第二導電孔
14‧‧‧第一導電構件
15‧‧‧第二導電構件
16‧‧‧第三導電構件
17‧‧‧第四導電構件
125‧‧‧第一導電線路
135‧‧‧第二導電線路
181‧‧‧第一主動面
191‧‧‧第二主動面
182‧‧‧第一非主動面
192‧‧‧第二非主動面
183‧‧‧第一電極墊
193‧‧‧第二電極墊
圖1係本發明第一實施例所提供的半導體器件的剖面圖。
圖2係本發明第二實施例所提供的半導體器件的剖面圖。
以下，列舉多個實施例結合上述附圖詳細地說明本發明的IC載板的結構。
請參閱圖1，本技術方案第一實施例所提供的半導體器件100包括IC載板10、第一晶片18及第二晶片19。
所述IC載板10包括電路載板11、第一中介板12及第二中介板13。
所述電路載板11包括芯層電路基板111、第一層壓電路基板112及第二層壓電路基板113。
所述芯層電路基板111為形成有導電線路的雙面電路板或多層電路板，其包括第一基底1111及形成於第一基底1111相對兩側的第一導電線路圖形1112和第二導電線路圖形1113。本實施例中，所述芯層電路基板111為四層電路板，所述第一基底1111內具有兩層導電線路圖形。所述芯層電路基板111各層導電線路圖形間電性連接。
所述第一層壓電路基板112層壓於所述芯層電路基板111的第一導電線路圖形1112側。所述第一層壓電路基板112可為形成有導電線路的單面電路板或多層電路板，其包括第二基底1121及形成於所述第二基底1121遠離所述第一導電線路圖形1112側的第三導電線路圖形1122。本實施例中，所述第一層壓電路基板112為兩層電路板，所述第二基底1121內具有一層導電線路圖形。所述第三導電線路圖形1122通過所述第二基底1121中的導電孔與所述第一導電線路圖形1112電性連接。所述第一層壓電路基板112具有在厚度方向上貫穿所述第一層壓電路基板112的第一開孔1123，以露出部分所述第一導電線路圖形1112。具有第一開孔1123的所述第一層壓電路基板112與所述芯層電路基板111共同配合形成第一凹槽1124。
所述第一開孔1123露出的部分所述第一導電線路圖形1112的表面及間隙覆蓋有第一防焊層1125，並於所述第一防焊層1125形成有多個開口區，以定義所述第一防焊層1125的開口區裸露的部分所述第一導電線路圖形1112為第一電性接觸墊1126。如此，所述芯層電路基板111具有從所述第一開孔1123暴露出的多個第一電性接觸墊1126。
所述第二層壓電路基板113層壓於所述芯層電路基板111的第二導電線路圖形1113側。所述第二層壓電路基板113可為形成有導電線路的單面電路板或多層電路板，其包括第三基底1131及形成於所述第三基底1131遠離所述第二導電線路圖形1113側的第四導電線路圖形1132。本實施例中，所述第二層壓電路基板113為兩層電路板，所述第三基底1131內具有一層導電線路圖形。所述第四導電線路圖形1132通過所述第三基底1131中的導電孔與所述第二導電線路圖形1113電性連接。所述第二層壓電路基板113具有在厚度方向上貫穿所述第二層壓電路基板113的第二開孔1133，露出部分所述第二導電線路圖形1113。具有第二開孔1133的所述第二層壓電路基板113與所述芯層電路基板111共同配合形成第二凹槽1134。
所述第二開孔1133露出的部分所述第二導電線路圖形1113的表面及間隙覆蓋有第二防焊層1135，並於所述第二防焊層1135形成有多個開口區，以定義所述第二防焊層1135的開口區裸露的部分所述第二導電線路圖形1113為第二電性接觸墊1136。如此，所述芯層電路基板111具有從所述第二開孔1133暴露出的多個第二電性接觸墊1136。
所述第一中介板12放置於所述第一凹槽1124中，且與所述電路載板11電性連接。所述第一中介板12包括形成有多個第一導電孔124及多條第一導電線路125的第一玻璃基底121及暴露於所述第一玻璃基底121相對兩側的多個第一電性連接墊122及多個第二電性連接墊123。所述多個第一電性連接墊122分別通過一個第一導電構件14與多個所述第一電性接觸墊1126一一電性連接。所述第一導電構件14為金屬柱或焊球。本實施例中，所述第一導電構件14為焊球。所述多個第二電性連接墊123用以電性連接第一晶片18。
所述多個第一導電孔124位於所述第一玻璃基底121靠近所述芯層電路基板111側，且每個所述第一導電孔124靠近所述芯層電路基板111一端均與一個所述第一電性連接墊122電性連接，每個所述第一導電孔124遠離所述芯層電路基板111一端均與一條第一導電線路125電性連接。所述多條第一導電線路125位於所述第一玻璃基底121遠離所述芯層電路基板111側，且每條所述第一導電線路125遠離所述芯層電路基板111一端均與一個所述第二電性連接墊123電性連接。每條所述第一導電線路125靠近所述芯層電路基板111一端均與一個所述第一導電孔124遠離所述芯層電路基板111的一端電性連接，以實現每個所述第一電性連接墊122均通過一個第一導電孔124及一條第一導電線路125與相應的一個所述第二電性連接墊123的電性連接。
所述第一晶片18構裝於所述第一中介板12遠離所述芯層電路基板111的一側。所述第一晶片18具有一個第一主動面181及與所述第一主動面181相對的第一非主動面182。所述第一晶片18的第一主動面181側還具有多個第一電極墊183。每個所述第一電極墊183均通過一個第三導電構件16與一個第二電性連接墊123電性連接。所述第一晶片18及與所述第一晶片18電性連接的第一中介板12完全收容於所述第一開孔1123中。優選地，本實施例中，所述第一晶片18為邏輯晶片。所述第三導電構件16為焊接凸塊。
所述第二中介板13放置於所述第二凹槽1134中，且與所述電路載板11電性連接。所述第二中介板13包括形成有多個第二導電孔134及多條第二導電線路135的第二玻璃基底131及暴露於所述第二玻璃基底131相對兩側的多個第三電性連接墊132及多個第四電性連接墊133。所述多個第三電性連接墊132分別通過一個第二導電構件15與多個所述第二電性接觸墊1136一一電性連接。所述第二導電構件15為金屬柱或焊球。本實施例中，所述第二導電構件15為焊球。所述多個第四電性連接墊133用以電性連接第二晶片19。
所述多個第二導電孔134位於所述第二玻璃基底131內靠近所述芯層電路基板111側，且每個所述第二導電孔134靠近所述芯層電路基板111一端均與一個第三電性連接墊132電性連接，每個所述第二導電孔134遠離所述芯層電路基板111的一端均與一條第二導電線路135電性連接。所述多條第二導電線路135位於所述第二玻璃基底131遠離所述芯層電路基板111側，且每條所述第二導電線路135遠離所述芯層電路基板111的一端均與一個第四電性連接墊133電性連接。每條所述第二導電線路135靠近所述芯層電路基板111的一端均與一個第二導電孔134遠離所述芯層電路基板111的一端電性連接，以實現所述第三電性連接墊132通過一個第二導電孔134及一條第二導電線路135與相應的一個第四電性連接墊133的電性連接。
所述第二晶片19構裝於所述第二中介板13遠離所述芯層電路基板111的一側。所述第二晶片19具有一個第二主動面191及與所述第二主動面191相對的第二非主動面192。所述第二晶片19的第二主動面191上還具有多個第二電極墊193。每個所述第二電極墊193均通過一個第四導電構件17與一個第四電性連接墊133電性連接。所述第二晶片19及與所述第二晶片19電性連接的第二中介板13完全收容於所述第二開孔1133中。優選地，本實施例中，所述第二晶片19為記憶晶片。所述第四導電構件17為焊接凸塊。
可以理解的是，本發明所述IC載板的結構不限於本實例中所描述的結構，只要其包括具有凹槽結構的電路載板及放置於凹槽中與所述電路載板電性連接第一中介板即可。本實施例中，第三導電線路圖形及第四導電線路圖形同樣也覆蓋有防焊層。
可以理解的是，本發明所述半導體器件的結構不限於本實施例中所描述的結構，只要其包括所述IC載板及第一晶片，且所述第一中介板及與其電性連接的第一晶片完全收容於相應的所述第一開孔中即可。
本發明中的IC載板利用第一中介板作為電路載板與外部晶片的連接媒介。由於第一中介板的具有第一玻璃基底，而玻璃上可製作線寬線距（即：導線的寬度/導線間的距離）小於5/5微米超細線路，因此使得一般的電路載板能夠適應晶片的線寬線距，且第一中介板的成本較低，使得整個IC載板的成本降低。本發明中的半導體器件由於第一中介板及與其電性連接的第一晶片完全收容於所述第一開孔中，使得相同面積的IC載板內能夠收容更多的晶片，從而使整個半導體器件變薄。
請參閱圖2，本技術方案第二實施例所提供的半導體器件200與本技術方案第一實施例所提供的半導體器件100大致相同，其差別在於所述IC載板20的電路載板21。本實施例中，所述電路載板21包括芯層電路基板211、第一層壓電路基板212及第二層壓電路基板213。所述芯層電路基板211不同於所述芯層電路基板111。
具體地，所述芯層電路基板211包括子芯層基板201和第三中介板202。所述子芯層基板201為形成有導電線路的單面電路板、雙面電路板或多層電路板，其包括第一子基底2011及形成於所述第一子基底2011相對兩側的第一子導電線路圖形2012和第二子導電線路圖形2013。本實施例中，所述子芯層基板201為四層電路板，所述第一子基底2011內具有兩層導電線路圖形。所述子芯層基板201各層導電線路圖形之間電性連接。所述子芯層基板201還具有在厚度方向貫穿所述子芯層基板201的收容通孔2014。所述第三中介板202嵌設於所述收容通孔2014中。優選地，所述第三中介板202的形狀、大小及厚度分別與所述收容通孔2014的形狀、大小及厚度一致。
本實施例中，所述第三中介板202為形成有導電線路的玻璃基板，其包括第二子基底2021及形成於所述第二子基底2021相對兩側的第三子導電線路圖形2022和第四子導電線路圖形2023。所述第二子基底2021內具有多層導電線路圖形。所述第三子導電線路圖形2022包括多個第一電性接觸墊2024，所述第四子導電線路圖形2023包括多個第二電性接觸墊2025。所述第三子導電線路圖形2022和所述第四子導電線路圖形2023通過所述第二子基底2021內的導電孔2026電性連接。即，每個所述第一電性接觸墊2024均通過所述第二子基底2021內的一個導電孔2026與一個第二電性接觸墊2025電性連接。所述第一子基底2011和所述第二子基底2021構成所述芯層電路基板211的第一基底2111。所述第一子導電線路圖形2012和所述第三子導電線路圖形2022構成所述芯層電路基板211的第一導電線路圖形2112。所述第一子導電線路圖形2012與所述第三子導電線路圖形2022可根據需要，選擇是否直接電性相連。所述第二子導電線路圖形2013和第四子導電線路圖形2023構成第二導電線路圖形2113。所述第二子導電線路圖形2013與所述第四子導電線路圖形2023可根據需要選擇是否直接電性連接。
本實施例中，所述第一層壓電路基板212與第一實施例中所述第一層壓電路基板112一樣，層壓於所述芯層電路基板211的第一導電線路圖形2112側。所述第一層壓電路基板212為形成有導電線路圖形的單面電路板或多層電路板，其包括第二基底2121及形成於所述第二基底2121遠離所述第一導電線路圖形2112側的第三導電線路圖形2122。本實施例中，所述第一層壓電路基板212為兩層電路板，所述第二基底2121內具有一層導電線路圖形。所述第三導電線路圖形2122通過所述第二基底2121中的導電孔分別與所述第一子導電線路圖形2012及所述第三子導電線路圖形2022電性連接。所述第一層壓電路基板212具有在厚度方向上貫穿所述第一層壓電路基板的第一開孔2123。所述第一開孔2123在所述芯層電路基板211上的投影全部落於所述第三中介板202上。所述第一層壓電路基板212覆蓋部分所述第一電性接觸墊2024。具有第一開孔2123的所述第一層壓電路基板212與所述第三中介板202共同配合形成第一凹槽2124。
所述第二層壓電路基板213層壓於所述芯層電路基板211的第二導電線路圖形2113側。所述第二層壓電路基板213為形成有導電線路圖形的單面電路板或多層電路板，其包括第三基底2131及形成於所述第三基底2131遠離所述第二導電線路圖形2113側的第四導電線路圖形2132。本實施例中，所述第二層壓電路基板213為兩層電路板，所述第三基底2131內具有一層導電線路圖形。所述第四導電線路圖形2132通過所述第三基底231中的導電孔分別於與所述第二子導電線路圖形2013及所述第四子導電線路圖形2023電性連接。所述第二層壓電路基板213具有在厚度方向上貫穿所述第二層壓電路基板213的第二開孔2133。所述第二開孔2133在所述芯層電路基板211上的投影全部落於所述第三中介板202上，以使所述第二層壓電路基板213覆蓋部分所述第二電性接觸墊2025。具有第二開孔2133的所述第二層壓電路基板213與所述第三中介板202共同配合形成第二凹槽2134。
可以理解的是，本發明所述IC載板的結構不限於本實例中所描述的結構，只要其包括具有凹槽結構且芯層電路基板包括第三中介板的電路載板及放置於凹槽中與所述電路載板電性連接第一中介板即可。本實施例中，第三導電線路圖形及第四導電線路圖形同樣也覆蓋有防焊層。
可以理解的是，本發明所述半導體器件的結構不限於本實施例中所描述的結構，只要其包括所述IC載板及第一晶片，且所述第一中介板及與其電性連接的第一晶片完全收容於相應的所述第一開孔中即可。
本發明中的IC載板利用具有導電線路圖形且兩側導通的玻璃基板作為電路載板與外部晶片的連接媒介。由於玻璃基板可製作線寬線距（即：導線的寬度/導線間的距離）小於5/5微米的線路，因此使得一般的電路載板能夠適應晶片的線寬線距，且由於第一中介板成本較低，使得整個IC載板的成本降低。另外，本發明中的半導體器件由於中介板及與其電性連接的晶片完全收容於所述開孔中，使得相同面積的IC載板內能夠收容更多的晶片，且可以使整個半導體器件變薄。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
無
100‧‧‧半導體器件
10‧‧‧IC載板
18‧‧‧第一晶片
19‧‧‧第二晶片
11‧‧‧電路載板
12‧‧‧第一中介板
13‧‧‧第二中介板
111‧‧‧芯層電路基板
112‧‧‧第一層壓電路基板
113‧‧‧第二層壓電路基板
1111‧‧‧第一基底
1121‧‧‧第二基底
1131‧‧‧第三基底
121‧‧‧第一玻璃基底
131‧‧‧第二玻璃基底
1112，2112‧‧‧第一導電線路圖形
1113，2113‧‧‧第二導電線路圖形
1122，2122‧‧‧第三導電線路圖形
1132，2132‧‧‧第四導電線路圖形
1126，2024‧‧‧第一電性接觸墊
1136，2025‧‧‧第二電性接觸墊
122‧‧‧第一電性連接墊
123‧‧‧第二電性連接墊
132‧‧‧第三電性連接墊
133‧‧‧第四電性連接墊
1123，2123‧‧‧第一開孔
1133，2133‧‧‧第二開孔
1124，2124‧‧‧第一凹槽
1134，2134‧‧‧第二凹槽
1125‧‧‧第一防焊層
1135‧‧‧第二防焊層
124‧‧‧第一導電孔
134‧‧‧第二導電孔
14‧‧‧第一導電構件
15‧‧‧第二導電構件
16‧‧‧第三導電構件
17‧‧‧第四導電構件
125‧‧‧第一導電線路
135‧‧‧第二導電線路
181‧‧‧第一主動面
191‧‧‧第二主動面
182‧‧‧第一非主動面
192‧‧‧第二非主動面
183‧‧‧第一電極墊
193‧‧‧第二電極墊

Claims (10)

  1. 一種IC載板，其包括：
    一電路載板，其包括形成有導電線路的芯層電路基板及形成有導電線路的第一層壓電路基板，所述第一層壓電路基板層壓於所述芯層電路基板一側，所述第一層壓電路基板具有第一開孔，所述第一開孔貫穿所述第一層壓電路基板，以露出部分所述芯層電路基板，所述芯層電路基板具有從所述第一開孔暴露出的多個第一電性接觸墊；及
    第一中介板，其完全收容於所述第一開孔中，且與所述電路載板電性連接，所述第一中介板包括一個形成有多個導電孔的第一玻璃基底及暴露於所述第一玻璃基底相對兩側的多個第一電性連接墊與多個第二電性連接墊，每個所述第一電性連接墊均通過所述第一玻璃基底中的一個導電孔與一個所述第二電性連接墊電性連接，每個所述第一電性連接墊均通過一個第一導電構件與一個第一電性接觸墊電性相連，所述多個第二電性連接墊用以電性連接外部晶片。
  2. 如申請專利範圍第1項所述的IC載板，其中，所述電路載板還包括一個形成有導電線路的第二層壓電路基板，所述第二層壓電路基板層壓於所述芯層電路基板遠離所述第一中介板一側，所述第二層壓電路基板具有第二開孔，所述第二開孔貫穿所述第二層壓電路基板，以露出部分芯層電路基板，所述芯層電路基板還具有從所述第二開孔暴露出的多個第二電性接觸墊；所述IC載板還包括一個第二中介板，所述第二中介板完全收容於所述第二開孔中，且與所述電路載板電性連接，所述第二中介板包括一個形成有多個導電孔的第二玻璃基底及暴露於所述第二玻璃基底相對兩側的多個第三電性連接墊與多個第四電性連接墊，每個所述第三電性連接墊均通過所述第二玻璃基底中的一個導電孔與一個所述第四電性連接墊電性連接，每個所述第三電性連接墊均通過一個第二導電構件與一個第二電性接觸墊電性相連，所述多個第四電性連接墊用以電性連接外部晶片。
  3. 如申請專利範圍第1項所述的IC載板，其中，單位面積內所述第二電性連接墊的個數較單位面積內所述第一電性連接墊的個數多。
  4. 如申請專利範圍第1項所述的IC載板，其中，所述芯層電路基板包括子芯層基板及嵌設於所述子芯層基板中的第三中介板，所述子芯層基板具有一個收容通孔，所述收容通孔貫穿所述子芯層基板，所述第三中介板嵌設於所述收容通孔中，所述第三中介板為形成有導電線路的玻璃基板。
  5. 如申請專利範圍第4項所述的IC載板，其中，所述第一開孔在所述芯層電路基板上的投影全部落在所述第三中介板上。
  6. 如申請專利範圍第4項所述的IC載板，其中，所述多個第一電性接觸墊形成於所述第三中介板靠近所述第一中介板一側。
  7. 一種半導體器件，其包括：
    IC載板，其包括：
    電路載板，所述電路載板包括形成有導電線路的芯層電路基板及形成有導電線路的第一層壓電路基板，所述第一層壓電路基板層壓於所述芯層電路基板一側，所述第一層壓電路基板具有第一開孔，所述第一開孔貫穿所述第一層壓電路基板，以露出部分所述芯層電路基板，所述芯層電路基板具有從所述第一開孔暴露出的多個第一電性接觸墊；及
    第一中介板，所述第一中介板放置於所述第一開孔中，且與所述電路載板電性連接，所述第一中介板包括一個形成有多個導電孔的第一玻璃基底及暴露於所述第一玻璃基底相對兩側的多個第一電性連接墊及第二電性連接墊，每個所述第一電性連接墊均通過所述第一玻璃基底中的一個導電孔與一個所述第二電性連接墊電性連接，每個所述第一電性連接墊均通過一個第一導電構件與一個第一電性接觸墊電性相連；及
    第一晶片，其構裝在所述第一中介板遠離所述芯層電路基板側，且所述第一晶片及第一中介板完全收容於所述第一開孔中。
  8. 如申請專利範圍第7項所述的半導體器件，其中，所述第一晶片為記憶晶片。
  9. 如申請專利範圍第7項所述的半導體器件，其中，所述電路載板還包括一個形成有導電線路的第二層壓電路基板，所述第二層壓電路基板層壓於所述芯層電路基板遠離所述第一中介板一側，所述第二層壓電路基板具有第二開孔，所述第二開孔貫穿所述第二層壓電路基板，以露出部分芯層電路基板，所述芯層電路基板還具有從所述第二開孔暴露出的多個第二電性接觸墊；所述IC載板還包括第二中介板，所述第二中介板放置於所述第二開孔中，且與所述電路載板電性連接，所述第二中介板包括一個形成有多個導電孔的第二玻璃基底及暴露於所述第二玻璃基底相對兩側的多個第三電性連接墊及多個第四電性連接墊，每個所述第三電性連接墊均通過所述第二玻璃基底中的一個導電孔與一個所述第四電性連接墊電性連接，每個所述第三電性連接墊均通過一個第二導電構件與一個第二電性接觸墊電性相連；所述半導體器件還包括第二晶片，所述第二晶片構裝於所述第二中介板遠離所述芯層電路基板側，且所述第二晶片及第二中介板完全收容於所述第二開孔中。
  10. 如申請專利範圍第9項所述的半導體器件，其中，所述第二晶片為邏輯晶片。
TW102120394A 2013-06-04 2013-06-07 Ic載板及具有該ic載板的半導體器件 TW201513746A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310217967.0A CN104218016A (zh) 2013-06-04 2013-06-04 Ic载板及具有该ic载板的半导体器件

Publications (1)

Publication Number Publication Date
TW201513746A true TW201513746A (zh) 2015-04-01

Family

ID=52099371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120394A TW201513746A (zh) 2013-06-04 2013-06-07 Ic載板及具有該ic載板的半導體器件

Country Status (2)

Country Link
CN (1) CN104218016A (zh)
TW (1) TW201513746A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789161B (zh) * 2014-12-22 2019-07-12 恒劲科技股份有限公司 封装结构及其制法
CN106033753B (zh) * 2015-03-12 2019-07-12 恒劲科技股份有限公司 封装模块及其基板结构
CN108882500B (zh) * 2017-05-10 2021-08-24 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
CN107611114B (zh) * 2017-07-31 2020-03-10 华为技术有限公司 一种嵌入式基板
TWI670824B (zh) 2018-03-09 2019-09-01 欣興電子股份有限公司 封裝結構
CN110265384B (zh) * 2018-03-12 2021-07-16 欣兴电子股份有限公司 封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171414A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP5079059B2 (ja) * 2010-08-02 2012-11-21 日本特殊陶業株式会社 多層配線基板
TWI403244B (zh) * 2010-12-31 2013-07-21 Zhen Ding Technology Co Ltd 多層電路板之製作方法
TWI492680B (zh) * 2011-08-05 2015-07-11 Unimicron Technology Corp 嵌埋有中介層之封裝基板及其製法

Also Published As

Publication number Publication date
CN104218016A (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
JP5280309B2 (ja) 半導体装置及びその製造方法
TWI447864B (zh) 封裝基板及其製法
TW201513746A (zh) Ic載板及具有該ic載板的半導體器件
KR102072846B1 (ko) 임베디드 패키지 및 제조 방법
TW201709474A (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
KR20100065635A (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
US9324580B2 (en) Process for fabricating a circuit substrate
JP2007208209A (ja) 半導体装置及びその製造方法
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
TW201513280A (zh) Ic載板、具有該ic載板的半導體器件及製作方法
KR20110085196A (ko) 인터커넥션 구조, 인터포저, 반도체 패키지 및 인터커넥션 구조의 제조 방법
KR20100082551A (ko) 인터포저 및 집적회로 칩 내장 인쇄회로기판
TWI678952B (zh) 線路板結構及其製作方法
TWI566352B (zh) 封裝基板及封裝件
CN105789161B (zh) 封装结构及其制法
KR100891531B1 (ko) 패턴 정렬 불량 검출 장치
JP2006134914A (ja) 電子部品内蔵モジュール
TWI530240B (zh) 電路板及其製作方法
TWI576979B (zh) 封裝基板及其製造方法
US9484276B2 (en) Semiconductor mounting device and method for manufacturing semiconductor mounting device
JP5426261B2 (ja) 半導体装置
TWI758756B (zh) 封裝載板及其製作方法
JP2007059530A (ja) 配線基板
TWI411362B (zh) 無核心層之封裝基板及其製法
TWI505757B (zh) A circuit board with embedded components