TW201513140A - 各向異性導電膜和使用其的半導體裝置 - Google Patents

各向異性導電膜和使用其的半導體裝置 Download PDF

Info

Publication number
TW201513140A
TW201513140A TW103133945A TW103133945A TW201513140A TW 201513140 A TW201513140 A TW 201513140A TW 103133945 A TW103133945 A TW 103133945A TW 103133945 A TW103133945 A TW 103133945A TW 201513140 A TW201513140 A TW 201513140A
Authority
TW
Taiwan
Prior art keywords
conductive film
weight
anisotropic conductive
insulating layer
layer
Prior art date
Application number
TW103133945A
Other languages
English (en)
Other versions
TWI556266B (zh
Inventor
Young-Ju Shin
Kyoung-Ku Kang
Ji-Yeon Kim
Kyoung-Soo Park
Woo-Jung Shin
Kwang-Jin Jung
Ja-Young Hwang
Original Assignee
Samsung Sdi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Sdi Co Ltd filed Critical Samsung Sdi Co Ltd
Publication of TW201513140A publication Critical patent/TW201513140A/zh
Application granted granted Critical
Publication of TWI556266B publication Critical patent/TWI556266B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20641—Length ranges larger or equal to 100 microns less than 200 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30101—Resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Non-Insulated Conductors (AREA)
  • Wire Bonding (AREA)

Abstract

本文揭露了一種各向異性導電膜和一種使用所述各向異性導電膜的半導體裝置。所述各向異性導電膜具有三層結構，包含第一絕緣層、導電層和第二絕緣層，所述三層以此順序依序堆疊。所述各向異性導電膜可通過調整所述各別層的流動性使得終端之間的空間可由所述絕緣層充分填充且可抑制導電粒子向所述空間中流出來防止終端之間短路並具有提高的連接可靠性。

Description

各向異性導電膜和使用其的半導體裝置
本發明涉及一種各向異性導電膜和一種使用所述各向異性導電膜的半導體裝置。
一般來說，各向異性導電膜(anisotropic conductive film，ACF)是指通過將導電粒子分散於例如環氧樹脂等樹脂中所製備的膜形膠粘劑。各向異性導電膜為具有電各向異性和膠粘性的聚合物層，並展現在膜厚度方向的導電特性以及在其表面方向的絕緣特性。
當將各向異性導電膜置於電路板之間並在特定條件下進行加熱和壓縮時，電路板的電路終端通過導電粒子彼此電連接，且絕緣層填充相鄰電路終端之間的空間，從而將導電粒子彼此隔離，由此在電路終端之間提供高度絕緣。
為了滿足現有技術中近來在積體電路(integrated circuit，IC)中細節距和減小凸塊面積的趨勢，日益需要減小各向 異性導電膜中導電粒子的平均粒徑(particle size)或增加導電粒子的量來提高導電性。但是，減小導電粒子的平均粒徑可能由於導電粒子的二次聚集而引起圖案之間不穩定的連接或短路，且增加導電粒子的量可能引起圖案之間短路。
因此，儘管已做出一些嘗試來通過用絕緣層塗佈導電粒子表面或通過在多個層中形成各向異性導電膜來抑制導電粒子向空間中流出(日本專利公開案第2000-178511號)，但由於各別層之間的低熔融粘度差異，所以存在凸塊上的導電粒子捕獲率低的問題。此外，當形成具有極低流動性的導電層來防止連接電阻增加和由導電粒子流出引起的短路時，由於與基底的膠粘力減小，故預壓縮的可加工性存在退化的問題。
本發明的一個目的為提供一種各向異性導電膜，其展現適合的絕緣特性和導電性，並具有提高的連接可靠性。
具體來說，本發明旨在提供一種各向異性導電膜，其可通過調整導電層和絕緣層的流動性來提高導電粒子捕獲率，從而確保適合的絕緣特性和導電性並具有提高的連接可靠性。
本發明的另一目的為提供一種半導體裝置，其由具有改良的絕緣特性、導電性和連接可靠性的各向異性導電膜連接，並可在高溫和高濕度條件下長期使用。
根據本發明的一個方面，提供一種各向異性導電膜，其包含一層一層往上依序堆疊的第一絕緣層、導電層和第二絕緣層，其中如在將玻璃基板分別置於各向異性導電膜的上側與下側 上且接著在110℃到200℃(各向異性導電膜的檢測溫度)下在1兆帕到7兆帕(每一樣品單位面積)負載下壓縮3秒到7秒後所測量且由等式1所計算，所述導電層在其寬度方向具有20%或小於20%的擴展長度增加比率，且所述第二絕緣層在其寬度方向具有50%或大於50%的擴展長度增加比率。
[等式1]擴展長度增加比率(%)=[(壓縮後寬度方向的相應層長度-壓縮前寬度方向的相應層長度)/壓縮前寬度方向的相應層長度]×100
根據本發明的另一方面，提供一種各向異性導電膜，其包含一層一層往上依序堆疊的第一絕緣層、導電層和第二絕緣層，其中所述第二絕緣層的擴展長度比所述導電層的擴展長度的比率在3到50範圍內。此處，所述導電層和所述第二絕緣層各自的擴展長度是在將玻璃基板分別置於各向異性導電膜的上側與下側上且接著在110℃到200℃(各向異性導電膜的檢測溫度)下在1兆帕到7兆帕(每一樣品單位面積)的負載下壓縮3到7秒後測量。
根據本發明的另一方面，提供一種由根據本發明的實施例的各向異性導電膜連接的半導體裝置。
根據本發明，半導體裝置中所包含的各向異性導電膜展現適合的絕緣特性和導電性，由此提高固化後的連接可靠性。
此外，具體來說，本發明提供一種各向異性導電膜和一種使用所述各向異性導電膜的半導體裝置，其可通過調整導電層和絕緣層的流動性來基於導電層的低流動性提高導電粒子捕獲率而不增加導電粒子的量，來確保適合的絕緣特性和導電性並具有 提高的連接可靠性。
1‧‧‧第一絕緣層
2‧‧‧導電層
3‧‧‧第二絕緣層
10‧‧‧各向異性導電膜
40‧‧‧導電粒子
50‧‧‧第一連接部件
60‧‧‧第二連接部件
70‧‧‧第一電極
80‧‧‧第二電極
圖1為根據本發明的一個實施例的各向異性導電膜10的截面圖。
圖2為根據本發明的一個實施例的半導體裝置的截面圖，其包含經各向異性導電膜10彼此連接且分別包含第一電極70和第二電極80的第一連接部件50和第二連接部件60。此處，當各向異性導電膜10置於具有第一電極70的第一連接部件50與具有第二電極80的第二連接部件60之間且壓縮時，第一電極70和第二電極80通過導電粒子40彼此電連接。
在下文中將詳細描述本發明的實施例。為清楚起見，將省略所屬領域的技術人員顯而易知的細節描述。
圖1為根據本發明的一個實施例的具有三層結構的各向異性導電膜10的截面圖。
根據本發明的一個方面，各向異性導電膜10包含含有導電粒子40的導電層2、在導電層2的一側上堆疊的第一絕緣層1和在導電層2的另一側上堆疊的第二絕緣層3。
具體來說，各向異性導電膜10具有多層結構，所述多層結構包含導電層2和絕緣層1、絕緣層3。在各向異性導電膜中，導電層2包含用於電連接的導電粒子40，且在導電粒子40的上側 和下側分別形成不包含導電粒子40的絕緣層1、絕緣層3，由此賦予各向異性導電膜10絕緣特性而不阻礙在壓縮各向異性導電膜過程中導電粒子40的壓縮。
此處，術語“堆疊”意指某一層在另一層的一側上形成，且可與例如“塗佈”或“層壓”等其它術語一起可互換地使用。
此外，當形成如現有技術中典型雙層結構的各向異性導電膜時，形成硬的導電膜以降低導電層的流動性，由此使得難以在預壓縮時實現膠粘強度，或形成單層結構的絕緣層，由此使得難以在終端之間實現絕緣層充分填充。相反，具有根據本發明的第一絕緣層的各向異性導電膜克服了雙層結構的此類問題。
第一絕緣層1可具有2微米或小於2微米的厚度，且導電層2可具有2微米到10微米的厚度。第二絕緣層3可具有6微米到18微米的厚度。
具體來說，第一絕緣層1可具有1微米或小於1微米的厚度；導電層2可具有2微米到8微米的厚度；且第二絕緣層3可具有8微米到16微米的厚度。
當第一絕緣層1具有2微米或小於2微米的厚度時，具體來說，當第一絕緣層具有在大於0微米到2微米範圍內的足夠薄的厚度時，各向異性導電膜可通過減少分離進一步提高連接可靠性，使預壓縮容易並可確保與基底的粘附。
在一個實施例中，第一絕緣層、導電層和第二絕緣層以所述順序依序堆疊，且導電層在其寬度方向具有20%或小於20%的擴展長度增加比率，且第二絕緣層在其寬度方向具有50%或大 於50%的擴展長度增加比率。此處，導電層和第二絕緣層各自的擴展長度是在將玻璃基板分別置於各向異性導電膜的上側與下側上且接著在110℃到200℃(各向異性導電膜的檢測溫度)下在1兆帕到7兆帕(每一樣品單位面積)的負載下壓縮3到7秒後測量，且增加比率根據等式1計算。
根據一個實施例，第二絕緣層3為無導電粒子的層，其與第一連接部件50或第一電極70連接。
通過壓力機向第一連接部件50施加溫度和壓力將第二絕緣層預壓縮或壓縮。
此時，在第二絕緣層具有50%或大於50%的擴展長度增加比率的情形下，導電粒子捕獲率可增加而不短路。
具體來說，導電層具有0.1%到20%的擴展長度增加比率，且第二絕緣層具有50%到200%的擴展長度增加比率。更具體來說，導電層具有1%到20%的擴展長度增加比率，且第二絕緣層具有50%到100%的擴展長度增加比率。
[等式1]擴展長度增加比率(%)=[(壓縮後寬度方向的相應層長度-壓縮前寬度方向的相應層長度)/壓縮前寬度方向的相應層長度]×100
第二絕緣層的厚度可比第一絕緣層的厚度厚。
具體來說，第一絕緣層可具有2微米或小於2微米的厚度，且不包括導電粒子。
導電層含有導電粒子。
第二絕緣層可具有6微米到18微米的厚度且不包括導電 粒子。
具體來說，壓縮可在140℃到160℃下在1兆帕到5兆帕負載下進行4到6秒。
當壓縮各向異性導電膜時，置於終端上的導電粒子受到壓縮，且在壓縮過程中施加至導電粒子的熱和壓力使各層中的組分流動，從而根據各層的流動性產生層擴展差異。
因此，當在根據此實施例的條件下進行壓縮時，各別層根據其流動性展現不同擴展。上述範圍內的擴展長度增加比率意指導電層可具有極低流動性。
在上述範圍內，絕緣層具有高流動性，從而減少導電粒子流出和由此引起的短路，同時使終端之間的空間由絕緣層充分填充，從而確保高絕緣特性。
舉例來說，可如下測量擴展長度增加比率。首先，製備一個尺寸為2毫米×20毫米(寬度×長度)的樣品。接著，將玻璃基板分別置於各向異性導電膜的上側和下側上，隨後在150℃(參考各向異性導電膜的檢測溫度)下在3兆帕(每一樣品單位面積)負載下壓縮5秒。接著，在壓縮前和在可將玻璃基板分別置於各向異性導電膜的上側與下側上且接著壓縮後測量各層在相應層寬度方向的長度。接著，相應層的增加長度可根據等式1表示為擴展長度增加比率。
在根據一個實施例的各向異性導電膜中，各向異性導電膜包含一層一層往上依序堆疊的第一絕緣層、導電層和第二絕緣層，其中如在可將玻璃基板分別置於各向異性導電膜的上側與下側上且接著在110℃到200℃下在1兆帕到7兆帕(每一樣品單位 面積)負載下壓縮3秒到7秒後所測量，第二絕緣層的擴展長度比導電層的擴展長度的比率在3到50範圍內。
具體來說，第二絕緣層擴展長度比導電層擴展長度的比率可在4到30的範圍內，更具體來說在4到20的範圍內。
因為較高的第二絕緣層擴展長度比導電層擴展長度的比率(第二絕緣層/導電層)表示這些層之間的流動性差異大，所以較低導電層流動性和較高第二絕緣層流動性將提供較高的第二絕緣層擴展長度比導電層擴展長度的比率。
如上文所描述，對導電層和第二絕緣層的流動性進行不同程度調整，使得導電層具有低流動性，從而可增加導電粒子捕獲率來防止短路而不增加導電粒子的量。
在一個實施例中，第二絕緣層的厚度可比第一絕緣層的厚度厚。
在所述實施例中，第一絕緣層可具有2微米或小於2微米的厚度，且第二絕緣層可具有6微米到18微米的厚度。
在上述範圍內，絕緣層具有高流動性並容易填充電路終端之間的空間，從而確保充分導電性和絕緣特性。
此外，當在上述範圍內固化時，各向異性導電膜可提高連接可靠性。
舉例來說，可如下測量第二絕緣層擴展長度比導電層擴展長度的比率。首先，製備一個尺寸為2毫米×20毫米(寬度×長度)的樣品。接著，將玻璃基板分別置於各向異性導電膜的上側和下側上，隨後在150℃(參考各向異性導電膜的檢測溫度)下在3兆帕(每一樣品單位面積)負載下壓縮5秒。接著，在這些條件 下壓縮後測量各層的寬度方向長度，以計算第二絕緣層擴展長度比導電層擴展長度的比率。
此外，根據此實施例的各向異性導電膜允許容易地捕獲導電粒子。為此，如基於在可將各向異性導電膜置於包括第一電極與包括第二電極的薄膜上晶片(Chip On Film，COF)、驅動電路(Driver-IC)或電路晶片(IC chip)的玻璃上且接著在110℃到190℃下在50兆帕到90兆帕負載下1秒到7秒的條件下主要壓縮後的測量結果通過以下等式2計算，各向異性導電膜的粒子捕獲率為30%到60%，具體來說40%到60%。
[等式2]粒子捕獲率=(主要壓縮後連接部分每一單位面積(平方毫米)導電粒子數/預壓縮前各向異性導電膜每一單位面積(平方毫米)導電粒子數)×100
在所述範圍內，足夠量的導電粒子置於終端上，從而減少導電粒子向空間流出，由此提高導電率，同時防止終端之間短路。
如本文所用，粒子捕獲率為主要壓縮前和主要壓縮後置於終端上的導電粒子數的百分比值，並可例如如下測量：使用冶金顯微鏡測量預壓縮前置於終端上的導電粒子數(壓縮前的粒子數)和在150℃、70兆帕和5秒條件下主要壓縮後置於終端上的導電粒子數(壓縮後的粒子數)，隨後根據等式2計算粒子捕獲率。
舉例來說，預壓縮可在50℃到90℃下在1.0兆帕到5.0兆帕負載下進行1秒到5秒。在這些條件下預壓縮且在110℃到190℃下在50兆帕到90兆帕負載下1秒到7秒的條件下主要壓縮 後，不僅測量粒子捕獲率，而且還測量下文所述實例和比較實例中製備的各向異性導電膜的其它物理特性。
更具體來說，可在60℃到80℃下在1.0兆帕到3.0兆帕負載下1秒到3秒的條件下進行預壓縮。
主要壓縮可在120℃到180℃下在60兆帕到80兆帕負載下37秒的條件下進行，更具體來說在140℃到160℃下在65兆帕到75兆帕負載下4-6秒的條件下進行。
此外，根據此實施例，如在可將各向異性導電膜置於包括第一電極與包括第二電極的薄膜上晶片、驅動電路或電路晶片的玻璃上且接著且接著在110℃到190℃下在50MPa到90MPa負載下1秒到7秒的條件下主要壓縮後所測量，各向異性導電膜可具有4歐姆或小於4歐姆的初始連接電阻。具體來說，各向異性導電膜可具有3歐姆或小於3歐姆的初始連接電阻，更具體來說2歐姆或小於2歐姆的連接電阻。
在所述連接電阻範圍內，各向異性導電膜可防止細節距電極的信號干擾。
舉例來說，各向異性導電膜的連接電阻可通過(但不限於)以下方法測量。可將各向異性導電膜置於包括第一電極與包括第二電極的薄膜上晶片、驅動電路或電路晶片的玻璃上且接著在150℃、5秒和70兆帕的主要條件下製備10個樣本。接著，通過4探針測量法測量各樣本的連接電阻，並計算連接電阻的平均值。
此外，如在可將各向異性導電膜置於包括第一電極與包括第二電極的薄膜上晶片、驅動電路或電路晶片的玻璃上且接著 各向異性導電膜進行主要壓縮且置於85℃和85% RH下500小時後所測量，所述各向異性導電膜可具有10歐姆或小於10歐姆的可靠性測試後連接電阻。具體來說，各向異性導電膜可具有7歐姆或小於7歐姆的可靠性測試後連接電阻，更具體來說5歐姆或小於5歐姆，例如3歐姆或小於3歐姆。
在所述範圍內，各向異性導電膜在高溫和高濕度條件下可維持低連接電阻，從而提高連接可靠性，可穩定地維持連接可靠性，從而提高儲存穩定性。
此外，由根據此實施例的具有提高的耐熱性和耐濕性的各向異性導電膜連接的半導體裝置可在高溫和高濕度條件下長期使用。
舉例來說，在可靠性測試後各向異性導電膜的連接電阻可通過(但不限於)以下方法測量。各向異性導電膜在連接電阻測量條件下預壓縮和主要壓縮，且置於85℃和85% RH下500小時，進行高溫/高濕度可靠性測試。接著，測量各樣本的連接電阻，並計算連接電阻的平均值。
下文中，將詳細描述根據本發明的一個實施例的各向異性導電膜的各層。根據所述實施例的各向異性導電膜的各層可包含粘合劑樹脂、環氧樹脂和固化劑，其中導電層可另外包含無機粒子和導電粒子。
將詳細描述各別層中通常包含的粘合劑樹脂、環氧樹脂和固化劑。
粘合劑樹脂
在本發明的實施例中，可使用(但不限於)所屬領域中 通常使用的任何粘合劑樹脂。
粘合劑樹脂的實例可包含聚醯亞胺樹脂、聚醯胺樹脂、苯氧基樹脂、聚甲基丙烯酸酯樹脂、聚丙烯酸酯樹脂、聚氨基甲酸酯樹脂、改性聚氨基甲酸酯丙烯酸酯樹脂、聚酯樹脂、聚酯氨基甲酸酯樹脂、聚乙烯醇縮丁醛樹脂、苯乙烯-丁烯-苯乙烯(styrene-butylene-styrene，SBS)樹脂和其環氧化變體、苯乙烯-乙烯-丁烯-苯乙烯(styrene-ethylene-butylene-styrene，SEBS)樹脂和其變體、丙烯腈丁二烯橡膠(acrylonitrile butadiene rubber，NBR)或其氫化化合物。這些可單獨使用或組合使用。
具體來說，可根據需要使用具有不同重量平均分子量(molecular weight，Mw)且屬於相同粘合劑樹脂種類的粘合劑樹脂，且可根據需要使用兩種或多於兩種具有相同重量平均分子量的粘合劑樹脂。
舉例來說，可使用苯氧基樹脂作為粘合劑樹脂。在此情況下，可使用雙酚類第一粘合劑樹脂和/或茀類(fluorene-based)第二粘合劑樹脂作為苯氧基樹脂。
在第一絕緣層中，粘合劑樹脂可按以第一絕緣層依據固體含量的總重量計20重量%(wt%)到60重量%的量存在，具體來說30重量%到50重量%。
此外，在導電層中，粘合劑樹脂可按以導電層依據固體含量的總重量計20重量%到50重量%的量存在，具體來說20重量%到40重量%。
此外，在第二絕緣層中，粘合劑樹脂可按以第二絕緣層依據固體含量的總重量計15重量%到50重量%的量存在，具體來 說20重量%到50重量%。
更具體來說，在第二絕緣層中，以第二絕緣層依據固體含量的總重量計，第一粘合劑以1重量%到20重量%的量存在且第二粘合劑以1重量%到30重量%的量存在。
在粘合劑樹脂的這些範圍內，各向異性導電膜的相應層具有改良的流動性並展現適合的膠粘強度。
環氧樹脂
環氧樹脂可包含至少一種從由以下組成的族群中選出的環氧樹脂單體：雙酚型、酚醛型、縮水甘油基型、脂族和脂環族環氧樹脂單體、其環氧樹脂寡聚物以及其環氧樹脂聚合物。針對環氧樹脂，可使用(但不限於)任何典型材料，其包含至少一種選自雙酚型、酚醛型、縮水甘油基型、脂族和脂環族環氧樹脂分子的偶合結構。
在室溫下具有固相的環氧樹脂和在室溫下具有液相的環氧樹脂可一起使用。此外，亦可一起使用柔性環氧樹脂。在室溫下具有固相的環氧樹脂的實例可包含(但不限於)苯酚酚醛型環氧樹脂、甲酚酚醛型環氧樹脂、含有二環戊二烯的環氧樹脂以及雙酚A型聚合物或雙酚F型聚合物或改性環氧樹脂。
在室溫下具有液相的環氧樹脂的實例可包含(但不限於)雙酚A型環氧樹脂或雙酚F型環氧樹脂或其組合。
柔性環氧樹脂的實例可包含二聚酸改性的環氧樹脂、含有丙二醇的環氧樹脂、氨基甲酸酯改性的環氧樹脂等等。
此外，芳族環氧樹脂可從由以下組成的族群中選出(但不限於)：萘樹脂、蒽樹脂和芘樹脂。
此外，根據所述實施例的各向異性導電膜中所用的環氧樹脂可包含未經羥基取代的第一環氧樹脂和經羥基取代的第二環氧樹脂。
更具體來說，經羥基取代的第二環氧樹脂可包含由式1表示的氫化雙酚A型環氧樹脂單體或由式2表示的氫化雙酚A型環氧樹脂寡聚物。
舉例來說，在式2中，n為1到50的整數。
在第一絕緣層中，環氧樹脂可按以第一絕緣層依據固體含量的總重量計40重量%到80重量%的量存在，具體來說40重量%到70重量%。
具體來說，以第一絕緣層依據固體含量的總重量計，第一環氧樹脂可按1重量%到30重量%的量存在且第二環氧樹脂可按10重量%到50重量%的量存在。更具體來說，以第一絕緣層依據固體含量的總重量計，第一環氧樹脂可按10重量%到30重量%的量存在且第二環氧樹脂可按10重量%到40重量%的量存在。
此外，在導電層中，環氧樹脂可按以導電層依據固體含量的總重量計5重量%到20重量%的量存在，具體來說10重量%到20重量%。
具體來說，以導電層依據固體含量的總重量計，第一環氧樹脂可按1重量%到20重量%的量存在且第二環氧樹脂可按1重量%到30重量%的量存在。更具體來說，以導電層依據固體含量的總重量計，第一環氧樹脂可按1重量%到10重量%的量存在且第二環氧樹脂可按1重量%到20重量%的量存在。
此外，在第二絕緣層中，環氧樹脂可按以第二絕緣層依據固體含量的總重量計40重量%到75重量%的量存在，具體來說40重量%到70重量%。
具體來說，以第二絕緣層依據固體含量的總重量計，第一環氧樹脂可按1重量%到40重量%的量存在且第二環氧樹脂可按20重量%到60重量%的量存在。更具體來說，以第二絕緣層依據固體含量的總重量計，第一環氧樹脂可按10重量%到40重量%的量存在且第二環氧樹脂可按30重量%到60重量%的量存在。
在各別層中環氧樹脂的這些範圍內，各向異性導電膜可相對于玻璃展現充分膠粘強度且可通過由環氧樹脂的固有分子結構產生的絕緣特性減少短路的產生，從而提高半導體裝置的連接可靠性。
在根據所述實施例的各向異性導電膜的第二絕緣層中，可含有1：1到1：8(具體來說1：1到1：6，例如1：1到1：4)的重量比率的粘合劑樹脂和環氧樹脂。
在所述範圍內，各向異性導電膜可補償用單個絕緣層填充的局限性且可提高絕緣可靠性，同時確保極佳薄膜形成和膠粘強度。
固化劑
可使用(但不限於)能夠固化環氧樹脂的任何固化劑。固化劑的實例可包含酸酐固化劑、胺固化劑、咪唑固化劑、異氰酸酯固化劑、醯胺固化劑、醯肼固化劑、苯酚固化劑、陽離子型固化劑等等。這些可單獨使用或以其組合形式使用。
根據此實施例，固化劑可為陽離子型固化劑，例如六氟化銨/六氟化銻。
因為固化劑在室溫下以與環氧樹脂的混合物形式使用，所以固化劑在室溫下必須與環氧樹脂無反應性，且在預定溫度或較高溫度下具有活性以通過與環氧樹脂的活性反應展現固化劑特性。
可使用(但不限於)能夠使用熱活化能產生陽離子的任何典型陽離子型固化劑。舉例來說，可使用陽離子型潛伏性固化劑。
具體來說，陽離子型潛伏性固化劑的實例可包含鎓鹽化合物，例如芳族重氮鹽、芳族鋶鹽、脂族鋶鹽、芳族碘鋁鹽、鏻鹽、吡啶鎓鹽、硒鹽等等；化合物錯合物，例如金屬芳烴錯合物、矽烷醇/鋁錯合物等等；含有甲苯磺酸酯基的化合物，例如安息香甲苯磺酸酯、甲苯磺酸鄰硝基苯甲酯以及提供捕獲電子的功能的類似物；以及類似物。
更具體來說，可使用在產生陽離子方面具有高功效的鋶鹽化合物，例如芳族鋶鹽化合物或脂族鋶鹽化合物。
此外，當此類陽離子型潛伏性固化劑形成鹽結構時，可使用六氟銻酸鹽、六氟磷酸鹽、四氟硼酸鹽、五氟苯基硼酸鹽等等作為形成反應性副鹽的抗衡離子(counter ion)。
在第一絕緣層中，固化劑可按以第一絕緣層依據固體含量的總重量計0.1重量%到10重量%的量存在，具體來說1重量%到10重量%。
此外，在導電層中，固化劑可按以導電層依據固體含量的總重量計0.5重量%到10重量%的量存在，具體來說1重量%到10重量%。
此外，在第二絕緣層中，固化劑可按以第二絕緣層依據固體含量的總重量計0.5重量%到10重量%的量存在，具體來說1重量%到10重量%。
在所述範圍內，固化劑可允許在整體固化產物中充分形成環氧樹脂固化結構，可防止固化產物的硬度過度增加，從而防止介面剝落力和膠粘強度降低，且可防止穩定性和可靠性因固化劑而降低。
在所述實施例中，導電層可另外包含無機粒子和導電粒子。
無機粒子
根據一個實施例，導電層可包含無機粒子以調整導電層的流動性。無機粒子的實例包含二氧化矽(SiO2)、Al2O3、TiO2、ZnO、MgO、ZrO2、PbO、Bi2O3、MoO3、V2O5、Nb2O5、Ta2O5、WO3、In2O3等等。
具體來說，可使用二氧化矽作為無機粒子。二氧化矽可包含通過例如溶膠-凝膠製程、沉降等液相製程製備的二氧化矽；通過例如火焰氧化等氣相製程製備的二氧化矽；從矽膠獲得的未經粉碎的非粉末狀二氧化矽；煙霧狀二氧化矽；熔融二氧化矽； 等等。二氧化矽粒子可具有球形形狀、薄片形狀、無邊緣(edgeless)形狀等等。這些可單獨使用或以其組合形式使用。
更具體來說，導電層可包含用有機矽烷進行表面處理的疏水性奈米二氧化矽粒子，以允許根據製程條件有效調整流動性且通過形成固化各向異性導電膜的非常牢固的固化結構來防止在高溫下擴展，從而各向異性導電膜可展現極佳膠粘強度和低連接電阻。
使用有機矽烷進行表面處理的疏水性二氧化矽奈米顆粒的實例可包含(但不限於)埃羅希爾R-972(Aerosil R-972)、埃羅希爾R-202、埃羅希爾R-805、埃羅希爾R-812、埃羅希爾R-8200(德固賽有限公司(Degussa GmbH))等等。可使用(但不限於)任何種類的奈米二氧化矽粒子。
在本發明的一個實施例中，導電層包含二氧化矽。具體來說，二氧化矽按以導電層依據固體含量的總重量計10重量%到40重量%的量存在，更具體來說15重量%到40重量%。
此外，如果二氧化矽粒子的粒徑(平均粒徑)比導電粒子大，那麼可能存在導電率的問題。因此，各層中包含的二氧化矽粒子的平均粒徑為導電粒子平均粒徑的1/20到1/5。具體來說，導電層中包含的二氧化矽粒子可具有5奈米到20奈米的平均粒徑。
因為導電層含有含量和平均粒徑在所述範圍內的二氧化矽粒子，所以各向異性導電膜通過調整各別層而具有提高的連接可靠性和預壓縮性能，且可防止終端之間的短路，同時通過降低導電層流動性提高壓縮後的可靠性。
導電粒子
根據本發明，嚮導電層提供導電粒子來改良終端之間的導電率，且可使用(但不限於)所屬領域中通常已知的任何導電粒子。
導電粒子的實例可包含(但不限於)金屬粒子，例如金(Au)、銀(Ag)、鎳(Ni)、銅(Cu)和焊錫粒子；碳粒子；樹脂粒子，例如聚乙烯、聚丙烯、聚酯、聚苯乙烯、聚乙烯醇和其用例如金(Au)、銀(Ag)、鎳(Ni)等金屬塗佈的改性樹脂粒子；以及通過在金屬塗佈的聚合物樹脂粒子上進一步塗佈絕緣粒子獲得的絕緣導電粒子。這些可單獨使用或以其組合形式使用。
視待使用的電路節距和其目的而定，可在1微米到20微米範圍內選擇導電粒子的平均粒徑。具體來說，導電粒子可具有1微米到10微米的平均粒徑。
導電粒子可按以導電層依據固體含量的總重量計10重量%到40重量%的量存在，具體來說15重量%到40重量%。
在所述平均粒徑和含量範圍內，導電粒子容易壓縮在終端之間，從而確保穩定的連接可靠性，並可通過改良導電率降低連接電阻。
在一些實施例中，導電層、第一絕緣層和第二絕緣層可另外包含其它添加劑來賦予各向異性導電膜其它特性而不降低其基本特性。
其它添加劑
各向異性導電膜可另外包含例如聚合抑制劑、增粘劑、抗氧化劑、熱穩定劑、固化促進劑、偶合劑等添加劑。這些添加 劑的量可視膜的目的和所要作用而定用各種方式測定，且為所屬領域的技術人員眾所周知的。
製備根據本發明的實施例的各向異性導電膜的方法不受特定限制，且可使用(但不限於)所屬領域中已知的任何典型方法。
不需要特別的裝備或設備來形成各向異性導電膜。舉例來說，各向異性導電膜可通過以下方式製備：將粘合劑樹脂溶解於有機溶劑中，向粘合劑樹脂中添加其它組分，將組分攪拌預定時間段，在離型膜上塗覆混合物達適合厚度，例如10微米到50微米，以及使混合物乾燥足夠的時間以揮發掉有機溶劑，從而提供了具有單層結構的各向異性導電膜。
此處，可使用(但不限於)任何典型的有機溶劑。在所述實施例中，將前述程式重複兩次或超過兩次，從而提供了具有多層結構的各向異性導電膜。
根據本發明的另一方面，提供一種由根據本發明的實施例的各向異性導電膜連接的半導體裝置。
具體來說，將參考圖2描述根據所述實施例的半導體裝置。
參考圖2，根據所述實施例的半導體裝置包含具有第一電極70的第一連接部件50；具有第二電極80的第二連接部件60；和安置於第一連接部件50與第二連接部件60之間且包含導電粒子40的各向異性導電膜10，第一電極70通過所述導電粒子與第二電極80電連接。
各向異性導電膜10可為根據本發明的實施例的各向異性 導電膜。
具體來說，在根據所述實施例的半導體裝置中，當各向異性導電膜10置於具有第一電極70的第一連接部件50與具有第二電極80的第二連接部件60之間且壓縮時，第一電極70和第二電極80經導電粒子40彼此連接。
在一個實施例中，第一連接部件和第二連接部件就材料、厚度、尺寸和互連性而言可具有類似結構。第一連接部件和第二連接部件可具有約20微米到約100微米的厚度。
在另一具體實例中，第一連接部件和第二連接部件就材料、厚度、尺寸和互連性而言可具有不同結構和功能。
第一連接部件或第二連接部件可由例如(但不限於)玻璃、印刷電路板(Printed Circuit Board，PCB)、fPCB、COF、TCP、ITO玻璃等等形成。第一電極或第二電極可為突出電極或扁平電極。當第一電極和第二電極為突出電極時，所述電極可具有約2.50微米到約10微米的高度(H)，約50微米到約120微米的寬度(W)以及約50微米到約110微米的電極間間隙(G)。
舉例來說，電極具有約2.50微米到約9微米的高度(H)，約50微米到約100微米的寬度(W)以及約60微米到約100微米的間隙(G)。
當第一電極和第二電極為扁平電極時，這些電極具有約500埃到約1200埃的厚度。
第一電極或第二電極可由(但不限於)ITO、銅、矽、IZO等等形成。
舉例來說，扁平電極可具有800埃到1200埃的厚度，且 突出電極可具有6微米到10微米的高度。在所述情況下，絕緣層可具有4微米到12微米的厚度來展現充分膠粘強度。具體來說，扁平電極可具有1000埃的厚度且突出電極可具有8微米的高度。在所述情況下，絕緣層可具有6微米到10微米的厚度。
所屬領域中已知的任何適合方法都可用于形成根據本發明的實施例的半導體裝置。
接下來，將參考一些實例更詳細地描述本發明。但是，應理解這些實例僅僅是為了說明而提供，且絕不應解釋為限制本發明。
實例和比較實例
如表1中所列，製備第一絕緣層、導電層和第二絕緣層。各層中的組分以重量百分比為單位表示。
第一粘合劑樹脂：雙酚A苯氧基樹脂(聯合碳化物公司(Union Carbide Corporation)，產品名稱：PKHH，重量平均分子量：50,000)
第二粘合劑樹脂：芴類苯氧基樹脂(大阪天然氣株式會社(Osaka Gas Co.,Ltd.)，產品名稱：EG200)
第一環氧樹脂(三菱株式會社(Mitsubishi Co.,Ltd.)，產品名稱：JER-8404)
第二環氧樹脂：經羥基取代的環氧樹脂(式1)
固化劑：陽離子型固化劑(三信化學工業株式會社 (Samshin Chemical Co.,Ltd.)，產品名稱：SI-60L)
無機粒子：7奈米二氧化矽(德固賽有限公司(Degussa GmbH)，產品名稱：R812)
導電粒子：3微米導電粒子(積水化學工業株式會社(Sekisui Chemical Co.,Ltd.)，產品名稱：AUL704)
實例1
製備第一絕緣層組合物
將40重量%第二粘合劑樹脂(大阪天然氣株式會社，產品名稱：EG200)、23重量%第一環氧樹脂(三菱株式會社，產品名稱：JER-8404)與35重量%第二環氧樹脂(式1)混合且使用C-混合器攪拌5分鐘。接著，向混合物中添加2重量%陽離子型固化劑(三信化學工業株式會社，產品名稱：SI-60L)，隨後使用C-混合器攪拌1分鐘(使得混合物溫度不超過60℃)，從而形成第一絕緣層組合物。
製備導電層組合物
以與製備第一絕緣層組合物相同的方式製備導電層組合物，但粘合劑樹脂、環氧樹脂和固化劑的量如表1中進行調整，且添加3微米導電粒子(AUL704，積水化學工業株式會社)和7奈米二氧化矽粒子(R812，德固賽有限公司)。
製備第二絕緣層組合物
以與製備第一絕緣層組合物相同的方式製備第二絕緣層組合物，但粘合劑樹脂、環氧樹脂和固化劑的量如表1中進行調整。
製備各向異性導電膜
將第一絕緣層塗佈於聚對苯二甲酸乙二醇酯離型膜的一個表面上，且在70℃下用熱空氣乾燥5分鐘，從而在1.0微米厚的基底膜上形成第一絕緣層。
接著，使用導電層組合物在第一絕緣層上形成4微米厚的導電層，且使用第二絕緣層組合物在導電層上形成12微米厚的第二絕緣層，從而製備各向異性導電膜。
實例2
使用與實例1中相同的方式，通過如表1中所列出調整第二絕緣層中各別組分的量，製備各向異性導電膜。
實例3
使用與實例1中相同的方式，通過如表1中所列出調整第二絕緣層中各別組分的量，製備各向異性導電膜。
比較實例1
使用與實例1中相同的方式，通過如表1中所列出調整各別組分的量，但導電層組合物不包含無機粒子且第二粘合劑樹脂以55重量%的量使用，製備各向異性導電膜。
比較實例2
使用與實例1中相同的方式，通過如表1中所列出調整各別組分的量，但使用第一粘合劑樹脂代替第二粘合劑樹脂製備導電層，製備各向異性導電膜。
比較實例3
使用與實例1中相同的方式，通過如表1中所列出調整各別組分的量，但使用由15重量%第二粘合劑樹脂、3重量%第一環氧樹脂、5重量%第二環氧樹脂和45重量%二氧化矽構成的導電 層，製備各向異性導電膜。
實驗實例1
擴展長度增加比率的測量
如下測量實例和比較實例中製備的各向異性導電膜的各層的擴展長度增加比率。
製備尺寸為2毫米×20毫米(寬度×長度)的樣品。接著，將玻璃基板分別置於各向異性導電膜的上側和下側，隨後在150℃(參考各向異性導電膜的檢測溫度)下在3兆帕(每一樣品單位面積)負載下壓縮5秒。
接著，在壓縮前和壓縮後測量相應層寬度方向的各層長度。相應層的增加長度可由根據等式1的擴展率增加比率表示。
[等式1]擴展長度增加比率(%)=[(壓縮後寬度方向的相應層長度-壓縮前寬度方向的相應層長度)/壓縮前寬度方向的相應層長度]×100
實驗實例2
第二絕緣層/導電層的擴展長度比率的測量
如下測量實例和比較實例中製備的每一種各向異性導電膜的第二絕緣層擴展長度比導電層擴展長度的比率。
製備尺寸為2毫米×20毫米(寬度×長度)的樣品。接著，將玻璃基板分別薄片置於各向異性導電膜的上側和下側，隨後在150℃(參考各向異性導電膜的檢測溫度)下在3兆帕(每一樣品單位面積)負載下壓縮5秒。
接著，在所述條件下壓縮後測量各層的寬度方向長度，計算第二絕緣層擴展長度比導電層擴展長度的比率。
實驗實例3
粒子捕獲率的測量
如下測量實例和比較實例中製備的每一種各向異性導電膜的粒子捕獲率。
通過將各向異性導電膜置於COF(三星電子株式會社(Samsung Electronics Co.,Ltd.))與塗覆有1000埃厚的銦錫氧化物(ITO)層的玻璃板之間來製備各向異性導電膜。
使用冶金顯微鏡測量預壓縮前置於終端上的導電粒子數(壓縮前的粒子數)和主要壓縮後置於終端上的導電粒子數(壓縮後的粒子數)，隨後根據等式2計算粒子捕獲率。
[等式2]粒子捕獲率=(主要壓縮後連接部分每一單位面積(平方毫米)導電粒子數/預壓縮前各向異性導電膜每一單位面積(平方毫米)導電粒子數)×100
在以下條件下進行預壓縮和主要壓縮。
1)預壓縮：70℃，1秒，1兆帕
2)主要壓縮：150℃，5秒，70兆帕
實驗實例4
連接電阻和可靠性測試後連接可靠性的測量
如下測量實例和比較實例中製備的每一種各向異性導電膜的連接電阻和可靠性測試後連接可靠性。
將每一種各向異性導電膜置於室溫(25℃)下1小時，且通過在70℃測量溫度、1秒和1兆帕的條件下預壓縮和在150℃、5秒和70兆帕條件下主要壓縮，將各向異性導電膜連接到COF (三星電子株式會社(Samsung Electronics Co.,Ltd.))，來製備每一種各向異性導電膜的10個樣本，所述COF是由在0.5 t塗佈有1000埃厚ITO層的無圖案玻璃板上形成允許4-探針測量的圖案來製備。通過4探針測量法(根據ASTM F43-64T)測量各樣本的連接電阻，且對連接電阻計算平均值。
接著，在將每一種各向異性導電膜的10個樣本留在85℃和85% RH下500小時以評估在高溫和高濕度條件下的可靠性後，測量各樣本的連接電阻(根據ASTM D117)，且計算平均值。
實驗實例1到實驗實例4的測量結果顯示於表2中。
參考表2，在實例1到實例3中製備的各向異性導電膜 中，導電層具有20%或小於20%的擴展長度增加比率，第二絕緣層具有50%或大於50%的擴展長度增加比率，且第二絕緣層/導電層的擴展長度比率在3到50範圍內。
在所述測量值範圍內，可確定合適地調整導電層和第二絕緣層的流動性以進一步改良粒子捕獲率以及連接電阻和可靠性測試後連接電阻，因此各向異性導電膜具有改良的絕緣特性和導電性。
但是，在比較實例1中，僅僅通過粘合劑樹脂但不添加二氧化矽來調整導電層的流動性。在所述情況下，可確定儘管導電層具有改良的流動性，但導電層的粒子捕獲率小於30%，從而需要增加導電粒子的量來確保所要導電性，使得難以減少導電粒子向空間流出，且提供大於10歐姆的可靠性測試後連接電阻。
此外，在比較實例2中，使用第一粘合劑樹脂而不使用第二粘合劑樹脂製備導電層。在所述情況下，可確定儘管導電層具有改良的流動性，但導電層具有高的初始連接電阻且可靠性測試後連接電阻不良。此外，在比較實例3中，可確定儘管導電層中所包含的過量二氧化矽可通過抑制流動性來確保粒子捕獲率，但此各向異性導電膜無法具有改良的連接電阻和可靠性測試後連接電阻。
儘管已揭露了一些實施例，但所屬領域的技術人員顯而易知，這些實施例僅僅是為了說明而給出，並且在不脫離本發明的精神和範圍的情況下，可以進行各種修改、改變、更改和等效實施例。因此，本發明的範圍應僅由所附申請專利範圍和其等效物來限制。
1‧‧‧第一絕緣層
2‧‧‧導電層
3‧‧‧第二絕緣層
10‧‧‧各向異性導電膜
40‧‧‧導電粒子

Claims (15)

  1. 一種各向異性導電膜，包括：一層一層往上依序堆疊的第一絕緣層、導電層和第二絕緣層，其中如在將玻璃基板分別置於所述各向異性導電膜的上側與下側上且接著在110℃到200℃的所述各向異性導電膜的檢測溫度下在每一樣品單位面積1兆帕到7兆帕負載下壓縮3秒到7秒後所測量且由等式1所計算，所述導電層在其寬度方向具有20%或小於20%的擴展長度增加比率，且所述第二絕緣層在其所述寬度方向具有50%或大於50%的擴展長度增加比率[等式1]擴展長度增加比率(%)=[(壓縮後寬度方向的相應層長度-壓縮前寬度方向的相應層長度)/壓縮前寬度方向的相應層長度]×100。
  2. 如申請專利範圍第1項所述之各向異性導電膜，其中所述第二絕緣層的擴展長度比所述導電層的擴展長度的比率在3到50範圍內。
  3. 一種各向異性導電膜，包括：一層一層往上依序堆疊的第一絕緣層、導電層和第二絕緣層，其中如在將玻璃基板分別置於所述各向異性導電膜的上側與下側上且接著在110℃到200℃的所述各向異性導電膜的檢測溫度)下在每一樣品單位面積1兆帕到7兆帕的負載下壓縮3秒到7秒後所測量，所述第二絕緣層的擴展長度比所述導電層的擴展長度的比率在3到50範圍內。
  4. 如申請專利範圍第3項所述之各向異性導電膜，其中如由 等式1所計算，在壓縮後，所述導電層在其寬度方向具有20%或小於20%的擴展長度增加比率，且所述第二絕緣層在其所述寬度方向具有50%或大於50%的擴展長度增加比率[等式1]擴展長度增加比率(%)=[(壓縮後寬度方向的相應層長度-壓縮前寬度方向的相應層長度)/壓縮前寬度方向的相應層長度]×100。
  5. 如申請專利範圍第1項或第3項所述之各向異性導電膜，其中如在將所述各向異性導電膜置於包括第一電極與包括第二電極的薄膜上晶片、驅動電路或電路晶片的玻璃上且接著在110℃到190℃下在50兆帕到90兆帕負載下1秒到7秒的條件下主要壓縮後所測量且由等式2所計算，所述各向異性導電膜的粒子捕獲率為30%到60%[等式2]粒子捕獲率=(主要壓縮後連接部分每一單位面積(平方毫米)導電粒子數/預壓縮前各向異性導電膜每一單位面積(平方毫米)導電粒子數)×100。
  6. 如申請專利範圍第1項或第3項所述之各向異性導電膜，其中如在將所述各向異性導電膜置於包括第一電極與包括第二電極的薄膜上晶片、驅動電路或電路晶片的玻璃上且接著在110℃到190℃下在50兆帕到90兆帕負載下1秒到7秒的條件下主要壓縮後所測量，所述各向異性導電膜的連接電阻為4歐姆或小於4歐姆。
  7. 如申請專利範圍第1項或第3項所述之各向異性導電膜， 其中如在將所述各向異性導電膜置於包括第一電極與包括第二電極的薄膜上晶片、驅動電路或電路晶片的玻璃上且接著在110℃到190℃下在50兆帕到90兆帕負載下1秒到7秒的條件下主要壓縮且置於85℃和85% RH下500小時後所測量，所述各向異性導電膜具有10歐姆或小於10歐姆的可靠性測試後連接電阻。
  8. 如申請專利範圍第1項或第3項所述之各向異性導電膜，其中所述第一絕緣層的厚度為2微米或小於2微米，所述導電層的厚度為2微米到10微米，且所述第二絕緣層的厚度為6微米到18微米。
  9. 如申請專利範圍第1項或第3項所述之各向異性導電膜，其中所述導電層包括以所述導電層依據固體含量的總重量計10重量%到40重量%無機粒子。
  10. 如申請專利範圍第9項所述之各向異性導電膜，其中所述無機粒子的平均粒徑為5奈米到20奈米。
  11. 如申請專利範圍第1項或第3項所述之各向異性導電膜，其中所述導電層包括：以所述導電層依據固體含量的總重量計，20重量%到50重量%粘合劑樹脂；5重量%到20重量%環氧樹脂；0.5重量%到10重量%固化劑；10重量%到40重量%無機粒子；以及10重量%到40重量%導電粒子。
  12. 如申請專利範圍第8項所述之各向異性導電膜，其中所述第二絕緣層包括1：1到1：8重量比率的粘合劑樹脂和環氧樹脂。
  13. 如申請專利範圍第12項所述之各向異性導電膜，其中所述第二絕緣層包括：以所述第二絕緣層依據固體含量的總重量計，15重量%到50重量%所述粘合劑樹脂；和40重量%到75重 量%所述環氧樹脂。
  14. 如申請專利範圍第8項所述之各向異性導電膜，其中所述第一絕緣層包括：以所述第一絕緣層依據固體含量的總重量計，20重量%到60重量%粘合劑樹脂；40重量%到80重量%環氧樹脂；以及0.1重量%到10重量%固化劑。
  15. 一種半導體裝置，由如申請專利範圍第1項至第14項中任一項所述之各向異性導電膜連接。
TW103133945A 2013-09-30 2014-09-30 各向異性導電膜和使用其的半導體裝置 TWI556266B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130116391A KR101659128B1 (ko) 2013-09-30 2013-09-30 이방성 도전 필름 및 이를 이용한 반도체 장치

Publications (2)

Publication Number Publication Date
TW201513140A true TW201513140A (zh) 2015-04-01
TWI556266B TWI556266B (zh) 2016-11-01

Family

ID=52739324

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103133945A TWI556266B (zh) 2013-09-30 2014-09-30 各向異性導電膜和使用其的半導體裝置

Country Status (4)

Country Link
US (1) US9331044B2 (zh)
KR (1) KR101659128B1 (zh)
CN (1) CN104513632B (zh)
TW (1) TWI556266B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657122B (zh) * 2016-04-29 2019-04-21 南韓商三星Ｓｄｉ股份有限公司 各向異性導電膜及使用其的連接結構

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101628440B1 (ko) 2013-10-31 2016-06-08 제일모직주식회사 이방성 도전 필름 및 이를 이용한 반도체 장치
KR102429873B1 (ko) 2015-08-31 2022-08-05 삼성전자주식회사 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법
KR101893248B1 (ko) * 2015-11-26 2018-10-04 삼성에스디아이 주식회사 이방 도전성 필름 및 이를 이용한 접속 구조체
KR101922288B1 (ko) * 2015-11-26 2018-11-27 삼성에스디아이 주식회사 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 소자
KR101900544B1 (ko) * 2015-12-07 2018-09-19 삼성에스디아이 주식회사 이방 도전성 필름용 조성물, 이방 도전성 필름 및 이를 이용한 접속 구조체
CN114196334A (zh) * 2016-01-29 2022-03-18 昭和电工材料株式会社 粘接剂带及其制造方法、以及粘接剂膜用卷轴
JP6776609B2 (ja) * 2016-02-22 2020-10-28 デクセリアルズ株式会社 異方性導電フィルム
US10327360B2 (en) 2016-04-11 2019-06-18 TechnoGuard Inc. Method for decreasing air leakage between adjacent elements in a data center
KR101892341B1 (ko) * 2016-04-22 2018-08-27 삼성에스디아이 주식회사 이방성 도전 필름
CN106782761B (zh) * 2016-12-14 2019-06-14 浙江大学 一种具有三明治结构的超弹性导电胶及其制备方法
US20190100663A1 (en) * 2017-10-03 2019-04-04 Shin-Etsu Chemical Co., Ltd. Anisotropic conductive film and method for manufacturing anisotropic conductive film
KR102146998B1 (ko) * 2017-10-26 2020-08-21 국도화학 주식회사 이방 도전성 필름, 이를 포함하는 접속 구조체 및 이를 포함하는 디스플레이 장치
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3678547B2 (ja) 1997-07-24 2005-08-03 ソニーケミカル株式会社 多層異方導電性接着剤およびその製造方法
JP2002169172A (ja) * 2000-11-17 2002-06-14 Internatl Business Mach Corp <Ibm> 液晶表示パネル、液晶表示パネルの製造方法、液晶表示装置、液晶表示装置の製造方法および基板の接合体
US7081675B2 (en) * 2004-08-16 2006-07-25 Telephus Inc. Multilayered anisotropic conductive adhesive for fine pitch
JP2012079972A (ja) * 2010-10-04 2012-04-19 Kyocera Corp 配線基板、実装構造体、複合積層板及び配線基板の製造方法
KR101332441B1 (ko) * 2010-12-31 2013-11-25 제일모직주식회사 이방 도전성 필름
WO2012046923A1 (ko) * 2010-10-08 2012-04-12 제일모직 주식회사 이방성 도전 필름
US10141084B2 (en) * 2010-10-08 2018-11-27 Cheil Industries, Inc. Electronic device
KR101351617B1 (ko) * 2010-12-23 2014-01-15 제일모직주식회사 이방 도전성 필름
KR20120076187A (ko) 2010-12-29 2012-07-09 제일모직주식회사 이방 도전성 필름
US8460237B2 (en) 2011-11-10 2013-06-11 Biosense Webster (Israel), Ltd. Medical device control handle with multiplying linear motion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657122B (zh) * 2016-04-29 2019-04-21 南韓商三星Ｓｄｉ股份有限公司 各向異性導電膜及使用其的連接結構

Also Published As

Publication number Publication date
TWI556266B (zh) 2016-11-01
KR101659128B1 (ko) 2016-09-22
US20150091192A1 (en) 2015-04-02
KR20150037116A (ko) 2015-04-08
CN104513632B (zh) 2017-05-10
US9331044B2 (en) 2016-05-03
CN104513632A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
TWI556266B (zh) 各向異性導電膜和使用其的半導體裝置
KR101150116B1 (ko) 회로 접속용 접착 필름, 회로 부재의 접속 구조 및 회로 부재의 접속 방법
KR101362868B1 (ko) 이중층 이방성 도전성 필름
TW201131583A (en) Anisotropic conductive adhesive composite and film, and circuit connecting structure including the same
JP2009194359A (ja) 回路接続用接着フィルム、これを用いた回路部材の接続構造及び回路部材の接続方法
JP2011192651A (ja) 異方性導電フィルム、接続方法及び接続構造体
TWI797225B (zh) 連接結構體及其製造方法
WO2019188372A1 (ja) 導電材料、及び接続体の製造方法
US9490229B2 (en) Semiconductor device connected by anisotropic conductive film
TWI615072B (zh) 各向異性導電薄膜、其連接方法及其接合體
KR101943718B1 (ko) 이방성 도전 필름 및 이를 이용한 접속물
KR101955749B1 (ko) 이방 도전성 필름용 조성물, 이방 도전성 필름 및 이를 이용한 반도체 장치
KR102207299B1 (ko) 이방 도전성 필름, 이를 포함하는 디스플레이 장치 및／또는 이를 포함하는 반도체 장치
KR101893248B1 (ko) 이방 도전성 필름 및 이를 이용한 접속 구조체
KR101659130B1 (ko) 이방성 도전 필름, 이를 포함하는 디스플레이 장치 및 반도체 장치
JP2010174096A (ja) 異方性導電接着剤
JP6006539B2 (ja) 回路基板及び電子部品搭載基板
CN107338008B (zh) 各向异性导电膜及使用其的连接结构
KR101900542B1 (ko) 이방 도전성 필름용 조성물, 이방 도전성 필름 및 이를 이용한 디스플레이 장치
US10504866B2 (en) Semiconductor device connected by anisotropic conductive film
KR20230056827A (ko) 도전입자의 유동성을 제어한 이방도전성 접착필름의 제조방법
TW201504054A (zh) 各向異性導電膜、包括該各向異性導電膜之影像顯示器、及包括該各向異性導電膜之半導體裝置