TW201510542A - 具開路測試之半導體封裝構件測試系統與方法 - Google Patents

Abstract

本發明係有關於一種具開路測試之半導體封裝構件測試系統與方法，其主要係於半導體封裝構件進行功能測試前，先行進行開路測試。其中，主控制器發送測試訊號至公板模組，公板模組測試半導體封裝構件與測試座之每一接點導通與否，公板模組發送確認訊號至主控制器；接著，主控制器發送啟動訊號至公板模組，公板模組執行測試程式以對半導體封裝構件進行功能測試。據此，本發明既可篩選無法通過開路測試之半導體封裝構件，同時又可偵錯並排除半導體封裝構件與測試座接點接觸不良之情形，而且也可確認公板模組與主控制器間的通訊程式是否運作正常。

Description

具開路測試之半導體封裝構件測試系統與方法

本發明係關於一種具開路測試之半導體封裝構件測試系統與方法，尤指一種適用於對半導體封裝構件與測試裝置間進行開路測試、以及對半導體封裝構件進行功能性測試之測試方法與系統。

半導體的封裝測試產業中，半導體封裝構件於組裝至電路板正式使用前大多會先進行功能測試，或稱系統級測試(System Level Testing，簡稱SLT)，其主要目的在於測試半導體封裝構件是否可以正常運作，以確保其功能之完整性。

常見的功能測試大多直接利用公板，也就是以發表半導體封裝構件時所同步認證發表之公板作為測試中心，由公板內建之測試程式對此待測試半導體封裝構件進行測試。其中，必須由作業人員以人工的方式將待測試的半導體封裝構件置於公板上的測試插座上，再執行公板的公用程式來進行測試。然而，人工處理的方式難免因為作業員的經驗、熟練程度、或精神狀態等等因素導致判斷錯誤，或者難免也會因為人員操作移載半導體封裝構件的過程不慎而導致半導體封裝構件毀損。

另外，既然以公板作為測試裝置，其通常只能進行單一的測試功能，亦即功能測試，而無法進行其他測試或偵錯功能。也就是說，當檢測結果為失敗時，系統通常會直接判定半導體封裝構件為不良品，並不會進一步檢測究竟是設備故障、接點處接觸不良、抑或真的是半導體封裝構件為瑕疵品。據此，常常會有誤判之情形發生，而導致測試的準確率降低，甚至造成半導體封裝構件無謂的損失。

由此可知，一種可以提供即時偵測半導體封裝構件與測試設備間導通裝態之開路測試，又可以進行功能性測試(系統級測試，SLT)之測試方法、及其測試系統，實為產業界迫切的需求。

本發明之主要目的係在提供一種具開路測試之半導體封裝構件測試系統與方法，俾能於半導體封裝構件進行功能測試前，先行進行開路測試，以進一步篩選無法通過開路測試之半導體封裝構件，同時又可偵錯並排除半導體封裝構件與測試座接點接觸不良之情形，而且也可確認公板模組與主控制器間的通訊程式是否運作正常，以提高測試準確率，且可減少系統出錯後之偵錯和故障排除的延宕時間，又可避免傳統因人為操作所造成的總總問題。

為達成上述目的，本發明一種具開路測試之半導體封裝構件測試方法，包括以下步驟：首先，提供一半導體封裝構件至一公板模組之一測試座內，而公板 模組內儲存一測試程式，且公板模組藉由一通訊模組電性連接至一主控制器；再者，主控制器藉由通訊模組控制公板模組對半導體封裝構件進行開路測試；接著，主控制器發送一啟動訊號至公板模組，公板模組執行測試程式以對半導體封裝構件進行功能測試；以及，公板模組傳送一測試結果至主控制器，主控制器並依照測試結果對半導體封裝構件進行分類。

較佳的是，本發明之開路測試步驟可包括：首先，主控制器發送一測試訊號至公板模組；接著，公板模組測試半導體封裝構件與測試座之接點導通與否；以及，公板模組發送一確認訊號至主控制器。其中，於測試半導體封裝構件與測試座之接點導通與否的步驟中，公板模組可分別輸入一檢測訊號至測試座之每一接點，並檢測每一接點之回應訊號，以判斷半導體封裝構件與測試座之接點導通與否。據此，本發明之開路測試可以藉由對每一接點輸入特定訊號，並檢測其回饋的回應訊號來判斷每一接點的開路情況。

另外，在開路測試中，當公板模組接收測試訊號時，公板模組停止一切進行中之測試。換言之，不論公板模組是處於閒置狀態、正進行功能測試、抑或正進行開路測試，只要當公板模組接收測試訊號時，公板模組則停止所有測試並重新啟動開路測試。此外，本發明之公板模組內可運行一作業系統，且於作業系統可處於恆啟動狀態，亦即於每次開路測試與功能測試後作業系統並不關閉，以便進行次一半導體封裝構件之測試。

又，為達成本發明之目的，本發明一種具開路測試之半導體封裝構件測試系統，其包括一主控制器、及一測試分類裝置，主控制器係電性連接測試分類裝置，測試分類裝置包括一供料單元、一公板模組、複數個出料單元、一通訊模組、以及一移載裝置。其中，供料單元係載置待測試之半導體封裝構件，公板模組包括有一測試座、及一儲存單元，而儲存單元儲存有一測試程式；複數個出料單元係載置完成測試並經分類後之半導體封裝構件；通訊模組係電性連接於公板模組與主控制器之間；移載裝置係移載半導體封裝構件於供料單元、公板模組上之測試座、以及複數個出料單元之間。其中，移載裝置自供料單元取得半導體封裝構件後移載至公板模組上之測試座內；主控制器藉由通訊模組控制公板模組對半導體封裝構件進行開路測試；主控制器發送一啟動訊號至公板模組，公板模組執行測試程式以對半導體封裝構件進行功能測試；公板模組傳送一測試結果至主控制器，主控制器依照測試結果對半導體封裝構件進行分類，並控制移載裝置移載半導體封裝構件至複數個出料單元。

較佳的是，本發明具開路測試之半導體封裝構件測試系統，其中，開路測試係指主控制器發送一測試訊號至公板模組，公板模組測試半導體封裝構件與測試座之接點導通與否，公板模組發送一確認訊號至主控制器。其中，公板模組係分別輸入一檢測訊號至測試座之每一接點，並檢測每一接點之回應訊號，以判斷半導體封裝構件與測試座之接點導通與否。

再且，本發明之公板模組的儲存單元儲存有一作業系統，而公板模組內可運行作業系統。另外，本發明之半導體封裝構件可為一堆疊式封裝晶片。

2‧‧‧公板模組

21‧‧‧測試座

22‧‧‧儲存單元

210‧‧‧接點

3‧‧‧通訊模組

4‧‧‧測試分類裝置

41‧‧‧供料單元

42‧‧‧出料單元

43‧‧‧移載裝置

5‧‧‧主控制器

As‧‧‧啟動訊號

C‧‧‧半導體封裝構件

Cr‧‧‧分類結果

Cs‧‧‧確認訊號

Cp‧‧‧通訊程式

Rs‧‧‧測試結果

Ts‧‧‧測試訊號

Tp‧‧‧測試程式

OS‧‧‧作業系統

圖1係本發明一較佳實施例之系統架構圖。

圖2係本發明一較佳實施例之示意圖。

圖3係本發明一較佳實施例之測試流程圖。

本發明具開路測試之半導體封裝構件測試系統與方法在本實施例中被詳細描述之前，要特別注意的是，以下的說明中，類似的元件將以相同的元件符號來表示。

請同時參閱圖1、及圖2，圖1係本發明具開路測試之半導體封裝構件測試系統一較佳實施例之系統架構圖，圖2係本發明具開路測試之半導體封裝構件測試系統一較佳實施例之示意圖。如圖中所示，本發明一種具開路測試之半導體封裝構件測試系統，其主要包括一主控制器5、及一測試分類裝置4，且主控制器5係電性連接測試分類裝置4。再者，測試分類裝置4包括一供料單元41、一公板模組2、三出料單元42、一通訊模組3、以及一移載裝置43。其中，供料單元41係用來載置待測試之半導體封裝構件C。

再者，公板模組2包括有一測試座21、及一儲存單元22，而儲存單元22內儲存有一測試程式Tp、一通 訊程式Cp、及一作業系統OS，且公板模組2常時運行作業系統OS。然而，於此處所稱之作業系統OS為一般常見之Linux作業系統、或視窗作業系統，如Windows 2000、以及Windows XP；公板模組2係指發表半導體封裝構件C時所同步認證發表之公板；測試程式Tp係指公板模組2本身內建的測試程式；而通訊程式Cp係用來使主控制器5與公板模組2間達成資訊連接。

另外，如圖中所示，三個出料單元42包括良品、及不良品承載單元，其係用來載置完成測試並經分類後之半導體封裝構件C。又，通訊模組3係電性連接於公板模組2與主控制器5之間，本實施例所採用之通訊模組3為一通用型輸入輸出連接介面(General Purpose I/O，GPIO)，但並不侷限於此，其亦可為RS232、或其他等效連接介面。

再且，移載裝置43係用來移載半導體封裝構件C於供料單元41、公板模組2上之測試座21、以及複數個出料單元42之間。而且，當移載裝置43將半導體封裝構件C置於測試座21內並進行測試時，移載裝置43同時充當壓接機構，以施力抵接半導體封裝構件C，使其確實與測試座21電性接觸。當然，在本實施例之圖式中僅示出一移載裝置43，但本發明並不侷限於單一移載裝置43，亦可包括多個移載單元而分別負責局部移載任務。此外，在本實施例中半導體封裝構件C為一堆疊式封裝晶片。

請再一併參閱圖3，圖3係本發明一較佳實施例之測試流程圖。如圖中所示，於主控制器5啟動測試時 (步驟S105)，測試分類裝置4之移載裝置43將移載半導體封裝構件C至公板模組2上之測試座21內，並壓接該半導體封裝構件C，使其確實與測試座21內之接點210電性接觸，即步驟S205。

接著，主控制器5啟動連線時(步驟S110)，主控制器5藉由通訊模組3、及通訊程式Cp與測試分類裝置4內之公板模組2建立資訊連接，即步驟S210。其中，通訊程式Cp可預先寫入而儲存於儲存單元22內。

接著，主控制器5啟動開路測試時(步驟S115)，主控制器5發送一測試訊號Ts至公板模組2，而公板模組2測試半導體封裝構件C與測試座21之接點210導通與否。亦即，公板模組2係分別輸入一檢測訊號至測試座21之每一接點210，並檢測每一接點210之回應訊號，以判斷半導體封裝構件C與測試座21之接點210導通與否，即步驟S215。若經確認全部導通，則公板模組2將發送一確認訊號Cs至主控制器5；惟若經開路測試而出現錯誤情況，則進入一般除錯程序，例如測試分類裝置4、及/或主控制器5將發出警示訊號，以利現場作業人員進行處置。及/或依照一個預定規則，將未達到通過門檻(開路測試)的半導體封裝構件C，重新送入檢測裝置之中，由符合預定規則的檢測裝置，重測未到達通過門檻(開路測試)的半導體封裝構件C，可避免原本的檢測裝置因為檢測誤差導致誤判。於此特別值得一提的是，在本實施例中，當公板模組2接收測試訊號時，公板模組2將停止一切進行中之測試。換言之，不論公板模組2是處於閒置狀態、正 進行功能測試、抑或正進行開路測試，只要當公板模組2接收測試訊號Ts時，公板模組則停止所有測試並重新啟動開路測試。

當主控制器5接收到確認訊號Cs後，便啟動功能測試時(步驟S120)，此時主控制器5發送一啟動訊號As至公板模組2，而公板模組2內的作業系統OS便主動執行測試程式Tp以對半導體封裝構件C進行功能測試，即步驟S225。當測試程式Tp執行完畢，即功能測試完畢後，公板模組2將主動回傳測試結果Rs至主控制器5。然而，在本實施例中，作業系統OS處於恆啟動狀態，亦即於每次開路測試與功能測試後，作業系統並不關閉，以便進行次一半導體封裝構件C之測試。

再者，當主控制器5接收到測試結果Rs後，便根據測試結果Rs對半導體封裝構件C進行分類，並發送分類結果Cr至測試分類裝置4，即步驟S125。另一方面，當測試分類裝置4接收到分類結果Cr後，便驅使移載裝置43移載半導體封裝構件C至相應的出料單元42，即步驟S225。最後，主控制器5結束連線(步驟S130)並結束測試，亦即公板模組3與主控制器5結束連線，即步驟S230。

由上可知，本發明所提供之一種具開路測試之半導體封裝構件測試系統與方法至少包括以下功效：(1).於半導體封裝構件進行功能測試前，先行進行開路測試，以進一步篩選無法通過開路測試之半導體封裝構件； (2).藉由開路測試，可偵錯並排除半導體封裝構件與測試座接點接觸不良之情形，以提高測試準確率，且可減少系統出錯後之偵錯和故障排除的延宕時間，又可避免傳統因人為操作所造成的總總問題；以及(3).採用全自動化的測試流程，且每一環節每一步驟皆嚴密監控，一旦某一步驟出錯隨即警示並記錄，現場操作人員得以輕易排除故障原因。

上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。

Claims (10)

1. 一種具開路測試之半導體封裝構件測試方法，包括以下步驟：(A)提供一半導體封裝構件至一公板模組之一測試座內，該公板模組內儲存一測試程式，該公板模組藉由一通訊模組電性連接至一主控制器；(B)該主控制器藉由該通訊模組控制該公板模組對該半導體封裝構件進行開路測試；(C)該主控制器發送一啟動訊號至該公板模組，該公板模組執行該測試程式以對該半導體封裝構件進行功能測試；以及(D)該公板模組傳送一測試結果至該主控制器，該主控制器並依照該測試結果對該半導體封裝構件進行分類。
2. 如申請專利範圍第1項所述具開路測試之半導體封裝構件測試方法，其中，該步驟(B)包括：(B1)該主控制器發送一測試訊號至該公板模組；(B2)該公板模組測試該半導體封裝構件與該測試座之接點導通與否；以及(B3)該公板模組發送一確認訊號至該主控制器。
3. 如申請專利範圍第2項所述具開路測試之半導體封裝構件測試方法，其中，於該步驟(B2)中，該公板模組係分別輸入一檢測訊號至該測試座之每一接點，並檢測每一接點之回應訊號，以判斷該半導體封裝構件與該測試座之接點導通與否。
4. 如申請專利範圍第2項所述具開路測試之半導體封裝構件測試方法，其中，於該步驟(B1)中，當該公板模組接收該測試訊號時，該公板模組停止一切進行中之測試。
5. 如申請專利範圍第1項所述具開路測試之半導體封裝構件測試方法，其中，該公板模組內運行一作業系統，且於該步驟(A)至該步驟(D)中該作業系統處於恆啟動狀態。
6. 一種具開路測試之半導體封裝構件測試系統，其包括一主控制器、及一測試分類裝置，該主控制器係電性連接該測試分類裝置，該測試分類裝置包括：一供料單元，其係載置待測試之半導體封裝構件；一公板模組，其包括有一測試座、及一儲存單元，該儲存單元儲存有一測試程式；複數個出料單元，其係載置完成測試並經分類後之半導體封裝構件；一通訊模組，其係電性連接於該公板模組與該主控制器之間；以及一移載裝置，其係移載該半導體封裝構件於該供料單元、該公板模組上之該測試座、以及該複數個出料單元之間；其中，該移載裝置自該供料單元取得該半導體封裝構件後移載至該公板模組上之該測試座內；該主控制器藉由該通訊模組控制該公板模組對該半導體封裝 構件進行開路測試；該主控制器發送一啟動訊號至該公板模組，該公板模組執行該測試程式以對該半導體封裝構件進行功能測試；該公板模組傳送一測試結果至該主控制器，該主控制器依照該測試結果對該半導體封裝構件進行分類，並控制該移載裝置移載該半導體封裝構件至該複數個出料單元。
7. 如申請專利範圍第6項所述具開路測試之半導體封裝構件測試系統，其中，該開路測試係指該主控制器發送一測試訊號至該公板模組，該公板模組測試該半導體封裝構件與該測試座之接點導通與否，該公板模組發送一確認訊號至該主控制器。
8. 如申請專利範圍第7項所述具開路測試之半導體封裝構件測試系統，其中，該公板模組係分別輸入一檢測訊號至該測試座之每一接點，並檢測每一接點之回應訊號，以判斷該半導體封裝構件與該測試座之接點導通與否。
9. 如申請專利範圍第6項所述具開路測試之半導體封裝構件測試系統，其中，該公板模組之該儲存單元儲存有一作業系統，該公板模組內運行該作業系統。
10. 如申請專利範圍第6項所述具開路測試之半導體封裝構件測試系統，其中，該半導體封裝構件為一堆疊式封裝晶片。