CN104425306A - 具有开路测试的半导体封装构件测试系统和方法 - Google Patents
具有开路测试的半导体封装构件测试系统和方法 Download PDFInfo
- Publication number
- CN104425306A CN104425306A CN201310495280.3A CN201310495280A CN104425306A CN 104425306 A CN104425306 A CN 104425306A CN 201310495280 A CN201310495280 A CN 201310495280A CN 104425306 A CN104425306 A CN 104425306A
- Authority
- CN
- China
- Prior art keywords
- test
- semiconductor packages
- plate module
- public plate
- master controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 184
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title abstract description 9
- 238000012790 confirmation Methods 0.000 claims abstract description 8
- 238000011990 functional testing Methods 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 14
- 238000007599 discharging Methods 0.000 claims description 12
- 238000012546 transfer Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 238000012856 packing Methods 0.000 description 14
- 230000002950 deficient Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明涉及一种具有开路测试的半导体封装构件测试系统和方法,其主要是在半导体封装构件进行功能测试前,先行进行开路测试。其中,主控制器发送测试信号至公板模块,公板模块测试半导体封装构件与测试座的每一接点导通与否,公板模块发送确认信号至主控制器;接着,主控制器发送启动信号至公板模块,公板模块执行测试程序以对半导体封装构件进行功能测试。据此,本发明既可筛选无法通过开路测试的半导体封装构件,同时又可侦错并排除半导体封装构件与测试座接点接触不良的情形,而且也可确认公板模块与主控制器间的通讯程序是否运作正常。
Description
技术领域
本发明涉及一种具有开路测试的半导体封装构件测试系统和方法,特别涉及一种适用于在半导体封装构件与测试装置之间进行开路测试、以及对半导体封装构件进行功能性测试的测试方法和系统。
背景技术
半导体的封装测试产业中,半导体封装构件在组装至电路板正式使用前大多会先进行功能测试,或称系统级测试(SystemLevel Testing,简称SLT),其主要目的在于测试半导体封装构件是否可以正常运作,以确保其功能的完整性。
常见的功能测试大多直接利用公板,也就是以发表半导体封装构件时所同步认证发表的公板作为测试中心,由公板内建的测试程序对该待测试半导体封装构件进行测试。其中,必须由作业人员以人工的方式将待测试的半导体封装构件置于公板上的测试插座上,再执行公板的公用程序来进行测试。然而,人工处理的方式难免因为作业员的经验、熟练程度或精神状态等因素导致判断错误,或者难免也会因为人员操作移载半导体封装构件的过程不慎而导致半导体封装构件的毁损。
另外,既然以公板作为测试装置,其通常只能进行单一的测试功能,即,功能测试,而无法进行其它测试或侦错功能。也就是说,当检测结果为失败时,系统通常会直接判定半导体封装构件为不良品,并不会进一步检测究竟是设备故障、接点处接触不良、抑或真的是半导体封装构件为瑕疵品。据此,常会有误判的情形发生,而导致测试的准确率降低,甚至造成半导体封装构件无谓的损失。
由此可知,产业界迫切需求一种既可以提供实时侦测半导体封装构件与测试设备间导通装态的开路测试,又可以进行功能性测试(系统级测试,SLT)的测试方法和测试系统。
发明内容
本发明的主要目的在于提供一种具有开路测试的半导体封装构件测试系统和方法,其能在半导体封装构件进行功能测试前,先行进行开路测试,以进一步筛选无法通过开路测试的半导体封装构件,同时又可侦错并排除半导体封装构件与测试座接点接触不良的情形,而且也可确认公板模块与主控制器间的通讯程序是否运作正常,以提高测试准确率,且可减少系统出错后的侦错和故障排除的延宕时间,又可避免传统因人为操作所造成的各种问题。
为实现上述目的,本发明的一种具有开路测试的半导体封装构件测试方法,包括以下步骤:首先,提供半导体封装构件至公板模块的测试座内,而公板模块内储存有测试程序,且公板模块通过通讯模块与主控制器电性连接;主控制器通过通讯模块控制公板模块,对半导体封装构件进行开路测试;接着,主控制器发送启动信号至公板模块,公板模块执行测试程序以对半导体封装构件进行功能测试;以及,公板模块传送测试结果至主控制器,主控制器依照测试结果对半导体封装构件进行分类。
优选的是,本发明的开路测试步骤包括:首先,主控制器发送测试信号至公板模块;接着,公板模块测试半导体封装构件与测试座的接点导通与否;以及,公板模块发送确认信号至主控制器。其中,在测试半导体封装构件与测试座的接点导通与否的步骤中,公板模块可分别输入检测信号至测试座的每一接点,并检测每一接点的响应信号,以判断半导体封装构件与测试座的接点导通与否。据此,本发明的开路测试可以通过对每一接点输入特定信号,并检测其反馈的响应信号来判断每一接点的开路情况。
另外,在开路测试中,当公板模块接收测试信号时,公板模块停止一切进行中的测试。换言之,不论公板模块处于闲置状态、正进行功能测试抑或正进行开路测试,只要当公板模块接收测试信号时,公板模块则停止所有测试并重新启动开路测试。此外,本发明的公板模块内可运行操作系统,且操作系统可总是处于启动状态,即,在每次开路测试和功能测试后操作系统并不关闭,以便进行下一次半导体封装构件的测试。
又,为实现本发明的目的,本发明的具有开路测试的半导体封装构件测试系统,其包括主控制器以及测试分类装置,主控制器与测试分类装置电性连接,测试分类装置包括供料单元、公板模块、多个出料单元、通讯模块、以及移载装置。其中,供料单元用于载置待测试的半导体封装构件,公板模块包括测试座以及存储单元,而存储单元储存有测试程序;多个出料单元用于载置完成测试并经分类后的半导体封装构件;通讯模块用于电性连接于公板模块和主控制器之间;移载装置用于在供料单元、公板模块上的测试座以及多个出料单元之间移载半导体封装构件。其中,移载装置在供料单元取得半导体封装构件后移载至公板模块上的测试座内;主控制器借由通讯模块控制公板模块对半导体封装构件进行开路测试;主控制器发送一启动信号至公板模块,公板模块执行测试程序以对半导体封装构件进行功能测试;公板模块传送测试结果至主控制器,主控制器依照测试结果对半导体封装构件进行分类,并控制移载装置将半导体封装构件移载至多个出料单元。
优选的是,本发明的具有开路测试的半导体封装构件测试系统,其中,开路测试是指主控制器发送测试信号至公板模块,公板模块测试半导体封装构件与测试座的接点导通与否,公板模块发送确认信号至主控制器。其中,公板模块分别输入一检测信号至测试座的每一接点,并检测每一接点的响应信号,以判断半导体封装构件与测试座的接点导通与否。
另外,本发明的公板模块的存储单元储存有操作系统,而公板模块内可运行操作系统。另外,本发明的半导体封装构件可为堆叠式封装芯片。
附图说明
图1为本发明一优选实施例的系统框架图。
图2为本发明一优选实施例的示意图。
图3为本发明一优选实施例的测试流程图。
具体实施方式
本发明的具有开路测试的半导体封装构件测试系统和方法,在本实施例被详细描述之前,要特别注意的是,以下的说明中,类似的组件将以相同的组件符号来表示。
请同时参考图1~图2,图1为本发明的具有开路测试的半导体封装构件测试系统一优选实施例的系统框架图,图2为本发明的具有开路测试的半导体封装构件测试系统一优选实施例的示意图。如图中所示,本发明的具有开路测试的半导体封装构件测试系统,其主要包括主控制器5和测试分类装置4,且主控制器5与测试分类装置4电性连接。再者,测试分类装置4包括供料单元41、公板模块2、三个出料单元42、通讯模块3以及移载装置43。其中,供料单元41用来载置待测试的半导体封装构件C。
再者,公板模块2包括测试座21以及存储单元22,而存储单元22内储存有测试程序Tp、通讯程序Cp以及操作系统OS,且公板模块2常时运行操作系统OS。然而,于此处所称的操作系统OS为一般常见的Linux操作系统或窗口操作系统,如Windows2000以及Windows XP;公板模块2是指发表半导体封装构件C时所同步认证发表的公板;测试程序Tp是指公板模块2本身内建的测试程序;而通讯程序Cp用来使主控制器5与公板模块2之间达成信息连接。
另外,如图中所示,三个出料单元42包括良品以及不良品承载单元,其用来载置完成测试并经分类后的半导体封装构件C。又,通讯模块3电性连接于公板模块2和主控制器5之间,本实施例所采用的通讯模块3为一通用型输入输出连接接口(GeneralPurpose I/O,GPIO),但并不局限于此,其亦可为RS232、或其它等效连接接口。
再者,移载装置43用来在供料单元41、公板模块2上的测试座21、以及多个出料单元42之间移载半导体封装构件C。而且,当移载装置43将半导体封装构件C置于测试座21内并进行测试时,移载装置43同时充当压接机构,以施力抵接半导体封装构件C,使其确实与测试座21电性接触。当然,在本实施例的图式中仅示出一移载装置43,但本发明并不局限于单一移载装置43,亦可包括多个移载单元而分别负责局部移载任务。此外,在本实施例中半导体封装构件C为一堆叠式封装芯片。
再一并参考图3,图3为本发明一优选实施例的测试流程图。如图中所示,在主控制器5启动测试时(步骤S105),测试分类装置4的移载装置43将移载半导体封装构件C至公板模块2上的测试座21内,并压接该半导体封装构件C,使其确实与测试座21内的接点210电性接触,即步骤S205。
接着,主控制器5启动联机时(步骤S110),主控制器5通过通讯模块3以及通讯程序Cp与测试分类装置4内的公板模块2建立信息连接,即步骤S210。其中,通讯程序Cp可预先写入而储存于存储单元22内。
接着,主控制器5启动开路测试时(步骤S115),主控制器5发送一测试信号Ts至公板模块2,而公板模块2测试半导体封装构件C与测试座21的接点210导通与否。即,公板模块2分别输入检测信号至测试座21的每一接点210,并检测每一接点210的响应信号,以判断半导体封装构件C与测试座21的接点210导通与否,即步骤S215。若经确认全部导通,则公板模块2将发送确认信号Cs至主控制器5;如果经开路测试而出现错误情况,则进入一般除错程序,例如测试分类装置4和/或主控制器5将发出警示信号,以利现场作业人员进行处置。和/或依照一个预定规则,将未达到通过门坎(开路测试)的半导体封装构件C,重新送入检测装置中,由符合预定规则的检测装置,重测未到达通过门坎(开路测试)的半导体封装构件C,可避免原本的检测装置因为检测误差导致误判。在此特别值得一提的是,在本实施例中,当公板模块2接收测试信号时,公板模块2将停止一切进行中的测试。换言之,不论公板模块2处于闲置状态、正进行功能测试抑或正进行开路测试,只要当公板模块2接收测试信号Ts时,公板模块则停止所有测试并重新启动开路测试。
当主控制器5接收到确认信号Cs后,便启动功能测试(步骤S120),此时主控制器5发送启动信号As至公板模块2,而公板模块2内的操作系统OS便主动执行测试程序Tp以对半导体封装构件C进行功能测试,即步骤S225。当测试程序Tp执行完毕,即功能测试完毕后,公板模块2将主动回传测试结果Rs至主控制器5。然而,在本实施例中,操作系统OS总是处于启动状态,即,在每次开路测试和功能测试后,操作系统并不关闭,以便进行下一次半导体封装构件C的测试。
再者,当主控制器5接收到测试结果Rs后,便根据测试结果Rs对半导体封装构件C进行分类,并发送分类结果Cr至测试分类装置4,即步骤S125。另一方面,当测试分类装置4接收到分类结果Cr后,便驱使移载装置43移载半导体封装构件C至相应的出料单元42,即步骤S225。最后,主控制器5结束联机(步骤S130)并结束测试,即,公板模块3与主控制器5结束联机,即步骤S230。
由上可知,本发明所提供的具有开路测试的半导体封装构件测试系统和方法至少包括以下效果:
(1)在半导体封装构件进行功能测试前,先行进行开路测试,以进一步筛选无法通过开路测试的半导体封装构件;
(2)通过开路测试,可侦错并排除半导体封装构件与测试座接点接触不良的情形,以提高测试准确率,且可减少系统出错后的侦错和故障排除的延宕时间,又可避免传统因人为操作所造成的各种问题;以及
(3)采用全自动化的测试流程,且每一环节、每一步骤均严密监控,一旦某一步骤出错随即警示并记录,现场操作人员得以轻易排除故障原因。
上述实施例仅是为了方便说明而举例而已,本发明所主张的权利范围自应以权利要求书所述为准,而非仅限于上述实施例。
符号说明
2 公板模块
21 测试座
22 存储单元
210 接点
3 通讯模块
4 测试分类装置
41 供料单元
42 出料单元
43 移载装置
5 主控制器
As 启动信号
C 半导体封装构件
Cr 分类结果
Cs 确认信号
Cp 通讯程序
Rs 测试结果
Ts 测试信号
Tp 测试程序
OS 操作系统
Claims (10)
1.一种具有开路测试的半导体封装构件测试方法,包括以下步骤:
(A)提供半导体封装构件至公板模块的测试座内,所述公板模块内储存测试程序,所述公板模块借由通讯模块与主控制器电性连接;
(B)所述主控制器借由所述通讯模块控制所述公板模块对所述半导体封装构件进行开路测试;
(C)所述主控制器发送启动信号至所述公板模块,所述公板模块执行所述测试程序以对所述半导体封装构件进行功能测试;以及
(D)所述公板模块传送测试结果至所述主控制器,所述主控制器依照所述测试结果对所述半导体封装构件进行分类。
2.如权利要求1所述的具有开路测试的半导体封装构件测试方法,其中,所述步骤(B)包括:
(B1)所述主控制器发送测试信号至所述公板模块;
(B2)所述公板模块测试所述半导体封装构件与所述测试座的接点导通与否;以及
(B3)所述公板模块发送确认信号至所述主控制器。
3.如权利要求2所述的具有开路测试的半导体封装构件测试方法,其中,在所述步骤(B2)中,所述公板模块分别输入检测信号至所述测试座的每一接点,并检测每一接点的响应信号,以判断所述半导体封装构件与所述测试座的接点导通与否。
4.如权利要求2所述的具有开路测试的半导体封装构件测试方法,其中,在所述步骤(B1)中,当所述公板模块接收所述测试信号时,所述公板模块停止一切进行中的测试。
5.如权利要求1所述的具有开路测试的半导体封装构件测试方法,其中,所述公板模块内运行操作系统,且在步骤(A)至步骤(D)中所述操作系统总是处于启动状态。
6.一种具有开路测试的半导体封装构件测试系统,其包括主控制器以及测试分类装置,所述主控制器与所述测试分类装置电性连接,所述测试分类装置包括:
供料单元,用于载置待测试的半导体封装构件;
公板模块,其包括测试座以及存储单元,所述存储单元储存有测试程序;
多个出料单元,用于载置完成测试并经分类后的半导体封装构件;
通讯模块,其电性连接于所述公板模块和所述主控制器之间;以及
移载装置,其在所述供料单元、所述公板模块上的测试座以及多个出料单元之间移载所述半导体封装构件;
其中,所述移载装置将由所述供料单元取得的所述半导体封装构件移载至所述公板模块上的所述测试座内;所述主控制器通过所述通讯模块控制所述公板模块,对所述半导体封装构件进行开路测试;所述主控制器发送启动信号至所述公板模块,所述公板模块执行所述测试程序以对所述半导体封装构件进行功能测试;所述公板模块传送测试结果至所述主控制器,所述主控制器依照测试结果对所述半导体封装构件进行分类,并控制所述移载装置将所述半导体封装构件移载至所述多个出料单元。
7.如权利要求6所述的具有开路测试的半导体封装构件测试系统,其中,所述开路测试是指所述主控制器发送测试信号至所述公板模块,所述公板模块测试所述半导体封装构件与所述测试座的接点导通与否,所述公板模块发送确认信号至所述主控制器。
8.如权利要求7所述的具有开路测试的半导体封装构件测试系统,其中,所述公板模块系分别输入检测信号至所述测试座的每一接点,并检测每一接点的响应信号,以判断所述半导体封装构件与所述测试座的接点导通与否。
9.如权利要求6所述的具有开路测试的半导体封装构件测试系统,其中,所述公板模块的存储单元储存有操作系统,所述公板模块内运行所述操作系统。
10.如权利要求6所述的具有开路测试的半导体封装构件测试系统,其中,所述半导体封装构件为堆叠式封装芯片。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102131923A TWI497086B (zh) | 2013-09-05 | 2013-09-05 | Test System and Method of Semiconductor Packaging Component with Open Circuit Test |
TW102131923 | 2013-09-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104425306A true CN104425306A (zh) | 2015-03-18 |
Family
ID=52973967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310495280.3A Pending CN104425306A (zh) | 2013-09-05 | 2013-10-21 | 具有开路测试的半导体封装构件测试系统和方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN104425306A (zh) |
TW (1) | TWI497086B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI607223B (zh) * | 2017-03-24 | 2017-12-01 | Press-measuring mechanism for stacked package electronic components and test classification equipment for application thereof | |
CN109444713A (zh) * | 2018-11-13 | 2019-03-08 | 无锡中微腾芯电子有限公司 | 一种晶圆测试接触故障诊断方法 |
CN110888042A (zh) * | 2019-12-09 | 2020-03-17 | 青岛歌尔微电子研究院有限公司 | Asic芯片晶圆的测试方法、设备和计算机存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200630624A (en) * | 2005-02-25 | 2006-09-01 | Task Technology Inc | Systematic inspection method |
TW200823468A (en) * | 2006-11-20 | 2008-06-01 | Winbond Electronics Corp | Method for verifying test program and computer readable recording medium for storing program thereof |
US20110043233A1 (en) * | 2009-08-18 | 2011-02-24 | Formfactor, Inc. | Wafer level contactor |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100487468C (zh) * | 2006-06-07 | 2009-05-13 | 华为技术有限公司 | 一种背板测试系统 |
TWI512866B (zh) * | 2011-07-08 | 2015-12-11 | Hon Tech Inc | Semiconductor component testing and sorting machine |
CN102784761A (zh) * | 2012-06-25 | 2012-11-21 | 致茂电子(苏州)有限公司 | 半封装堆叠晶片测试分类机台 |
-
2013
- 2013-09-05 TW TW102131923A patent/TWI497086B/zh active
- 2013-10-21 CN CN201310495280.3A patent/CN104425306A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200630624A (en) * | 2005-02-25 | 2006-09-01 | Task Technology Inc | Systematic inspection method |
TW200823468A (en) * | 2006-11-20 | 2008-06-01 | Winbond Electronics Corp | Method for verifying test program and computer readable recording medium for storing program thereof |
US20110043233A1 (en) * | 2009-08-18 | 2011-02-24 | Formfactor, Inc. | Wafer level contactor |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI607223B (zh) * | 2017-03-24 | 2017-12-01 | Press-measuring mechanism for stacked package electronic components and test classification equipment for application thereof | |
CN109444713A (zh) * | 2018-11-13 | 2019-03-08 | 无锡中微腾芯电子有限公司 | 一种晶圆测试接触故障诊断方法 |
CN110888042A (zh) * | 2019-12-09 | 2020-03-17 | 青岛歌尔微电子研究院有限公司 | Asic芯片晶圆的测试方法、设备和计算机存储介质 |
WO2021115288A1 (zh) * | 2019-12-09 | 2021-06-17 | 青岛歌尔微电子研究院有限公司 | Asic芯片晶圆的测试方法、设备和计算机存储介质 |
CN110888042B (zh) * | 2019-12-09 | 2022-02-25 | 青岛歌尔微电子研究院有限公司 | Asic芯片晶圆的测试方法、设备和计算机存储介质 |
Also Published As
Publication number | Publication date |
---|---|
TW201510542A (zh) | 2015-03-16 |
TWI497086B (zh) | 2015-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103568863B (zh) | 电动汽车电池管理系统的实时监测诊断系统及诊断方法 | |
CN107831392B (zh) | 一种全电子联锁硬件智能测试系统 | |
JP5015188B2 (ja) | 電気チャネル自己検査式半導体試験システム | |
CN103367103B (zh) | 半导体产品生产方法及系统 | |
CN104850475B (zh) | 一种设备的测试方法及装置 | |
CN206673990U (zh) | 一种通信报文的检测系统 | |
CN104076808B (zh) | 工控设备的故障诊断系统和方法 | |
CN104680905A (zh) | 一种应用于实验教学的教学过程自动监测系统和监测方法 | |
CN112067970A (zh) | 一种带校验功能的板件智能测试系统 | |
CN104425306A (zh) | 具有开路测试的半导体封装构件测试系统和方法 | |
CN103675576B (zh) | 基于边界扫描的芯片连接测试系统及其方法 | |
CN104991846B (zh) | 一种移动终端工作模式的切换系统和方法 | |
CN104614607B (zh) | 一种测试方法及测试系统 | |
CN103428265A (zh) | Mes管控方法及系统 | |
CN116559629A (zh) | 芯片测试方法、装置、系统及可读存储介质 | |
CN110968004A (zh) | 一种基于FPGA原型验证开发板的Cable测试系统及方法 | |
TW201835763A (zh) | 測試控制器、匯流排系統及測試方法 | |
CN113945826A (zh) | 一种电子板卡测试方法、装置及介质 | |
CN105044552A (zh) | 配网自动化系统的故障诊断方法、系统及其装置 | |
CN112463505A (zh) | 显示设备的压力测试方法及装置 | |
CN109446013A (zh) | 存储设备测试方法、存储设备测试系统及存储介质 | |
CN103308844B (zh) | 测试样板、故障定位方法、控制板和夹具的调试方法 | |
CN204102120U (zh) | 一种cpu测试装置 | |
TWI760611B (zh) | 具監控裝置的燒機測試機台及其監控方法 | |
CN219179518U (zh) | 一种开关机测试装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150318 |
|
WD01 | Invention patent application deemed withdrawn after publication |