TW201503325A - 積體電路元件構造及其製法 - Google Patents

Abstract

本發明揭示一種積體電路元件構造，其中，擴散區係形成於基板中，延伸導體結構與擴散區接觸並沿基板表面向外延伸至擴散區以外一位置，另一延伸導體結構與擴散區接觸，跳接導體結構跨置於二個延伸導體結構上而用以將此二者予以電連接，跳接導體結構可越過一或多個閘極結構，接觸結構穿過介電層而接觸跳接導體結構，金屬導線與接觸結構接觸。

Description

積體電路元件構造及其製法

本發明有關一種半導體技術，特別是有關一種積體電路元件構造及製法。

眾所周知，半導體領域中，記憶裝置由記憶胞及邏輯電路所構成，NOR及NAND為許多CMOS邏輯電路的基本功能單元。在電路佈局時，通常藉由金屬內連線以達到各元件的電連接，例如，利用第一層金屬層(Metal-1)連接MOS電晶體的共同源/汲極的接觸結構。因此，為了預留源/汲極上方的金屬內連線空間，往往必須由源/汲極上的接觸結構上利用第一層金屬層形成金屬導線向外延伸至擴散區之範圍外，與另一分佈方向的第一層金屬層連線銜接，以達到所欲的電性連接；如此，必須增加面積以配置金屬線。因此，在輕薄短小的市場需求下，仍有新穎的積體電路元件構造或製法的需求，以節省電路佈局面積。

本發明之一目的是提供一種新穎的積體電路元件構造，可節省佈局的面積。

依據本發明之一具體實施例，提供一種積體電路元件構 造，其包含一基板、一第一擴散區、一第一閘極結構、一第一延伸導體結構、一第二延伸導體結構、一跳接導體結構、一介電層、一第一接觸結構、及一第一金屬導線。第一擴散區係形成於基板中。第一閘極結構係形成於基板上方並跨過第一擴散區。第一延伸導體結構係形成於基板上方並與第一擴散區接觸。第一延伸導體結構沿基板表面向外延伸至一位置。此位置係超出第一擴散區的範圍。第二延伸導體結構係形成於基板上方。跳接導體結構跨置於第一延伸導體結構上及第二延伸導體結構上，用以將此二者予以電連接。介電層覆蓋基板、第一閘極結構、第一延伸導體結構、第二延伸導體結構及跳接導體結構。第一接觸結構穿過介電層而接觸至跳接導體結構。第一金屬導線形成於介電層表面上並接觸第一接觸結構。

依據本發明之另一具體實施例，提供一種製造積體電路元件之方法，其包含下列步驟。首先，提供一基板。於基板中形成一第一擴散區。於基板上方形成一第一閘極結構，使其跨過第一擴散區。於基板上方形成一第一延伸導體結構及一第二延伸導體結構。使第一延伸導體結構與第一擴散區接觸並沿基板表面向外延伸至一位置。此位置超出第一擴散區的範圍。於基板、第一閘極結構、第一延伸導體結構、第二延伸導體結構之上方形成一第一介電層。於第一介電層中形成一跳接導體結構，跨置於第一延伸導體結構上及第二延伸導體結構上，用以將第一延伸導體結構與第二延伸導體結構予以電連接。於跳接導體結構上方形成一第二介電層。形成一第一接觸結構，使其穿過第二介電層而接觸跳接導體結構。於第二介電層表面上或其中形成一第一金屬導線，使金屬導線接觸第一接觸結構。

於本發明之具體實施例中，使一擴散區上的一延伸導體結構沿基板表面向外延伸至超出此擴散區範圍的位置，再利用一跳接導體結構，跨置於此延伸導體結構與另一延伸導體結構上，用以將二個延伸導體結構予以電連接。跳接導體結構可使用第零層金屬層的材料完成，取代需要轉彎設置的第一層金屬內連線的電連接方式，可使跳接導體結構位於整體單元的面積範圍內，又可讓出擴散區上方第一層金屬連線所需要的空間。在不增加高度下，即可減少佈局面積。

10、11‧‧‧基板

12、36‧‧‧擴散區

13‧‧‧淺溝隔離結構

14、26、38、40‧‧‧閘極結構

15‧‧‧側壁子

16、17、18、19‧‧‧延伸導體結構

20、21‧‧‧跳接導體結構

22、32、46、58、60、72、76‧‧‧接觸結構

23‧‧‧接觸蝕刻停止層

24、34、48、62、64、78‧‧‧金屬導線

25、85、90‧‧‧介電層

27、29、33、35、37、39‧‧‧阻障層

28、30、42、44、54、56、68、70、74‧‧‧導體結構

31‧‧‧金屬矽化物層

50、51、52、53、66‧‧‧閘極線

80、82‧‧‧虛置閘極線

83‧‧‧蓋帽層

84‧‧‧第一層金屬層之前的介電層

86‧‧‧多層介電層

88‧‧‧金屬層間介電層

第1圖顯示依據本發明之一具體實施例之一積體電路元件構造之平面示意圖。

第2圖顯示依據本發明之積體電路元件構造之一實施態樣之截面示意圖。

第3圖顯示依據本發明之積體電路元件構造之另一實施態樣之截面示意圖。

第4圖顯示依據本發明之另一具體實施例之一積體電路元件構造之平面示意圖。

第5圖顯示依據本發明之又另一具體實施例之一積體電路元件構造之平面示意圖。

第6圖顯示依據本發明之仍另一具體實施例之一積體電路元件構造之平面示意圖。

第7圖顯示沿第6圖之XX’線段之截面示意圖。

第8圖顯示沿第6圖之YY’線段之截面示意圖。

請參閱第1圖。第1圖為一上視圖顯示依據本發明之一具體實施例之一積體電路元件構造，其包含一基板10、一擴散區12、一閘極結構14、一延伸導體結構16、一延伸導體結構18、一跳接導體結構20、一介電層、一接觸結構22、及一金屬導線24。基板10可為例如半導體基底。擴散區12是經摻雜的區域，係形成於基板10中。擴散區12一般是被設置於基板10中的電絕緣性的隔離結構(未示出)所圍繞。閘極結構14係形成於基板10上方並跨過擴散區12。延伸導體結構16係形成於基板10上方並與擴散區12接觸。延伸導體結構16沿基板10表面向外延伸至一位置。此位置係超出擴散區12的範圍。延伸導體結構18係形成於基板10上方。跳接導體結構20跨置於延伸導體結構16上及延伸導體結構18上，用以將此二者予以電連接。介電層(未示出)覆蓋基板10、閘極結構14、延伸導體結構16及18及跳接導體結構20。接觸結構22穿過介電層而接觸至跳接導體結構20。金屬導線24形成於介電層表面上並與接觸結構22接觸。因此，金屬導線24透過接觸結構22、跳接導體結構20及延伸導體結構16及18可電連接位於擴散區12的共同源極或共同汲極。

值得注意的是，本發明之特徵之一是，於二個共同源/汲極區上對應形成二個延伸導體結構，其中之一係延伸至超出源/汲極區(即，擴散區)的範圍，另外一個並無特別限制，使一跳接導體結構跳接此二個延伸導體結構，以將此二者予以電連接。請參閱第2及3圖，其顯示跳接導體結構跳接此二個延伸導體結構的二種態樣的截面示意圖，其中，基板11可包括擴散區與隔離結構區之任一者或二者，閘極線51及53位於基板11上，延伸導體結構17與19 也位於基板11上，且在閘極線51及53之任一者的兩側(例如第2圖的情形)或二者的外側(例如第3圖的情形)。跳接導體結構21跳過位於延伸導體結構17與19之間的閘極線53或閘極線51及53，將延伸導體結構17與19二者予以電連接。於一情形是，延伸導體結構17與19高度會高於閘極線51及53高度。

本文中，「第零層金屬層(Metal-0)」是相對於第一層金屬層(Metal-1)的習知技術的說法，第零層金屬層是形成於第一層金屬層之前的介電層(pre-metal dielectric，PMD)中的金屬層。例如，本文中所提及的如第1圖所示的金屬導線24即屬於第一層金屬層。

仍請參閱第1圖，積體電路元件構造可進一步包括一閘極結構26，其形成於基板10上方並跨過擴散區12，例如圖中所示為閘極結構26與閘極結構14並列於擴散區12上的情形。再者，積體電路元件構造可進一步包括使擴散區12與另一金屬導線電連接的結構，例如，設置一導體結構28，使其位於擴散區12上；設置一導體結構30，使其位於導體結構28上；設置一接觸結構32，使其位於導體結構30上；及設置該另一金屬導線34，其與接觸結構32接觸且位於擴散區12上方。金屬導線34可設置於擴散區12上方，如此可節省佈局面積。可使金屬導線34電連接至一電壓裝置(V_dd)，及金屬導線24為電荷輸出。或者，於另一態樣下，可使金屬導線34電連接至一電壓裝置(V_ss)，及金屬導線24為電荷輸出。

又如第1圖所示的一個實施態樣，當前述閘極結構26亦有設置時，可使導體結構28位於閘極結構14與閘極結構26之間，而使金屬導線34可藉由接觸結構32、導體結構30、導體結構28 來電連接閘極結構14與閘極結構26之間的擴散區12；金屬導線34位於閘極結構14及26、及延伸導體結構16及18上方，不會與這些元件碰觸而短路。可使延伸導體結構16位於閘極結構14之與導體結構28不相同的一側，即，延伸導體結構16與導體結構28分別位於閘極結構14的不同側；以及，可使延伸導體結構18位於閘極結構26之與導體結構28不相同的一側，即，延伸導體結構18與導體結構28分別位於閘極結構26的不同側，而使金屬導線24可藉由接觸結構22、跳接導體結構20來同時電連與接延伸導體結構16及18相接觸的擴散區12。但本發明不限於這樣的佈局。

請參閱第4圖，依據本發明之另一具體實施例之積體電路元件構造，還可進一步包括形成於該基板10中的擴散區36、位於擴散區36上的閘極結構38、閘極結構40及導體結構42、位於導體結構42上的導體結構44、位於導體結構44上的接觸結構46、及位於接觸結構46上的金屬導線48。

於進一步的情形，使閘極結構38與閘極結構14可各包括一閘極線50的一部分；換言之，閘極線50形成於基板10上方並跨過擴散區12及36，其跨過擴散區12的部分可供形成閘極結構14，其跨過擴散區36的部分可供形成閘極結構38。另外，閘極結構40與閘極結構26可各包括閘極線52的一部分；換言之，閘極線52形成於基板10上方並跨過擴散區12及36，其跨過擴散區12的部分可供形成閘極結構26，其跨過擴散區36的部分可供形成閘極結構40。另外，可使延伸導體結構16延伸至擴散區36，因此，延伸導體結構16可電連接擴散區12與擴散區36。

又如第4圖所示，積體電路元件構造可進一步包括分別位於閘極線50與閘極線52上的導體結構54及導體結構56、分別位於導體結構54及導體結構56上的接觸結構58及接觸結構60、以及分別與接觸結構58及接觸結構60接觸的一金屬導線62及一金屬導線64。

請參閱第5圖，依據本發明之又另一具體實施例之積體電路元件構造，可再增加閘極數目，以增加共同源/汲極數目，例如可進一步包括一閘極線66，使其通過擴散區12及擴散區36，以及包括位於擴散區12上的一導體結構68、位於導體結構68上的一導體結構70、以及位於導體結構70上的一接觸結構72。金屬導線34與接觸結構72接觸。進一步，積體電路元件構造還可包括位於閘極線66上的一導體結構74、位於導體結構74上的接觸結構76、以及位於導體結構76上的金屬導線78。

再者，依據本發明之積體電路元件構造的擴散區可為平面狀或鰭狀。例如當擴散區12及36的任一者或二者為鰭狀時，積體電路元件構造可進一步包括二個虛置閘極線(dummy gate lines)，用以覆蓋擴散區12或36二端的鰭狀斷面，以供保護。例如第6圖顯示擴散區12及36均為鰭狀的情形，其中，擴散區12及36可分別為複數個，如圖中所示為二個，以增加擴散區的表面積，二個虛置閘極線80及82覆蓋擴散區12及36二端的鰭狀斷面。

第7及8圖分別顯示如第6圖之平面示意圖中沿XX’直線及YY’直線的截面示意圖。參閱第1、7及8圖，依據本發明之另一具體實施例，製造積體電路元件之方法，包含下列步驟。首先，提 供一基板10。於基板10中形成一擴散區12，例如第8圖所示的鰭狀結構。基板10可另包括淺溝隔離結構13，環繞於擴散區12外圍。於基板10上方形成閘極結構14，其跨過擴散區12。於基板10上方形成延伸導體結構16及延伸導體結構18，延伸導體結構16與擴散區12接觸並沿基板10表面向外延伸至一位置，該位置超出擴散區12的範圍。於基板10、閘極結構14、延伸導體結構16、延伸導體結構18之上方形成一介電層84。於介電層84中形成一跳接導體結構20，跨置於延伸導體結構16上及延伸導體結構18上，用以將延伸導體結構16與延伸導體結構18二者予以電連接。於跳接導體結構20上方形成一介電層90，其可包括例如多層介電層86及金屬層間介電層(inter-metal dielectric，IMD)88。形成一接觸結構22，使其穿過介電層90而接觸跳接導體結構20。於介電層90表面上或其中形成金屬導線24，使金屬導線24與接觸結構22接觸。

又如第1及8圖所示，可進一步於基板10上方形成閘極結構26，並使其跨過擴散區12；或可進一步形成導體結構28於擴散區12上、形成導體結構30於導體結構28上、形成接觸結構32於導體結構30上、形成金屬導線34，使其與接觸結構32接觸且位於擴散區12上方。可使導體結構28位於閘極結構14與閘極結構26之間，使延伸導體結構16與導體結構28位於閘極結構14之不同側，及使延伸導體結構18與導體結構28位於閘極結構26之不同側。

上述各具體實施例中，參考第7及8圖所示態樣進一步說明，各延伸導體結構16及18可為例如狹長形接觸結構(slot contact)，並可包括導電材料，例如金屬，例如鎢、銅或其他適用者， 其可進一步包括阻障層29，以防止金屬原子遷移至基板中。延伸導體結構16及18高度較閘極線50及52高，例如前者為500埃，後者為300埃，如此，置於延伸導體結構16及18上的跳接導體結構20不會與閘極線50及52接觸而短路。各跳接導體結構20可包括例如金屬材料，其可利用製作第零層金屬層時同時製作，而可包括例如鎢、銅、鋁或其他適合的金屬，亦可進一步包括阻障層37，以防止金屬原子遷移。金屬導線24及34即為一般的第一層金屬層所製得，可包括例如鎢、銅、鋁或其他適合的金屬，亦可進一步設置阻障層39及35，以防止金屬原子遷移。與各金屬導線24與34連接的導體結構22及32，可為例如介質孔(via)結構，可與金屬導線24及34以例如雙鑲嵌製程製得。各導體結構28及30可包括例如鎢、銅、鋁或其他適合的金屬，亦可進一步設置阻障層33。閘極線50及52或閘極結構14或26或虛置閘極線80及82可包括例如多晶矽或金屬，金屬可為例如鎢(W)、鋁(Al)、鈦(Ti)、氮化鈦(TiN)、三鋁化鈦(TiAl₃)、鉭(Ta)、氮化鉭(TaN)、鉭鋁氮化合物(TaAlN)或其任何組合。其中，對於鰭狀擴散區，閘極線或虛置閘極線可較佳包括例如鎢、鋁、鈦、氮化鈦、三鋁化鈦、鉭、氮化鉭、鉭鋁氮化合物或其任何組合，可進一步設置阻障層27。對於平面型擴散區，閘極線或虛置閘極線可較佳包括例如鉭、鈦、氮化鉭、氮化鈦或其任何組合，可進一步設置高介電常數(high-k)的介電層。於各閘極線50及52或閘極結構14及26或虛置閘極線80及82的側壁可設置側壁子15。而在擴散區12的源/汲區上可先形成一金屬矽化物層31，以輔助延伸導體結構16及18及導體結構28與源/汲區的良好接觸。於金屬矽化物層31與側壁子15上可形成接觸蝕刻停止層23。介電層25、85、及90用以隔離各元件。介電層85可包括閘極上方形成的蓋帽層(cap film)83與形成於第一層金屬層之前的介電 層(pre-metal dielectric，PMD)84。蓋帽層(cap film)83可保護閘極及增高延伸導體結構16及18的高度。介電層90可包括多層介電層86與金屬層間介電層88。各介電層可包括例如習知材料及使用習知技術製得。

各金屬元件的製作可利用鑲嵌或雙鑲嵌製程形成。而使用第零層金屬層製作之同一高度但不同分佈方向的延伸導體結構或其他導體結構，可利用二次微影與蝕刻製程分別於介電層中形成二個方向溝渠，再一次填入金屬材料而完成。

標準的2-或3-或更多輸入端的NAND及NOR電路均可應用本發明之結構與製法。在4-或更多個輸入端的NAND及NOR電路時，可能需要二或更多個跳接導體結構。此可依所需佈局決定。

本發明利用形成於第一層金屬層之前的介電層(pre-metal dielectric，PMD)中的第零層金屬層來形成跳接導體結構等等構件，分攤習知技術利用第一層金屬層所做的線路佈局，增加了佈局的彈性，可減少佈局面積，但不增加單元高度。再者，採用第零層金屬層的跳接導體結構及其他導體結構係依佈局方向以兩段式分別形成溝渠，可增進曝光製程的製程容許度，獲得形狀方正平整的佈局結構。

10‧‧‧基板

12‧‧‧擴散區

14、26‧‧‧閘極結構

16、18‧‧‧延伸導體結構

20‧‧‧跳接導體結構

22、32‧‧‧接觸結構

24、34‧‧‧金屬導線

28、30‧‧‧導體結構

Claims (20)

1. 一種積體電路元件構造，其包含：一基板；一第一擴散區，形成於該基板中；一第一閘極結構，形成於該基板上方並跨過該第一擴散區；一第一延伸導體結構，形成於該基板上方並與該第一擴散區接觸，該第一延伸導體結構沿該基板表面向外延伸至一位置，該位置超出該第一擴散區的範圍；一第二延伸導體結構，形成於該基板上方；一跳接導體結構，跨置於該第一延伸導體結構上及該第二延伸導體結構上用以將該第一延伸導體結構與該第二延伸導體結構予以電連接；一介電層，覆蓋該基板、該第一閘極結構、該第一延伸導體結構、該第二延伸導體結構及該跳接導體結構；一第一接觸結構，穿過該介電層而接觸至該跳接導體結構；以及一第一金屬導線，與該第一接觸結構接觸。
2. 如請求項1之積體電路元件構造，其中，該第一延伸導體結構和該第二延伸導體結構包括一長形接觸結構(slot contact)。
3. 如請求項1之積體電路元件構造，其中，該跳接導體結構包括一金屬層。
4. 如請求項1之積體電路元件構造，進一步包括一第二閘極結構，形成於該基板上方並跨過該第一擴散區。
5. 如請求項1之積體電路元件構造，進一步包括：一第一導體結構，其位於該第一擴散區上；一第二導體結構，其位於該第一導體結構上；一第二接觸結構，其位於該第二導體結構上；及一第二金屬導線，其接觸該第二接觸結構且位於該第一擴散區上方。
6. 如請求項5之積體電路元件構造，進一步包括：一第二閘極結構，形成於該基板上方並跨過該第一擴散區，其中，該第一導體結構位於該第一閘極結構與該第二閘極結構之間，該第一延伸導體結構位於該第一閘極結構之與該第一導體結構不相同的一側，及該第二延伸導體結構位於該第二閘極結構之與該第一導體結構不相同的一側。
7. 如請求項1之積體電路元件構造，進一步包括：一第二擴散區，其形成於該基板中；一第三閘極結構、一第四閘極結構及一第三導體結構位於該第二擴散區上；一第四導體結構位於該第三導體結構上；一第三接觸結構，其位於該第四導體結構上；及一第三金屬導線，其位於該第三接觸結構上。
8. 如請求項7之積體電路元件構造，其中，該第三閘極結構與該第一閘極結構各包括一第一閘極線的一部分，該第四閘極結構與該第二閘極結構各包括一第二閘極線的一部分，及該第一延伸導體結構延伸至該第二擴散區。
9. 如請求項1至8中之任一項之積體電路元件構造，其中，該第一擴散區為平面狀或鰭狀，及該積體電路元件構造進一步包括二虛置閘極線，用以覆蓋該第一擴散區二端。
10. 如請求項7或8之積體電路元件構造，其中，該第一擴散區及該第二擴散區為平面狀或鰭狀，該積體電路元件構造進一步包括二虛置閘極線，用以覆蓋該第一擴散區及該第二擴散區各二端。
11. 一種製造積體電路元件之方法，其包含下列步驟：提供一基板；於該基板中形成一第一擴散區；於該基板上方形成一第一閘極結構，其跨過該第一擴散區；於該基板上方形成一第一延伸導體結構及一第二延伸導體結構，該第一延伸導體結構與該第一擴散區接觸並沿該基板表面向外延伸至一位置，該位置超出該第一擴散區的範圍；於該基板、該第一閘極結構、該第一延伸導體結構、該第二延伸導體結構之上方形成一第一介電層；於該第一介電層中形成一跳接導體結構，跨置於該第一延伸導體結構上及該第二延伸導體結構上，用以將該第一延伸導體結構與該第二延伸導體結構二者予以電連接；於該跳接導體結構上方形成一第二介電層；形成一第一接觸結構，使其穿過該第二介電層而接觸該跳接導體結構；以及形成一第一金屬導線，使該第一金屬導線接觸該第一接觸結構。
12. 如請求項11之製造積體電路元件之方法，其中，該第一延伸導 體結構和該第二延伸導體結構包括一長形接觸結構(slot contact)。
13. 如請求項11之製造積體電路元件之方法，其中，該跳接導體結構包括一金屬層。
14. 如請求項11之製造積體電路元件之方法，進一步包括：形成一第二閘極結構於該基板上方並跨過該第一擴散區。
15. 如請求項11之製造積體電路元件之方法，進一步包括：形成一第一導體結構於該第一擴散區上；形成一第二導體結構於該第一導體結構上；形成一第二接觸結構於該第二導體結構上；及形成一第二金屬導線，使其接觸該第二接觸結構且位於該第一擴散區上方。
16. 如請求項15之製造積體電路元件之方法，進一步包括：形成一第二閘極結構於該基板上方並跨過該第一擴散區，其中，該第一導體結構位於該第一閘極結構與該第二閘極結構之間，該第一延伸導體結構位於該第一閘極結構之與該第一導體結構不相同的一側，及該第二延伸導體結構位於該第二閘極結構之與該第一導體結構不相同的一側。
17. 如請求項11之製造積體電路元件之方法，進一步包括：形成一第二擴散區於該基板中；形成一第三閘極結構、一第四閘極結構及一第三導體結構於該第二擴散區上； 形成一第四導體結構於該第三導體結構上；形成一第三接觸結構於該第四導體結構上；及形成一第三金屬導線於該第三接觸結構上。
18. 如請求項17之製造積體電路元件之方法，其中，使該第三閘極結構與該第一閘極結構各包括一第一閘極線的一部分，使該第四閘極結構與該第二閘極結構各包括一第二閘極線的一部分，及使該第一延伸導體結構延伸至該第二擴散區。
19. 如請求項11至18中之任一項之製造積體電路元件之方法，其中，使該第一擴散區為平面狀或鰭狀，及進一步包括形成二虛置閘極線，使其覆蓋該第一擴散區二端。
20. 如請求項17至18中之任一項之製造積體電路元件之方法，其中，使該第一擴散區及該第二擴散區為平面狀或鰭狀，及進一步包括：形成二虛置閘極線，使其覆蓋該第一擴散區及該第二擴散區各二端。