TW201502977A - 指令執行方法、連接器與記憶體儲存裝置 - Google Patents

指令執行方法、連接器與記憶體儲存裝置 Download PDF

Info

Publication number
TW201502977A
TW201502977A TW102124203A TW102124203A TW201502977A TW 201502977 A TW201502977 A TW 201502977A TW 102124203 A TW102124203 A TW 102124203A TW 102124203 A TW102124203 A TW 102124203A TW 201502977 A TW201502977 A TW 201502977A
Authority
TW
Taiwan
Prior art keywords
instruction
circuit
queue
control circuit
host system
Prior art date
Application number
TW102124203A
Other languages
English (en)
Other versions
TWI507981B (zh
Inventor
Ming-Hui Tseng
Kian-Fui Seng
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW102124203A priority Critical patent/TWI507981B/zh
Priority to US13/971,838 priority patent/US9424206B2/en
Publication of TW201502977A publication Critical patent/TW201502977A/zh
Application granted granted Critical
Publication of TWI507981B publication Critical patent/TWI507981B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一種指令執行方法、連接器與記憶體儲存裝置。此指令執行方法包括：接收來自主機系統的至少一個指令與對應這些指令的至少一個標籤，並且將所述指令暫存在一指令佇列當中；傳送所述標籤至主機系統，並執行所述指令；判斷記憶體儲存裝置的運作狀態是否符合一預設條件；以及若運作狀態符合預設條件，則傳送一設定訊息至主機系統以解除所述標籤對應所述指令。藉此，可以增加記憶體儲存裝置的存取頻寬。

Description

指令執行方法、連接器與記憶體儲存裝置
本發明是有關於一種指令執行方法，且特別是有關於一種用於可複寫式非揮發性記憶體模組的指令執行方法、連接器與記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，可複寫式非揮發性記憶體模組會由一個記憶體控制器所控制並且透過一個連接器耦接至一個主機系統。主機系統會下達指令給記憶體控制器來存取可複寫式非揮發性記憶體模組中的資料。在一些標準中會定義一個指令佇列，主機系統所下達的指令會先儲存在此指令佇列當中，而記憶體控制器可以決定這些指令的執行順序。主機系統與記憶體控制器可用標籤來決 定目前要執行的是那一個指令。如果一個標籤仍然對應至一個指令，則主機系統會認為對應的指令還未被執行完畢。因此，在執行完一個指令以後，連接器會傳送一個訊息給主機系統以解除一個標籤對應至一個指令的狀態。然而，若一個指令所要存取的資料非常少，則上述的訊息可能顯著地會減少記憶體儲存裝置的存取頻寬。因此，如何增加記憶體儲存裝置的存取頻寬，為此領域技術人員所關心的議題。
本發明提供一種指令執行方法、連接器與記憶體儲存裝置，可以增加記憶體儲存裝置的存取頻寬。
本發明一範例實施例提出一種指令執行方法，用於一記憶體儲存裝置。此方法包括：接收來自主機系統的至少一個指令與對應這些指令的至少一個標籤，並且將所述指令暫存在一指令佇列當中；傳送所述標籤至主機系統，並執行所述指令；判斷記憶體儲存裝置的運作狀態是否符合一預設條件；以及若運作狀態符合預設條件，則傳送一設定訊息至主機系統以解除所述標籤對應所述指令。
在一範例實施例中，上述的指令執行方法更包括：判斷用以執行所述指令所需的一緩衝記憶體空間是否準備好；若指令所需的緩衝記憶體空間未準備好，則判斷主機系統與記憶體儲存裝置之間的一連線是否閒置超過一預設時間；若連線已閒置超過 預設時間，則判斷記憶體儲存裝置是否已執行至少另一個指令且未傳送設定訊息至主機系統；以及若記憶體儲存裝置已執行所述另一個指令且未傳送設定訊息至主機系統，則判斷運作狀態符合預設條件。
在一範例實施例中，上述判斷運作狀態是否符合預設條件的步驟包括：在執行所述指令之後，判斷指令佇列中是否有等待被執行的指令；以及若指令佇列中無等待被執行的指令，則判斷運作狀態符合預設條件。
在一範例實施例中，上述判斷運作狀態是否符合預設條件的步驟包括：在執行所述指令以後，取得一計數值；判斷計數值是否大於一臨界值；以及若計數值大於臨界值，判斷運作狀態符合預設條件。
在一範例實施例中，上述的取得計數值的步驟包括：記錄多個旗標；在執行所述指令以後，升起至少一個旗標；以及計數被升起的旗標以計算出上述的計數值。
在一範例實施例中，上述的指令佇列包括一接收指令佇列與一觸發佇列，並且所述指令是根據一執行順序從接收指令佇列被移動至觸發佇列。此指令執行方法更包括：根據接收指令佇列的一個第一指令數目來決定臨界值。
在一範例實施例中，所述指令被接收時，這些指令是暫存在接收指令佇列當中。此指令執行方法更包括：判斷接收指令佇列的一個第二指令數目是否大於第一指令數目；以及若第二指 令數目大於第一指令數目，將第一指令數目設定為相同於第二指令數目。
以另外一個角度來說，本發明一範例實施例提出一種連接器，包括記憶體、傳輸電路、存取電路與控制電路。記憶體是用以儲存一指令佇列。傳輸電路是耦接至記憶體，用以接收來自主機系統的至少一個指令與對應所述指令的至少一個標籤，並且將所述指令暫存在一指令佇列當中。存取電路是耦接至記憶體。控制電路是耦接至傳輸電路與存取電路。傳輸電路用以傳送所述標籤至主機系統，並且存取電路用以執行所述指令。控制電路用以判斷記憶體儲存裝置的一運作狀態是否符合一預設條件。若運作狀態符合預設條件，則傳輸電路用以傳送一設定訊息至主機系統以解除所述標籤對應所述指令。
在一範例實施例中，在執行所述指令之前，控制電路更用以判斷用以執行所述指令所需的一緩衝記憶體空間是否準備好。若所述指令所需的緩衝記憶體空間未準備好，則控制電路用以判斷主機系統與記憶體儲存裝置之間的一連線是否閒置超過一預設時間。若連線已閒置超過預設時間，則控制電路用以判斷存取電路是否已執行至少另一個指令且傳輸電路未傳送設定訊息至主機系統。若存取電路已執行所述另一個指令且傳輸電路未傳送設定訊息至主機系統，則控制電路判斷運作狀態符合預設條件。
在一範例實施例中，上述控制電路判斷運作狀態是否符合預設條件的操作包括：在存取電路執行所述指令之後，控制電 路用以判斷指令佇列中是否有等待被執行的指令；若指令佇列中無等待被執行的指令，則控制電路用以判斷運作狀態符合預設條件。
在一範例實施例中，上述控制電路判斷運作狀態是否符合預設條件的操作包括：在存取電路執行所述指令以後，控制電路取得一計數值；控制電路判斷計數值是否大於一臨界值；若計數值大於臨界值，控制電路判斷運作狀態符合預設條件。
在一範例實施例中，上述的連接器更包括一旗標電路。此旗標電路是耦接至存取電路與控制電路，用以記錄多個旗標。在執行所述指令以後，存取電路也用以升起至少一個旗標。控制電路用以計數被升起的旗標以計算出上述的計數值。
在一範例實施例中，上述的控制電路更用以根據接收指令佇列的一個第一指令數目來決定臨界值。
在一範例實施例中，上述的連接器控制電路更用以判斷接收指令佇列的一個第二指令數目是否大於第一指令數目。若第二指令數目大於第一指令數目，控制電路用以將第一指令數目設定為相同於第二指令數目。
以另外一個角度來說，本發明一範例實施例提出一種記憶體儲存裝置，包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器是用以耦接至一主機系統。可複寫式非揮發性記憶體模組包括多個實體抹除單元。記憶體控制器是耦接至連接器與可複寫式非揮發性記憶體模組。上述的連接器包括記憶 體、傳輸電路、存取電路與控制電路。記憶體是用以儲存一指令佇列。傳輸電路是耦接至記憶體，用以接收來自主機系統的至少一個指令與對應所述指令的至少一個標籤，並且將所述指令暫存在一指令佇列當中。存取電路是耦接至記憶體。控制電路是耦接至傳輸電路與存取電路。傳輸電路用以傳送所述標籤至主機系統，並且存取電路用以執行所述指令。控制電路用以判斷記憶體儲存裝置的一運作狀態是否符合一預設條件。若運作狀態符合預設條件，則傳輸電路用以傳送一設定訊息至主機系統以解除所述標籤對應所述指令。
基於上述，本發明範例實施例提出的指令執行方法、連接器與記憶體儲存裝置，可以在記憶體儲存裝置的運作狀態符合預設條件的時候才傳送設定訊息給主機系統以解除標籤對應指令的狀態。藉此，可以增加記憶體儲存裝置的存取頻寬。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102‧‧‧連接器
104‧‧‧記憶體控制器
106‧‧‧可複寫式非揮發性記憶體模組
304(0)~304(R)‧‧‧實體抹除單元
310、320、330、340、350‧‧‧訊框資訊結構
410‧‧‧記憶體
412‧‧‧指令接收佇列
414‧‧‧觸發佇列
416‧‧‧指令佇列
420‧‧‧傳輸電路
430‧‧‧控制電路
440‧‧‧存取電路
450‧‧‧旗標電路
S501~S508、S601~S603、S701~S705‧‧‧步驟
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖1B是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖1C是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
圖3是根據一範例實施例所繪示的記憶體儲存裝置100與主機系統1000之間的傳輸示意圖。
圖4是根據一範例實施例所繪示的連接器的示意方塊圖。
圖5是根據一範例實施例繪示判斷記憶體儲存裝置的操作狀態是否符合預設條件的流程圖。
圖6是根據一範例實施例繪示記憶體控制器的運作流程圖。
圖7是根據一範例實施例繪示指令執行方法的流程圖。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑 鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
請參照圖2，記憶體儲存裝置100包括連接器102、記憶 體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接器102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、超高速一代(Ultra High Speed-I，UHS-I)介面標準、超高速二代(Ultra High Speed-II，UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card，eMMC)介面標準、通用快閃記憶體(Universal Flash Storage，UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非 揮發性記憶體模組106具有實體抹除單元304(0)~304(R)。例如，實體抹除單元304(0)~304(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，並且屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。例如，每一實體抹除單元是由128個實體程式化單元所組成。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512位元組(byte,B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組， 即一個記憶胞中可儲存至少2個位元資料。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組、複數階記憶胞(Trinary Level Cell,TLC)NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖3是根據一範例實施例所繪示的記憶體儲存裝置100與主機系統1000之間的傳輸示意圖。
請參照圖3，在此以SATA標準為例，主機系統1000與記憶體儲存裝置100之間會交換多個訊框資訊結構(frame information structure，FIS)以完成一個指令的執行。值得注意的是，在SATA標準中，訊框資訊結構是屬於傳輸(transport)層，因此一個訊框資訊結構還會被包含在其他的資料結構中，本領域具有通常知識者應可理解如何傳送訊框資訊結構。此外，主機系統1000與記憶體儲存裝置100還可能交換其他的訊號，本發明並不在此限。當主機系統1000要下達一個指令給記憶體儲存裝置100時，主機系統1000會先傳送一個主機至裝置(host to device，H2D)的訊框資訊結構310(frame information structure，FIS)給記憶體儲存裝置100。訊框資訊結構310是用以指示主機系統1000的一個狀態或是一個指令的資訊。在此，訊框資訊結構310會包括一個指令所對應的標籤(tag)。接下來，記憶體儲存裝置100會傳送裝置至主機(device to host，D2H)的訊框資訊結構320給主機系統1000。在交換了訊框資訊結構310與320後，便表示一個指令已 經傳送給記憶體儲存裝置100，並且此指令會被儲存在一個指令佇列中。而記憶體儲存裝置100可以決定指令佇列中指令的執行順序。
當記憶體儲存裝置100要執行指令佇列中的一個指令時，記憶體儲存裝置100會傳送一個直接記憶體存取設置(direct memory access setup,DMA setup)的訊框資訊結構330給主機系統1000。訊框資訊結構330便會包括所要執行的指令所對應的標籤。所要執行的指令可以是寫入指令、讀取指令、或是任意內容的指令，本發明並不在此限。接下來，主機系統1000會傳送資料(DATA)訊框資訊結構340給記憶體儲存裝置100(例如，所執行的是寫入指令)；或者，記憶體儲存裝置100會傳送資料訊框資訊結構340給主機系統1000(例如，所執行的是讀取指令)。如上所述，主機系統1000與記憶體儲存裝置100是用標籤來決定要執行哪一個指令。在一個指令被執行完畢，但此指令仍然是對應於一個標籤時，主機系統100無法利用此標籤來下達另一個指令。因此，當指令執行完畢以後，記憶體儲存裝置100會傳送設置裝置位元(set device bits,SDB)的訊框資訊結構350給主機系統1000。訊框資訊結構350是用以解除一個標籤對應至一個指令的狀態。例如，假設訊框資訊結構350是用以解除標籤”0”對應於一個指令的狀態，則在接收到訊框資訊結構350以後，主機系統1000便可以再下達另一個對應至標籤”0”的指令給記憶體儲存裝置100。
在此範例實施例中，記憶體儲存裝置100會判斷記憶體 儲存裝置100的一個運作狀態是否符合一個預設條件。若記憶體儲存裝置100的運作狀態符合預設條件，則記憶體儲存裝置100才會傳送一個設置訊息給主機系統1000以解除某些標籤對應於某些指令的狀態。若此預設條件不符合，則記憶體儲存裝置100則暫時不會傳送設置訊息給主機系統1000，即執行完畢的指令仍然會對應至一個標籤。值得注意的是，在SATA標準中，上述的設置訊息例如是訊框資訊結構350。然而，在其他標準中，設置訊息可以是其他用以解除標籤對應至指令的訊息，本發明並不在此限。
圖4是根據一範例實施例所繪示的連接器的示意方塊圖。
請參照圖4，連接器102包括了記憶體410、傳輸電路420、控制電路430、存取電路440與旗標電路450。
記憶體410中儲存了一個指令佇列416。在此範例實施例中，指令佇列416更被實作為接收指令佇列(receive command queue)412與觸發佇列(trigger queue)414。當主機系統1000傳送一個指令給連接器時，此指令會先被暫存在接收指令佇列412當中。記憶體控制器104會決定一個執行順序並且根據此執行順序將一或多個指令從接收指令佇列412移動到觸發佇列414。
傳輸電路420耦接至記憶體410，用以接收來自主機系統1000的訊息(或稱訊號)並傳送訊息至主機系統1000。例如，傳輸電路420會相容於SATA標準的實體層(phy layer)與連結層(link layer)。
控制電路430耦接至傳輸電路420，用以判斷記憶體儲存 裝置100的運作狀態是否符合上述的預設條件。
存取電路440耦接至記憶體410與控制電路430，用以執行與直接記憶體存取(DMA)有關的操作。例如，執行在觸發佇列414中的一個指令可能會需要一個緩衝記憶體空間，其是用來暫存所讀取的資料或是欲被寫入的資料。記憶體410中的一個子空間可被劃分作為緩衝記憶體空間；或者，記憶體儲存裝置100中的另一個記憶體也可作為此緩衝記憶體空間，本發明並不在此限。若觸發佇列414中一個指令所需的緩衝記憶體空間已經準備好(ready)，則傳輸電路420便會傳送此指令對應的標籤給主機系統1000。接下來，存取電路440可將從主機系統1000接收到的資料寫入至緩衝記憶體空間；或者，從存取電路440可將從可複寫式非揮發性記憶體模組106中讀取的資料儲存在緩衝記憶體空間當中，以便透過傳輸電路420傳送給主機系統1000。當執行完上述讀取或寫入的操作以後，便表示一個指令已被執行。
旗標電路450是耦接至存取電路440與控制電路430。旗標電路450中記錄了多個旗標(flag)，並且每一個旗標是對應至一個標籤。當存取電路440執行完一個指令以後，會升起(raise)旗標電路450中對應的旗標。藉此，控制電路430可以根據這些旗標得知哪些指令已被執行完畢但仍然是對應至一個標籤。在傳輸電路420傳送設置訊息至主機系統1000以後，對應的旗標則會被重置。
在一範例實施例中，在存取電路440決定要執行觸發佇 列414中的一個第一指令以後，第一指令會從觸發佇列414中被移除，並且觸發佇列414中還會包括一或多個第二指令。控制電路430會判斷每一個第二指令所需的緩衝記憶體空間是否準備好。若所有的第二指令所需的緩衝記憶體空間都未準備好，控制電路430會再判斷記憶體儲存裝置100與主機系統1000之間的一連線是否閒置(idle)超過一個預設時間。若此連線已閒置超過預設時間，則控制電路430會判斷記憶體儲存裝置100的運作狀態符合上述的預設條件。也就是說，在第一指令被執行以後，控制電路430會驅動傳輸電路420將設定訊息傳送給主機系統1000以解除第一指令對應至標籤的狀態。然而，控制電路430可以在任意的時間點執行上述的判斷步驟。例如，控制電路430可用輪詢(pooling)的方式隨時監測所有第二指令所需的緩衝記憶體空間是否準備好，並且判斷連線是否已閒置超過預設時間。
在另一範例實施例中，控制電路430是在觸發佇列414中的一個第一指令被執行以前判斷執行第一指令所需的緩衝記憶體空間是否準備好。若第一指令所需的緩衝記憶體空間未準備好，則控制電路430會判斷主機系統1000與記憶體儲存裝置100之間的連線是否閒置超過預設時間。若該連線已閒置超過預設時間，則控制電路430還會進一步判斷記憶體儲存裝置100是否已執行至少另一個指令(亦稱第二指令)且未傳送設定訊息至主機系統1000(即，第二指令仍然是對應至一個第二標籤)。若記憶體儲存裝置100已執行第二指令且未傳送設定訊息至該主機系統 1000，則控制電路430會判斷記憶體儲存裝置100的運作狀態符合上述的預設條件。也就是說，雖然第一指令尚未被執行，但設定訊息會被傳送至主機系統1000以解除第二標籤對應至指令的狀態。
如此一來，由於設置訊息是在儲存裝置100與主機系統1000之間的連線閒置時所傳送的，因此可以有效的利用所建立的連線，進而增加記憶體儲存裝置100的存取頻寬。在此，存取頻寬所指的是主機系統1000每秒可以寫入多少資料(透過多個寫入指令)至記憶體儲存裝置100或從記憶體儲存裝置100讀取多少資料(透過多個讀取指令)。
在一範例實施例中，在一個指令從觸發佇列414中被移除以後，控制電路430會判斷觸發佇列414中是否有等待被執行的指令。若觸發佇列414中沒有等待被執行的指令，則控制電路430也會判斷記憶體儲存裝置100的運作狀態符合預設條件，並且驅動傳輸電路420將設定訊息傳送給主機系統1000。同樣地，控制電路430也可以在任意時間點判斷觸發佇列414中是否有等待被執行的指令。
在一範例實施例中，在觸發佇列414中的第一指令被存取電路440執行以後，存取電路440會取得一個計數值。此計數值表示有多少個指令已被執行完但仍對應至一個標籤。例如，控制電路430可以計數旗標電路450中有多少個旗標被昇起以計算出上述的計數值。然而，控制電路430也可以在一個指令被執行 以後將計數值加上1，並且在發送設定訊息傳送給主機系統1000時重置計數值，本發明並不在此限。控制電路430會判斷此計數值是否大於一個臨界值。若計數值大於該臨界值，則控制電路430也會判斷記憶體儲存裝置100的運作狀態符合預設條件，即控制電路430會驅動傳輸電路420將設定訊息傳送給主機系統1000以解除第一指令對應至一個標籤的狀態。
由於當一個標籤仍然對應至一個指令時，主機系統1000不能利用此標籤下達另一個指令，因此在一範例實施例中，記憶體控制器104會根據接收指令佇列412的一個第一指令數目來決定該臨界值。此第一指令數目是表示主機系統1000最多會利用幾個標籤來下達指令。在SATA標準中，主機系統1000最多可以使用32個標籤，但主機系統1000可能只會使用16或24個標籤。因此，當第一指令數目越小時，上述的臨界值便會越小，以避免主機系統1000不能下達其他的指令。例如，記憶體控制器104可以將臨界值設定為第一指令數目的2/3，但本發明並不在此限。更具體來說，記憶體控制器104會持續的判斷接收指令佇列412中指令的數目(亦稱第二指令數目)是否大於第一指令數目。若目前接收指令佇列412的第二指令數目大於第一指令數目，則記憶體控制器104會將第一指令數目設定為相同於第二指令數目。
在本範例實施例中，上述的臨界值是由記憶體控制器104來決定，但在另一範例實施例中，此臨界值也可以由控制電路430來決定，並且由控制電路430來決定第一指令數目，本發明並不 在此限。另一方面，上述記憶體儲存裝置100的運作狀態符合預設條件的多個情況可以任意的結合。例如，控制電路430可以在計數值大於臨界值或觸發佇列414中沒有等待執行的指令時，判斷運作狀態符合預設條件。圖5是根據一範例實施例繪示判斷記憶體儲存裝置的運作狀態是否預設條件的流程圖。請參照圖5，在步驟S501，存取電路440是處於閒置的狀態。在步驟S502中，控制電路430與存取電路440會判斷觸發佇列414中是否有等待被執行的指令。若觸發佇列414中有等待被執行的指令，在步驟S503中，存取電路440會確認所需要的緩衝記憶體空間，並從觸發佇列414中選取一個指令。在步驟S504中，控制電路430會判斷是否觸發佇列414中所有的指令所需要的緩衝記憶體空間都未準備好且主機系統1000與記憶體儲存裝置100之間的連線已閒置超過一預設時間。若觸發佇列414中一個指令所需要的緩衝記憶體空間已準備好，或者是主機系統1000與記憶體儲存裝置100之間的連線沒有閒置超過預設時間，則回到步驟S503。另外，在步驟S505(步驟S504與步驟S505可以同時被執行)中，存取電路440會開始執行一個指令(例如，開始讀取或寫入資料)，並且判斷資料是否傳輸完畢。若資料已傳輸完畢，在步驟S506中，存取電路440會取得計數值。在步驟S507中，控制電路430會判斷是否計數值大於臨界值或觸發佇列414中沒有等待被執行的指令。若計數值小於等於臨界值並且觸發佇列414中有等待被執行的指令，則回到步驟S502。若步驟507的結果為是，或者步驟S504的結果為 是，在步驟S508中，控制電路430會驅動傳輸電路420傳送設定訊息給主機系統1000以解除一或多個標籤對應至指令的狀態。
值得注意的是，在步驟S508中，傳送給主機系統1000的設定訊息可用以解除多個標籤分別對應至一個指令的狀態。舉例來說，傳輸電路420從主機系統1000接收了第一指令與第二指令並把第一指令與第二指令儲存在接收指令佇列412當中。傳輸電路420也接收了對應於第一指令的第一標籤和對應於第二指令的第二標籤。在第一指令被執行(步驟S506)以後，步驟S507的結果為否。接下來會執行第二指令，即第二指令所對應的第二標籤會被傳輸電路420傳送給主機系統1000且存取電路440會傳輸對應的資料(步驟S505)。接下來，步驟S507的結果為是(或者，步驟S504的結果為是)，因此在步驟S508中，傳輸電路420會傳送設定訊息至主機系統1000以清除第一標籤與第二標籤對應至指令的狀態。
圖6是根據一範例實施例繪示記憶體控制器的運作流程圖。
請參照圖6，在步驟S601中，記憶體控制器104是處於閒置的狀態。在步驟S602中，記憶體控制器104判斷接收指令佇列412是否有指令。若步驟S602的結果為是，在步驟S603中，記憶體控制器104會將一個指令移動到觸發佇列414，並且取得接收指令佇列412的第一指令個數以調整上述的臨界值。
圖7是根據一範例實施例繪示指令執行方法的流程圖。
請參照圖7，在步驟S701中，接收來自主機系統的至少一個指令與對應此至少一指令的至少一標籤，並且將此至少一指令暫存在指令佇列當中。在步驟S702中，傳送上述的至少一標籤至主機系統並且執行上述的至少一指令。在步驟S703中，判斷記憶體儲存裝置100的運作狀態是否符合預設條件。若步驟S703的結果為是，在步驟S704中，傳送設定訊息至主機系統以解除上述的至少一標籤對應上述的至少一指令。若不符合預設條件，在步驟S705中，不傳送設定訊息至主機系統。值得注意的是，步驟S705所指的並不是永遠不傳送設定訊息至主機系統1000。在任意的時間點，當判斷預設條件已符合時，設定訊息便會被傳送至主機系統1000。
圖7中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖7中各步驟可以實作為多個程式碼或是電路(例如，傳輸電路420、控制電路430與存取電路440)，本發明並不在此限。此外，圖7的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明並不在此限。
綜上所述，本發明範例實施例所提出的指令執行方法、連接器與記憶體儲存裝置，可以在預設條件符合的情況才送出設定訊息給主機系統。如此一來，一個設定訊息會用以解除多個標籤對應至指令的狀態，而主機系統與記憶體儲存裝置之間所傳輸的設定訊息的數目會減少。當每個指令所需要傳輸的資料越小時，則記憶體儲存裝置的存取頻寬會提升的越多。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S701~S705‧‧‧步驟

Claims (21)

  1. 一種指令執行方法，用於一記憶體儲存裝置，包括：接收來自一主機系統的至少一指令與對應該至少一指令的至少一標籤，並且將該至少一指令暫存在一指令佇列當中；傳送該至少一標籤至該主機系統，並執行該至少一指令；判斷該記憶體儲存裝置的一運作狀態是否符合一預設條件；以及若該運作狀態符合該預設條件，則傳送一設定訊息至該主機系統以解除該至少一標籤對應該至少一指令。
  2. 如申請專利範圍第1項所述的指令執行方法，在執行該至少一指令之前，該指令執行方法更包括：判斷用以執行該至少一指令所需的一緩衝記憶體空間是否準備好；若該至少一指令所需的該緩衝記憶體空間未準備好，則判斷該主機系統與該記憶體儲存裝置之間的一連線是否閒置超過一預設時間；若該連線已閒置超過該預設時間，則判斷該記憶體儲存裝置是否已執行至少一另一指令且未傳送該設定訊息至該主機系統；以及若該記憶體儲存裝置已執行該至少一另一指令且未傳送該設定訊息至該主機系統，則判斷該運作狀態符合該預設條件。
  3. 如申請專利範圍第1項所述的指令執行方法，其中判斷該 運作狀態是否符合該預設條件的步驟包括：在執行該至少一指令之後，判斷該指令佇列中是否有等待被執行的指令；以及若該指令佇列中無等待被執行的指令，則判斷該運作狀態符合該預設條件。
  4. 如申請專利範圍第1項所述的指令執行方法，其中判斷該運作狀態是否符合該預設條件的步驟包括：在執行該至少一指令以後，取得一計數值；判斷該計數值是否大於一臨界值；以及若該計數值大於該臨界值，判斷該運作狀態符合該預設條件。
  5. 如申請專利範圍第4項所述的指令執行方法，其中取得該計數值的步驟包括：記錄多個旗標；在執行該至少一指令以後，升起該些旗標的至少其中之一；以及計數被升起的該些旗標以計算出該計數值。
  6. 如申請專利範圍第4項所述的指令執行方法，其中該指令佇列包括一接收指令佇列與一觸發佇列，並且該至少一指令是根據一執行順序從該接收指令佇列被移動至該觸發佇列，該指令執行方法更包括：根據該接收指令佇列的一第一指令數目來決定該臨界值。
  7. 如申請專利範圍第6項所述的指令執行方法，其中該至少 一指令被接收時，該至少一指令是暫存在該接收指令佇列當中，該指令執行方法更包括：判斷該接收指令佇列的一第二指令數目是否大於該第一指令數目；以及若該第二指令數目大於該第一指令數目，將該第一指令數目設定為相同於該第二指令數目。
  8. 一種連接器，包括：一記憶體，用以儲存一指令佇列；一傳輸電路，耦接至該記憶體，用以接收來自一主機系統的至少一指令與對應該至少一指令的至少一標籤，並且將該至少一指令暫存在一指令佇列當中；一存取電路，耦接至該記憶體；以及一控制電路，耦接至該傳輸電路與該存取電路，其中，該傳輸電路用以傳送該至少一標籤至該主機系統，並且該存取電路用以執行該至少一指令，其中，該控制電路用以判斷該記憶體儲存裝置的一運作狀態是否符合一預設條件，若該運作狀態符合該預設條件，則該傳輸電路用以傳送一設定訊息至該主機系統以解除該至少一標籤對應該至少一指令。
  9. 如申請專利範圍第8項所述的連接器，在執行該至少一指令之前，該控制電路更用以判斷用以執行該至少一指令所需的一緩衝記憶體空間是否準備好， 若該至少一指令所需的該緩衝記憶體空間未準備好，則該控制電路用以判斷該主機系統與該記憶體儲存裝置之間的一連線是否閒置超過一預設時間，若該連線已閒置超過該預設時間，則該控制電路用以判斷該存取電路是否已執行至少一另一指令且該傳輸電路未傳送該設定訊息至該主機系統；以及若該存取電路已執行該至少一另一指令且該傳輸電路未傳送該設定訊息至該主機系統，則該控制電路判斷該運作狀態符合該預設條件。
  10. 如申請專利範圍第8項所述的連接器，其中該控制電路判斷該運作狀態是否符合該預設條件的操作包括：在該存取電路執行該至少一指令之後，該控制電路用以判斷該指令佇列中是否有等待被執行的指令；以及若該指令佇列中無等待被執行的指令，則該控制電路用以判斷該運作狀態符合該預設條件。
  11. 如申請專利範圍第8項所述的連接器，其中該控制電路判斷該運作狀態是否符合該預設條件的操作包括：在該存取電路執行該至少一指令以後，該控制電路取得一計數值；該控制電路判斷該計數值是否大於一臨界值；以及若該計數值大於該臨界值，該控制電路判斷該運作狀態符合該預設條件。
  12. 如申請專利範圍第11項所述的連接器，更包括：一旗標電路，耦接至該存取電路與該控制電路，用以記錄多個旗標，其中，在執行該至少一指令以後，該存取電路升起該些旗標的至少其中之一，其中，該控制電路用以計數被升起的該些旗標以計算出該計數值。
  13. 如申請專利範圍第11項所述的連接器，其中該指令佇列包括一接收指令佇列與一觸發佇列，並且該至少一指令是根據一執行順序從該接收指令佇列被移動至該觸發佇列，其中，該控制電路更用以根據該接收指令佇列的一第一指令數目來決定該臨界值。
  14. 如申請專利範圍第13項所述的連接器，其中該傳輸電路接收該至少一指令時，該傳輸電路將該至少一指令暫存在該接收指令佇列當中，其中，該控制電路更用以判斷該接收指令佇列的一第二指令數目是否大於該第一指令數目，其中，若該第二指令數目大於該第一指令數目，該控制電路用以將該第一指令數目設定為相同於該第二指令數目。
  15. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，包括多個實體抹除單元； 以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中，該種連接器包括：一記憶體，用以儲存一指令佇列；一傳輸電路，耦接至該記憶體，用以接收來自一主機系統的至少一指令與對應該至少一指令的至少一標籤，並且將該至少一指令暫存在一指令佇列當中；一存取電路，耦接至該記憶體；以及一控制電路，耦接至該傳輸電路與該存取電路，其中，該傳輸電路用以傳送該至少一標籤至該主機系統，並且該存取電路用以執行該至少一指令，其中，該控制電路用以判斷該記憶體儲存裝置的一運作狀態是否符合一預設條件，若該運作狀態符合該預設條件，則該傳輸電路用以傳送一設定訊息至該主機系統以解除該至少一標籤對應該至少一指令。
  16. 如申請專利範圍第15項所述的記憶體儲存裝置，在執行該至少一指令之前，該控制電路更用以判斷用以執行該至少一指令所需的一緩衝記憶體空間是否準備好，若該至少一指令所需的該緩衝記憶體空間未準備好，則該控制電路用以判斷該主機系統與該記憶體儲存裝置之間的一連線是否閒置超過一預設時間， 若該連線已閒置超過該預設時間，則該控制電路用以判斷該存取電路是否已執行至少一另一指令且該傳輸電路未傳送該設定訊息至該主機系統；以及若該存取電路已執行該至少一另一指令且該傳輸電路未傳送該設定訊息至該主機系統，則該控制電路判斷該運作狀態符合該預設條件。
  17. 如申請專利範圍第15項所述的記憶體儲存裝置，其中該控制電路判斷該運作狀態是否符合該預設條件的步驟包括：在該存取電路執行該至少一指令之後，該控制電路判斷該指令佇列中是否有等待被執行的指令，若該指令佇列中無等待被執行的指令，則該控制電路判斷該運作狀態符合該預設條件。
  18. 如申請專利範圍第15項所述的記憶體儲存裝置，其中該控制電路判斷該運作狀態是否符合該預設條件的步驟包括：在該存取電路執行該至少一指令以後，該控制電路取得一計數值；該控制電路判斷該計數值是否大於一臨界值；以及若該計數值大於該臨界值，該控制電路判斷該運作狀態符合該預設條件。
  19. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該連接器更包括：一旗標電路，耦接至該存取電路與該控制電路，用以記錄多 個旗標，其中，在執行該至少一指令以後，該存取電路升起該些旗標的至少其中之一，其中，該控制電路用以計數被升起的該些旗標以計算出該計數值。
  20. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該指令佇列包括一接收指令佇列與一觸發佇列，並且該至少一指令是根據一執行順序從該接收指令佇列被移動至該觸發佇列，其中，該記憶體控制器更用以根據該接收指令佇列的一第一指令數目來決定該臨界值。
  21. 如申請專利範圍第20項所述的記憶體儲存裝置，其中該傳輸電路接收該至少一指令時，該傳輸電路將該至少一指令暫存在該接收指令佇列當中，其中，該記憶體控制器更用以判斷該接收指令佇列的一第二指令數目是否大於該第一指令數目，其中，若該第二指令數目大於該第一指令數目，該記憶體控制器用以將該第一指令數目設定為相同於該第二指令數目。
TW102124203A 2013-07-05 2013-07-05 指令執行方法、連接器與記憶體儲存裝置 TWI507981B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102124203A TWI507981B (zh) 2013-07-05 2013-07-05 指令執行方法、連接器與記憶體儲存裝置
US13/971,838 US9424206B2 (en) 2013-07-05 2013-08-21 Command executing method, connector and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102124203A TWI507981B (zh) 2013-07-05 2013-07-05 指令執行方法、連接器與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201502977A true TW201502977A (zh) 2015-01-16
TWI507981B TWI507981B (zh) 2015-11-11

Family

ID=52133588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102124203A TWI507981B (zh) 2013-07-05 2013-07-05 指令執行方法、連接器與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US9424206B2 (zh)
TW (1) TWI507981B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109213687A (zh) * 2017-06-30 2019-01-15 慧荣科技股份有限公司 数据储存装置、存储器操作方法及操作指令执行方法
TWI704496B (zh) * 2018-03-29 2020-09-11 日商東芝記憶體股份有限公司 電子機器、電腦系統及其等之控制方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2548845B (en) * 2016-03-29 2019-11-27 Imagination Tech Ltd Handling memory requests
EP3701354A4 (en) 2017-10-24 2021-06-30 Rambus Inc. MEMORY MODULE WITH A PROGRAMMABLE INSTRUCTION BUFFER
US11907577B2 (en) 2021-12-06 2024-02-20 Western Digital Technologies, Inc. Command queuing for data storage devices
CN114721984B (zh) * 2022-03-30 2024-03-26 湖南长城银河科技有限公司 面向低延时应用的sata接口数据传输方法和系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6145052A (en) * 1997-11-04 2000-11-07 Western Digital Corporation Disk drive with adaptive pooling for command reordering
US6941427B2 (en) * 2002-12-20 2005-09-06 Lsi Logic Corporation Method and apparatus for improving queue traversal time
TWI322354B (en) * 2005-10-18 2010-03-21 Via Tech Inc Method and system for deferred command issuing in a computer system
US8269780B2 (en) * 2007-06-07 2012-09-18 Apple Inc. Batching graphics operations with time stamp tracking
US7898554B2 (en) * 2007-06-07 2011-03-01 Apple Inc. Asymmetric two-pass graphics scaling
US20090094385A1 (en) * 2007-10-08 2009-04-09 Freking Ronald E Techniques for Handling Commands in an Ordered Command Stream
TWI397009B (zh) * 2009-04-30 2013-05-21 Inventec Corp 基本輸入輸出系統的資料處理裝置
US8352689B2 (en) * 2009-11-30 2013-01-08 Lsi Corporation Command tag checking in a multi-initiator media controller architecture
US8380894B2 (en) * 2009-12-11 2013-02-19 International Business Machines Corporation I/O mapping-path tracking in a storage configuration
TWI417727B (zh) * 2010-11-22 2013-12-01 Phison Electronics Corp 記憶體儲存裝置、其記憶體控制器與回應主機指令的方法
TWI467372B (zh) * 2011-07-06 2015-01-01 Phison Electronics Corp 指令執行方法、記憶體控制器與記憶體儲存裝置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109213687A (zh) * 2017-06-30 2019-01-15 慧荣科技股份有限公司 数据储存装置、存储器操作方法及操作指令执行方法
CN109213687B (zh) * 2017-06-30 2022-12-02 慧荣科技股份有限公司 数据储存装置、存储器操作方法及操作指令执行方法
TWI704496B (zh) * 2018-03-29 2020-09-11 日商東芝記憶體股份有限公司 電子機器、電腦系統及其等之控制方法
US10891061B2 (en) 2018-03-29 2021-01-12 Toshiba Memory Corporation Electronic device, computer system, and control method
US11520496B2 (en) 2018-03-29 2022-12-06 Kioxia Corporation Electronic device, computer system, and control method

Also Published As

Publication number Publication date
US9424206B2 (en) 2016-08-23
US20150012670A1 (en) 2015-01-08
TWI507981B (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
US8949492B2 (en) Apparatus including buffer allocation management and related methods
TWI430094B (zh) 記憶體儲存裝置、記憶體控制器與溫度管理方法
EP2715729B1 (en) Apparatus including memory system controllers and related methods
TWI507981B (zh) 指令執行方法、連接器與記憶體儲存裝置
US8706948B2 (en) Data writing method for non-volatile memory, and controller and storage system using the same
US8775760B2 (en) Modifying a host interface setting for a non-volatile memory module
US8595523B2 (en) Data writing method for non-volatile memory, and controller and storage system using the same
TWI607448B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TW201426303A (zh) 資料讀取方法、記憶體控制器與記憶體儲存裝置
KR20190083150A (ko) 데이터 저장 장치 및 그것의 동작 방법
TWI545588B (zh) 控制方法、連接器與記憶體儲存裝置
KR102140297B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US9733832B2 (en) Buffer memory accessing method, memory controller and memory storage device
US20210326060A1 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US9152348B2 (en) Data transmitting method, memory controller and data transmitting system
TWI494944B (zh) 記憶體模組偵測方法、記憶體控制電路單元及儲存裝置
US10191659B2 (en) Buffer memory management method, memory control circuit unit and memory storage device
TWI569201B (zh) 控制方法、記憶體控制器與資料傳輸系統
TW201926333A (zh) 記憶體系統及其操作方法
CN104008072A (zh) 控制方法、连接器与存储器存储装置
CN104298468B (zh) 指令执行方法、连接器与存储器储存装置