TWI569201B - 控制方法、記憶體控制器與資料傳輸系統 - Google Patents

控制方法、記憶體控制器與資料傳輸系統 Download PDF

Info

Publication number
TWI569201B
TWI569201B TW102103807A TW102103807A TWI569201B TW I569201 B TWI569201 B TW I569201B TW 102103807 A TW102103807 A TW 102103807A TW 102103807 A TW102103807 A TW 102103807A TW I569201 B TWI569201 B TW I569201B
Authority
TW
Taiwan
Prior art keywords
instruction
action information
memory
execution
host system
Prior art date
Application number
TW102103807A
Other languages
English (en)
Other versions
TW201430697A (zh
Inventor
李乾輔
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW102103807A priority Critical patent/TWI569201B/zh
Priority to US13/831,848 priority patent/US9268554B2/en
Publication of TW201430697A publication Critical patent/TW201430697A/zh
Application granted granted Critical
Publication of TWI569201B publication Critical patent/TWI569201B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

控制方法、記憶體控制器與資料傳輸系統
本發明是有關於一種控制方法，且特別是有關於一種可複寫式非揮發性記憶體模組的控制方法、記憶體控制器與資料傳輸系統。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，可複寫式非揮發性記憶體模組是被一個記憶體控制器所控制。記憶體控制器會提供多個指令給一個主機系統，並且一個主機系統可以下達這些指令給此記憶體控制器來控制可複寫式非揮發性記憶體模組。然而，這些指令是在生產記憶體控制器的過程中就已被固定的。若記憶體控制器的生產者要加入的新指令以滿足特定的功能，則必須要重新設計記憶體控制器，此步驟是非常冗長且沒有彈性的。因此，如何能夠動態地擴 充記憶體控制器所提供的功能，為此領域技術人員所關心的議題。
本發明的範例實施例提供一可複寫式非揮發性記憶體模組的控制方法、記憶體控制器與資料傳輸系統，可以動態地擴充記憶體控制器提供的功能。
本發明一範例實施例提出一種可複寫式非揮發性記憶體模組的控制方法，包括：接收來自主機系統的一個第一指令；依據第一指令的一個第一指令碼判斷第一指令是否為設置指令；分析此設置指令包括的多個第一動作資訊及相對應這些第一動作資訊之第一執行順序；以及根據第一執行順序來執行第一動作資訊，其中每一個第一動作資訊是用以要求可複寫式非揮發性記憶體模組執行一預定動作。
在一範例實施例中，上述的控制方法更包括：接收來自主機系統的一個第二指令。此第二指令包括一個第二指令碼及多個第二動作資訊，第二指令碼相同於第一指令碼，第二動作資訊相同於第一動作資訊，並且相對應第二動作資訊之第二執行順序與第一執行順序不同。
在一範例實施例中，上述的控制方法更包括：接收來自主機系統的一個第二指令。此第二指令包括一個第二指令碼及多個第二動作資訊，第二指令碼相同於第一指令碼，第二動作資訊的其中之一不同於上述的第一動作資訊，並且相對應第二動作資 訊之第二執行順序相同於第一執行順序。
在一範例實施例中，上述的控制方法更包括：將第一動作資訊的執行結果傳送至主機系統。
在一範例實施例中，上述的控制方法更包括：根據第一動作資訊與第一執行順序建立一新指令；以及將此新指令儲存在可複寫式非揮發性記憶體當中。
在一範例實施例中，上述的的控制方法更包括；接收來自主機系統的一執行指令；以及根據此執行指令來執行上述的新指令。
在一範例實施例中，上述的可複寫式非揮發性記憶體模組包括多個實體抹除單元。此控制方法更包括：將這些實體抹除單元至少劃分出一資料區與一隱藏區；以及設置多個邏輯位址以映射至資料區中的實體抹除單元。上述將新指令儲存在可複寫式非揮發性記憶體當中的步驟包括：將新指令儲存在隱藏區當中。
以另外一個角度來說，本發明一範例實施例提出一種資料傳輸系統，包括主機系統與記憶體儲存裝置。記憶體儲存裝置包括了可複寫示非揮發性記憶體模組。記憶體儲存裝置是用以接收來自主機系統的一個第一指令，並且依據第一指令的一個第一指令碼判斷第一指令是否為一設置指令。記憶體儲存裝置也用以分析此設置指令包括的多個第一動作資訊及相對應第一動作資訊之一個第一執行順序，並且根據第一執行順序執行這些第一動作資訊。其中每一個第一動作資訊是用以要求可複寫式非揮發性記 憶體模組執行一個預定動作。
在一範例實施例中，上述的記憶體儲存裝置更用以接收來自主機系統的一個第二指令。此第二指令包括一個第二指令碼及多個第二動作資訊，第二指令碼相同於第一指令碼，第二動作資訊相同於第一動作資訊，並且相對應第二動作資訊之一個第二執行順序與第一執行順序不同。
在一範例實施例中，上述的記憶體儲存裝置更用以接收來自主機系統的一個第二指令。此第二指令包括一個第二指令碼及多個第二動作資訊。第二指令碼是相同於第一指令碼，第二動作資訊的其中之一不同於第一動作資訊，並且相對應第二動作資訊之一個第二執行順序相同於第一執行順序。
在一範例實施例中，上述的記憶體儲存裝置更用以將第一動作資訊的一執行結果傳送至主機系統。
在一範例實施例中，上述的記憶體儲存裝置更用以根據第一動作資訊與第一執行順序建立一新指令，並且將新指令儲存在可複寫式非揮發性記憶體當中。
在一範例實施例中，上述的記憶體儲存裝置更用以接收來自主機系統的一執行指令，並且根據此執行指令來執行新指令。
在一範例實施例中，上述的可複寫式非揮發性記憶體模組包括多個實體抹除單元。記憶體儲存裝置更用以將實體抹除單元至少劃分出一資料區與一隱藏區，以及設置多個邏輯位址以映射至資料區中的實體抹除單元。上述的新指令是儲存在隱藏區當 中。
以另外一個角度來說，本發明一範例實施例提出一種記憶體控制器，用於控制一可複寫式非揮發性記憶體模組。此可複寫式非揮發性記憶體模組包括多個實體抹除單元。記憶體控制器包括主機介面、記憶體介面與記憶體管理電路。主機介面是用以耦接至一主機系統。記憶體介面是用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路是耦接至主機介面與記憶體介面，用以接收來自主機系統的一個第一指令，並且依據第一指令的一個第一指令碼判斷第一指令是否為一設置指令。記憶體管理電路也用以分析設置指令包括的多個第一動作資訊及相對應第一動作資訊之一個第一執行順序，並且根據第一執行順序執行第一動作資訊。其中每一個第一動作資訊是用以要求可複寫式非揮發性記憶體模組執行一預定動作。
在一範例實施例中，上述的記憶體管理電路更用以接收來自主機系統的一個第二指令。此第二指令包括一個第二指令碼及多個第二動作資訊。第二指令碼是相同於第一指令碼，第二動作資訊是相同於第一動作資訊，並且相對應第二動作資訊之一個第二執行順序與第一執行順序不同。
在一範例實施例中，上述的記憶體管理電路更用以接收來自主機系統的一個第二指令。此第二指令包括一個第二指令碼及多個第二動作資訊。第二指令碼是相同於第一指令碼，第二動作資訊的其中之一不同於第一動作資訊，並且相對應第二動作資 訊之一個第二執行順序相同於第一執行順序。
在一範例實施例中，上述的記憶體管理電路更用以將第一動作資訊的一執行結果傳送至主機系統。
在一範例實施例中，上述的記憶體管理電路更用以根據第一動作資訊與第一執行順序建立一新指令，並且將新指令儲存在可複寫式非揮發性記憶體當中。
在一範例實施例中，上述的記憶體管理電路更用以接收來自主機系統的一執行指令，並且根據此執行指令來執行新指令。
在一範例實施例中，上述的記憶體管理電路更用以將實體抹除單元至少劃分出一資料區與一隱藏區，以及設置多個邏輯位址以映射至資料區中的實體抹除單元。上述的新指令是儲存在隱藏區當中。
基於上述，在本範例範例實施例所提出的可複寫式非揮發性記憶體模組的控制方法、記憶體儲存裝置與資料傳輸系統中，主機系統可以透過設置指令來傳送特定的動作資訊給記憶體記憶體儲存裝置，使得記憶體儲存裝置所提供的功能可被動態地擴充。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1103‧‧‧作業系統
1104‧‧‧隨機存取記憶體
1105‧‧‧應用程式
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102‧‧‧連接器
104‧‧‧記憶體控制器
106‧‧‧可複寫式非揮發性記憶體模組
304(0)~304(R)‧‧‧實體抹除單元
202‧‧‧記憶體管理電路
204‧‧‧主機介面
206‧‧‧記憶體介面
252‧‧‧緩衝記憶體
254‧‧‧電源管理電路
256‧‧‧錯誤檢查與校正電路
402‧‧‧資料區
404‧‧‧隱藏區
410(0)~410(D)‧‧‧邏輯位址
500‧‧‧資料傳輸系統
502(0)~502(E)‧‧‧動作資訊
504(0)~504(F)‧‧‧指令
S602、S604、S606、S608、S610‧‧‧可複寫式非揮發性記憶體模組的控制方法的步驟
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖1B是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖1C是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
圖3是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。
圖4是根據一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的範例示意圖。
圖5是根據一範例實施例繪示傳送設置指令的示意圖。
圖6是根據一範例實施例繪示可複寫式非揮發性記憶體模組的控制方法的流程圖。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。作業系統1103與應用程式1105會被載入至隨機存取記憶體1104並且被微處理器1102執行。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318 或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
請參照圖2，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接器102是相容於通用序列匯流排(Universal Serial Bus,USB)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合序列先進附件(Serial Advanced Technology Attachment,SATA)標準、並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、安全數位(Secure Digital,SD)介面標準、超高速一代(Ultra High Speed-I，UHS-I)介面標準、超高速二代(Ultra High Speed-II，UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card，eMMC)介面標準、通用快閃記憶體(Universal Flash Storage，UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元304(0)~304(R)。例如，實體抹除單元304(0)~304(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，並且屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。例如，每一實體抹除單元是由128個實體程式化單元所組成。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512位元組(byte,B)。然而，在其他範例實施例中，資料位元區中也可 包含8個、16個或數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組，即一個記憶胞中可儲存至少2個位元資料。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組、複數階記憶胞(Trinary Level Cell,TLC)NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖3是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。
請參照圖3，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個指令，並且在記憶體儲存裝置100運作時，此些指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路202的操作時，等同於說明記憶體控制器104的操作，以下並不在贅述。
在本範例實施例中，記憶體管理電路202的指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些指令是被燒錄至此唯讀記 憶體中。當記憶體儲存裝置100運作時，此些指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些指令以進行資料的寫入、讀取與抹除等運作。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於USB標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、SATA標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以 存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中，記憶體控制器104還包括緩衝記憶體252、電源管理電路254與錯誤檢查與校正電路256。
緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖4是根據一範例實施例所繪示之管理可複寫式非揮發 性記憶體模組的範例示意圖。
必須瞭解的是，在此描述可複寫式非揮發性記憶體模組106之實體抹除單元的運作時，以“提取”、“劃分”、”關聯”等詞來操作實體抹除單元是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組之實體抹除單元的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組的實體抹除單元進行操作。
請參照圖4，記憶體控制器104可將可複寫式非揮發性記憶體模組的實體抹除單元304(0)~304(R)邏輯地分組為多個區域，例如為資料區402與隱藏區404。資料區402的實體抹除單元是用以儲存來自於主機系統1000的資料。一般來說，主機系統1000上的作業系統1103可以存取資料區402中的實體抹除單元，但不會存取隱藏區404中的實體抹除單元。隱藏區404中的實體抹除單元可用以儲存來自應用程式1105的資料或是記憶體控制器104運作時產生的資料。值得注意的是，記憶體管理電路202也可以將實體抹除單元304(0)~304(R)劃分出系統區、閒置區、取代區或是其他區域，本發明並不在此限。簡單來說，邏輯上屬於系統區的實體抹除單元是用以記錄系統資料，其中此系統資料包括關於記憶體晶片的製造商與型號、記憶體晶片的實體抹除單元數、每一實體抹除單元的實體頁面數等。邏輯上屬於取代區中的實體抹除單元是替代實體抹除單元。例如，可複寫式非揮發性記憶體模組於出廠時會預留4%的實體抹除單元作為更換使用。也就是說，當取代區以外的實體抹除單元損毀時，預留於取代區中的實體抹 除單元是用以取代損壞的實體抹除單元。在一範例實施例中，上述的系統區與隱藏區404亦可以合併被使用，本發明並不在此限。
在本範例實施例中，記憶體管理電路202會配置邏輯位址410(0)~410(D)以利於在資料區402中的實體抹除單元中進行資料存取。例如，當記憶體儲存裝置100被作業系統1110透過檔案系統(例如，FAT 32)格式化時，邏輯位址410(0)~410(D)分別地映射至資料區402的實體抹除單元304(0)~304(A)。在此，記憶體管理電路202會建立邏輯位址-實體抹除單元映射表(logical address-physical erasing unit mapping table)，以記錄邏輯位址與實體抹除單元之間的映射關係。在此範例實施例中，每一個邏輯位址410(0)~410(D)的大小是相同於一個實體抹除單元304(0)~304(A)的大小，即邏輯位址亦可被稱為邏輯區塊位址(logical block address，LBA)。然而，在其他範例實施例中，邏輯位址410(0)~410(D)也可以是一個實體程式化單元的大小或是其他大小，本發明並不在此限。
記憶體管理電路202會提供用於可複寫式非揮發性記憶體106的多個指令給主機系統1000，使作業系統1103可以透過這些指令存取資料區402中的資料。應用程式1105也可以透過作業系統1103下達這些指令來執行一些特殊的操作。例如，這些指令可以包括讀取指令、寫入指令、用以設定使用者密碼的指令、用以設定某些實體抹除單元為唯讀的指令、或是其他指令，本發明並不限制這些指令的內容。特別的是，記憶體管理電路202還會 提供多個動作資訊給主機系統1000，應用程式1105可以根據這些動作資訊來完成特定的功能。具體來說，每一個動作資訊是用以要求可複寫式非揮發性記憶體106執行一個預定動作。這些預定動作可要求可複寫式非揮發性記憶體106來讀取資料、寫入資料或者是抹除一實體抹除單元，但本發明並不限制這些預定動作的內容。當記憶體管理電路202所提供的指令並不能達到一個特定的功能時，應用程式1105會挑選至少一個動作資訊並且決定這些動作資訊的一個執行順序。應用程式1105會將挑選的動作資訊以及決定出的執行順序透過一個設置指令傳送給記憶體管理電路202。記憶體管理電路202便可以根據此設置指令來完成特定的功能。
圖5是根據一範例實施例繪示傳送設置指令的示意圖。
請參照圖5，資料傳輸系統500包括了主機系統1000與記憶體儲存裝置100。記憶體管理電路202會提供用於可複寫式非揮發性記憶體106的動作資訊502(0)~502(E)與指令504(0)~504(F)給主機系統1000。每一個指令504(0)~504(F)會包括一個指令碼，此指令碼是用以表示指令的種類(例如，寫入指令或是讀取指令)。當記憶體管理電路202從主機系統1000接收到一個第一指令時，會根據此第一指令的指令碼(亦稱第一指令碼)來判斷此第一指令是否為設置指令。若第一指令為設置指令，記憶體管理電路202會繼續分析此設置指令以取得多個動作資訊與這些動作資訊的執行順序。舉例來說，應用程式1105傳送的設置指令包括了動作資 訊502(1)與502(E)(亦稱第一動作資訊)。在接收到此設置指令以後，記憶體管理電路202會分析此設置指令以取得動作資訊502(1)與502(E)的執行順序(亦稱第一執行順序)。記憶體管理電路202會根據此第一執行順序來執行動作資訊502(1)與502(E)。若執行動作資訊502(1)與502(E)後產生了一個執行結果，則記憶體管理電路202也會將此執行結果傳送回主機系統1000。
在一範例實施例中，應用程式1105可傳送多個設置指令給記憶體管理電路202，並且這些設置指令可包括不同的動作資訊或者是不同的執行順序。舉例來說，記憶體管理電路202會接收來自於主機系統1000的一個第二指令。此第二指令的指令碼相同於上述第一指令的指令碼(即，第二指令也是設置指令)。此第二指令會包括多個第二動作資訊。在一範例實施例中，這些第二動作資訊是相同於第一指令中的第一動作資訊，但是對應於第二動作資訊的執行順序(亦稱第二執行順序)不同於對應於第一動作資訊的執行順序。在另一範例實施例中，對應於第二動作資訊的執行順序是相同於對應於第一動作資訊的執行順序，但是第二動作資訊的其中之一不同於任意一個第一動作資訊。換句話說，應用程式1105可以挑選任意的動作資訊，並且決定任意的執行順序。其中值得說明的是，執行順序可為動作資訊之排列順序，或於設置指令中另以一碼段來提供此動作資訊之排列順序，亦或以另一獨立於設置指令的排序指令來提供相對應於此動作資訊之排列順序。
在一範例實施例中，在接收到第一指令以後，記憶體管理電路202會根據動作資訊502(1)與502(E)以及其執行順序來建立一個新指令。此新指令中至少會包括動作資訊502(1)與502(E)，並且此新指令不同於指令504(0)~504(F)。記憶體管理電路202會將此新指令儲存在可複寫式非揮發性記憶體模組106當中。例如，記憶體管理電路202會將此新指令儲存在隱藏區404(如圖4所示)的實體抹除單元當中。當應用程式1105需要此新指令對應的功能時，應用程式1105會傳送一個執行指令給記憶體管理電路202，用以指示執行此新指令。記憶體管理電路202在接收到此執行指令以後，便會執行上述的新指令。如此一來，此新指令便可以重複地被執行。
圖6是根據一範例實施例繪示可複寫式非揮發性記憶體模組的控制方法的流程圖。
請參照圖6，在步驟S602中，接收來自主機系統的第一指令。在步驟S604中，依據第一指令的指令碼判斷第一指令是否為一設置指令。若步驟S604的結果為是，分析此設置指令包括的動作資訊及這些動作資訊的執行順序(步驟S606)，以及根據此執行順序執行設置指令中的動作資訊(步驟S608)。若步驟S604的桔果為否，執行第一指令(步驟S610)。然而，圖6中各步驟已詳細說明如上，在此便不再贅述。
綜上所述，本發明範例實施例所提出的控制方法、記憶體控制器與資料傳輸系統，可以將多個動作資訊透過設置指令傳 送給記憶體儲存裝置，使記憶體儲存裝置可根據特定的執行順序來執行這些動作資訊以提供一個特定的功能。如此一來，記憶體儲存裝置提供的功能可以動態地被擴充。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S602、S604、S606、S608、S610‧‧‧可複寫式非揮發性記憶體模組的控制方法的步驟

Claims (21)

  1. 一種可複寫式非揮發性記憶體模組的控制方法，包括：接收來自一主機系統的一第一指令；依據該第一指令的一第一指令碼判斷該第一指令是否為一設置指令；在判斷該第一指令為該設置指令時，分析該設置指令包括的多個第一動作資訊；分析相對應該些第一動作資訊之一第一執行順序；根據該第一執行順序執行該些第一動作資訊，其中每一該些第一動作資訊是用以要求該可複寫式非揮發性記憶體模組執行一預定動作；根據該些第一動作資訊與該第一執行順序建立一新指令；以及在判斷該第一指令非為該設置指令時，執行該第一指令。
  2. 如申請專利範圍第1項所述的控制方法，更包括：接收來自該主機系統的一第二指令，其中該第二指令包括一第二指令碼及多個第二動作資訊，該第二指令碼相同於該第一指令碼，該些第二動作資訊相同於該些第一動作資訊，並且一相對應該第二動作資訊之一第二執行順序與該第一執行順序不同。
  3. 如申請專利範圍第1項所述的控制方法，更包括：接收來自該主機系統的一第二指令，其中該第二指令包括一第二指令碼及多個第二動作資訊，該第二指令碼相同於該第一指 令碼，該些第二動作資訊的其中之一不同於該些第一動作資訊，並且相對應該些第二動作資訊的一第二執行順序相同於該第一執行順序。
  4. 如申請專利範圍第1項所述的控制方法，更包括：將該些第一動作資訊的一執行結果傳送至該主機系統。
  5. 如申請專利範圍第1項所述的控制方法，更包括：將該新指令儲存在該可複寫式非揮發性記憶體當中。
  6. 如申請專利範圍第5項所述的控制方法，更包括；接收來自該主機系統的一執行指令；以及根據該執行指令來執行該新指令。
  7. 如申請專利範圍第6項所述的控制方法，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，該控制方法更包括：將該些實體抹除單元至少劃分出一資料區與一隱藏區；以及設置多個邏輯位址以映射至該資料區中的該些實體抹除單元，其中將該新指令儲存在該可複寫式非揮發性記憶體當中的步驟包括：將該新指令儲存在該隱藏區當中。
  8. 一種資料傳輸系統，包括：一主機系統；以及一記憶體儲存裝置，包括一可複寫示非揮發性記憶體模組，用以接收來自該主機系統的一第一指令，並且依據該第一指令的 一第一指令碼判斷該第一指令是否為一設置指令，其中該記憶體儲存裝置用以在判斷該第一指令為該設置指令時，分析該設置指令包括的多個第一動作資訊及該些第一動作資訊，分析相對應該些第一動作資訊之一第一執行順序，並且根據該第一執行順序執行該些第一動作資訊，其中每一該些第一動作資訊是用以要求該可複寫式非揮發性記憶體模組執行一預定動作，其中該記憶體儲存裝置更用以根據該些第一動作資訊與該第一執行順序建立一新指令，其中該記憶體儲存裝置更用以在判斷該第一指令非為該設置指令時，執行該第一指令。
  9. 如申請專利範圍第8項所述的資料傳輸系統，其中該記憶體儲存裝置更用以接收來自該主機系統的一第二指令，其中該第二指令包括一第二指令碼及多個第二動作資訊，該第二指令碼相同於該第一指令碼，該些第二動作資訊相同於該些第一動作資訊，並且相對應該些第二動作資訊的一第二執行順序與該第一執行順序不同。
  10. 如申請專利範圍第8項所述的資料傳輸系統，其中該記憶體儲存裝置更用以接收來自該主機系統的一第二指令，其中該第二指令包括一第二指令碼及多個第二動作資訊，該第二指令碼相同於該第一指令碼，該些第二動作資訊的其中之一不同於該些第一動作資訊，並且相對應該些第二動作資訊的一第二執行順序 相同於該第一執行順序。
  11. 如申請專利範圍第8項所述的資料傳輸系統，其中該記憶體儲存裝置更用以將該些第一動作資訊的一執行結果傳送至該主機系統。
  12. 如申請專利範圍第8項所述的資料傳輸系統，其中該記憶體儲存裝置更用以將該新指令儲存在該可複寫式非揮發性記憶體當中。
  13. 如申請專利範圍第12項所述的資料傳輸系統，其中該記憶體儲存裝置更用以接收來自該主機系統的一執行指令，並且根據該執行指令來執行該新指令。
  14. 如申請專利範圍第13項所述的資料傳輸系統，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，其中該記憶體儲存裝置更用以將該些實體抹除單元至少劃分出一資料區與一隱藏區，以及設置多個邏輯位址以映射至該資料區中的該些實體抹除單元，其中該新指令是儲存在該隱藏區當中。
  15. 一種記憶體控制器，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，該記憶體控制器包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及 一記憶體管理電路，耦接至該主機介面與該記憶體介面，用以接收來自該主機系統的一第一指令，並且依據該第一指令的一第一指令碼判斷該第一指令是否為一設置指令，其中該記憶體管理電路用以在判斷該第一指令為該設置指令時，分析該設置指令包括的多個第一動作資訊，分析相對應該些第一動作資訊之一第一執行順序，並且根據該第一執行順序執行該些第一動作資訊，其中每一該些第一動作資訊是用以要求該可複寫式非揮發性記憶體模組執行一預定動作，其中該記憶體管理電路更用以根據該些第一動作資訊與該第一執行順序建立一新指令，其中該記憶體管理電路更用以在判斷該第一指令非為該設置指令時，執行該第一指令。
  16. 如申請專利範圍第15項所述的記憶體控制器，其中該記憶體管理電路更用以接收來自該主機系統的一第二指令，其中該第二指令包括一第二指令碼及多個第二動作資訊，該第二指令碼相同於該第一指令碼，該些第二動作資訊相同於該些第一動作資訊，並且相對應該些第二動作資訊的一第二執行順序與該第一執行順序不同。
  17. 如申請專利範圍第15項所述的記憶體控制器，其中該記憶體管理電路更用以接收來自該主機系統的一第二指令，其中該第二指令包括一第二指令碼及多個第二動作資訊，該第二指令碼相同於該第一指令碼，該些第二動作資訊的其中之一不同於該些 第一動作資訊，並且相對應該些第二動作資訊的一第二執行順序相同於該第一執行順序。
  18. 如申請專利範圍第15項所述的記憶體控制器，其中該記憶體管理電路更用以將該些第一動作資訊的一執行結果傳送至該主機系統。
  19. 如申請專利範圍第15項所述的記憶體控制器，其中該記憶體管理電路更用以將該新指令儲存在該可複寫式非揮發性記憶體當中。
  20. 如申請專利範圍第19項所述的記憶體控制器，其中該記憶體管理電路更用以接收來自該主機系統的一執行指令，並且根據該執行指令來執行該新指令。
  21. 如申請專利範圍第20項所述的記憶體控制器，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，其中該記憶體管理電路更用以將該些實體抹除單元至少劃分出一資料區與一隱藏區，以及設置多個邏輯位址以映射至該資料區中的該些實體抹除單元，其中將該新指令是儲存在該隱藏區當中。
TW102103807A 2013-01-31 2013-01-31 控制方法、記憶體控制器與資料傳輸系統 TWI569201B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102103807A TWI569201B (zh) 2013-01-31 2013-01-31 控制方法、記憶體控制器與資料傳輸系統
US13/831,848 US9268554B2 (en) 2013-01-31 2013-03-15 Controlling method, memory controller, and data transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102103807A TWI569201B (zh) 2013-01-31 2013-01-31 控制方法、記憶體控制器與資料傳輸系統

Publications (2)

Publication Number Publication Date
TW201430697A TW201430697A (zh) 2014-08-01
TWI569201B true TWI569201B (zh) 2017-02-01

Family

ID=51224307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103807A TWI569201B (zh) 2013-01-31 2013-01-31 控制方法、記憶體控制器與資料傳輸系統

Country Status (2)

Country Link
US (1) US9268554B2 (zh)
TW (1) TWI569201B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200122685A (ko) * 2019-04-18 2020-10-28 에스케이하이닉스 주식회사 메모리 시스템 내에서 서로 다른 종류의 데이터를 처리하기 위한 장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200743957A (en) * 2006-05-16 2007-12-01 Ite Tech Inc Control device and control method for memory

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9098402B2 (en) * 2012-12-21 2015-08-04 Intel Corporation Techniques to configure a solid state drive to operate in a storage mode or a memory mode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200743957A (en) * 2006-05-16 2007-12-01 Ite Tech Inc Control device and control method for memory

Also Published As

Publication number Publication date
US9268554B2 (en) 2016-02-23
US20140215131A1 (en) 2014-07-31
TW201430697A (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
TWI681295B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI515735B (zh) 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
US9176865B2 (en) Data writing method, memory controller, and memory storage device
TWI470431B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI501243B (zh) 資料寫入方法、記憶體儲存裝置、記憶體控制電路單元
CN109491588B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TWI525625B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
CN107818808B (zh) 数据写入方法、存储器控制电路单元与存储器存储装置
TWI688953B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TW201426303A (zh) 資料讀取方法、記憶體控制器與記憶體儲存裝置
TWI705331B (zh) 有效資料合併方法、記憶體控制電路單元與記憶體儲存裝置
TWI486765B (zh) 記憶體管理方法、記憶體控制器與記憶體儲存裝置
TWI650639B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
CN111078146B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI534814B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TWI533309B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
TWI514141B (zh) 記憶體位址管理方法、記憶體控制器與記憶體儲存裝置
TWI559141B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
US20230021668A1 (en) Temperature control method, memory storage apparatus, and memory control circuit unit
TWI569201B (zh) 控制方法、記憶體控制器與資料傳輸系統
TWI760697B (zh) 記憶體之資料整理方法、記憶體儲存裝置及記憶體控制電路單元
TWI503841B (zh) 寫入方法、記憶體控制器與記憶體儲存裝置
TW201723848A (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI823792B (zh) 映射表更新方法、記憶體儲存裝置及記憶體控制電路單元