TW201501228A - 在經主動電路系統所封裝之微電子機械系統元件中進行屏蔽與偏壓之設備與方法 - Google Patents
在經主動電路系統所封裝之微電子機械系統元件中進行屏蔽與偏壓之設備與方法 Download PDFInfo
- Publication number
- TW201501228A TW201501228A TW103121735A TW103121735A TW201501228A TW 201501228 A TW201501228 A TW 201501228A TW 103121735 A TW103121735 A TW 103121735A TW 103121735 A TW103121735 A TW 103121735A TW 201501228 A TW201501228 A TW 201501228A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- titanium nitride
- wafer
- stop
- forming
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0035—Constitution or structural means for controlling the movement of the flexible or deformable elements
- B81B3/0051—For defining the movement, i.e. structures that guide or limit the movement of an element
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
- B81B3/0005—Anti-stiction coatings
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0035—Constitution or structural means for controlling the movement of the flexible or deformable elements
- B81B3/0059—Constitution or structural means for controlling the movement not provided for in groups B81B3/0037 - B81B3/0056
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
- B81C1/0096—For avoiding stiction when the device is in use, i.e. after manufacture has been completed
- B81C1/00976—Control methods for avoiding stiction, e.g. controlling the bias voltage
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
- B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/11—Treatments for avoiding stiction of elastic or moving parts of MEMS
- B81C2201/112—Depositing an anti-stiction or passivation coating, e.g. on the elastic or moving parts
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Pressure Sensors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
於標準ASIC晶圓之鈍化頂層形成一或多個擋止構造(例如凸塊結構),以預防在具有受ASIC晶圓直接覆蓋之MEMS元件之積體元件中MEMS元件發生垂直吸附之現象。可於該擋止構造上使用一氮化鈦塗層以防止吸附。可對該一或多個擋止構造之氮化鈦防吸附塗層施加一電勢。
Description
本專利申請與同日提出申請之美國專利申請「在經主動電路系統所封裝之微電子機械系統元件中進行屏蔽與偏壓之設備與方法」(代理人案號2550/E49)之所請主體相關,該案之整體內容於此合併參照。
本發明整體而言係關於在以特定應用積體電路(ASIC)晶圓覆蓋微電子機械系統(MEMS)晶圓之積體晶圓級晶片尺寸封裝中防止吸附之技術。
於MEMS元件中,可活動之MEMS結構通常易於側向及/或垂直吸附。在如加速度計及陀螺儀等表面微加工微電子機械系統元件中,MEMS晶圓通常包含側面及/或下方擋件(例如凸塊結構),用以限制可動MEMS結構之移動幅度。此等擋件通常配置與可動MEMS結構僅為小面積接觸,以盡可能避免可動MEMS結構吸附於擋件。防吸附塗層亦是用以提升防吸附效能之常見方式。
為覆蓋MEMS元件(亦即將如「擋片」矽晶圓等之罩蓋黏著於MEMS元件晶圓),亦常見於可動MEMS結構上方之封裝空腔上設置垂直擋件之作法,尤其是當MEMS晶圓與罩蓋間之空腔較淺,且可動MEMS結構緊鄰罩蓋上之結構時。
將一ASIC晶圓與一MEMS元件晶圓結合以形成一晶圓級晶片尺寸封裝係為習知技術。於此等積體晶圓級晶片尺寸封裝中,該ASIC晶圓係為有效之覆蓋晶圓。此等元件之空腔深度通常為約2-4微米(在此簡寫為「um」),視其黏合密封材料厚度或排列間隔柱深度而定。於此等元件中,由於可動MEMS結構係緊鄰大致平直之ASIC表面,因此特別易於發生吸附。
於一第一實施例中,本發明提供一種在具有電路系統頂層之ASIC晶圓上形成擋止構造之方法。所述方法涉及於該電路系統頂層上方形成HDP-OX層;於該HDP-OX蝕刻擋止層上形成一鈍化層;以及選擇性地蝕刻該鈍化層以形成至少一擋止構造,其中該HDP-OX係一蝕刻擋止層,用以於該鈍化層形成圖形。
於各種替代實施例中,形成該鈍化層之步驟可能包括形成一氧化物底層、一氮化物中層以及一氧化物頂層,且選擇性地蝕刻該鈍化層之步驟可涉及使用一含氘之四氟化碳蝕刻劑選擇性地蝕刻穿透該氧化物頂層及該氮化物中層,並於該蝕刻劑中導入三氟甲烷或
二氟甲烷,藉以選擇性地蝕刻穿透該氧化物底層至該HDP-OX層。與上擇一或兼用,所述方法可涉及於至少一擋止構造上形成一氮化鈦防吸附塗層,在此情況下所述方法可進一步涉及形成配置為對該氮化鈦防吸附塗層施予一電勢之電路系統。於至少一擋止構造上形成一氮化鈦防吸附塗層之步驟可涉及在複數擋止構造之每一者上形成一氮化鈦防吸附塗層。於複數擋止構造之每一者上形成一氮化鈦防吸附塗層之步驟可涉及形成至少二具有氮化鈦防吸附塗層且彼此為電性相連之擋止構造,在此情況下所述方法可進一步涉及形成配置為對該等電性連接氮化鈦防吸附塗層施予一電勢之電路系統。與上擇一或兼用,於複數擋止構造之每一者上形成一氮化鈦防吸附塗層之步驟可涉及形成至少二具有彼此電性絕緣之氮化鈦防吸附塗層之擋止構造,在此情況下所述方法可進一步涉及形成能夠對該等電性絕緣氮化鈦防吸附塗層施予不同電勢之電路系統。在上述之任一實施例中,該方法可涉及形成複數鋁銅合金(AlCu)間隔柱。
於另一實施例中,本發明係提供一種ASIC晶圓,其係包含一電路頂層;一形成於該電路頂層上方之HDP-OX層;以及一形成於該HDP-OX層上且經選擇性蝕刻以包含至少一擋止構造之鈍化層。
於各種替代實施例中,該鈍化層可包括一氧化物底層、一氮化物中層以及一氧化物頂層。與上擇一或
兼用,該ASIC晶圓可包括一位於至少一擋止構造上之氮化鈦防吸附塗層,在此情況下該ASIC晶圓可包括配置為對該氮化鈦防吸附塗層施予一電勢之電路系統。該ASIC晶圓可包括一位於複數擋止構造每一者上之氮化鈦防吸附塗層。至少二擋止構造可具有彼此為電性相連之氮化鈦防吸附塗層,且該ASIC晶圓可包括配置為對該等電性連接氮化鈦防吸附塗層施予一電勢之電路系統。與上擇一或兼用,至少二擋止構造可具有彼此為電性絕緣之氮化鈦防吸附塗層,且該ASIC晶圓可包括能夠對該等電性絕緣氮化鈦防吸附塗層施予不同電勢之電路系統。於上述任一實施例中,該ASIC晶圓可包括複數鋁銅合金間隔柱。
於另一實施例中,本發明提供一種積體晶圓級晶片尺寸封裝元件,其係包含一耦接於一MEMS元件之ASIC晶圓,其中該MEMS元件包括至少一可動MEMS結構,且其中該ASIC晶圓包含一電路頂層、一形成於該電路頂層上方之HDP-OX層以及一形成於該HDP-OX層上且經選擇性蝕刻以包括至少一擋止構造之鈍化層,該至少一擋止構造係因其位置而可發揮垂直擋止可動MEMS結構之作用。
於各種替代實施例中,該鈍化層可包括一氧化物底層、一氮化物中層以及一氧化物頂層。與上擇一或兼用,該元件可包括一設於該至少一擋止構造上之氮化鈦防吸附塗層,在此情況下該元件可包括配置為對
該氮化鈦防吸附塗層施予一電勢之電路系統。該元件可包括設於複數擋止構造每一者上之氮化鈦防吸附塗層。所述至少二擋止構造可具有彼此電性連接之氮化鈦防吸附塗層,且該元件可包括配置為對該等電性連接氮化鈦防吸附塗層施予一電勢之電路系統。與上擇一或兼用,至少二擋止構造可具有彼此為電性絕緣之氮化鈦防吸附塗層,且該元件可包括能夠對該等電性絕緣氮化鈦防吸附塗層施予不同電勢之電路系統。於上述任一實施例中,該元件可包括複數鋁銅合金間隔柱。
本發明亦可包含並主張其他實施例。
100‧‧‧晶圓級晶片尺寸封裝
110‧‧‧MEMS晶圓
111‧‧‧MEMS結構
111a‧‧‧可動MEMS結構
111b‧‧‧可動MEMS結構
120‧‧‧ASIC晶圓
121‧‧‧電路系統頂層
122‧‧‧HDP-OX蝕刻擋止層
123‧‧‧鈍化層
124‧‧‧防吸附層;氮化鈦層
125‧‧‧間隔柱結構;間隔柱層;氮化鈦防吸附層
126‧‧‧擋止構造;導電屏蔽板
126a‧‧‧擋止構造
126b‧‧‧擋止構造
130‧‧‧黏著材料
140‧‧‧導電通孔
140a‧‧‧導電通孔
140b‧‧‧導電通孔
150‧‧‧電極
150a‧‧‧電極
150b‧‧‧電極
202‧‧‧電性絕緣體
204‧‧‧金屬接合墊
214‧‧‧間隔柱
216‧‧‧間隔柱
302~312‧‧‧方塊
本發明實施例之上述特徵將藉由以下詳細說明參照所附圖式加以陳明,附圖包括:圖1為概要方塊圖,顯示本發明一示範實施例中晶圓級晶片尺寸封裝之剖視圖;圖2包含圖2A至2G,其依據本發明之一種示範實施例概略顯示一種用以形成擋止構造之示範組建程序;圖3為邏輯流程圖,說明圖2所繪示範實施例中ASIC組建程序之相關步驟;圖4為概要圖,其依據本發明之一種示範實施例顯示由多重小型擋止構造組成之陣列,其可用以代替
一大型擋止構造而對應於可動MEMS結構;以及圖5為概要圖,其依據本發明之一種示範實施例顯示配置為可分別接受不同電勢之多重擋止構造。
應知上述圖式與其中所繪示之元件未必依據特定或任何比例繪製。除非上下文另有指定,否則相同之元件係以相同之示數標明。
於本發明之示範實施例中,於標準ASIC晶圓之鈍化頂層形成一或多個擋止構造(例如凸塊結構),用以預防在具有受ASIC晶圓直接覆蓋之MEMS元件之積體元件中MEMS元件發生垂直吸附之現象。
如上所述,於一示範實施例中,於ASIC所覆蓋主動電路鈍化層表面形成擋止構造之程序涉及在ASIC晶圓之頂部主動電路系統層上方形成一高密度電漿氧化物(HDP-OX)蝕刻擋止層,接著在該HDP-OX蝕刻擋止層上形成一鈍化層(例如一氧化物-氮化物-氧化物鈍化層),而後在該鈍化層上曝影以形成一擋止構造(在鈍化層曝影過程中利用下方之HDP-OX層做為蝕刻擋止層)。於特定示範實施例中,於形成該擋止構造之後,可隨選性於該擋止構造頂部進行標準ASIC頂部金屬層沉積(例如,氮化鈦+鋁銅合金),之後再對頂部鋁銅合金施以化學蝕刻,僅於該擋止構造上留下該氮化鈦防吸附塗層。
圖1依據本發明之一種示範實施例以概要方塊圖
繪示晶圓級晶片尺寸封裝100之剖視圖。MEMS晶圓110具有MEMS結構111,以黏著材料131接著於CMOS ASIC晶圓120。如下文將詳述者,該ASIC晶圓120係形成為一層疊式結構,主要包括一電路系統頂層121、一形成於該電路系統頂層121上方之高密度電漿氧化物(HDP-OX)蝕刻擋止層122、一形成於該HDP-OX蝕刻擋止層122上方且其中具有擋止構造126之鈍化層123、一隨選性形成於該鈍化層123上之防吸附層124,以及一形成於該防吸附層124上或直接形成於該鈍化層123上之隨選間隔柱結構125(例如,於特定示範實施例中,可省略該防吸附層124,或於形成該等間隔柱之前從該等間隔柱之位置移除部分防吸附層124)。
與此示範實施例中,該鈍化層係由三層子層體構成,具體而言為一薄氧化物底層(例如二氧化矽,即SiO2)、一薄氮化物中層(例如氮化矽,即SiN)以及一厚氧化物頂層(OX)層(例如二氧化矽,即SiO2)。於其他實施例中,可使用其他鈍化材料。於此示範實施例中,該防吸附層之材質為氮化鈦(TiN)。於其他實施例中可使用其他防吸附材料,或者也可省略防吸附材料。於此示範實施例中,一導電通孔140將防吸附層124耦接至電路系統層121中之電極150,以利部分或全部防吸附塗層124接收電訊號(例如,於特定示範實施例中,該擋止構造上之防吸附塗層僅有部分接收
一電訊號)。
如下文將詳述者,該擋止構造126係形成於該ASIC晶圓鈍化頂層中,對應可動MEMS結構111。應知雖然此示範實施例僅顯示單一擋止構造126,然於其他實施例中可具有多重擋止構造,例如,針對多重可動MEMS結構之每一者提供一或多個擋止構造。
以下參照圖2,說明用以形成以下參照圖2,說明用以形成導電屏蔽板126及其他結構之示範組建程序相關步驟。之示範組建程序相關步驟。
圖2A顯示一ASIC晶圓之範例電路系統頂層121剖視圖。於此範例中,該電路系統頂層121包括金屬接合墊204(於本範例中為鋁銅合金接合墊),該等金屬接合墊204係與下方電路系統(為求便利,圖中未示)耦接,且其彼此之間藉由電性絕緣體202(於本範例中為HDP-OX)達成電性絕緣。
如圖2B所示,於電路系統頂層121上形成一HDP-OX蝕刻擋止層122。於一示範實施例中,此HDP-OX層之形成方式係為沉積HDP-OX材料後使沉積之HDP-OX材料平坦化,反覆進行直到達成所需之HDP-OX厚度為止(不同實施例可能有所不同)。該HDP-OX蝕刻擋止層122之功能除為該鈍化層123曝影過程中之蝕刻擋止層外,亦具有將防吸附層124(若有)與金屬接合墊204隔離之作用。
如圖2C所示,該鈍化層123係形成於該HDP-OX
層122之上。如上所述,此示範實施例中之鈍化層123包括三層子層體,具體而言為一薄氧化物底層(例如SiO2)、一薄氮化物中層(例如SiN)以及一厚氧化物頂層(例如SiO2)。此氧化物-氮化物-氧化物(O-N-O)鈍化層123通常具有約0.25-0.3um之厚度。於特定示範實施例中,該該鈍化層123之氧化物子層體及氮化物子層體係以電漿輔助化學氣相沉積(PECVD)方式於約450攝氏度之溫度下製成。應知該HDP-OX蝕刻擋止層122之蝕刻速度遠較該氧化物-氮化物-氧化物鈍化層123之蝕刻速度為慢,例如約為氧化物-氮化物-氧化物鈍化層123蝕刻速度之10至30倍之久。
如圖2D所示,該鈍化層123係經選擇性蝕刻以形成該擋止構造126及其他結構。於此選擇性蝕刻程序中,HDP-OX層122係為蝕刻擋止層。於此使用氧化物-氮化物-氧化物鈍化層123之示範實施例中,係使用含氟之蝕刻劑以達成選擇性蝕刻該鈍化層123之目的,此係因為氟對於氧化物與氮化物兩者俱可蝕刻。於一示範實施例中,係以四氟化碳混合少量氘用於垂直向下蝕穿該氧化物頂層及該氮化物中層,且當抵達該氧化物底層時,加入三氟甲烷或二氟甲烷以減緩氧化物蝕刻速度,並當抵達該HDP-OX層時停止蝕刻(若氣體中含氟量較低,則蝕刻氧化物之能力較低,且蝕刻HDP-OX層之能力更低)。
如圖2E所示,經選擇性蝕刻該鈍化層123而形成
該擋止構造126後,可隨選性地於該蝕刻後鈍化層123之至少一部份暴露表面形成一氮化鈦防吸附層124(通常至少涵蓋該擋止構造126之頂部表面)。該氮化鈦防吸附層124之厚度通常為約50-100nm(奈米),以接近50nm為佳。如上所述,於特定實施例中,該氮化鈦防吸附層124係省略不用。因此,應知該擋止構造126之高度主要取決於 該鈍化頂層之堆疊厚度(通常為約0.25-0.3um)及該氮化鈦防吸附塗層厚度(若有,通常為約50-100nm)。
如圖2F所示,於形成該氮化鈦防吸附層124後,在該氮化鈦防吸附層124上形成一間隔柱層125。於此示範實施例中,該間隔柱層125之材質係為鋁銅合金(AlCu)。該間隔柱層125之厚度通常為約2-4um。於特定替代實施例中,該間隔柱層125可略去不用。於省略該氮化鈦防吸附層之特定替代實施例中,該間隔柱層125可直接形成於該鈍化層123之上。於特定替代實施例中,可於形成該間隔柱層125前將防吸附層124之部分從該間隔柱位置移除。
如圖2G所示,該間隔柱層125係經化學蝕刻處理以形成間隔柱214及216,該等間隔柱214及216構成用以將ASIC晶圓120接合至MEMS晶圓110之接合表面,並於該ASIC晶圓120與MEMS晶圓110之間提供最小隔離作用。於包括該氮化鈦防吸附層124之示範實施例中,此蝕刻程序留下氮化鈦防吸附底層
124做為該擋止構造126上之最後表面材料。因此,該擋止構造126整體而言具有較小接觸面積,且具有防吸附塗層,可預防可動MEMS結構111接觸該擋止構造126時產生吸附現象。
圖3之邏輯流程圖描繪圖2所述示範實施例之ASIC組建程序各相關步驟。於方塊302中,在一ASIC晶圓之主動電路系統頂層上方形成一高密度電漿氧化物(HDP-OX)蝕刻擋止層。於方塊304中,在HDP-OX蝕刻擋止層上形成一鈍化層(例如一氧化物-氮化物-氧化物鈍化層)。於方塊306中,係對該鈍化層施以圖案,以形成一擋止構造,其中係運用下方之HDP-OX層為蝕刻擋止層。於方塊308中,隨選性地於包括該擋止構造頂面之鈍化層之至少一部份形成一氮化鈦防吸附層。於方塊310中,形成一鋁銅合金間隔柱層。於方塊312中,該ASIC晶圓係接著於一MEMS元件。
應知此涉及HDP-OX層、PECVD SiO2層、PECVD SiN層、氮化鈦層及鋁銅合金層之示範ASIC組建程序係為典型ASIC組建程序,因此本發明之示範實施例可運用現有ASIC製造機械於極少或無額外花費下實現。
由於導電通孔之形成係屬習知技藝,為求敘述之簡要,圖2及圖3中對於導電通孔140之形成步驟略而不提。整體而言,關於圖1及圖2所描繪之示範實施例,通孔140之製作係利用各種蝕刻及沉積步驟蝕穿該HDP-OX層122及該鈍化層123,以形成自該鈍
化層123頂部延伸至電極150之開口,再以導電材料填滿該等開口(例如W,即鎢金屬);待該氮化鈦層124形成後,該氮化鈦層124即會與導電通孔140產生接觸。
於操作此具有受ASIC晶圓直接覆蓋之MEMS元件之積體元件時,通常會使用導電通孔140向該氮化鈦防吸附層125(若有)施予一固定或可變電勢,以幫助預防可動MEMS結構111對該擋止構造126產生靜電吸引力,藉此進一步降低可動MEMS結構111吸附於該擋止構造126之風險。
應知該擋止構造126之尺寸及/或形狀可依實際需要或特定應用要求而任意變化。此外,如上所述,可運用上述程序製成多重擋止構造;例如,對於多個MEMS結構中之每一者配以一對應擋止構造。於具備多重擋止構造之實施例中,該ASIC晶圓可配置為允許向不同擋止構造施予不同電勢,例如,適應不同擋止構造之不同偏壓。
圖4之概要圖係依據本發明之一種示範實施例顯示由多重小型擋止構造組成之陣列,其可用以代替一大型擋止構造而對應於可動MEMS結構。多重小型擋止構造所提供之接觸面積小於單一大型擋止構造所提供之接觸面積,因此有助於避免吸附現象發生。
圖5之概要圖係依據本發明之一種示範實施例顯示配置為可分別接受不同電勢之多重擋止構造。於此
範例中,二擋止構造126a及126b分別對應於二可動MEMS結構111a及111b。各擋止構造126a及126b包括一氮化鈦防吸附塗層,其中該二擋止構造之氮化鈦防吸附塗層係為彼此電性絕緣。各擋止構造126a及126b上之氮化鈦防吸附塗層係分別經由導電通孔140a及140b而分別與電極150a及150b電性相連。ASIC晶圓可配置為對該二擋止構造施加相同電勢,或者配置為對該二擋止構造施加不同電勢。
應知所述MEMS元件可為任何種類之MEMS元件,具有任何類型之可動MEMS結構。例如,MEMS元件可包括一具有一或多個可動質量塊之加速度計、一具有一或多個共振塊之陀螺儀、一具有一或多片振膜之擴音器,或具有其他類型其他種類可動MEMS結構之微電子機械系統元件。
本發明可在不脫離其真實發明範疇之前提下經由其他具體形式實施,且基於本發明教示之各種變化及修改對於熟悉此技藝人士而言應屬顯而易見之事。任何提及「發明」之處意即指稱本發明之示範實施例,且除非上下文另有指明,否則不應理解為指稱本發明之所有實施例。所述實施例僅為說明本發明之用,不應構成對於本發明之限制。
100‧‧‧晶圓級晶片尺寸封裝
110‧‧‧MEMS晶圓
111‧‧‧MEMS結構
120‧‧‧ASIC晶圓
121‧‧‧電路系統頂層
122‧‧‧HDP-OX蝕刻擋止層
123‧‧‧鈍化層
124‧‧‧防吸附層;氮化鈦層
125‧‧‧間隔柱結構;間隔柱層;氮化鈦防吸附層
126‧‧‧擋止構造;導電屏蔽板
130‧‧‧黏著材料
140‧‧‧導電通孔
150‧‧‧電極
Claims (19)
- 一種在特定應用積體電路(ASIC)晶圓上形成擋止構造之方法,該ASIC晶圓包括一電路系統頂層,該方法係包含以下步驟:於該電路系統頂層上方形成一高密度電漿氧化物(HDP-OX)層;於該HDP-OX蝕刻擋止層上形成一鈍化層;以及選擇性地蝕刻該鈍化層以形成至少一擋止構造,其中該HDP-OX係一蝕刻擋止層,用以於該鈍化層形成圖形。
- 如申請專利範圍第1項所述之方法,其中形成該鈍化層之步驟包含形成一氧化物底層、一氮化物中層以及一氧化物頂層,且其中選擇性地蝕刻該鈍化層之步驟包含:使用一含氘(H2)之四氟化碳(CF4)蝕刻劑選擇性地蝕刻穿透該氧化物頂層及該氮化物中層;以及於該蝕刻劑中導入三氟甲烷(CHF3)或二氟甲烷(CH2F2),以選擇性地蝕刻穿透該氧化物底層至該HDP-OX層。
- 如申請專利範圍第1項所述之方法,其係進一步包含:於至少一該擋止構造上形成一氮化鈦防吸附塗層。
- 如申請專利範圍第3項所述之方法,其係進一步包含:形成一配置為對該氮化鈦防吸附塗層施予一電勢之電路系統。
- 如申請專利範圍第3項所述之方法,其中在該至少一擋止構造上形成氮化鈦防吸附塗層之步驟包含在複數擋止構造之每一者上形成一氮化鈦防吸附塗層。
- 如申請專利範圍第5項所述之方法,其係進一步包含:其中在複數擋止構造之每一者上形成氮化鈦防吸附塗層之步驟包含形成至少二具有彼此電性相連氮化鈦防吸附塗層之擋止構造,且其中該方法進一步包含形成一配置為對該等電性連接氮化鈦防吸附塗層施予一電勢之電路系統;或在複數擋止構造之每一者上形成氮化鈦防吸附塗層之步驟包含形成至少二具有彼此電性絕緣氮化鈦防吸附塗層之擋止構造,且其中該方法進一步包含 形成一能夠對該等電性絕緣氮化鈦防吸附塗層施予不同電勢之電路系統。
- 如申請專利範圍第1項所述之方法,其係進一步包含:形成複數鋁銅合金(AlCu)間隔柱。
- 一種特定應用積體電路(ASIC)晶圓,其係包含:一電路頂層;一形成於該電路頂層上方之高密度電漿氧化物(HDP-OX)層;以及一形成於該HDP-OX層上且經選擇性蝕刻處理而包括至少一擋止構造之鈍化層。
- 如申請專利範圍第8項所述之ASIC晶圓,其中該鈍化層包含:一氧化物底層;一氮化物中層;以及一氧化物頂層。
- 如申請專利範圍第8項所述之ASIC晶圓,其係進一步包含:一位於該至少一擋止構造上之氮化鈦防吸附塗層。
- 如申請專利範圍第10項所述之ASIC晶圓,其係進一步包含:一配置為對該氮化鈦防吸附塗層施予一電勢之電路系統。
- 如申請專利範圍第10項所述之ASIC晶圓,其係包含一位於該複數擋止構造每一者上之氮化鈦防吸附塗層,其中:至少二具有彼此電性相連氮化鈦防吸附塗層之擋止構造,且該ASIC晶圓包括一配置為對該等電性連接氮化鈦防吸附塗層施予一電勢之電路系統;或至少二具有彼此電性絕緣氮化鈦防吸附塗層之擋止構造,且該ASIC晶圓包括一能夠對該等電性絕緣氮化鈦防吸附塗層施予不同電勢之電路系統。
- 如申請專利範圍第8項所述之ASIC晶圓,其係進一步包含複數鋁銅合金(AlCu)間隔柱。
- 一種積體晶圓級晶片尺寸封裝元件,其係包含一耦接於 一微電子機械系統(MEMS)元件之特定應用積體電路(ASIC)晶圓,其中該MEMS元件包括至少一可動MEMS結構,且其中該ASIC晶圓係包含:一電路頂層;一形成於該電路頂層上方之高密度電漿氧化物(HDP-OX)層;以及一形成於該HDP-OX層上且經選擇性蝕刻處理而包括至少一擋止構造之鈍化層,該擋止構造係設置為構成該可動MEMS結構之一垂直擋件。
- 如申請專利範圍第14項所述之積體晶圓級晶片尺寸封裝元件,其中該鈍化層包含:一氧化物底層;一氮化物中層;以及一氧化物頂層。
- 如申請專利範圍第14項所述之積體晶圓級晶片尺寸封裝元件,其係進一步包含:一位於該至少一擋止構造上之氮化鈦防吸附塗層。
- 如申請專利範圍第16項所述之積體晶圓級晶片尺寸封裝元件,其係進一步包含:一配置為對該氮化鈦防吸附塗層施予一電勢之電路系統。
- 如申請專利範圍第16項所述之積體晶圓級晶片尺寸封裝元件,其係包含一位於該複數擋止構造每一者上之氮化鈦防吸附塗層,其中: 至少二具有彼此電性相連氮化鈦防吸附塗層之擋止構造,且該元件包括一配置為對該等電性連接氮化鈦防吸附塗層施予一電勢之電路系統;或至少二具有彼此電性絕緣氮化鈦防吸附塗層之擋止構造,且該元件包括一能夠對該等電性絕緣氮化鈦防吸附塗層施予不同電勢之電路系統。
- 如申請專利範圍第14項所述之積體晶圓級晶片尺寸封裝元件,其係進一步包含複數鋁銅合金(AlCu)間隔柱。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/926,257 US9556017B2 (en) | 2013-06-25 | 2013-06-25 | Apparatus and method for preventing stiction of MEMS devices encapsulated by active circuitry |
US13/926,257 | 2013-06-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201501228A true TW201501228A (zh) | 2015-01-01 |
TWI612592B TWI612592B (zh) | 2018-01-21 |
Family
ID=51212980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103121735A TWI612592B (zh) | 2013-06-25 | 2014-06-24 | 在經主動電路系統所封裝之微電子機械系統元件中進行屏蔽與偏壓之設備與方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9556017B2 (zh) |
CN (2) | CN110482485B (zh) |
TW (1) | TWI612592B (zh) |
WO (1) | WO2014209951A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI836030B (zh) * | 2019-03-14 | 2024-03-21 | 美商蘭姆研究公司 | 使用低壓力低偏壓氘電漿的選擇性二氧化矽移除 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10913653B2 (en) * | 2013-03-07 | 2021-02-09 | MCube Inc. | Method of fabricating MEMS devices using plasma etching and device therefor |
US10081535B2 (en) * | 2013-06-25 | 2018-09-25 | Analog Devices, Inc. | Apparatus and method for shielding and biasing in MEMS devices encapsulated by active circuitry |
US9508663B2 (en) * | 2013-07-24 | 2016-11-29 | Invensense, Inc. | Assembly and packaging of MEMS device |
TWI542019B (zh) * | 2014-06-25 | 2016-07-11 | 明銳光電股份有限公司 | 壓力感測器以及其製造方法 |
WO2016164529A2 (en) * | 2015-04-09 | 2016-10-13 | Rensselaer Polytechnic Institute | Enhanced control of shuttle mass motion in mems devices |
US9828234B2 (en) * | 2016-04-29 | 2017-11-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor MEMS structure and manufacturing method thereof |
US10618801B2 (en) * | 2016-11-10 | 2020-04-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | MEMS structure with bilayer stopper and method for forming the same |
US10239746B2 (en) * | 2016-11-11 | 2019-03-26 | Analog Devices, Inc. | Vertical stopper for capping MEMS devices |
US10745268B2 (en) * | 2017-06-30 | 2020-08-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of stiction prevention by patterned anti-stiction layer |
DE102017119114B4 (de) | 2017-06-30 | 2022-01-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zur Haftungsvermeidung durch strukturierte Antihaftschicht |
DE102018122261B4 (de) | 2017-09-27 | 2024-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrationsverfahren zum waferebenenpackaging und mikroelektromechanisches system-, mems-, bauelement |
US10294098B2 (en) | 2017-09-27 | 2019-05-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing a MEMS device by first hybrid bonding a CMOS wafer to a MEMS wafer |
DE102017218155A1 (de) * | 2017-10-11 | 2019-04-11 | Robert Bosch Gmbh | Mikromechanische Vorrichtung mit überdeckendem Bondrahmen |
CN110838832B (zh) * | 2019-11-18 | 2022-06-21 | 中国电子科技集团公司第二十六研究所 | 一种微型三维叠装的mems谐振器件的制造方法 |
TWI748286B (zh) * | 2019-11-21 | 2021-12-01 | 華邦電子股份有限公司 | 半導體裝置以及其形成方法 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0702221A3 (en) | 1994-09-14 | 1997-05-21 | Delco Electronics Corp | Sensor integrated on a chip |
JP3433401B2 (ja) | 1995-05-18 | 2003-08-04 | アイシン精機株式会社 | 静電容量型加速度センサ |
JPH1090299A (ja) | 1996-09-12 | 1998-04-10 | Mitsubishi Electric Corp | 静電容量式加速度センサ |
EP0886144B1 (en) | 1997-06-19 | 2006-09-06 | STMicroelectronics S.r.l. | A hermetically sealed sensor with a movable microstructure |
US5955380A (en) | 1997-09-30 | 1999-09-21 | Siemens Aktiengesellschaft | Endpoint detection method and apparatus |
EP0951068A1 (en) | 1998-04-17 | 1999-10-20 | Interuniversitair Micro-Elektronica Centrum Vzw | Method of fabrication of a microstructure having an inside cavity |
US6117791A (en) * | 1998-06-22 | 2000-09-12 | Micron Technology, Inc. | Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby |
KR100413789B1 (ko) | 1999-11-01 | 2003-12-31 | 삼성전자주식회사 | 고진공 패키징 마이크로자이로스코프 및 그 제조방법 |
JP2003007864A (ja) * | 2001-06-22 | 2003-01-10 | Nec Corp | 不揮発性半導体記憶装置の製造方法 |
US6921965B1 (en) * | 2002-06-20 | 2005-07-26 | Silicon Magnetic Systems | Die surface magnetic field shield |
JP2004214358A (ja) * | 2002-12-27 | 2004-07-29 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US6841992B2 (en) | 2003-02-18 | 2005-01-11 | Honeywell International, Inc. | MEMS enhanced capacitive pick-off and electrostatic rebalance electrode placement |
KR100532434B1 (ko) * | 2003-05-09 | 2005-11-30 | 삼성전자주식회사 | 반도체 메모리 소자의 커패시터 제조 방법 |
US6935175B2 (en) | 2003-11-20 | 2005-08-30 | Honeywell International, Inc. | Capacitive pick-off and electrostatic rebalance accelerometer having equalized gas damping |
US7146856B2 (en) | 2004-06-07 | 2006-12-12 | Honeywell International, Inc. | Dynamically balanced capacitive pick-off accelerometer |
US7140250B2 (en) | 2005-02-18 | 2006-11-28 | Honeywell International Inc. | MEMS teeter-totter accelerometer having reduced non-linearty |
US7576426B2 (en) * | 2005-04-01 | 2009-08-18 | Skyworks Solutions, Inc. | Wafer level package including a device wafer integrated with a passive component |
US20070164378A1 (en) | 2006-01-13 | 2007-07-19 | Honeywell International Inc. | Integrated mems package |
JP2007210083A (ja) | 2006-02-13 | 2007-08-23 | Hitachi Ltd | Mems素子及びその製造方法 |
US7610809B2 (en) | 2007-01-18 | 2009-11-03 | Freescale Semiconductor, Inc. | Differential capacitive sensor and method of making same |
JP2008238330A (ja) * | 2007-03-27 | 2008-10-09 | Toshiba Corp | Mems装置およびこのmems装置を有する携帯通信端末 |
DE102007031128A1 (de) | 2007-06-29 | 2009-01-02 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | MEMS-Mikroviskosimeter und Verfahren zu seiner Herstellung |
US7946174B2 (en) | 2007-12-07 | 2011-05-24 | METAMEMS Corp. | Decelerometer formed by levitating a substrate into equilibrium |
US8146425B2 (en) | 2008-09-05 | 2012-04-03 | Analog Devices, Inc. | MEMS sensor with movable z-axis sensing element |
TWI419239B (zh) * | 2008-11-19 | 2013-12-11 | Miradia Inc | 用於形成陀螺儀與加速度感測儀之方法和結構 |
US8186221B2 (en) | 2009-03-24 | 2012-05-29 | Freescale Semiconductor, Inc. | Vertically integrated MEMS acceleration transducer |
WO2010147839A2 (en) * | 2009-06-18 | 2010-12-23 | Analog Devices, Inc. | Silicon-rich nitride etch stop layer for vapor hf etching in mems device fabrication |
US7736931B1 (en) | 2009-07-20 | 2010-06-15 | Rosemount Aerospace Inc. | Wafer process flow for a high performance MEMS accelerometer |
EP2439172B1 (en) * | 2010-10-06 | 2018-05-02 | Sercel | Anti-stiction method in an inertial MEMS |
WO2012066178A2 (es) * | 2010-11-19 | 2012-05-24 | Baolab Microsystems Sl | Métodos y sistemas para la fabricación de dispositivos de cmos de mems en diseños de nodo inferior |
US20120313189A1 (en) * | 2011-06-08 | 2012-12-13 | Invensense, Inc. | Method of preventing stiction of mems devices |
US8940586B2 (en) | 2011-11-23 | 2015-01-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mechanism for MEMS bump side wall angle improvement |
US10371714B2 (en) | 2012-06-14 | 2019-08-06 | Analog Devices, Inc. | Teeter-totter type MEMS accelerometer with electrodes on circuit wafer |
US10081535B2 (en) | 2013-06-25 | 2018-09-25 | Analog Devices, Inc. | Apparatus and method for shielding and biasing in MEMS devices encapsulated by active circuitry |
-
2013
- 2013-06-25 US US13/926,257 patent/US9556017B2/en active Active
-
2014
- 2014-06-24 CN CN201910812289.XA patent/CN110482485B/zh active Active
- 2014-06-24 CN CN201480035997.2A patent/CN105492371A/zh active Pending
- 2014-06-24 WO PCT/US2014/043789 patent/WO2014209951A1/en active Application Filing
- 2014-06-24 TW TW103121735A patent/TWI612592B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI836030B (zh) * | 2019-03-14 | 2024-03-21 | 美商蘭姆研究公司 | 使用低壓力低偏壓氘電漿的選擇性二氧化矽移除 |
Also Published As
Publication number | Publication date |
---|---|
CN110482485A (zh) | 2019-11-22 |
TWI612592B (zh) | 2018-01-21 |
WO2014209951A1 (en) | 2014-12-31 |
US20140374856A1 (en) | 2014-12-25 |
US9556017B2 (en) | 2017-01-31 |
CN105492371A (zh) | 2016-04-13 |
CN110482485B (zh) | 2023-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI612592B (zh) | 在經主動電路系統所封裝之微電子機械系統元件中進行屏蔽與偏壓之設備與方法 | |
US11130670B2 (en) | MEMS devices with an element having varying widths | |
US9238581B2 (en) | Triple-axis MEMS accelerometer | |
US10519032B2 (en) | MEMS pressure sensor and microphone devices having through-vias and methods of forming same | |
US9981841B2 (en) | MEMS integrated pressure sensor and microphone devices and methods of forming same | |
TWI556331B (zh) | 微機電裝置及其形成方法 | |
US9738516B2 (en) | Structure to reduce backside silicon damage | |
TWI543280B (zh) | 微機電系統元件的形成方法 | |
US9260295B2 (en) | MEMS integrated pressure sensor devices having isotropic cavities and methods of forming same | |
TWI669268B (zh) | 微機電系統封裝及其形成方法 | |
CN102815659A (zh) | 具有可移动部件的半导体器件及其制造方法 | |
TWI786108B (zh) | 在微機電系統中提供吸氧劑的系統和方法 | |
TW201519401A (zh) | 在經主動電路系統所封裝之微電子機械系統元件中進行屏蔽與偏壓之設備與方法 | |
TW201619040A (zh) | 微機電系統元件及其製造方法 | |
US9593008B2 (en) | MEMS sensor including an over-travel stop and method of manufacture | |
EP2584598B1 (en) | Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device | |
US9919920B1 (en) | Systems and methods for mask reduction techniques | |
JPH03184340A (ja) | 半導体装置及びその製造方法 | |
TW201245030A (en) | Method for manufacturing a micro-electromechanical device |