TW201442192A - 積體電路佈局 - Google Patents

Abstract

提供一種積體電路佈局，包含：VDD貫穿矽通孔(VDD TSV)，用以耦合正操作電壓(VDD TSV)；訊號貫穿矽通孔(訊號TSV)用以耦合操作訊號；複數VSS貫穿矽通孔，位於該VDD TSV與該訊號TSV附近且用以耦合操作電壓VSS；及一或多個重分佈連線(RDL)，將該複數VSS貫穿矽通孔連接在一起並形成圍繞該VDD貫穿矽通孔與該訊號貫穿矽通孔的類網狀散熱結構。

Description

積體電路佈局

本發明係關於一種積體電路結構，尤其係關於一種具有貫穿矽通孔的積體電路結構。

為了節省寶貴的佈局空間或是增加內連線的效率，可將複數個積體電路(IC)晶片堆疊在一起成為一個IC封裝結構。為了達到此目的，可使用一種三維(3D)堆疊封裝技術來將複數積體電路晶片封裝在一起。此種三維(3D)堆疊封裝技術廣泛地使用到貫穿矽通孔(TSV)。貫穿矽通孔(TSV)是一種垂直導電通孔，其可以完全貫穿矽晶圓、矽板、任何材料所製成之基板或晶片。現今，3D積體電路(3D IC)被廣用至許多的領域如記憶體堆疊、影像感測晶片等。

雖然貫穿矽通孔有許多優點，但其亦為3D IC的結構帶來許多問題如熱不匹配、機械應力、散熱問題等。現今，所有的電子裝置皆競相微縮，若貫穿矽通孔所產生的多餘熱累積在晶片內無法消散，會是一大問題。因此，需要一個解決方案來改善熱消散效率。

提供一種積體電路佈局，包含：VDD貫穿矽通孔(VDD TSV)，用以耦合正操作電壓(VDD TSV)；訊號貫穿矽通孔(訊號TSV)用以耦合操作訊號；複數VSS貫穿矽通孔，位於該VDD TSV與該訊號TSV附近且用以耦合操作電壓VSS；及一或多個重分佈連線(RDL)，將該複數VSS貫穿矽通孔連接在一起並形成圍繞該VDD貫穿矽通孔與該訊號貫穿矽通孔的類網狀散熱結構。

提供一種積體電路佈局，包含：VDD貫穿矽通孔(VDD TSV)，用以耦合正操作電壓(VDD TSV)；VSS貫穿矽通孔(VSS TSV)，用以耦合操作電壓VSS；複數訊號貫穿矽通孔(訊號TSV)，位於該VDD TSV與該VSS TSV附近且用以耦合操作訊號；及多個重分佈連線(RDL)，每一者將使用相同訊號的該訊號貫穿矽通孔連接在一起以在該VDD貫穿矽通孔與該VSS貫穿矽通孔附近形成線性散熱結構。

1．．．晶片

2．．．VSS貫穿矽通孔

4．．．VDD貫穿矽通孔

5．．．下層隔絕層

6．．．訊號貫穿矽通孔

8．．．基板

10．．．第一層級重分佈連線

17．．．第二層級的重分佈連線

20/20’．．．微凸塊/凸塊

100．．．主動裝置層

熟知此項技藝者在參照附圖閱讀了下列詳細敘述後，當更瞭解本發明的上述目的與優點，其中：

圖1顯示根據本發明一實施例之積體電路佈局的一部分背側概圖；

圖2顯示根據本發明一實施例之圖1所示的結構橫剖面概圖；

圖3顯示根據本發明另一實施例之圖1所示的結構橫剖面概圖；

圖4顯示根據本發明一實施例之積體電路佈局的背側概圖；

圖5顯示根據本發明另一實施例之積體電路佈局的背側概圖；

圖6顯示根據本發明更另一實施例之積體電路佈局的背側概圖；

圖7顯示根據本發明更另一實施例之積體電路佈局的背側概圖；

圖8顯示根據本發明更另一實施例之積體電路佈局的背側概圖；

圖9顯示根據本發明更另一實施例之積體電路佈局的背側概圖；

圖10顯示根據本發明更另一實施例之積體電路佈局的背側概圖。

下面將詳細地說明本發明的較佳實施例，舉凡本中所述的元件、元件子部、結構、材料、配置等皆可不依說明的順序或所屬的實施例而任意搭配成新的實施例，此些實施例當屬本發明之範疇。在閱讀了本發明後，熟知此項技藝者當能在不脫離本發明之精神和範圍內，對上述的元件、元件子部、結構、材料、配置等作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準，且此些更動與潤飾當落在本發明之申請專利範圍內。

本發明的實施例及圖示眾多，為了避免混淆，類似的元件係以相同或相似的標號示之。圖示意在傳達本發明的概念及精神，故圖中的所顯示的距離、大小、比例、形狀、連接關係….等皆為示意而非實況，所有能以相同方式達到相同功能或結果的距離、大小、比例、形狀、連接關係….等皆可視為等效物而採用之。

圖1顯示根據本發明一實施例之晶片1的一部分背側概圖，其中背側為不具有主動元件如電晶體形成於其上的一側。背側係與晶片1的前側相對，其中主動元件如電晶體及內連線結構係形成於前側上(在圖2與3中被稱為主動裝置層100)。貫穿矽通孔(TSVs，在某些技術文件中又被稱為貫穿電極、導電柱等)2、4與6會貫穿晶片1之基板8(在圖1中未顯示，請參考圖2與3)並實體及電連接基板8的背側與前側。貫穿矽通孔2係用以將操作電壓VSS(在大部分的情況下VSS為接地，但在某些情況下VSS為強度低於VDD之電位準)耦合至形成於晶片1之主動裝置層100中的積體電路(未顯示)，故貫穿矽通孔2又被稱為VSS貫穿矽通孔(VSS TSV)。貫穿矽通孔4(在圖1中只顯示一個作為代表，但在圖4-7中可佈置複數個)係用以將正操作電壓VDD耦合至形成於晶片1之主動裝置層100中的積體電路(未顯示)，故貫穿矽通孔4又被稱為VDD貫穿矽通孔(VDD TSV)。貫穿矽通孔6係用以將操作訊號如時脈訊號耦合至形成於晶片1之主動裝置層100中的積體電路(未顯示)，故貫穿矽通孔4又被稱為訊號貫穿矽通孔(訊號TSV)。在基板8的背側上，除了不同目的的各種貫穿矽通孔外，尚有背側繞線用的重分佈連線(RDLs)。重分佈連線的功能可以被理解為貫穿矽通孔之間的連接及/或貫穿矽通孔與微凸塊/凸塊20/20’(在圖1中未顯示，但請參考圖2與3)之間的連接，因此重分佈連線係類似於前側上之主動裝置層100中的內連線且在垂直晶片的方向上可以有嵌於介電層中的複數層。圖1中所示之用以連接VSS貫穿矽通孔的重分佈連線被稱為第一層級之重分佈連線，此第一層級之重分佈連線不僅僅是將VSS貫穿矽通孔連接在一起，其也是此些VSS貫穿矽通孔與微凸塊20之間的連接(在圖1中未顯示，請參考圖2與3)。圖1的重分佈連線為一實體連續且一體成形的結構。但是，圖1中可能省略了其他的重分佈連線，例如將VDD貫穿矽通孔連接至其微凸塊的重分佈連線及/或將訊號貫穿矽通孔連接至其微凸塊的重分佈連線。

相較於尋常的主動元件如電晶體，貫穿矽通孔具有微米級的超大尺寸。在一實施例中，當貫穿矽通孔具有圓形剖面時，其具有約30μm的直徑。在另一實施例中，當貫穿矽通孔具有圓形剖面時，其具有約10μm的直徑。在更另一實施例中，當貫穿矽通孔具有圓形剖面時，其具有至少1μm的直徑如6μm。但，貫穿矽通孔也可以具有非圓形的剖面。圖1僅顯示晶片1之背側的一部分作為說明用，然而，在晶片1的背側上可遍佈著數百個或數千個貫穿矽通孔以佔據並非整個背側面積但大部分的背側面積。貫穿矽通孔所佔據的面積可以是晶片1之背側面積的90%以上。考慮到晶片1之前側上之積體電路的複雜度、製造能力、熱與機械的效應及成本，不同貫穿矽通孔之間的距離、每一種貫穿矽通孔(即，VSS貫穿矽通孔、VDD貫穿矽通孔與訊號貫穿矽通孔)的數量及重分佈連線的層數可有較大範圍的變動。在VSS貫穿矽通孔的數目係遠大於VDD貫穿矽通孔與訊號貫穿矽通孔之數量時(如圖1中所示)，將VSS貫穿矽通孔佈置於VDD貫穿矽通孔與訊號貫穿矽通孔的周圍並利用第一層級的重分佈連線連接此些VSS貫穿矽通孔(如圖1中所示)能增加散熱並屏蔽VDD貫穿矽通孔與訊號貫穿矽通孔受到外部干擾。藉著將大量的VSS貫穿矽通孔佈置在VDD貫穿矽通孔與訊號貫穿矽通孔周圍並利用重分佈連線將其連在一起成為一類網狀結構，貫穿矽通孔所產生的熱可被更平均地分散並藉由更大的表面積來散熱。

然而，當VSS貫穿矽通孔的數量並未多於VDD貫穿矽通孔與訊號貫穿矽通孔的數量時，可據此改變佈置。例如，如圖10中所示，當在一應用中需要較多的訊號貫穿矽通孔而使訊號貫穿矽通孔的數量遠多於VSS貫穿矽通孔與VDD貫穿矽通孔之總共數量或各別數量時，可將分享相同訊號的訊號貫穿矽通孔佈置於VDD貫穿矽通孔與VSS貫穿矽通孔周圍並利用重分佈連線來連接分享相同訊號的訊號貫穿矽通孔，即交換VSS貫穿矽通孔與訊號貫穿矽通孔的角色並使訊號貫穿矽通孔與連接此些貫穿矽通孔的重分佈連線形成線性、不規則形狀或網狀的結構。相同的原理可被應用至VDD貫穿矽通孔的數量遠大於VSS貫穿矽通孔與訊號貫穿矽通孔之數量的情況。

現在參考圖2與3，其顯示根據本發明不同實施例之圖1中所示之結構的橫剖面概圖。在圖2中，晶片1包含：基板8；設置於基板8上的主動裝置層100；用以連接基板8之前側與其背側的VSS貫穿矽通孔2、VDD貫穿矽通孔4與訊號貫穿矽通孔6；用以隔離不同第一層級重分佈連線10的圖案化下層隔絕層5；用以將不同VSS貫穿矽通孔2連接在一起的第一層級重分佈連線10以及用以將貫穿矽通孔連接至其微凸塊20的第一層級重分佈連線10；及微凸塊20。基板8可以是矽基板、聚合物基板、絕緣層上覆矽基、碳化矽基板、複合基板等。主動裝置層100主要可包含電晶體、記憶胞、不同功能的電路、被動元件如電容器、電阻器及/或電感器及電訊號與電壓繞線用的內連線結構。應注意，在基板8與貫穿矽通孔係用來當作是中介層的情況下，可省略主動裝置層100，即主動裝置層100為選擇性的而非是必要的。

貫穿矽通孔可以是由通孔前置製程(在電晶體之前製造貫穿矽通孔)、中間通孔製程(在電晶體製成之後但在較低層次內連線的製造期間製造貫穿矽通孔)、或通孔後置製程(在內連線之後才製造貫穿矽通孔)所製成。無論是用何種製程來製造貫穿矽通孔，貫穿矽通孔的基本結構皆維持不變：通孔、在通孔側壁上的介電層及填滿通孔的導電材料。介電層與導電材料所用的材料可取決於製造方法及所需的物理特性。氧化矽及/或氮化矽為最常被用來作為介電層的材料。至於導電材料，其可包含阻障/黏著層材料及低電阻率材料，阻障/黏著層材料例如是鉭、氮化鉭、鈦、氮化鈦、鎢、氮化鎢、鉬、錳及/或銅，低電阻率材料例如是鎢、銅、鋁及/或多晶矽。第一層級重分佈連線10之材料可與基板8之前側上之內連線的所用材料相同，故重分佈連線與貫穿矽通孔可使用相同的阻障/黏著層材料如鈦與氮化鈦及相同的低電阻率材料如銅，或者重分佈連線與貫穿矽通孔可使用不同的材料。微凸塊20為連接至另一晶片或中介層或印刷電路板的對外介面，其材料只要是導電即可而毋需多加限制。

在圖2中，藉由第一層級重分佈連線10所連接在一起的三個VSS貫穿矽通孔2代表圖1中所示之藉由第一層級重分佈連線10所連接在一起的所有VSS貫穿矽通孔2的三個相鄰VSS貫穿矽通孔2。由於圖1中的所有VSS貫穿矽通孔2係皆由第一層級重分佈連線10所連接在一起，其具有相同的電壓位準且其中的數個會分享相同的微凸塊20。在圖2中，三個VSS貫穿矽通孔經由第一層級重分佈連線10來分享相同的微凸塊20，但更多的VSS貫穿矽通孔如四個VSS貫穿矽通孔或更少VSS貫穿矽通孔如兩個VSS貫穿矽通孔經由第一層級重分佈連線10來分享相同的微凸塊20。因此，對於圖1中所示的所有VSS貫穿矽通孔而言，其可經由第一層級重分佈連線10來連接至數個微凸塊20。又，參考圖2，彼此分離且與VSS貫穿矽通孔分離的VDD貫穿矽通孔4與訊號貫穿矽通孔6代表圖1中所示的VDD貫穿矽通孔4與訊號貫穿矽通孔6。VDD貫穿矽通孔4與訊號貫穿矽通孔6係經由不同的第一層級重分佈連線而連接至不同的微凸塊。應注意，由一或多種介電材料所構成的下層隔絕層5係設置於基板8與第一層級重分佈連線之間，使得不同的第一層級重分佈連線之間得以電隔絕。

現在參考圖3，其係類似於圖2所示的實施例，但圖3所示的實施例不只是顯示了第一層級的重分佈連線10而更顯示了第二層級的重分佈連線17。在圖3中，第一層級的重分佈連線10係經由導電通孔15而連接至第二層級的重分佈連線17，第二層級的層級的重分佈連線17再連接至微凸塊20’。應瞭解，通孔15與微凸塊20’的數量並非是本發明的關鍵參數，熟知此項技藝者可基於佈局與裝置需求來調整其數量。

在閱讀了圖1-3之相關闡述後，熟知此項技藝者應能瞭解本發明的原理與精神。本發明藉著將大量的第一類型的貫穿矽通孔設置在第二類型及/或第三類型的貫穿矽通孔的周圍並利用重分佈連線連接此些第一類型的貫穿矽通孔以形成線性、不規則形狀或類網狀的結構，俾使貫穿矽通孔所產生的熱分佈更均勻並藉由更大的表面積來散熱，提供具有貫穿矽通孔的改良整合積體電路結構。本說明書中的所有「類網狀結構」一詞係指具有至少一封閉重分佈連線與連接至此連線之一貫穿矽通孔的結構。

圖4-9顯示了根據本發明不同實施例之不同晶片的背側概圖。在圖4中，所有貫穿矽通孔(包含所有的VSS貫穿矽通孔、VDD貫穿矽通孔與訊號貫穿矽通孔)係位於格距為G的柵格中，每一個貫穿矽通孔係站在格點上且所有的第一層級重分佈連線係位於柵格的格線上(水平與垂直)。任何一個VDD貫穿矽通孔及/或訊號貫穿矽通孔係被VSS貫穿矽通孔與連接此些VSS貫穿矽通孔的第一層級重分佈連線所圍繞。所有相鄰的VSS貫穿矽通孔皆由垂直及/或水平的第一層級重分佈連線所連接在一起，此些VSS貫穿矽通孔及第一層級重分佈連線共同形成類網狀結構，大幅地改善散熱。應注意，格距G可基於製造能力、佈局設計、效能考量等來加以調整。類似地，若訊號貫穿矽通孔的數量大於VSS貫穿矽通孔及/或VDD貫穿矽通孔的數量，可交換VSS貫穿矽通孔與訊號貫穿矽通孔的角色，是以VSS貫穿矽通孔及/或VDD貫穿矽通孔可被不同群組的訊號貫穿矽通孔(即，每一組訊號貫穿矽通孔會分享相同的訊號，但不同組的訊號貫穿矽通孔可能會使用不同的訊號)所圍繞。相同的原理可應用至VDD貫穿矽通孔的數量大於VSS貫穿矽通孔及/或訊號貫穿矽通孔的數量的情況，在此種情況下，VSS貫穿矽通孔及/或訊號貫穿矽通孔可被VDD貫穿矽通孔所圍繞。

雖然在圖4中，每個格點皆被一貫穿矽通孔所佔據且所有的格線(除了在VDD及/或訊號貫穿矽通孔免除區域內)皆被第一層級重分佈連線所佔據(即，所有的格線形成VDD及/或訊號貫穿矽通孔免除區域)，但本發明不限於此。某些免除區域具有矩形形狀但其他的免除區域可能具有不規則的形狀。在一免除區域中的VDD貫穿矽通孔及/或訊號貫穿矽通孔似乎像是與其他免除區域中的VDD貫穿矽通孔及/或訊號貫穿矽通孔隔離，但若有需要，不同免除區域中的VDD貫穿矽通孔及/或訊號貫穿矽通孔可藉由第二層級重分佈連線或更高層級重分佈連線來加以電連接。例如，在一免除區域中的VDD貫穿矽通孔可藉由一第二層級重分佈連線而連接至另一免除區域中的VDD貫穿矽通孔。例如，在一免除區域中的訊號貫穿矽通孔可藉由一第二層級重分佈連線而連接至另一免除區域中的訊號貫穿矽通孔。連接免除區域外之所有貫穿矽通孔的第一層級重分佈連線毋需具有水平與垂直走向，其可以如圖5中所示，具有傾斜走向。在此情況下，在免除區域外可能會有至少一個孤立的貫穿矽通孔未被第一層級重分佈連線所連接，且每個免除區域可能不會是矩形。或者，若不需要這麼多的貫穿矽通孔，則可如圖8中所示，可閒置某些格點使其不被貫穿矽通孔所佔據。除了改變重分佈連線的走向及/或閒置某些格點外，貫穿矽通孔毋需站在格點上。如圖6中所示，偶數行的貫穿矽通孔與奇數行的貫穿矽通孔相互交錯。

又，可如圖7中所示，將不同類型的貫穿矽通孔如冗餘貫穿矽通孔添加至系統中。由於冗餘貫穿矽通孔毋需傳遞訊號也毋需耦合電壓，故其可如圖7中所示孤立地佔據一處並被VSS貫穿矽通孔及連接VSS貫穿矽通孔的第一層級重分佈連線所圍繞。或者，可利用一或多條第一層級重分佈連線來連接相鄰的冗餘貫穿矽通孔而形成線性(如圖9所示)或不規則形狀(未顯示)的散熱結構，藉此改善散熱效果。

在閱讀了前述段落後，熟知此項技術者可自圖4-9之每一實施例擷取出至少一特徵。極重要的是，本發明不只是可以包含全部此些特徵，且本發明亦可包含此些特徵以任何方式加以組合的任意組合。例如，可在圖4-9的所有實施例中以任何方式加入冗餘貫穿矽通孔。例如，可在圖4-9的所有實施例中以任何方式加入不具有貫穿矽通孔佔據的閒置格點。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1．．．晶片

2．．．VSS貫穿矽通孔

4．．．VDD貫穿矽通孔

6．．．訊號貫穿矽通孔

10．．．第一層級重分佈連線

Claims (10)

1. 一種積體電路佈局，包含：
   VDD貫穿矽通孔(VDD TSV)，用以耦合正操作電壓(VDD TSV)；
   訊號貫穿矽通孔(訊號TSV)用以耦合操作訊號；
   複數VSS貫穿矽通孔，位於該VDD TSV與該訊號TSV附近且用以耦合操作電壓VSS；及
   一或多個重分佈連線(RDL)，將該複數VSS貫穿矽通孔連接在一起並形成圍繞該VDD貫穿矽通孔與該訊號貫穿矽通孔的類網狀散熱結構。
2. 如申請專利範圍第1項之積體電路佈局，其中該VDD貫穿矽通孔、該訊號貫穿矽通孔與該複數VSS貫穿矽通孔形成格柵且每一者皆站在格點上。
3. 如申請專利範圍第2項之積體電路佈局，其中連接該複數VSS貫穿矽通孔的重分佈連線形成格柵的水平與垂直格線。
4. 如申請專利範圍第3項之積體電路佈局，其中該水平與垂直格線形成用以包含至少一VDD貫穿矽通孔及/或至少一訊號貫穿矽通孔的複數VDD及/或訊號免除區域。
5. 如申請專利範圍第2項之積體電路佈局，其中連接該複數VSS貫穿矽通孔的該重分佈連線具有傾斜走向。
6. 一種積體電路佈局，包含：
   VDD貫穿矽通孔(VDD TSV)，用以耦合正操作電壓(VDD TSV)；
   VSS貫穿矽通孔(VSS TSV)，用以耦合操作電壓VSS；
   複數訊號貫穿矽通孔(訊號TSV)，位於該VDD TSV與該VSS TSV附近且用以耦合操作訊號；及
   多個重分佈連線(RDL)，每一該重分佈連線將使用相同訊號的該訊號貫穿矽通孔連接在一起以在該VDD貫穿矽通孔與該VSS貫穿矽通孔附近形成線性散熱結構。
   
7. 如申請專利範圍第6之積體電路佈局，其中連接該訊號貫穿矽通孔的重分佈連線為第一層級之重分佈連線。
8. 如申請專利範圍第7之積體電路佈局，更包含藉由第二層級之重分佈連線而連接至該VDD貫穿矽通孔的另一VDD貫穿矽通孔及藉由第二層級之重分佈連線而連接至該VSS貫穿矽通孔的另一VSS貫穿矽通孔。
9. 如申請專利範圍第6之積體電路佈局，更包含至少一冗餘貫穿矽通孔。
10. 如申請專利範圍第6之積體電路佈局，更包含由第一層級之重分佈連線所連接的複數冗餘貫穿矽通孔。