TW201439803A - 光學鄰近修正方法暨其所形成的積體電路佈局圖形 - Google Patents

光學鄰近修正方法暨其所形成的積體電路佈局圖形 Download PDF

Info

Publication number
TW201439803A
TW201439803A TW102112336A TW102112336A TW201439803A TW 201439803 A TW201439803 A TW 201439803A TW 102112336 A TW102112336 A TW 102112336A TW 102112336 A TW102112336 A TW 102112336A TW 201439803 A TW201439803 A TW 201439803A
Authority
TW
Taiwan
Prior art keywords
pattern
line
integrated circuit
circuit layout
optical proximity
Prior art date
Application number
TW102112336A
Other languages
English (en)
Other versions
TWI563408B (en
Inventor
Kuan-Wen Fang
Chin-Lung Lin
Kuo-Chang Tien
Yi-Hsiu Lee
Chien-Hsiung Wang
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW102112336A priority Critical patent/TWI563408B/zh
Publication of TW201439803A publication Critical patent/TW201439803A/zh
Application granted granted Critical
Publication of TWI563408B publication Critical patent/TWI563408B/zh

Links

Abstract

一種藉由一電腦系統來執行的光學鄰近修正方法暨其所形成的積體電路佈局圖形，其方法步驟包含：提供一積體電路佈局圖形，該積體電路佈局圖形具有複數條平行的線圖形，其中至少一該線圖形的其中一側具有一凸出部位；以及修正該積體電路佈局圖形，以在每一具有該凸出部位的該線圖形的另一側形成一對應該凸出部位的凹陷部位。

Description

光學鄰近修正方法暨其所形成的積體電路佈局圖形
本發明與一種光學鄰近修正方法有關，係特別關於一種可改善互連圖形重疊在線圖形上的覆蓋率的光學鄰近修正方法。
在半導體的製作中，半導體元件一般會以多個互連層來彼此連接，其中，位於不同層級的導線層之間的層間互連(interconnection)係藉由通孔插塞(via)或接觸結構(contact)等互連結構來達成。故此，在設計佈局圖形(layout)，須考量到各個層級的上下層對位與連接關係以及其所受的製程能力限制。由於現今的半導體製程不斷地微縮，元件的臨界尺度變得越來越小，在這樣的情況下，要設計出能滿足所有半導體元件的臨界尺度同時又能精確地達成層與層之間的對位互連需求的佈局圖形，變得越來越困難。
為了能夠滿足現今半導體元件的互連需求，本發明提出了一種光學鄰近修正方法，其可修改原始的元件圖形(如一線圖形)使其得以與上下層的互連結構精確對位，達成可靠的連接，同時又能兼顧圖形的臨界尺寸一致性(critical dimension uniformity,CDU)以及足夠的製程裕度。
根據本發明的一態樣，其提供了一種藉由一電腦系統來執行的光學鄰近修正方法，其步驟包含：提供一積體電路佈局圖形， 該積體電路佈局圖形具有複數條平行的線圖形，其中至少一該線圖形的其中一側具有一凸出部位；以及修正該積體電路佈局圖形，以在每一具有該凸出部位的該線圖形的另一側形成一對應該凸出部位的凹陷部位。
根據本發明的另一態樣，其提供了一種藉由一電腦系統來執行的光學鄰近修正方法，其步驟包含：提供一積體電路佈局圖形，該積體電路佈局圖形具有複數條平行的線圖形；以及修正該積體電路佈局圖形，以在每一該線圖形與一互連結構圖形重疊的部位的兩側分別形成一凸出部位以及一對應的凹陷部位，使得該互連結構圖形能完全與該凸出部位與該凹陷部位之間的該線圖形重疊。
根據本發明的又一態樣，其提供了一種積體電路佈局圖形，包含：複數條線圖形，該線圖案的兩側具有一凸出部位以及一對應的凹陷部位，其中該線圖案的該凸出部位與該凹陷部位的前後部分呈一直線，且上述前後部分具有相同的線寬；以及一互連結構圖形，重疊在該凸出部位與該凹陷部位之間的該線圖形上。
無疑地，本發明的這類目的與其他目的在閱者讀過下文以多種圖示與繪圖來描述的較佳實施例細節說明後將變得更為顯見。
100‧‧‧佈局圖案
101‧‧‧線圖形
101a‧‧‧凸出部位
101b‧‧‧凹陷部位
110‧‧‧佈局圖形
111‧‧‧互連結構圖形
121‧‧‧主動區
本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在該些圖示中： 第1圖繪示出一上層的互連結構圖形與一下層的線圖形產生偏移情況的頂示意圖。
第2~3圖繪示出根據本發明較佳實施例一光學鄰近修正方法 流程的頂示意圖。
須注意本說明書中的所有圖示皆為圖例性質。為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現。圖中相同的參考符號一般而言會用來標示修改後或不同實施例中對應或類似的特徵。
在下文的細節描述中，元件符號會標示在隨附的圖示中成為其中的一部份，並且以可實行該實施例之特例描述方式來表示。這類實施例會說明足夠的細節俾使該領域之一般技藝人士得以具以實施。閱者須瞭解到本發明中亦可利用其他的實施例或是在不悖離所述實施例的前提下作出結構性、邏輯性、及電性上的改變。因此，下文之細節描述將不欲被視為是一種限定，反之，其中所包含的實施例將由隨附的申請專利範圍來加以界定。
首先請參照第1圖，其示意性地繪示出一上層的互連結構圖形與一下層的線圖形產生偏移的情況。第1圖中具有兩個重疊的佈局圖形(layout)，分別為一下層的佈局圖形(在圖中以網點區域來表示)100以及一上層的佈局圖形(在圖中以斜線區域來表示)110，其中下層的佈局圖形100包含了複數條平行排列的線圖形101，上層的佈局圖形110則包含了複數個互連結構圖形111。在實際的製程中，下層佈局圖形100與上層的佈局圖形110可分別為一預先設計出的光罩圖形，為應用在半導體製程中數十至數百道微影步驟中的其中一者，其係儲存在電腦可讀取式媒介中並用於光罩之製作。具備佈局圖案100或110的光罩可用於微影製程中使光阻產生預定的圖形，該光阻圖形並會用於後續的蝕刻製程中作為蝕刻遮罩，以在基材上蝕刻出相同的圖形結構。例如，佈局圖形100中的線圖形101 可形成用來作為閘極的多晶矽線(poly line)或是金屬導線，互連結構圖形111則可形成連接層與層之間的接觸孔(contact)或導通孔(via)。第1圖中還另外繪示出可用來作為源/汲極的主動區121，其中部分的互連結構圖形111重疊在線圖形101，部分的互連結構圖形111重疊在主動區121上。
因應電路設計規格、實際製程需求、對準誤差等考量，某些積體電路設計規則(design rule)係允許重疊在線圖形101上的互連結構圖形111超出線圖形101的範圍，如第1圖所示。如此，互連結構圖形111並沒有完全地與線圖形101重疊，產生了偏移。這樣的懸設特徵尤其會發生在線圖形101的臨界尺度過度微縮，導致上下層的佈局圖形已無法精確地對位。儘管是設計規則所允許的，這樣的不完全重疊仍舊會帶來不好的影響，例如造成後續所形成的元件有漏電問題或是須有額外的製程考量。
接著請參照第2圖。由於互連結構圖形111在對位上不可避免地會與所欲重疊的線圖形101產生偏移，本發明的作法是不修正互連結構圖形111之各原始圖案的相對位置，而採用光學鄰近修正方法來修改原始的線圖形101，以在線圖形101一側的偏移區域形成一凸出部位101a。例如第2圖之第一較佳實施例所示，凸出部位101a係成一平滑而圓弧的線段，且凸出部位101a的凸出幅度會視互連結構圖形111的尺寸與偏移量而定，其夠涵蓋所有的互連結構圖形111範圍，故互連結構圖形111得以實質上完全地與線圖形101重疊。上述的光學鄰近修正方法可藉由一電腦系統來執行，例如藉由一光學鄰近修正軟體根據演算式來運算處理儲存在電腦可讀取式媒介中的佈局圖形資料，達成圖形修改的目的。
上述形成凸出部位101a之作法雖然成功解決了不完全重疊的問題，但卻亦會引發其它的問題。首先，由於線圖形101的凸 出部位101a具有較大的局部線寬，故會使得臨界尺寸一致性(CDU)變差。再者，具有凸出部位101a的線圖形101不是規律的直線圖形，故微影製程中經由線圖形101所產生的光阻容易有熱點(hot spot)產生，無形中降低了微影製程的裕度。此外，在線圖形101間距較小的環境下，凸出部位101a還會有與鄰近線圖形101過於接近而造成短路的風險。
現在請參照第3圖，為了解決上述問題，本發明更提出一第二較佳實施例，其同樣採用不修正互連結構圖形111之各原始圖案的相對位置的方式，而是利用光學鄰近修正方法來修改線圖形101，在線圖形101的相對應於每一凸出部位101a的另一側形成一對應凸出部位101a的凹陷部位101b。其中，凸出部位101a與凹陷部位101b均係構成一平滑而圓弧的線段，且凹陷部位101b的凹陷幅度會視互連結構圖形111的尺寸與偏移量而定，使得凸出部位101a與凹陷部位101b之間的線圖形101區域能實質上涵蓋整個互連結構圖形111，如此互連結構圖形111仍得以保持實質上完全地與線圖形101重疊。須注意，本發明的光學鄰近修正方法並不只限定在互連結構圖形重疊在線圖形上方的情形下，也適用在線圖形重疊在互連結構圖形上方的情形。
本發明的光學鄰近修正方法的優點在於，藉由將原始比直的線圖形修改成具有對應對位偏移量的凸出部位101a與凹陷部位101b，如此不僅可以解決佈局圖形不完整重疊的問題，同時又可兼顧線圖形原有的臨界尺寸一致性以及製程裕度。
根據上述所提供的光學鄰近修正方法，復參照第3圖，本發明亦提出了一種以此方法建構出的積體電路佈局圖形，其包含：複數條線圖形101，其兩側具有一凸出部位101a以及一對應的凹陷部位101b，其中線圖案101的凸出部位101a與凹陷部位101b以外 的前後部分呈一直線，且線圖案101的上述前後部分具有相同的線寬d，以及一互連結構圖形，其重疊在凸出部位101a與凹陷部位101b之間的線圖形101上。
100‧‧‧佈局圖案
101‧‧‧線圖形
101a‧‧‧凸出部位
101b‧‧‧凹陷部位
110‧‧‧佈局圖形
111‧‧‧互連結構圖形
121‧‧‧主動區

Claims (7)

  1. 一種藉由一電腦系統來執行的光學鄰近修正方法，其步驟包含：提供一積體電路佈局圖形，該積體電路佈局圖形具有複數條平行的線圖形，其中至少一該線圖形的其中一側具有一凸出部位；以及修正該積體電路佈局圖形，以在每一具有該凸出部位的該線圖形的另一側形成一對應該凸出部位的凹陷部位。
  2. 如申請專利範圍第1項所述的藉由一電腦系統來執行的光學鄰近修正方法，更包含：在該凸出部位與該凹陷部位之間的該線圖形上重疊一互連結構圖形。
  3. 一種藉由一電腦系統來執行的光學鄰近修正方法，其步驟包含：提供一積體電路佈局圖形，該積體電路佈局圖形具有複數條平行的線圖形；以及修正該積體電路佈局圖形，以在每一該線圖形與另一積體電路佈局圖形的一互連結構圖形重疊的部位的兩側分別形成一凸出部位以及一對應的凹陷部位，使得該互連結構圖形能實質上完全與該凸出部位與該凹陷部位之間的該線圖形重疊。
  4. 如申請專利範圍第3項所述的藉由一電腦系統來執行的光學鄰近修正方法，更包含：在該互連結構圖形與該線圖形的位置具有偏移量的時候進行該修正該半導體佈局圖形的步驟。
  5. 一種半導體佈局圖形，包含：複數條線圖形，該線圖形的兩側具有一凸出部位以及一對應的凹陷部位，其中該線圖形的該凸出部位與該凹陷部位以外的前後部分呈一直線，且該線圖形的上述前後部分具有相同的線寬；以及一互連結構圖形，重疊在該凸出部位與該凹陷部位之間的該線圖形上。
  6. 如申請專利範圍第5項所述的半導體佈局圖形，其中該線圖形為多晶矽線圖形。
  7. 如申請專利範圍第5項所述的半導體佈局圖形，其中該互連結構圖形為接觸洞圖形或導通孔圖形。
TW102112336A 2013-04-08 2013-04-08 Method of optical proximity correction and integrated circuit layout formed by the same TWI563408B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102112336A TWI563408B (en) 2013-04-08 2013-04-08 Method of optical proximity correction and integrated circuit layout formed by the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102112336A TWI563408B (en) 2013-04-08 2013-04-08 Method of optical proximity correction and integrated circuit layout formed by the same

Publications (2)

Publication Number Publication Date
TW201439803A true TW201439803A (zh) 2014-10-16
TWI563408B TWI563408B (en) 2016-12-21

Family

ID=52113817

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112336A TWI563408B (en) 2013-04-08 2013-04-08 Method of optical proximity correction and integrated circuit layout formed by the same

Country Status (1)

Country Link
TW (1) TWI563408B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI784088B (zh) * 2017-11-21 2022-11-21 美商佛姆費克特比佛頓股份有限公司 電子半導體組件之光學表示方法及裝置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425391B2 (en) * 2001-10-02 2008-09-16 Guobiao Zhang Highly-corrected mask
US7784019B1 (en) * 2006-11-01 2010-08-24 Cadence Design Systems, Inc. Yield based retargeting for semiconductor design flow
US8201110B1 (en) * 2008-04-14 2012-06-12 The Regents Of The University Of California Optical proximity correction using regression
US8438505B2 (en) * 2011-01-21 2013-05-07 Taiwan Semicondcutor Manufacturing Company, Ltd. Method for improving accuracy of parasitics extraction considering sub-wavelength lithography effects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI784088B (zh) * 2017-11-21 2022-11-21 美商佛姆費克特比佛頓股份有限公司 電子半導體組件之光學表示方法及裝置

Also Published As

Publication number Publication date
TWI563408B (en) 2016-12-21

Similar Documents

Publication Publication Date Title
JP5957127B2 (ja) 半導体装置
US8966410B2 (en) Semiconductor structure and method for fabricating semiconductor layout
US9530731B2 (en) Method of optical proximity correction for modifying line patterns and integrated circuits with line patterns modified by the same
JP2009076677A (ja) 半導体装置の製造方法及びフォトマスクの設計方法
US8008210B2 (en) Exposure mask with double patterning technology and method for fabricating semiconductor device using the same
US10002827B2 (en) Method for selective re-routing of selected areas in a target layer and in adjacent interconnecting layers of an IC device
TW201439803A (zh) 光學鄰近修正方法暨其所形成的積體電路佈局圖形
JP2007311501A (ja) 半導体装置及びその設計方法
JP4334558B2 (ja) パターン形成方法
US20110309522A1 (en) Semiconductor integrated circuit device comprising different level interconnection layers connected by conductor layers including conductor layer for redundancy
US9305130B2 (en) Method for forming semiconductor layout patterns, semiconductor layout patterns, and semiconductor structure
US8627242B1 (en) Method for making photomask layout
TWI518446B (zh) 修正佈局圖案的方法以及製作光罩的方法
US9171898B2 (en) Method for manufacturing semiconductor layout pattern, method for manufacturing semiconductor device, and semiconductor device
US20140282295A1 (en) Method for Forming Photo-masks and OPC Method
US20130026641A1 (en) Conductor contact structure and forming method, and photomask pattern generating method for defining such conductor contact structure
US9378323B1 (en) Methods for retargeting vias and for fabricating semiconductor devices with retargeted vias
CN113658937B (zh) 半导体结构、其制作方法、以及制作半导体布局的方法
JP2002006477A (ja) フォトマスクのパターン形状補正方法および補正されたフォトマスク
JP2011049426A (ja) 半導体装置の設計方法及び半導体装置の製造方法
KR20080102655A (ko) 듀얼 콘택홀 형성 방법 및 이에 사용된 포토마스크
TW201306216A (zh) 導線接觸結構及其形成方法以及用以定義導線接觸結構之光罩圖案產生方法
TW201435478A (zh) 形成光罩的方法以及光學鄰近修正方法
US20080070408A1 (en) Method for adjusting sizes and shapes of plug openings
JP2009123773A (ja) 半導体装置、及び半導体装置製造用マスクパターン