TW201426942A - 半導體導電板結構、堆疊結構及其封測方法 - Google Patents
半導體導電板結構、堆疊結構及其封測方法 Download PDFInfo
- Publication number
- TW201426942A TW201426942A TW101149758A TW101149758A TW201426942A TW 201426942 A TW201426942 A TW 201426942A TW 101149758 A TW101149758 A TW 101149758A TW 101149758 A TW101149758 A TW 101149758A TW 201426942 A TW201426942 A TW 201426942A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor
- substrate
- conductive plate
- plate structure
- integrated circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
一種半導體導電板結構及半導體堆疊結構,主要包含多個彈性橋,其中半導體導電板結構的基板可為中介層基板或是積體電路板。此處亦提供一種半導體封測方法,用以測試並封裝半導體堆疊結構,例如應用於三維積體電路。藉由彈性橋的彈性結構,能形成較佳的電性接觸,使檢測結果更加準確;並可直接用於銲接封裝,避免上下對位偏移的問題。另外,若半導體堆疊結構為中介層基板與積體電路板的交錯堆疊,則可單獨檢查每一積體電路板的電性,如此避免了因為全部封裝以後,若發現單片積體電路板有問題,致使整個半導體堆疊結構需被迫汰換的成本浪費。
Description
本發明是有關一種半導體導電板結構、堆疊結構以及封測方法,特別是一種應用於三維積體電路板的半導體導電板結構、堆疊結構及其封測方法。
現今的電子產品為了微小跟多功能化,內部的元件尺寸必須越做越小,亦即提昇元件密度,相對地,晶片內的導線線距需要不斷縮小。積體電路已經發展了半世紀,從微米等級發展到20奈米的製程,可說已經到達了顛峰。但是二維結構的限制仍然造成製程的困難,例如元件縮小到20奈米以下相當困難,打線品質或散熱效果皆會受到影響。因此,為了擺脫尺寸的限制,三維的積體電路成為最有前瞻性的技術,因為其為垂直式電性導通,不再需要傳統式的二維電路板,以電腦為例,三維積體電路不再需要主機板或內部的線材連接,可以大量減少體積並且輕量化;另外更具備了平行處理能力,不需要再透過中央處理器完成所有程序,加快運作速度。
傳統的三維封裝方式會利用矽通孔(Through-Silicon Via,TSV)以及微凸塊(Micro Bumps)的方式使三維積體電路板之間形成垂直的內部電性連結並封裝,因此需要上下精準的對位接觸。另外,維持產品的良率也是相當重要。三維積體電路的半成品尚需要接受電性檢測,確定品質無虞,才能進一步組裝。傳統二維積體電路的晶片使用薄膜或探針進行水平方向的電性測試,然而對於三維積體電路,則需要垂直導通各層電路進行電性測試,故傳統方式無法適用。目前技術有以中介層搭配微凸塊(Micro bumps)接觸三維積體電性接點並電性檢測者。然而因為需要精準對位,些許偏移可能造成訊號量測不理想,且微凸塊與接點的電性接觸較為不密合,也可能影響量測結果;亦可能因為接
觸時產生的應力集中造成元件損傷。另外,因為無法單獨檢測單一片的積體電路板的電性,若封裝完成後,發現單一片的積體電路板出現問題,則需要汰換整組三維積體電路板的封裝,如此相當浪費成本。
綜上所述,如何發展一種檢測效率及電性接觸良好的三維積體電路的封測結構,便是目前亟需努力的目標。
本發明提供一種半導體導電板結構、堆疊結構及其封測方法。藉由彈性橋的彈性結構,其能承受按壓形變,形成更佳的電性接觸,使檢測結果更加準確,也避免了因應力集中造成的元件損傷;更可直接用於銲接封裝,避免了半導體堆疊結構上下對位偏移的問題。另外,若半導體堆疊結構為中介層基板與積體電路板的交錯堆疊,則可單獨檢查每一積體電路板的電性,如此避免了因為全部封裝以後,若發現單片積體電路板有問題,致使整個半導體堆疊結構需被迫汰換的成本浪費。
本發明一實施例之半導體導電板結構,包含一基板以及多個彈性橋。基板具有一第一表面以及一第二表面,其中第一表面以及第二表面具有數個電性接點。多個彈性橋則設置於基板上,分別具有一橋基部以及一橋梁部,其中橋基部位於基板上之電性接點的上方,且橋梁部與基板之間具有一間隙以承受按壓形變。
本發明一實施例之一種半導體堆疊結構,其係使用於一半導體封測機台。半導體堆疊結構包含多個半導體導電板結構上下堆疊設置,其中半導體導電板結構包含一基板以及多個彈性橋。基板具有一第一表面以及一第二表面,其中第一表面以及第二表面具有數個電性接點。多個彈性橋則設置於基板上,分別具有一橋基部、一橋梁部以及一銲料區位於橋梁部之上;橋基部位於基板上之電性接點的上方,且橋梁部與基板之間具有一間隙以承受按壓形變。位於上方之半導體導
電板結構的多個彈性橋係與位於下方之半導體導電板結構的多個彈性橋形成垂直電性接觸。
本發明一實施例之一種半導體封測方法,包含以下步驟。首先提供多個半導體導電板結構,其中半導體導電板結構包含一基板以及多個彈性橋結構。基板具有一第一表面以及一第二表面,其中第一表面以及第二表面具有數個電性接點。多個彈性橋則設置於基板上,分別具有一橋基部、一橋梁部以及一銲料區,其中橋基部位於基板上之電性接點的上方,銲料區位於橋梁部之上,且橋梁部與基板之間具有一間隙以承受按壓形變。接著,垂直堆疊多個半導體導電板結構以形成一半導體堆疊結構,並使用一半導體封測機台對半導體堆疊結構進行垂直電性檢測,其中位於上方之半導體導電板結構的多個彈性橋係與位於下方之半導體導電板結構的多個彈性橋形成垂直電性接觸;位於上方之半導體導電板結構的基板為一中介層基板,且中介層基板包含數個通孔,其貫穿中介層基板之第一表面以及第二表面,其中每一通孔容置一導通件,導通件之兩端係凸出中介層之第一表面以及第二表面並分別於其上形成多個電性接點;及位於下方之半導體導電板結構的基板為一積體電路板。最後經過垂直電性檢測,再將半導體堆疊結構之積體電路板以及中介層基板透過銲料區銲接接合以完成封裝。
本發明另一實施例之一種半導體封測方法,包含以下步驟。首先,提供多個半導體導電板結構,其中半導體導電板結構包含一基板以及多個彈性橋。基板具有一第一表面以及一第二表面,其中第一表面以及第二表面具有數個電性接點。多個彈性橋則設置於基板上,分別具有一橋基部、一橋梁部以及一銲料區,其中橋基部位於基板上之電性接點的上方,銲料區位於橋梁部之上,且橋梁部與基板之間具有一間隙以承受按壓形變。最後垂直堆疊多個半導體導電板結構以形成一半導體堆疊結構,並使用一半導體封測機台對半導體堆疊結構進行垂直電性檢測,其中位於上方之半導體導電板結構的多個彈性橋係與位於下方之半導體導電板結構的多個彈性橋形成垂直電性接觸;及位於上
方之導電板結構的基板為一積體電路板,且位於下方之導電板結構的基板為另一積體電路板。最後經過垂直電性檢測,再將半導體堆疊結構之積體電路板透過銲料區銲接接合以完成封裝。
以下藉由具體實施例配合所附的圖式詳加說明,當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
請參照圖1,圖1為本發明一實施例之半導體導電板結構示意圖。半導體導電板結構100包含一基板110以及多個彈性橋120。基板110具有一第一表面111以及一第二表面112,其中第一表面111以及第二表面112具有數個電性接點130。多個彈性橋120則設置於基板110上,其分別具有一橋基部121以及一橋梁部122,其中橋基部121位於基板110上之電性接點130的上方,且橋梁部122與基板110之間具有一間隙G以承受按壓形變。由於彈性橋120需具備良好的導電性以及彈性,所以可由一導電彈性薄膜所構成,例如銦錫化合物(ITO)、氧化鋅或其他金屬薄膜等等。
承上,較佳者,如圖1所示,半導體導電板結構100更包含一銲料區M位於橋梁部122之上。如此,彈性橋120除了用以電性檢測,亦可用於銲接以完成封裝。銲料區M的形式並沒有特別限制,可為銲球或是塗布一層薄的銲料層於彈性橋120上。
請再參照圖1,於一實施例中,彈性橋120可設置在不同形式的基板110上,例如一中介層(interposer)基板或是一積體電路板。當基板110為一積體電路板,則電性接點130可為矽通孔(Through-Silicon Via,TSV)端點或是積體電路板上之電極。
請參照圖2,圖2為本發明另一實施例之半導體導電板結構示意圖。如圖所示,當半導體導電板結構200的基板210為一中介層基板時,中介層基板會包含數個通孔240貫穿中介層基板之第一表面211
以及第二表面212,其中每一通孔240容置一導通件250,導通件250之兩端係凸出中介層基板之第一表面211以及第二表面212,並分別於其上形成電性接點230。多個彈性橋220的橋基部221則位於電性接點230上(此處橋梁部222與基板210的間隙為G’)。較佳者,如圖2所示,更包含一銲料區M’位於橋梁部222之上。
以上所述的半導體導電板,為單片結構。若將多個半導體導電板結構上下堆疊設置,使上下層之彈性橋電性接觸,則形成一種半導體堆疊結構,並可使用於一半導體封測機台。較佳者,上下層彈性橋可以交叉對壓形成電性接觸,例如以九十度交叉相對,如此即使上下彈性橋之間的對位有些許偏移,仍然可形成電性接觸,避免了對位不精準的問題。
根據本發明一實施例之半導體堆疊結構300,如圖3所示,採用了上下層半導體導電板的彈性橋九十度交叉對壓電性接觸的堆疊方式,其中任一半導體導電板結構100,可如圖1之實施例所示,包含了一基板110以及多個彈性橋120。基板110具有一第一表面111以及一第二表面112,其中第一表面111以及第二表面112具有數個電性接點130。多個彈性橋120則設置於基板110上,分別具有一橋基部121、一橋梁部122以及一銲料區M位於橋梁部122之上,其中橋基部121位於基板110上之電性接點130的上方,且橋梁部122與基板110之間具有一間隙G以承受按壓形變。請再參照圖3,於半導體堆疊結構300中,位於上方之半導體導電板結構100的彈性橋120係與位於下方之另一半導體導電板結構100的彈性橋120形成九十度交叉對壓的電性接觸。需注意者,本實施例僅用於方便說明本發明之半導體堆疊結構中內部元件的相對位置關係,並非用以限制其上下的位置關係。另外,此處也沒有限制半導體堆疊結構300中半導體導電板100的堆疊層數,可從L1、L2到Ln層(其中n為正整數),均依使用者需求而調整。
於本發明中,彈性橋的設計是利用其具有彈性以形成較佳的電性接觸。根據虎克定律以及牛頓第三定律,當彈性橋承受外物的按壓形
變後,在彈性限內,會對外物施予一反向的彈性應力,因此形成較為密合的接觸。以本發明的彈性橋120及220與另一彈性橋120與220為例(如圖1、圖2所示),兩者若上下對壓時,可以更密合的形成電性接觸。並且,因為彈性橋的彈性結構,使其在電性接觸的時候不會損傷到彼此的結構,避免應力集中的破壞。另外,較佳者,半導體堆疊結構中,上下層彈性橋120可以交叉對壓(即俯瞰透視上下層彈性橋具有一夾角)以形成電性接觸,例如以九十度交叉相對,如此即使上下彈性橋之間的對位有些許偏移,仍然可形成電性接觸。
可理解的是,半導體堆疊結構中的基板可為相同或不同。例如可為基板為中介層基板與積體電路板的上下堆疊結構或是基板全為積體電路板的堆疊結構。同理,彈性橋可設置在不同形式的基板上,例如中介層基板或是積體電路板。於一實施例中,請再參照圖3,半導體堆疊結構300中位於上方及下方的半導體導電板結構100的基板110皆為一積體電路板。關於積體電路板的其他技術內容如前文所述,於此不贅言。需注意者,本實施例僅用於方便說明本發明之半導體堆疊結構中內部元件的相對位置關係,並非用以限制其上下的位置關係。另外,此處也沒有限制半導體堆疊結構中半導體導電板的堆疊層數,可從L1、L2到Ln層(其中n為正整數),均依使用者需求而調整。
於另一實施例中,如圖4所示,半導體堆疊結構400中位於上方的半導體導電板結構200的基板210為一中介層基板,下方半導體導電板結構100的基板110則為一積體電路板,位於上方之中介層基板上的彈性橋220係與位於下方之積體電路板上的彈性橋120形成九十度交叉對壓電性接觸。關於上方的中介層基板的構造,請再參考圖2,當基板210為中介層基板時,其包含數個通孔240貫穿中介層基板之第一表面211以及第二表面212,其中每一通孔240容置一導通件250,導通件250之兩端係凸出中介層基板之第一表面211以及第二表面212並分別於其上形成多個電性接點230,多個彈性橋220的橋基部221則位於電性接點230上(此處橋梁部222與基板210的間隙為G’,橋梁部
222上的銲料區為M’)。位於下方之半導體導電板結構100的基板110則為一積體電路板。關於中介層基板以及積體電路板的其他技術內容如前文所述,於此不贅言。簡言之,本實施例的半導體堆疊結構400為積體電路板以及中介層基板交錯疊設而成。需注意者,本實施例僅用於方便說明本發明之半導體堆疊結構中內部元件的相對位置關係,並非用以限制其上下的位置關係。另外,此處也沒有限制半導體堆疊結構400中半導體導電板100及200的堆疊層數,可從L1’、L2’到Ln’層(其中n為正整數),均依使用者需求而調整。
本發明亦提供了一種半導體封測方法,於一實施例中,包含以下步驟,步驟流程圖請參考圖5A。首先,提供多個半導體導電板結構(S1)。關於半導體導電板結構100,如圖1所示,包含一基板100以及多個彈性橋120。基板100具有一第一表面111以及一第二表面112,其中第一表面111以及第二表面112具有數個電性接點130。彈性橋120則設置於基板110上,分別具有一橋基部121、一橋梁部122以及一銲料區M,其中橋基部121位於基板110上之電性接點130的上方,銲料區M位於橋梁部122之上,且橋梁部122與基板110之間具有一間隙G以承受按壓形變。接著,如圖3所示,垂直堆疊多個半導體導電板結構100以形成一半導體堆疊結構300,並使用一半導體封測機台對半導體堆疊結構300進行垂直電性檢測(S2),其中位於上方之半導體導電板結構100的彈性橋120係與位於下方之另一半導體導電板結構100的彈性橋120形成垂直電性接觸;及位於上方之半導體導電板結構100的基板110為一積體電路板,且位於下方之半導體導電板結構100的基板110為另一積體電路板(如圖3所示)。需注意者,本實施例僅用於方便說明本發明之半導體堆疊結構中內部元件的相對位置關係,並非用以限制其上下的位置關係。另外,此處也沒有限制半導體堆疊結構中半導體導電板結構的堆疊層數,可依使用者需求而調整。最後,經過垂直電性檢測後,將半導體堆疊結構300之多個積體電路板透過銲料區M(如圖1所示)銲接接合以完成封裝(S3)。簡言之,於本實施例中,
半導體堆疊結構為積體電路板堆疊而成並用以整組的電性檢測及封裝。較佳者,請參考圖5B,於步驟S2中,若電性檢測結果為正常(Y),才會進行下一個步驟S3,銲接接合以完成封裝。若電性檢測結果為不正常(N),則會進入另一個步驟S2’,更換半導體導電板結構100(或由其構成的半導體堆疊結構300),然後再進行電性檢測,若電性檢測結果為正常(Y),才會進行下一個步驟S3,銲接接合以完成封裝。若電性檢測結果為不正常(N),則再重新更換半導體導電板結構100(或由其構成的半導體堆疊結構300)並進行電性檢測,直到電性檢測結果為正常(Y),才會進入步驟S3,銲接接合以完成封裝。
於另一實施例中,半導體封測方法的步驟S1、S2以及大部分技術內容如同前一實施例以及圖5A所述,於此並不贅言。不同者在於,本實施例更採用了半導體堆疊結構400,亦即位於上方之導電板結構200的基板210為一中介層基板,且位於下方之導電板結構100的基板110為一積體電路板。需注意者,本實施例僅用於方便說明本發明之半導體堆疊結構中內部元件的相對位置關係,並非用以限制其上下的位置。另外,此處也沒有限制半導體堆疊結構中半導體導電板結構的堆疊層數,可依使用者需求而調整。最後,經過垂直電性檢測後,將半導體堆疊結構之多個中介層基板以及多個積體電路板透過銲料區M’及M(如圖1、圖2所示)銲接接合以完成封裝(S3)。簡言之,於本實施例中,半導體堆疊結構為積體電路板及中介層基板交錯堆疊並用以電性檢測及封裝。較佳者,請再參考圖5B,於步驟S2中,若電性檢測結果為正常(Y),才會進行下一個步驟S3,銲接接合以完成封裝。若電性檢測結果為不正常(N),則會進入另一個步驟S2’,更換半導體導電板結構100,然後再進行電性檢測,若電性檢測結果為正常(Y),才會進行下一個步驟S3,銲接接合以完成封裝。若電性檢測結果為不正常(N),則再重新更換半導體導電板結構100並進行電性檢測,直到電性檢測結果為正常(Y),才會進入步驟S3,銲接接合以完成封裝。好處在於,透過中介層基板之間夾設積體電路板,每一片積體電路板都可以
單獨檢測,若檢測結果顯示其中一片有缺陷,則可直接抽換成良品,再進行封裝。如此避免了因為全部封裝以後,若發現單片積體電路板有問題,致使整個半導體堆疊結構需被迫汰換的成本浪費。
又,半導體導電板結構除了可以等線距的電性量測及封裝,亦可作跨線距的電性量測及封裝。請參考圖6,圖6為本發明另一實施例之半導體導電板結構示意圖。如圖所示,以半導體導電板200’的基板210’為中介層基板為例,基板210’的第一表面211’與第二表面212’,此兩側的彈性橋220’並非垂直相對,而是偏移了一段距離,如此經過上下堆疊可達到跨線距量測及封裝的效果。
關於檢測的方式,於一實施例中,如圖7所示,如前所述的半導體堆疊結構300或400插設於一半導體封測機台500的一容置空間501,其中半導體堆疊結構300或400中的多個彈性橋的橋梁部受到另一半導體堆疊結構彈性橋的橋梁部按壓形變並形成電性接觸。半導體封測機台500藉由讀取通過半導體堆疊結構300或400的訊號,以判斷半導體導電板結構及半導體堆疊結構300或400的電性是否正常。
綜合上述,本發明提供一種半導體導電板結構、堆疊結構及其封測方法,藉由彈性橋的彈性結構,能形成較佳的電性接觸,使檢測結果更加準確;並可直接用於銲接封裝,避免上下對位偏移的問題。另外,若半導體堆疊結構為中介層基板與積體電路板的交錯堆疊,則可單獨檢查每一積體電路板的電性,如此避免了因為全部封裝以後,若發現單片積體電路板有問題,致使整個半導體堆疊結構需被迫汰換的成本浪費。
以上所述之實施例僅是為說明本發明之技術思想及特點,其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施,當不能以之限定本發明之專利範圍,即大凡依本發明所揭示之精神所作之均等變化或修飾,仍應涵蓋在本發明之專利範圍內。
100、200、200’‧‧‧半導體導電板結構
110、210、210’‧‧‧基板
111、211、211’‧‧‧第一表面
112、212、212’‧‧‧第二表面
120、220、220’‧‧‧彈性橋
121、221、221’‧‧‧橋基部
122、222、222’‧‧‧橋梁部
130、230、230’‧‧‧電性接點
240、240’‧‧‧通孔
250、250’‧‧‧導通件
300、400‧‧‧半導體堆疊結構
500‧‧‧半導體封測機台
501‧‧‧容置空間
G、G’、G”‧‧‧間隙
L1、L1’、L2、L2’、Ln、
Ln’‧‧‧堆疊層數
M、M’、M”‧‧‧銲料區
S1~S3、S2’‧‧‧步驟
圖1為本發明一實施例之半導體導電板結構示意圖。
圖2為本發明另一實施例之半導體導電板結構示意圖。
圖3為本發明一實施例之半導體堆疊結構示意圖。
圖4為本發明另一實施例之半導體堆疊結構示意圖。
圖5A、圖5B分別為本發明一實施例之半導體檢測方法步驟流程圖。
圖6為本發明另一實施例之半導體導電板結構示意圖。
圖7為本發明一實施例之半導體封測機台操作示意圖。
200‧‧‧半導體導電板結構
210‧‧‧基板
211‧‧‧第一表面
212‧‧‧第二表面
220‧‧‧彈性橋
221‧‧‧橋基部
222‧‧‧橋梁部
230‧‧‧電性接點
240‧‧‧通孔
250‧‧‧導通件
G’‧‧‧間隙
M’‧‧‧銲料區
Claims (10)
- 一種半導體導電板結構,包含:一基板,其具有一第一表面以及一第二表面,其中該第一表面以及該第二表面具有數個電性接點;以及多個彈性橋,其設置於該基板上,分別具有一橋基部以及一橋梁部,其中該橋基部位於該基板上之該些電性接點的上方,且該橋梁部與該基板之間具有一間隙以承受按壓形變。
- 如請求項1所述之半導體導電板結構,更包含一銲料區位於該橋梁部之上。
- 如請求項1所述之半導體導電板結構,其中該彈性橋為一導電彈性薄膜所構成。
- 如請求項1所述之半導體導電板結構,其中該基板可為一中介層(interposer)基板或是一積體電路板。
- 如請求項4所述之半導體導電板結構,其中該中介層基板包含數個通孔,其貫穿該中介層基板之該第一表面以及該第二表面,且每一該些通孔容置一導通件,該導通件之兩端係凸出該中介層基板之該第一表面以及該第二表面並分別於其上形成該些電性接點。
- 一種半導體堆疊結構,其係使用於一半導體封測機台,該半導體堆疊結構包含多個半導體導電板結構上下堆疊設置,其中該半導體導電板結構包含:一基板,其具有一第一表面以及一第二表面,其中該第一表面以及該第二表面具有數個電性接點;以及多個彈性橋,其設置於該基板上,分別具有一橋基部以及一橋梁部以及一銲料區位於該橋梁部之上,其中該橋基部位於該基板上之該些電性接點的上方,且該橋梁部與該基板之間具有一間隙以承受按壓形變,位於上方之該半導體導電板結構的該些彈性橋係與位於下方之該半導體導電板結構的該些彈性橋形成垂直電性接觸。
- 如請求項6所述之半導體堆疊結構,其中位於上方之該半導體導電板結構的該基板為一中介層基板,且該中介層基板包含數個通孔,其貫穿該中介層基板之該第一表面以及該第二表面,其中每一該些通孔容置一導通件,該導通件之兩端係凸出該中介層之該第一表面以及該第二表面並分別於其上形成該些電性接點;及位於下方之該半導體導電板結構的該基板為一積體電路板。
- 如請求項6所述之半導體堆疊結構,其中位於上方之該導電板結構的該基板為一積體電路板,且位於下方之該導電板結構的該基板為另一積體電路板。
- 一種半導體封測方法,包含以下步驟:提供多個半導體導電板結構,其中該半導體導電板結構包含:一基板,其具有一第一表面以及一第二表面,其中該第一表面以及該第二表面具有數個電性接點;以及多個彈性橋,其設置於該基板上,分別具有一橋基部、一橋梁部以及一銲料區,其中該橋基部位於該基板上之該些電性接點的上方,該銲料區位於該橋梁部之上,且該橋梁部與該基板之間具有一間隙以承受按壓形變;垂直堆疊該些半導體導電板結構以形成一半導體堆疊結構,並使用一半導體封測機台對該半導體堆疊結構進行垂直電性檢測,其中位於上方之該半導體導電板結構的該些彈性橋係與位於下方之該半導體導電板結構的該些彈性橋形成垂直電性接觸;位於上方之該半導體導電板結構的該基板為一中介層基板,且該中介層基板包含數個通孔,其貫穿該中介層基板之該第一表面以及該第二表面,其中每一該些通孔容置一導通件,該導通件之兩端係凸出該中介層之該第一表面以及該第二表面並分別於其上形成該些電性接點;及位於下方之該半導體導電板結構的該基板為一積體電路板;以及經過垂直電性檢測後,將該些半導體堆疊結構之該些積體電路板以及該些中介層基板透過該銲料區銲接接合以完成封裝。
- 一種半導體封測方法,包含以下步驟:提供多個半導體導電板結構,其中該半導體導電板結構包含:一基板,其具有一第一表面以及一第二表面,其中該第一表面以及該第二表面具有數個電性接點;以及多個彈性橋,其設置於該基板上,分別具有一橋基部、一橋梁部以及一銲料區,其中該橋基部位於該基板上之該些電性接點的上方,該銲料區位於該橋梁部之上,且該橋梁部與該基板之間具有一間隙以承受按壓形變;垂直堆疊該些半導體導電板結構以形成一半導體堆疊結構,並使用一半導體封測機台對該半導體堆疊結構進行垂直電性檢測,其中位於上方之該半導體導電板結構的該些彈性橋係與位於下方之該半導體導電板結構的該些彈性橋形成垂直電性接觸;及位於上方之該導電板結構的該基板為一積體電路板,且位於下方之該導電板結構的該基板為另一積體電路板;以及經過垂直電性檢測後,將該些半導體堆疊結構之該些積體電路板透過該銲料區銲接接合以完成封裝。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101149758A TWI517332B (zh) | 2012-12-25 | 2012-12-25 | 半導體堆疊結構及其封測方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101149758A TWI517332B (zh) | 2012-12-25 | 2012-12-25 | 半導體堆疊結構及其封測方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201426942A true TW201426942A (zh) | 2014-07-01 |
TWI517332B TWI517332B (zh) | 2016-01-11 |
Family
ID=51725668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101149758A TWI517332B (zh) | 2012-12-25 | 2012-12-25 | 半導體堆疊結構及其封測方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI517332B (zh) |
-
2012
- 2012-12-25 TW TW101149758A patent/TWI517332B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI517332B (zh) | 2016-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5914541B2 (ja) | プローブカード | |
KR101390140B1 (ko) | 저항 측정 구조를 갖는 3차원 집적 회로 및 이의 이용 방법 | |
TWI483361B (zh) | 半導體封裝基板以及半導體封裝結構 | |
JPH07109840B2 (ja) | 半導体icの試験装置及び試験方法 | |
JP2012047674A (ja) | 試験用個片基板、プローブ、及び半導体ウェハ試験装置 | |
CN103869235A (zh) | 柔性测试装置及其测试方法 | |
CN103913689A (zh) | 测试装置及测试方法 | |
TWI640788B (zh) | 用於偵測積體電路組件中之底膠層內之損壞的方法及設備 | |
TWI517332B (zh) | 半導體堆疊結構及其封測方法 | |
TWI395280B (zh) | 用於晶圓級半導體測試之測試座及測試板 | |
TWM478825U (zh) | 探針卡及測試機台 | |
JP2000106257A (ja) | 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法 | |
TWM509962U (zh) | 半導體導電板結構 | |
KR102124550B1 (ko) | 전기 특성의 검사 방법 | |
TWM457875U (zh) | 懸臂式探針卡 | |
TW201417201A (zh) | 半導體結構之測試方法 | |
TW201305568A (zh) | 探測電性狀態之儀器 | |
TW201245727A (en) | Cantilever probe card structure | |
CN106601639B (zh) | 不着检出测试方法及其所用的基板与压板 | |
TW201443454A (zh) | 晶片測試機 | |
KR102702092B1 (ko) | 반도체 테스트 장치 및 그 테스트 방법 | |
JP6259254B2 (ja) | 検査装置および検査方法 | |
TWI305273B (en) | A test assembly for testing a ball grid array package device | |
JP5967713B2 (ja) | 積層型lsiチップの絶縁膜の検査方法及び積層型lsiチップの製造方法 | |
TWI282427B (en) | Substrate testing apparatus with full contact configuration and testing method using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |