TW201424181A - 靜電放電保護電路、偏壓電路與電子裝置 - Google Patents

Abstract

本發明實施例提供一種靜電放電保護電路，靜電放電保護電路包括箝制單元、觸發單元與控制單元。觸發單元具有輸入端與輸出端，用以觸發箝制單元。控制單元接收變壓致能信號以啟動觸發單元，並藉此決定箝制單元內之電流放電通道之開啟或關閉，其中當該變壓致能信號為一低電壓準位時，該觸發單元會開啟箝制單元之電流放電通道，以保護偏壓電路避免靜電產生瞬間的高電壓而導致損毀。

Description

靜電放電保護電路、偏壓電路與電子裝置

本發明有關於一種靜電放電保護電路，且特別是關於一種在當偏壓電路關閉時，自動開啟靜電放電保護電路之放電通道以將偏壓電路電位迅速放電至接地電位。

一般在積體電路設計上，積體電路內部的電源管理常會使用到線性低壓降穩壓器(Linear Low-dropout Regulator,LDO)，同時為了補償低壓降穩壓器的穩定性，會在輸出端掛上較大電容值的電容元件。但是，在積體電路電路中，電容元件相當佔面積，所以大部分都會選擇將此補償電容放在積體電路的外部，也就是印刷電路板上。

因此，積體電路內部低壓降穩壓器的輸出電壓端，必須透過墊(Pad)經由引線(bond wire)連接至封裝的腳位才可以與印刷電路板上的電容建立連接關係。其中，墊(Pad)必須設計具有靜電放電(Electrostatic discharge,ESD)防護，以防止積體電路內部的低壓降穩壓器遭受靜電破壞。一般而言，靜電放電防護的設計必須在正常操作下處於高阻態模式，然而在遭受靜電轟擊時卻又能提供低阻值的靜電放電路徑，以避免靜電荷對積體電路產生瞬間的大電壓(如千伏特等級)而造成損毀。

請參照圖1A，圖1A為習知偏壓電路之電路示意圖。如圖1A所示。習知偏壓電路10包括低壓降穩壓器12與靜電放電保護電路14，其中靜電放電保護電路14耦接至低壓降穩壓器12。低壓降穩壓器12包括放大器OP’、P型電晶 體MP’與回授電阻R1’、R2’。晶片外部的補償電容CL’經與P型電晶體MP’之汲極與回授電阻R1’連接。其中，放大器OP’之負輸入端接收一參考電壓VREF’，放大器OP’之正輸入端接收回授電壓VF’。P型電晶體MP’之源極接收輸入電壓VIN’。

由於靜電放電保護電路14僅會對遭受靜電轟擊時產生動作，因此當低壓降穩壓器12從正常工作狀態關閉時，負載電容CL上所儲存的電荷只會經由回授電阻R1’、R2’所串聯之路徑放電至地，而不會流至靜電放電保護電路14。 一般為了使低壓降穩壓器12電路省電，回授電阻R1、R2的電阻值會設計在千歐姆(k Ω)等級，使低壓降穩壓器12能夠達到較低的靜態損耗電流(Quiescent Current)。所以，當電荷從μF級的負載電容CL’經由k Ω級的R1’及R2’電阻放電至地時，可能需要數十秒鐘以上的時間才能夠完全放完電。

因此，如果想要低壓降穩壓器12從正常工作狀態關閉時，輸出電壓VOUT能夠快速放電至地，通常會額外加上一放電路徑。

請參照圖1B，圖1B為另一習知偏壓電路之示意圖。如圖1B所示，與圖1A不同的是，圖1B中額外加上的放電路徑由電阻R3’(歐姆級)及N型電晶體MN’所組成。N型電晶體MN’之閘極接收一個與低壓降穩壓器的致能信號LDO_en相反的開關信號LDO_enb。因此，低壓降穩壓器12正常工作時，N型電晶體MN’關閉。當低壓降穩壓器12從正常工作狀態關閉時，N型電晶體MN’導通形成放電路徑，使負載電容CL’上所儲存的電荷能夠經由電阻R3’快速 放電至地。

在圖1B中，電阻R3’的電阻值越小，瞬間的放電電流越大，放電的速度也越快，但由於此腳位直接連接至外部，因此易於遭受靜電轟擊，於靜電放電保護電路之設計考量下，必須增加R3的電阻以增加靜電轟擊的抵抗性，然而如此設計不僅增加佈局面積，並且又降低了負載電容CL’上之電荷放電的速度。

本發明實施例提供一種靜電放電保護電路，所述靜電放電保護電路包括箝制單元、觸發單元與控制單元。箝制單元耦接正電源線與負電源線之間。觸發單元具有輸入端與輸出端，觸發單元耦接負電源線與參考電壓，並且輸出端耦接至箝制單元並用以觸發箝制單元。控制單元耦接至正電源線、負電源線與該觸發單元之該輸入端，控制單元接收變壓致能信號以觸發觸發單元，並藉此決定箝制單元之電流放電通道之開啟或關閉，其中當該變壓致能信號為一低電壓準位時，該觸發單元會開啟箝制單元之該電流放電通道。

本發明實施例提供一種偏壓電路，偏壓電路包括電壓轉換電路與靜電放電保護電路。電壓轉換電路用以將所接收之輸入電壓予以轉換為輸出電壓，其中輸出電壓儲存於負載電容。靜電放電保護電路電性連接至輸出電壓，靜電放電保護電路接收且根據變壓致能信號來決定其內部之電流放電通道的開啟或關閉。當變壓致能信號為低電壓準位時，偏壓電路處於關閉狀態，而靜電放電保護電路開啟電 流放電通道，且放電電流自負載電容流入電流放電通道，以將負載電容上之電荷釋放。

在本發明其中一個實施例中，控制單元包括控制電阻與控制電容。控制電阻之一端電性連接正電源線，控制電阻之另一端接收變壓致能信號。控制電容之一端電性連接控制電阻之另一端，控制電容之另一端電性連接接地電壓。

在本發明其中一個實施例中，觸發單元包括P型觸發電晶體與N型觸發電晶體。P型觸發電晶體之閘極電性連接第三電阻之另一端，P型觸發電晶體之源極電性連接參考電壓，用以當電流放電通道開啟時，能夠將負載電容上之電荷釋放完。N型觸發電晶體之閘極電性電接第三電阻之另一端，N型觸發電晶體之汲極電性連接第二P型電晶體之汲極，N型觸發電晶體之源極電性連接負電源線。

在本發明其中一個實施例中，箝制單元包括N型箝制電晶體。N型箝制電晶體之閘極電性連接N型觸發電晶體之汲極，N型箝制電晶體之汲極電性連接輸出電容，N型箝制電晶體之源極電性連接負電源線。P型觸發電晶體與N型觸發電晶體構成反相器，當變壓致能信號為高電壓準位時，則P型觸發電晶體關閉且N型觸發電晶體開啟，而N型箝制電晶體之閘極接收負電源線之電壓，以關閉電流放電通道，當變壓致能信號為低電壓準位時，則P型觸發電晶體開啟且N型觸發電晶體關閉，而N型箝制電晶體之閘極接收參考電壓，以開啟電流放電通道。

在本發明其中一個實施例中，靜電放電保護電路更包括定位二極體。定位二極體之陽極電性連接正電源線，定 位二極體之陰極電性連接P型觸發電晶體之源極，定位二極體用以決定P型觸發電晶體之源極之電壓準位。在本發明其中一個實施例中，當變壓致能信號為高電壓準位，偏壓電路處於正常工作狀態，且電壓轉換電路被致能，而靜電放電保護電路關閉電流放電通道，電壓轉換電路輸出充電電流至負載電容以產生輸出電壓。

在本發明其中一個實施例中，電壓轉換電路為低壓降穩壓器，用以將輸入電壓予以降壓且穩定輸出電壓。

在本發明其中一個實施例中，低壓降穩壓器包括第一放大器、第一P型電晶體、第一電阻與第二電阻。第一放大器之負輸入端接收參考電壓，第一放大器之輸出端輸出第一電壓。第一P型電晶體之閘極接收第一電壓，第一P型電晶體之源極電性連接輸入電壓，第一P型電晶體之汲極輸出輸出電壓。第一電阻之一端電性連接第一P型電晶體之汲極，第一電阻之另一端輸出回授電壓且將回授電壓傳送至第一放大器之正輸入端。第二電阻之一端電性連接第一電阻之另一端，第二電阻之另一端電性連接接地電壓。當回授電壓大於參考電壓時，則第一電壓上升且流經第一與第二電阻之電流下降，進而降低輸出電壓，當回授電壓小於參考電壓時，則第一電壓下降且流經第一與第二電阻之電流上升，進而增加輸出電壓。

在本發明其中一個實施例中，靜電放電保護電路包括箝制單元、一觸發單元與一控制單元。所述控制單元包括第三電阻與第一電容。所述觸發單元包括第二P型電晶體與第一N型電晶體。所述箝制單元包括第二N型電晶體。第三電阻之一端電性連接第一P型電晶體之汲極，第三電 阻之另一端接收變壓致能信號。第一電容之一端電性連接第三電阻之另一端，第一電容之另一端電性連接接地電壓。第二P型電晶體之閘極電性連接第三電阻之另一端，第二P型電晶體之源極電性連接穩定之第二電壓，用以當電流放電通道開啟時，能夠將負載電容上之電荷釋放完。第一N型電晶體之閘極電性電接第三電阻之另一端，第一N型電晶體之汲極電性連接第二P型電晶體之汲極，第一N型電晶體之源極電性連接接地電壓。第二N型電晶體之閘極電性連接第一N型電晶體之汲極，第二N型電晶體之汲極電性連接輸出電壓，第二N型電晶體之源極電性連接接地電壓。其中第二P型電晶體與第一N型電晶體構成反相器，當變壓致能信號為高電壓準位時，則第二P型電晶體關閉且第一N型電晶體開啟，而第二N型電晶體之閘極接收接地電壓，以關閉電流放電通道，當變壓致能信號為低電壓準位時，則第二P型電晶體開啟且第一N型電晶體關閉，而第二N型電晶體之閘極接收第二電壓，以開啟電流放電通道。

在本發明其中一個實施例中，靜電放電保護電路更包括第一二極體。第一二極體之陽極電性連接輸出電壓，第一二極體之陰極電性連接第二P型電晶體之源極，當偏壓電路受到靜電轟擊時而使得輸出電壓異常上升，則第二P型電晶體之源極之電壓為輸出電壓減去第一二極體之導通電壓，用以在放電過程中維持電流放電通道之開啟。

在本發明其中一個實施例中，靜電放電保護電路包括第三P型電晶體、第二電容、第四P型電晶體、第三N型電晶體與第四N型電晶體。第三P型電晶體之閘極接收變 壓致能信號，第三P型電晶體之源極電性連接輸出電壓。第二電容之一端電性連接第三P型電晶體之汲極，第二電容之另一端電性連接接地電壓。第四P型電晶體之閘極電性連接第三P型電晶體之汲極，第四P型電晶體之源極電性連接穩定之第三電壓，用以當電流放電通道開啟時，能夠將負載電容上之電荷釋放完。第三N型電晶體之閘極電性電接第三P型電晶體之汲極，第三N型電晶體之汲極電性連接第四P型電晶體之汲極，第三N型電晶體之源極電性連接接地電壓。第四N型電晶體之閘極電性連接第三N型電晶體之汲極，第四N型電晶體之汲極電性連接輸出電壓，第四N型電晶體之源極電性連接接地電壓。其中第四P型電晶體與第三N型電晶體構成反相器，當變壓致能信號為高電壓準位時，則第三與第四P型電晶體關閉且第三N型電晶體開啟，而第四N型電晶體之閘極接收接地電壓，以關閉電流放電通道，當變壓致能信號為低電壓準位時，則第三與第四P型電晶體開啟且第三N型電晶體關閉，而第四N型電晶體之閘極接收第三電壓，以開啟電流放電通道。

在本發明其中一個實施例中，靜電放電保護電路更包括第二二極體。第二二極體之陽極電性連接輸出電壓，第二二極體之陰極電性連接第四P型電晶體之源極，當偏壓電路受到靜電轟擊時而使得輸出電壓異常上升，則第四P型電晶體之源極之電壓為輸出電壓減去第二二極體之導通電壓，用以在放電過程中維持電流放電通道之開啟。

本發明實施例另提供一種電子裝置，所述電子裝置包括偏壓電路與負載，其中負載電性連接偏壓電路，以接收 輸出電壓。偏壓電路包括電壓轉換電路與靜電放電保護電路。電壓轉換電路用以將所接收之輸入電壓予以轉換為輸出電壓，其中輸出電壓儲存於負載電容。靜電放電保護電路電性連接至輸出電壓，靜電放電保護電路接收且根據變壓致能信號來決定其內部之電流放電通道的開啟或關閉。當變壓致能信號為低電壓準位時，偏壓電路處於關閉狀態，而靜電放電保護電路開啟電流放電通道，且放電電流自負載電容流入電流放電通道，以將負載電容上之電荷釋放。

綜上所述，本發明實施例所提出偏壓電路與電子裝置，當變壓致能信號為低電壓準位時，偏壓電路從正常工作狀態關閉，靜電放電保護電路會被強制開啟電流放電通道，使得放電電流能夠自負載電容流入電流放電通道。據此，本揭露內容不僅不需要增加額外的佈局面積就能夠有效率降低負載電容的放電時間，更能夠使整體電路的成本下降且提高偏壓電路的抗靜電能力。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

在下文將參看隨附圖式更充分地描述各種例示性實施例，在隨附圖式中展示一些例示性實施例。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。確切而言，提供此等例示性實 施例使得本發明將為詳盡且完整，且將向熟習此項技術者充分傳達本發明概念的範疇。在諸圖式中，可為了清楚而誇示層及區之大小及相對大小。類似數字始終指示類似元件。

應理解，雖然本文中可能使用術語第一、第二、第三等來描述各種元件，但此等元件不應受此等術語限制。此等術語乃用以區分一元件與另一元件。因此，下文論述之第一元件可稱為第二元件而不偏離本發明概念之教示。如本文中所使用，術語「及/或」包括相關聯之列出項目中之任一者及一或多者之所有組合。

〔靜電放電保護電路的實施例〕

請參照圖2A，圖2A為根據本發明實施例之靜電放電保護電路之區塊示意圖。在本實施例中，靜電放電保護電路200包括控制單元210、觸發單元220與箝制單元230。箝制單元230耦接至正電源線VDD與負電源線VSS之間。觸發單元220具有一輸入端與一輸出端，觸發單元220耦接負電源線VSS與參考電壓VR，並且觸發單元220之輸出端耦接至箝制單元230，用以觸發箝制單元230。控制單元210耦接至正電源線VDD、負電源線VSS與觸發單元220之該輸入端。控制單元210接收變壓致能信號ENS並且根據控制信號CS來觸發所述觸發單元220，並藉此決定箝制單元230中的電流放電通道之開啟或關閉。

於一實施例中，在靜電放電保護電路200之正電源線VDD耦接至其他電路區塊(圖2A未繪示)，且其他電路區塊於輸出電容C產生一輸出電壓之情況下，當變壓致能信號ENS為低電壓準位時(亦即其它電路區塊關閉其工作狀態中 )，控制單元210會根據所接收之變壓致能信號ENS傳送控制信號CS至觸發單元220。接著，觸發單元220會根據所接收之控制信號CS來開啟箝制單元230之電流放電通道以釋放輸出電容C上之輸出電壓。另一方面，當變壓致能信號ENS為高電壓準位時(亦即其它電路區塊正常工作中)，控制單元210會根據所接收之變壓致能信號ENS傳送控制信號CS至觸發單元220。接著，觸發單元220會根據所接收之控制信號CS來關閉箝制單元230之電流放電通道，以維持輸出電容C上之輸出電壓。值得一提的是，在一實施例中，變壓致能信號ENS等於控制信號CS。

〔靜電放電保護電路的另一實施例〕

請參照圖2B，圖2B為根據本發明實施例之靜電放電保護電路之區塊示意圖。與上述圖2A實施例不同的是，控制單元210包括控制電阻R與控制電容TC。觸發單元220包括P型觸發電晶體MPT與N型觸發電晶體MNT。箝制單元230包括N型箝制電晶體MNC。

控制電阻R之一端電性連接正電源線VDD，控制電阻R之另一端接收變壓致能信號ENS。控制電容TC之一端電性連接控制電阻R之另一端，控制電容TC之另一端電性連接負電源線VSS。P型觸發電晶體MPT之閘極電性連接控制電阻R之另一端，P型觸發電晶體MPT之源極電性連接參考電壓VR，用以當電流放電通道開啟時，能夠將一輸出電容C上之電荷釋放完。N型觸發電晶體MNT之閘極電性電接該控制電阻R之另一端，N型觸發電晶體MNT之汲極電性連接該P型觸發電晶體MPT之汲極，N型觸發電晶體MNT之源極電性連接負電源線VSS。N型箝制電晶體 MNC之閘極電性連接N型觸發電晶體MNT之汲極，N型箝制電晶體MNC之汲極電性連接一輸出電容C，N型箝制電晶體MNC之源極電性連接該負電源線VSS。

在本實施例中，須先說明的是，由於P型觸發電晶體MPT與N型觸發電晶體MNT之閘極耦接至變壓致能信號ENS，所以控制信號CS等於變壓致能信號ENS。於靜電放電保護電路200之正電源線VDD耦接至其他電路區塊(圖2B未繪示)，且其他電路區塊於輸出電容C產生一輸出電壓之情況下，當變壓致能信號ENS為低電壓準位時(亦即其它電路區塊關閉其工作狀態中)，構成反相器之P型觸發電晶體MPT與N型觸發電晶體MNT會根據所接收之變壓致能信號ENS來開啟N型箝制電晶體MNT之電流放電通道以釋放輸出電容C上之輸出電壓。換句話說，P型觸發電晶體MPT會開啟而N型觸發電晶體MNT會關閉，進而使N型箝制電晶體MNT之閘極耦接至參考電壓VREF而開啟電流放電通道。

另一方面，當變壓致能信號ENS為高電壓準位時(亦即其它電路區塊正常工作中)，構成反相器之P型觸發電晶體MPT與N型觸發電晶體MNT會根據所接收之變壓致能信號ENS來關閉N型箝制電晶體MNT之電流放電通道以維持住輸出電容C上之輸出電壓。換句話說，P型觸發電晶體MPT會關閉而N型觸發電晶體MNT會開啟，進而使N型箝制電晶體MNT之閘極耦接至負電源線而開啟電流放電通道。在一實施例中，負電源線VSS耦接至接地電壓，並不以本實施例為限。

為了更詳細地說明本發明所述之偏壓電路200的運作流程，以下將舉多個實施例中至少之一來做更進一步的說明。

在接下來的多個實施例中，將描述不同於上述圖2A~2B實施例之部分，且其餘省略部分與上述圖2A~2B實施例之部分相同。此外，為說明便利起見，相似之參考數字或標號指示相似之元件。

〔偏壓電路的實施例〕

請參照圖3A，圖3A為根據本發明實施例之偏壓電路之示意圖。偏壓電路300包括電壓轉換電路310與靜電放電保護電路320。靜電放電保護電路320電性連接電壓轉換電路310。如圖3A所示，電壓轉換電路310用以將所接收之輸入電壓VIN予以轉換為輸出電壓VOUT，其中輸出電壓VOUT儲存於負載電容CL上。靜電放電保護電路320接收且根據變壓致能信號ENS來決定其內部之電流放電通道的開啟或關閉狀態。偏壓電路300可以是能帶隙參考電路、或其他升壓/降壓電路。

在本揭露內容之一實施例中，當變壓致能信號ENS為低電壓準位(low voltage level)時，偏壓電路300處於關閉狀態，靜電放電保護電路320則會開啟電流放電通道，而且放電電流會自負載電容CL流入靜電放電保護電路320內部之電流放電通道，以將負載電容CL上之電荷快速釋放。在一較佳實施例中，能夠將負載電容CL之電荷完全釋放。另一方面，當變壓致能信號ENS為高電壓準位(high voltage level)時，偏壓電路300處於正常工作狀態，而電壓轉換電路310會被致能，且靜電放電保護電路320會關閉電流放電通道，進而使電壓轉換電路310輸出充電電流至負載電容CL以產生穩定的輸出電壓VOUT。

為了更清楚說明本揭露內容，以下將從三種狀態來進一 步地教示偏壓電路300之細部動作，其中三種狀態指示偏壓電路200從製造完成至安裝於電路板之過程中(未上電)及偏壓電路200安裝於電路板上之工作狀態與關閉狀態。

請參照圖3B，圖3B為根據本發明實施例之之未上電偏壓電路之示意圖。當偏壓電路300從製造完成至安裝於電路板之過程中(亦即未上電)，「未上電」定義為並沒有任何之輸入電壓VIN、參考電壓VREF與變壓致能信號ENS。由於可能發生人體接觸腳位(pin)或其他因素接觸到腳位之情況下而使得輸出端之輸出電壓VOUT異常上升，達到靜電放電保護電路320之觸發條件時，則靜電放電保護電路320會開啟一靜電放電通道使得將靜電電流IES經由靜電放電通道而直接導引流入地(ground)，以避免損害到電壓轉換電路310之內部元件而降低整體電路之功能。

另一方面，請參照圖3C，圖3C為根據本發明實施例之處於正常工作狀態之偏壓電路之示意圖。當偏壓電路300安裝於電路板後，電壓轉換電路310與靜電放電保護電路320會接收且根據一個高電壓準位之變壓致能信號ENS而處於正常工作狀態。接著，電壓轉換電路310會將輸入電壓VIN轉換為輸出電壓VOUT而輸出至下一級電路區塊(圖2B未繪示)。也就是說，電壓轉換電路310會輸出一充電電流IC至負載電容CL上以儲存電荷，以輸出實質上穩定的輸出電壓VOUT以提供下一級電路區塊使用。值得注意的是，在此同時，靜電放電保護電路320會根據變壓致能信號ENS來將電流放電通道關閉，以確保充電電流IC不會經由電流放電通道而流至地，進而達到偏壓電路300所預定輸出的輸出電壓VOUT。

最後，請參照圖3D，圖3D為根據本發明實施例之從工 作狀態切換至關閉狀態之暫態偏壓電路之示意圖。當偏壓電路300安裝於電路板後，電壓轉換電路310與靜電放電保護電路320會接收且根據一個低電壓準位之變壓致能信號ENS而從正常工作狀態切換至關閉狀態。此時，電壓轉換電路310會被禁能而停止輸出充電電流至負載電容CL，而靜電放電保護電路320會根據變壓致能信號ENS而於其內部產生一電流放電通道，進而能夠導引放電電流ID從負載電容CL流至靜電放電保護電路320內部之電流放電通道以快速釋放負載電容CL上之電荷。因此，當偏壓電路300從正常工作狀態切換至關閉狀態時，輸出電壓OUT能夠快速地下降至接近零電壓，而不會影響到下一級電路之動作。在另一實施例中，輸出電壓OUT能夠快速地下降至零電壓，並不以本實施例為限。

為了更詳細地說明本發明所述之偏壓電路300的運作流程，以下將舉多個實施例中至少之一來做更進一步的說明。

在接下來的多個實施例中，將描述不同於上述圖3A~3D實施例之部分，且其餘省略部分與上述圖3A~3D實施例之部分相同。此外，為說明便利起見，相似之參考數字或標號指示相似之元件。

〔偏壓電路的另一實施例〕

請參照圖4，圖4為根據本發明另一實施例之偏壓電路之細部電路示意圖。如圖4所示，在本實施例中，電壓轉換電路為低壓降穩壓器410(Low Dropout Regulator，LDO)，用以將輸入電壓VIN予以降壓且輸出穩定的輸出電壓VOUT。在其他實施例中，電壓轉換電路可以是其它的降壓電路或是升壓電路，並不以本實施例為限。為了方便說明，以下說明將以低壓降穩壓器410作一範例來教示偏壓電 路之整體作動。低壓降穩壓器410包括第一放大器OP、第一P型電晶體MP1、第一電阻R1與第二電阻R2。靜電放電保護電路200包括箝制單元230、觸發單元220與控制單元210。控制單元210包括第三電阻R3與第一電容C1。觸發單元220包括第二P型電晶體MP2與第一N型電晶體MN1。箝制單元230包括第二N型電晶體MN2。

第一放大器OP之負輸入端T1接收參考電壓VREF，第二放大器OP之輸出端輸出第一電壓V1。第一P型電晶體MP1之閘極接收第一電壓V1，第一P型電晶體MP1之源極電性連接輸入電壓VIN，第一P型電晶體MP1之汲極輸出一輸出電壓VOUT。第一電阻R1之一端電性連接第一P型電晶體MP1之汲極，第一電阻R1之另一端輸出一回授電壓VF且將回授電壓VF傳送至第一放大器OP之正輸入端T2。第二電阻R2之一端電性連接第一電阻R1之另一端，第二電阻R2之另一端電性連接接地電壓GND。第三電阻R3之一端電性連接第一P型電晶體MP1之汲極，第三電阻R3之另一端接收變壓致能信號ENS。第一電容C1之一端電性連接第三電阻R3之另一端，第一電容C1之另一端電性連接接地電壓GND。第二P型電晶體MP2之閘極電性連接第三電阻R3之另一端，第二P型電晶體MP2之源極電性連接穩定之第二電壓V2。第一N型電晶體MN1之閘極電性連接第三電阻R3之另一端，第一N型電晶體MN1之汲極電性連接第二P型電晶體MP2之汲極，第一N型電晶體MN1之源極電性連接接地電壓GND。第二N型電晶體MN2之閘極電性連接第一N型電晶體MN1之汲極，第二N型電晶體MN2之汲極電性連接輸出電壓VOUT，第二 N型電晶體MN2之源極電性連接接地電壓GND。

以下要說明的，是關於圖4實施例中偏壓電路400之細部作動。

請繼續參照圖4，當偏壓電路400安裝於電路板後，低壓降穩壓器410與靜電放電保護電路200會接收且根據一個高電壓準位之變壓致能信號ENS而處於正常工作狀態。第一P型電晶體MP1之源極耦接輸入電壓VIN以接收輸入電壓VIN，而輸出電壓VOUT的大小會由參考電壓VREF、第一電阻R1與第二電阻R2之值來決定。進一步來說，由於第一放大器OP之組態為虛短路關係，所以回授電壓VF實質上會等於參考電壓VREF，因此設計者可以依據電路設計需求或實際應用需求按照方程式(1)來設計所預定之輸出電壓VOUT之大小。

VOUT=[(R1+R2)/R2]x VREF 方程式(1)

當回授電壓VF大於參考電壓VREF時，則第一放大器OP所輸出之第一電壓V1會上升，而使得第一P型電晶體MP1之閘源極跨壓會下降，進而導致流經第一電阻R1與第二電阻R2之電流I1下降。因此，依據電流電阻電壓降(IR drop)之關係，輸出電壓VOUT會下降，進而導致回授電壓VF下降直到回授電壓VF小於參考電壓VREF。當回授電壓VF小於參考電壓VREF時，則第一放大器OP所輸出之第一電壓V1會下降，而使得第一P型電晶體MP1之閘源極跨壓會上升，進而導致流經第一電阻R1與第二電阻R2之電流I1上升。因此，依據電流電阻電壓降(IR drop)之關係，輸出電壓VOUT會上升，進而導致回授電壓VF上升直到回授電壓VF小於參考電壓VREF。根據上述之負回授 (negative feedback)機制，低壓降穩壓器410能夠提供穩定之輸出電壓VOUT，且設計者能夠進一步依據參考電壓VREF、第一電阻R1與第二電阻R2之值來決定輸出電壓VOUT之大小。

此時，由於在靜電放電保護電路200中之節點n1接收到高電壓準位之變壓致能信號ENS，所以由於第二P型電晶體M2與第一N型電晶體MN1所構成之反相器(inverter)亦同時接收高電壓準位之變壓致能信號ENS。因此，第二P型電晶體MP2會處於關閉狀態，而第一N型電晶體MN1會處於開啟狀態，進而使反相器輸出一低電壓準位之信號傳送至第二N型電晶體MN2。也就是說，第二N型電晶體MN2之閘極會接收或電性連接至接地電壓GND，而使得第二N型電晶體MN2處於關閉狀態。值得說明的是，在本實施例中，第二N型電晶體MN2作為靜電放電保護電路200中之電流放電通道，因此，如果第二N型電晶體MN2處於關閉狀態，則靜電放電保護電路220中之電流放電通道也是處於關閉狀態。因此，當低壓降穩壓器410輸出一充電電流IC至負載電容CL以提供輸出電壓VOUT至下一級電路區塊(圖3未繪示)時，充電電流IC並不會流經電流放電通道而產生漏電流(leakage current)之現象。

另一方面，當低壓降穩壓器410與靜電放電保護電路200會接收一個低電壓準位之變壓致能信號ENS時，低壓降穩壓器410會被禁能而從正常工作狀態切換至關閉狀態。靜電放電保護電路200中的節點n1在接收到低電壓準位之變壓致能信號ENS後，會使得反相器中之第二P型電晶體MP2處於開啟狀態，第一N型電晶體MN1處於關閉狀態。接著，反相 器會輸出第二電壓V2至第二N型電晶體MN2之閘極以開啟第二N型電晶體MN2，進而開啟靜電放電保護電路200中的電流放電通道。接著，放電電流ID會自負載電容CL經電流放電通道而流至地，也就是說，負載電容CL上之電荷會從靜電放電保護電路200內部之電流放電通道快速放電，以使輸出電壓VOUT快速下降，而避免影響到其它電路的動作。在一實施例中，更可以增加第二N型電晶體MN2之整體通道寬度以降低導通電組，進而來提高放電效率。

值得一提的是，在本實施例中，因為第二N型電晶體MN2之閘極電性連接至穩定之第二電壓V2，所以在電路放電之暫態過程中，輸出電壓VOUT會不斷地下降，但第二N型電晶體MN2之閘極電壓仍然會保持穩定之第二電壓V2。也就是說，第二N型電晶體MN2之閘源極跨壓保持能夠穩定之第二電壓V2。因此，相較於習知技術中的第二P型電晶體MP2之源極耦接至輸出電壓VOUT，本揭露內容有助於將負載電容CL上之電荷快速釋放完畢，並且能有效地提升放電的速度。附帶一提的是，第二電壓V2可以是系統電壓或是其它穩定的電壓。

為了更清楚了解本揭露內容，請同時參照圖5A與圖5B。圖5A為習知偏壓電路的放電波形之電壓時間波形圖。圖5B為對應圖3D之偏壓電路的放電波形之電壓時間波形圖。由圖5A與圖5B可知，習知偏壓電路將負載電容之電壓由90%放電至10%約需要500微秒，但在本揭露內容之偏壓電路400將負載電容CL之電壓由90%放電至10%約只需要2微秒。因此相較於習知技術，本揭露內容能夠大幅地降低放電時間，並且不須要額外之佈局面積。

此外，請參照圖6，圖6為根據本發明另一實施例之未上電偏壓電路之細部示意圖。靜電放電保護電路200更包括第一二極體D1。第一二極體D1之陽極電性連接輸出電壓VOUT，第一二極體D1之陰極電性連接第二P型電晶體MP2之源極。在本實施例中，第一二極體D1用以在偏壓電路500未上電前決定第二P型電晶體MP2之源極之電壓準位(當遭受到靜電轟擊時)。

當偏壓電路600從製造完成至安裝於電路板之過程中(亦即未上電)，「未上電」定義為並沒有任何之輸入電壓VIN、參考電壓VREF與變壓致能信號ENS，由於可能發生人體接觸到腳位(pin)或其他因素接觸到腳位(pin)之情況而使得輸出端之輸出電壓VOUT異常上升，當達到靜電放電保護電路200之觸發條件時，則靜電放電保護電路200會開啟一靜電放電通道使得將靜電電流IES經由靜電放電通道而直接導引流入地(ground)，以避免損害到低壓降穩壓器410之內部元件而降低整體電路之功能。因此，當積體電路晶片的腳位或輸出端遭受到靜電轟擊而使得輸出電壓VOUT異常上升時，為了能夠明確定位出第二P型電晶體MP2之源極之電壓準位，本實施例利用第一二極體D1的電壓電流特性，來將第二P型電晶體MP2之源極之電壓準位定位為輸出電壓VOUT減去第一二極體D1之順向導通電壓，以在偏壓電路600遭受靜電轟擊而開啟電流放電通道後之放電過程中，能夠確定且維持電流放電通道之開啟，有助於將靜電電流IES導引至地。

詳細來說，由於在人體放電模式中，其放電波形之上升時間約在10奈秒，而積體電路之電壓波形上升時間約在毫秒等級，所以第三電阻R3與第一電容C1之電阻電容時間常數(RC constant)通常設計為毫秒~奈秒之間的時間。因此，當偏壓電路500遭受靜電轟擊時，輸出電壓VOUT會異常上升，此時，第二P型電晶體MP2之源極電壓為輸出電壓VOUT減去第一二極體D1之導通電壓。在此暫態過程中，由於節點n1之電壓一般在此浮接之情況下大多為較低電壓之準位，所以第二P型電晶體MP2會開啟，而第一N型電晶體MN1會關閉，而使得第二N型電晶體MN2之閘極電壓實質上等於第二P型電晶體MP2之源極電壓。也就是說，第二N型電晶體MN2之閘極電壓為輸出電壓VOUT減去第一二極體D1之導通電壓，以確保第二N型電晶體MN2或電流放電通道之開啟，進而使靜電電流IES能經由第二N型電晶體MN2流至地。

為了更詳細地說明本發明所述之偏壓電路的運作流程，以下將舉多個實施例中至少之一來做更進一步的說明。

在接下來的多個實施例中，將描述不同於上述圖2~6實施例之部分，且其餘省略部分與上述圖2~6實施例之部分相同。此外，為說明便利起見，相似之參考數字或標號指示相似之元件。

〔偏壓電路的再一實施例〕

請參照圖7，圖7為根據本發明再一實施例之偏壓電路之細部電路圖。與上述圖4實施例不同的是，靜電放電保護電路200中之第三電阻R3於本實施例中，是以第三P型電晶體MP3來取代，以提高偏壓電路700之整體功能。進一步來說，在本實施例中，靜電放電保護電路200包括第三P型電晶體MP3、第二電容C2、第四P型電晶體MP4、第三N型電晶體MN3與第四N型電晶體MN4。

第三P型電晶體MP3之閘極接收變壓致能信號ENS， 第三P型電晶體MP3之源極電性連接輸出電壓VOUT。第二電容C2之一端電性連接第三P型電晶體MP3之汲極，第二電容C2之另一端電性連接接地電壓GND。第四P型電晶體MP4之閘極電性連接第三P型電晶體MP3之汲極，第四P型電晶體MP4之源極電性連接穩定之第三電壓V3。第三N型電晶體MN3之閘極電性連接第三P型電晶體MP3之汲極，第三N型電晶體MN3之汲極電性連接第四P型電晶體MP4之汲極，第三N型電晶體MN3之源極電性連接接地電壓GND。第四N型電晶體MN4之閘極電性連接第三N型電晶體MN3之汲極，第四N型電晶體MN4之汲極電性連接輸出電壓VOUT，第四N型電晶體MN4之源極電性連接接地電壓GND。

以下要說明的，是關於圖7實施例中偏壓電路700之細部作動。

請繼續參照圖7，當偏壓電路700安裝於電路板後，低壓降穩壓器410與靜電放電保護電路200會接收且根據一個高電壓準位之變壓致能信號ENS而處於正常工作狀態。第一P型電晶體MP1之源極耦接輸入電壓VIN以接收輸入電壓VIN，而輸出電壓OUT的大小會由參考電壓VREF、第一電阻R1與第二電阻R2之值來決定。由於第一放大器OP之組態為虛短路關係，所以回授電壓VF實質上會等於參考電壓VREF，因此設計者可以依據電路設計需求或實際應用需求按照方程式(1)來設計所預定之輸出電壓VOUT之大小。

當回授電壓VF大於參考電壓VREF時，則第一放大器OP所輸出之第一電壓V1會上升，而使得第一P型電晶體 MP1之閘源極跨壓會下降，進而導致流經第一電阻R1與第二電阻R2之電流I1下降。因此，依據電流電阻電壓降(IR drop)之關係，輸出電壓VOUT會下降，進而導致回授電壓VF下降直到回授電壓VF小於參考電壓VREF。當回授電壓VF小於參考電壓VREF時，則第一放大器OP所輸出之第一電壓V1會下降，而使得第一P型電晶體MP1之閘源極跨壓會上升，進而導致流經第一電阻R1與第二電阻R2之電流I1上升。因此，依據電流電阻電壓降(IR drop)之關係，輸出電壓VOUT會上升，進而導致回授電壓VF上升直到回授電壓VF小於參考電壓VREF。根據上述之負回授(negative feedback)機制，低壓降穩壓器410能夠提供穩定之輸出電壓VOUT，且設計者能夠進一步依據參考電壓VREF、第一電阻R1與第二電阻R2之值來決定輸出電壓VOUT之大小。

此時，由於在靜電放電保護電路200中之節點n2接收到高電壓準位之變壓致能信號ENS，所以第三P型電晶體MP3會處於關閉狀態，所以第二電容C2上電荷不會經由第三P型電晶體MP3漏電而影響到節點n2的電壓準位，進而影響到後續的電路動作。接著，由於第四P型電晶體MP4與第三N型電晶體MN3所構成之反相器(inverter)亦同時接收高電壓準位之變壓致能信號ENS。因此，第四P型電晶體MP4會處於關閉狀態，而第三N型電晶體MN3會處於開啟狀態，進而使反相器輸出一低電壓準位之信號傳送至第四N型電晶體MN4。也就是說，第四N型電晶體MN4之閘極會接收或電性連接至接地電壓GND，而使得第四N型電晶體MN4處於關閉狀態。值得說明的是，在本實施例 中，第四N型電晶體MN4作為靜電放電保護電路中之電流放電通道，因此，如果第四N型電晶體MN4處於關閉狀態，則靜電放電保護電路200中之電流放電通道也是處於關閉狀態。因此，當低壓降穩壓器410輸出一充電電流IC至負載電容CL以提供輸出電壓VOUT至下一級電路區塊(圖6未繪示)時，充電電流IC並不會流經電流放電通道而產生漏電流(leakage current)之現象。

另一方面，當低壓降穩壓器410與靜電放電保護電路200會接收一個低電壓準位之變壓致能信號ENS時，低壓降穩壓器410會被禁能而從正常工作狀態切換至關閉狀態。靜電放電保護電路200中的節點n2在接收到低電壓準位之變壓致能信號ENS後，會將第三P型電晶體MP3開啟，並且使反相器中之第四P型電晶體MP4會處於開啟狀態，第三N型電晶體MN3會處於關閉狀態。接著，反相器會輸出第三電壓V3至第四N型電晶體MN4之閘極以開啟第四N型電晶體MN4，進而開啟靜電放電保護電路200中的電流放電通道。接著，放電電流ID會自負載電容CL經電流放電通道而流至地，也就是說，負載電容CL上之電荷會從靜電放電保護電路200內部之電流放電通道快速放電，以使輸出電壓VOUT快速下降，而避免影響到其它電路的動作。在一實施例中，更可以增加第四N型電晶體MN4之整體通道寬度以降低導通電阻，進而來提高放電效率。

值得一提的是，在本實施例中，因為第四N型電晶體MN4之閘極與汲極分別電性連接至穩定之第三電壓V3與輸出電壓VOUT，所以，在電路放電之暫態過程中，輸出電壓VOUT會不斷地下降，但第四N型電晶體MN4之閘極電壓仍然會保持 穩定之第三電壓V3。也就是說，第四N型電晶體MN4之閘源極跨壓保持能夠穩定之第三電壓V3。因此，相較於習知技術中的第四P型電晶體MP4之源極耦接至輸出電壓VOUT，本揭露內容有助於將負載電容CL上之電荷快速釋放完畢，並且能有效地提升放電的速度。附帶一提的是，第三電壓V3可以是系統電壓或是其它穩定的電壓。

此外，請參照圖8，圖8為根據本發明再一實施例之未上電偏壓電路之細部示意圖。靜電放電保護電路200更包括第二二極體D2。第二二極體D2之陽極電性連接輸出電壓VOUT，第二二極體D2之陰極電性連接第四P型電晶體MP4之源極。在本實施例中，第二二極體D2用以在偏壓電路800未上電前決定第四P型電晶體MP4之源極之電壓準位(當遭受到靜電轟擊時)。

當偏壓電路800從製造完成至安裝於電路板之過程中(亦即未上電)，「未上電」定義為並沒有任何之輸入電壓VIN、參考電壓VREF與變壓致能信號ENS，由於可能發生人體接觸到腳位(pin)或其他因素接觸到腳位(pin)之情況而使得輸出端之輸出電壓VOUT異常上升，當達到靜電放電保護電路200之觸發條件時，則靜電放電保護電路200會開啟一靜電放電通道使得將靜電電流IES經由靜電放電通道而直接導引流入地(ground)，以避免損害到低壓降穩壓器410之內部元件而降低整體電路之功能。因此，當積體電路晶片的腳位或輸出端遭受到靜電轟擊而使得輸出電壓VOUT異常上升時，為了能夠明確定位出第四P型電晶體MP4之源極之電壓準位，本實施例利用第二二極體D2的電壓電流特性，來將第四P型電晶體MP4之源極之電壓準位定位為輸出電壓VOUT減去第二二極 體D2之順向導通電壓，以在偏壓電路800遭受靜電轟擊而開啟電流放電通道後之放電過程中，能夠確定且維持電流放電通道之開啟，有助於將靜電電流IES導引至地。

詳細來說，由於在人體放電模式中，其放電波形之上升時間約在10奈秒，而積體電路之電壓波形上升時間約在毫秒等級，所以第三P型電晶體MP3之等效電組與第一電容C1之電阻電容時間常數(RC constant)通常設計為毫秒~奈秒之間的時間，其中第三P型電晶體MP3之等效電阻可以根據製程中之幾何或材料參數來決定。因此，當偏壓電路800遭受靜電轟擊時，輸出電壓VOUT會異常上升，此時，第四P型電晶體MP4之源極電壓為輸出電壓VOUT減去第二二極體D2之導通電壓。在此暫態過程中，由於節點n2之電壓一般在此浮接之情況下都為較低電壓之準位，所以第四P型電晶體MP4會開啟，而第三N型電晶體MN3會關閉，而使得第四N型電晶體MN4之閘極電壓實質上等於第四P型電晶體MP4之源極電壓。也就是說，第二N型電晶體MN2之閘極電壓為輸出電壓VOUT減去第二二極體D2之導通電壓，以確保第四N型電晶體MN4或電流放電通道之開啟，進而使靜電電流IES能經由第四N型電晶體MN4流至地。

〔電子裝置的實施例〕

請參照圖9，圖9為本發明實施例之電子裝置之示意圖。電子裝置900包括負載920與電性耦接負載920的偏壓電路910，其中偏壓電路910接收輸入電壓VIN。偏壓電路910可以是上述實施例中之偏壓電路300、400、600、700與800的其中之一，且用以提供穩定的輸出電壓VOUT給負載920。電子裝置900可以是各種類型的電子裝置，例如 顯示裝置、手持裝置或行動裝置等。

〔實施例的可能功效〕

綜上所述，本發明實施例所提出偏壓電路與電子裝置，當變壓致能信號為低電壓準位時，偏壓電路從正常工作狀態關閉，靜電放電保護電路會被強制開啟電流放電通道，使得放電電流能夠自負載電容流入電流放電通道。據此，本揭露內容不僅不需要增加額外的佈局面積就能夠有效率降低負載電容的放電時間，更能夠使整體電路的成本下降且提高靜電放電保護電路的能力。

以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

10、20‧‧‧習知偏壓電路

12‧‧‧低壓降穩壓器

14‧‧‧靜電放電保護電路

200‧‧‧靜電放電保護電路

210‧‧‧控制單元

220‧‧‧觸發單元

230‧‧‧箝制單元

300、400、600、700、800‧‧‧偏壓電路

310‧‧‧電壓轉換電路

320‧‧‧靜電放電保護電路

410‧‧‧低壓降穩壓器

900‧‧‧電子裝置

910‧‧‧偏壓電路

920‧‧‧負載

C‧‧‧輸出電容

C1‧‧‧第一電容

C2‧‧‧第二電容

CL’、CL‧‧‧負載電容

CS‧‧‧控制信號

D1‧‧‧第一二極體

D2‧‧‧第二二極體

ENS‧‧‧變壓致能信號

GND‧‧‧接地電壓

I1‧‧‧電流

IC‧‧‧充電電流

ID‧‧‧放電電流

IES‧‧‧靜電電流

LDO_en‧‧‧致能信號

LDO_enb‧‧‧開關信號

MN’‧‧‧N型電晶體

MN1‧‧‧第一N型電晶體

MN2‧‧‧第二N型電晶體

MN3‧‧‧第三N型電晶體

MN4‧‧‧第四N型電晶體

MNT‧‧‧N型觸發電晶體

MNC‧‧‧N型箝制電晶體

MP’‧‧‧P型電晶體

MP1‧‧‧第一P型電晶體

MP2‧‧‧第二P型電晶體

MP3‧‧‧第三P型電晶體

MP4‧‧‧第四P型電晶體

MPT‧‧‧P型觸發電晶體

n1、n2‧‧‧節點

OP’‧‧‧放大器

OP‧‧‧第一放大器

R‧‧‧控制電阻

R1‧‧‧第一電阻

R1’‧‧‧回授電阻

R2’、R2‧‧‧第二電阻

R3‧‧‧第三電阻

R3’‧‧‧電阻

T1‧‧‧負輸入端

T2‧‧‧正輸入端

TC‧‧‧控制電容

V1‧‧‧第一電壓

V2‧‧‧第二電壓

V3‧‧‧第三電壓

VDD‧‧‧正電源線

VSS‧‧‧負電源線

VF’、VF‧‧‧回授電壓

VIN’、VIN‧‧‧輸入電壓

VR、VREF’、VREF‧‧‧參考電壓

VOUT’、VOUT‧‧‧輸出電壓

上文已參考隨附圖式來詳細地說明本發明之具體實施例，藉此可對本發明更為明白，在該等圖式中：圖1A為習知偏壓電路之電路示意圖。

圖1B為另一習知偏壓電路之示意圖。

圖2A為根據本發明實施例之靜電放電保護電路之區塊示意圖。

圖2B為根據本發明實施例之靜電放電保護電路之區塊示意圖。

圖3A為根據本發明實施例之偏壓電路之示意圖。

圖3B為根據本發明實施例之之未上電偏壓電路之示意圖。

圖3C為根據本發明實施例之處於正常工作狀態之偏壓電路之示意圖。

圖3D為根據本發明實施例之從工作狀態切換至關閉狀態之暫態偏壓電路之示意圖。

圖4為根據本發明另一實施例之偏壓電路之細部電路示意圖。

圖5A為習知偏壓電路的放電波形之電壓時間波形圖。

圖5B為對應圖2D之偏壓電路的放電波形之電壓時間波形圖。

圖6為根據本發明另一實施例之未上電偏壓電路之細部示意圖。

圖7為根據本發明再一實施例之偏壓電路之細部電路圖。

圖8為根據本發明再一實施例之未上電偏壓電路之細部示意圖。

圖9為本發明實施例之電子裝置之示意圖。

200‧‧‧靜電放電保護電路

210‧‧‧控制單元

220‧‧‧觸發單元

230‧‧‧箝制單元

C‧‧‧輸出電容

CS‧‧‧控制信號

ENS‧‧‧變壓致能信號

VR‧‧‧參考電壓

VDD‧‧‧正電源線

VSS‧‧‧負電源線

Claims (17)

1. 一種靜電放電保護電路，包括：一箝制單元，耦接一正電源線與一負電源線之間；一觸發單元，具有一輸入端與一輸出端，該觸發單元耦接該負電源線與一參考電壓，並且該輸出端耦接至該箝制單元並用以觸發該箝制單元；以及一控制單元，耦接至該正電源線、該負電源線與該觸發單元之該輸入端，該控制單元接收一變壓致能信號以觸發該觸發單元，並藉此決定該箝制單元之一電流放電通道之開啟或關閉，其中當該變壓致能信號為一低電壓準位時，該觸發單元會開啟該箝制單元之該電流放電通道。
2. 如申請專利範圍第1項所述之靜電放電保護電路，其中該控制單元包括：一控制電阻，其一端電性連接該正電源線，其另一端接收該變壓致能信號；以及一控制電容，其一端電性連接該控制電阻之另一端，其另一端電性連接該負電源線。
3. 如申請專利範圍第1項所述之靜電放電保護電路，其中該觸發單元包括：一P型觸發電晶體，其閘極電性連接該控制電阻之另一端，其源極電性連接該參考電壓，用以當該電流放電通道開啟時，能夠將一負載電容上之電荷釋放完；以及一N型觸發電晶體，其閘極電性電接該控制電阻之另一端，其汲極電性連接該P型觸發電晶體之汲極，其源極電性連接該負電源線。
4. 如申請專利範圍第3項所述之靜電放電保護電路，其中該箝制單元包括：一N型箝制電晶體，其閘極電性連接該N型觸發電晶體之汲極，其汲極電性連接一輸出電容，其源極電性連接該負電源線，其中該P型觸發電晶體與該N型觸發電晶體構成一反相器，當該變壓致能信號為高電壓準位時，則該P型觸發電晶體關閉且該N型觸發電晶體開啟，而該N型箝制電晶體之閘極接收該負電源線之電壓，以關閉該電流放電通道，當該變壓致能信號為低電壓準位時，則該P型觸發電晶體開啟且該N型觸發電晶體關閉，而該N型箝制電晶體之閘極接收該參考電壓，以開啟該電流放電通道。
5. 如申請專利範圍第4項所述之靜電放電保護電路，更包括：一定位二極體，其陽極電性連接該正電源線，其陰極電性連接該P型觸發電晶體之源極，該定位二極體用以決定該P型觸發電晶體之源極之電壓準位。
6. 如申請專利範圍第1項所述之靜電放電保護電路，其中該負電源線耦接一接地電壓。
7. 一種偏壓電路，包括：一電壓轉換電路，用以將所接收之一輸入電壓予以轉換為一輸出電壓，其中該輸出電壓儲存於一負載電容；一靜電放電保護電路，電性連接至該輸出電壓，該靜電放電保護電路接收且根據一變壓致能信號來決定其內部之一電流放電通道的開啟或關閉，其中，當該變壓致能信號為一低電壓準位時，該偏壓電路處 於一關閉狀態，而該靜電放電保護電路開啟該電流放電通道，且一放電電流自該負載電容流入該電流放電通道，以將該負載電容上之電荷釋放。
8. 如申請專利範圍第7項所述之偏壓電路，其中當該變壓致能信號為高電壓準位，該偏壓電路處於一正常工作狀態，且該電壓轉換電路被致能，而該靜電放電保護電路關閉該電流放電通道，該電壓轉換電路輸出一充電電流至該負載電容以產生該輸出電壓。
9. 如申請專利範圍第8項所述之偏壓電路，其中該電壓轉換電路為一低壓降穩壓器，用以將該輸入電壓予以降壓且穩定該輸出電壓。
10. 如申請專利範圍第9項所述之偏壓電路，該低壓降穩壓器包括：一第一放大器，其負輸入端接收一參考電壓，其輸出端輸出一第一電壓；一第一P型電晶體，其閘極接收該第一電壓，其源極電性連接一輸入電壓，其汲極輸出該輸出電壓；一第一電阻，其一端電性連接該第一P型電晶體之汲極，其另一端輸出一回授電壓且將該回授電壓傳送至該第一放大器之正輸入端；以及一第二電阻，其一端電性連接該第一電阻之另一端，其另一端電性連接一接地電壓，其中當該回授電壓大於該參考電壓時，則該第一電壓上升且流經該第一與該第二電阻之電流下降，進而降低該輸出電壓，當該回授電壓小於該參考電壓時，則該第一電壓下降且流經該第一與該第二電阻之電流上升，進而增加 該輸出電壓。
11. 如申請專利範圍第10項所述之偏壓電路，其中該靜電放電保護電路包括一箝制單元、一觸發單元與一控制單元，其中該控制單元包括：一第三電阻，其一端電性連接該第一P型電晶體之汲極，其另一端接收該變壓致能信號；以及一第一電容，其一端電性連接該第三電阻之另一端，其另一端電性連接該接地電壓；其中該觸發單元包括：一第二P型電晶體，其閘極電性連接該第三電阻之另一端，其源極電性連接穩定之一第二電壓，用以當該電流放電通道開啟時，能夠將該負載電容上之電荷釋放完；以及一第一N型電晶體，其閘極電性電接該第三電阻之另一端，其汲極電性連接該第二P型電晶體之汲極，其源極電性連接該接地電壓；其中該箝制單元包括：一第二N型電晶體，其閘極電性連接該第一N型電晶體之汲極，其汲極電性連接該輸出電壓，其源極電性連接該接地電壓，其中該第二P型電晶體與該第一N型電晶體構成一反相器，當該變壓致能信號為高電壓準位時，則該第二P型電晶體關閉且該第一N型電晶體開啟，而該第二N型電晶體之閘極接收該接地電壓，以關閉該電流放電通道，當該變壓致能信號為低電壓準位時，則該第二P型電晶體開啟且該第一N型電晶體關閉，而該第二N型電晶體之閘極接收該第二電壓，以開啟該電流放電通道。
12. 如申請專利範圍第11項所述之偏壓電路，其中該靜電放電保護電路更包括：一第一二極體，其陽極電性連接該輸出電壓，其陰極電性連接該第二P型電晶體之源極，該第一二極體用以決定該第二P型電晶體之源極之電壓準位。
13. 如申請專利範圍第12項所述之偏壓電路，其中當該偏壓電路受到靜電轟擊時而使得該輸出電壓異常上升，則該第二P型電晶體之源極之電壓為該輸出電壓減去該第一二極體之導通電壓，用以在放電過程中維持一電流放電通道之開啟。
14. 如申請專利範圍第10項所述之偏壓電路，其中該靜電放電保護電路包括：一第三P型電晶體，其閘極接收該變壓致能信號，其源極電性連接該輸出電壓；一第二電容，其一端電性連接該第三P型電晶體之汲極，其另一端電性連接該接地電壓；一第四P型電晶體，其閘極電性連接該第三P型電晶體之汲極，其源極電性連接一穩定之第三電壓，用以當該電流放電通道開啟時，能夠將該負載電容上之電荷釋放完；一第三N型電晶體，其閘極電性電接該第三P型電晶體之汲極，其汲極電性連接該第四P型電晶體之汲極，其源極電性連接該接地電壓；以及一第四N型電晶體，其閘極電性連接該第三N型電晶體之汲極，其汲極電性連接該輸出電壓，其源極電性連接該接地電壓，其中該第四P型電晶體與該第三N型電晶體構成一反相器 ，當該變壓致能信號為高電壓準位時，則該第三與該第四P型電晶體關閉且該第三N型電晶體開啟，而該第四N型電晶體之閘極接收該接地電壓，以關閉該電流放電通道，當該變壓致能信號為低電壓準位時，則該第三與該第四P型電晶體開啟且該第三N型電晶體關閉，而該第四N型電晶體之閘極接收該第三電壓，以開啟該電流放電通道。
15. 如申請專利範圍第14項所述之偏壓電路，其中該靜電放電保護電路更包括：一第二二極體，其陽極電性連接該輸出電壓，其陰極電性連接該第四P型電晶體之源極，該第二二極體用以決定該第四P型電晶體之源極之電壓準位。
16. 如申請專利範圍第15項所述之偏壓電路，其中當該偏壓電路受到靜電轟擊時而使得該輸出電壓異常上升，則該第四P型電晶體之源極之電壓為該輸出電壓減去該第二二極體之導通電壓，用以在放電過程中維持一電流放電通道之開啟。
17. 一種電子裝置，包括：如申請專利範圍第7項所述之偏壓電路；以及一負載，接收該輸出電壓。