TW201407738A - 畫素陣列基板及顯示面板 - Google Patents

Abstract

一種畫素陣列基板，包括第一基底、多個畫素結構、第一共用電極以及第二共用電極。畫素結構配置於第一基底上。每一畫素結構包括主動元件以及與主動元件電性連接的畫素電極。第一共用電極與畫素電極部分重疊。第一共用電極與畫素電極之間存在第一距離。第二共用電極與第一共用電極電性連接。第二共用電極與畫素電極以及第一共用電極部分重疊。第二共用電極與畫素電極之間存在第二距離。第一距離大於第二距離。此外，一種包括上述畫素陣列基板的顯示面板亦被提出。

Description

畫素陣列基板及顯示面板

本發明是有關於一種畫素陣列基板及顯示面板，且特別是有關於一種包括多個共用電極的畫素陣列基板及顯示面板。

隨著顯示技術的蓬勃發展，顯示面板已應用於各種尺寸的顯示裝置，如電視、電腦螢幕、筆記型電腦、智慧型手機等。以智慧型手機為例，由於現行之智慧型手機多強調其瀏覽網頁及觀看影音媒體的功能，智慧型手機之顯示面板的解析度便顯得格外重要。

在習知技術中，可利用多道光罩的製程來實現高解析度的顯示面板。在上述製程中，共用電極設置於資料線上方。利用共用電極的金屬屏蔽效應，資料線與畫素電極間的電性干擾可減少。在此設計下，為避免漏光問題的產生，對向基板之遮光圖案需適當地遮蔽共用電極與畫素電極，以使顯示面板在無漏光問題下兼具高透光率。然而，在習知設計中，當設計者欲透過調整共用電極與畫素電極的重疊面積改變顯示面板之儲存電容，以改善串音或閃爍問題時，遮光圖案的面積可能會隨之增加，進而使顯示面板的透光率下降。

有鑑於此，本發明提供一種畫素陣列基板，採用此畫素陣列基板的顯示面板具有高顯示品質。

此外，本發明提供一種顯示面板，其具有高顯示品質。

本發明提供一種畫素陣列基板，此畫素陣列基板包括第一基底、多個畫素結構、第一共用電極以及第二共用電極。畫素結構配置於第一基底上。每一畫素結構包括主動元件以及與主動元件電性連接的畫素電極。第一共用電極與畫素電極部分重疊。第一共用電極與畫素電極之間存在第一距離。第二共用電極與第一共用電極電性連接。第二共用電極與畫素電極以及第一共用電極部分重疊。第二共用電極與畫素電極之間存在第二距離。第一距離大於第二距離。

本發明提供一種顯示面板，此顯示面板包括上述之畫素陣列基板、對向基板以及顯示介質。對向基板相對於畫素陣列基板配置。顯示介質配置於畫素陣列基板與對向基板之間。

在本發明之一實施例中，上述之畫素陣列基板更包括多條資料線以及多條掃描線。資料線配置於第一基底上且與主動元件之多個源極電性連接。掃描線配置於第一基底上且與主動元件之多個閘極電性連接。掃描線與資料線交錯配置。

在本發明之一實施例中，上述之第一共用電極與掃描線屬於同一膜層。

在本發明之一實施例中，上述之資料線所屬膜層配置於第一共用電極所屬膜層與第二共用電極所屬膜層之間。

在本發明之一實施例中，上述之第一共用電極具有彼此平行的多個第一連接部以及彼此平行且與第一連接部連接的多個第一分支部。第二共用電極具有彼此平行的多個第二連接部以及彼此平行且與第二連接部連接的多個第二分支部。第一連接部以及第二連接部的延伸方向與掃描線的延伸方向實質上平行。第一連接部與第二連接部重疊。第一分支部以及第二分支部的延伸方向與資料線的延伸方向實質上平行。第一分支部以及第二分支部覆蓋畫素電極之多個第一邊緣。第一邊緣與資料線實質上平行。

在本發明之一實施例中，上述之第一分支部與畫素電極重疊的面積大於第二分支部與畫素電極重疊的面積。

在本發明之一實施例中，上述之第一基底具有顯示區以及顯示區外的周邊區。畫素結構配置於顯示區。畫素陣列基板更包括第一導電圖案以及第二導電圖案。第一導電圖案與掃描線屬於同一膜層且配置於周邊區。第二導電圖案與畫素電極屬於同一膜層且配置於周邊區。第一共用電極與第二共用電極透過第一導電圖案以及第二導電圖案電性連接。

在本發明之一實施例中，上述之畫素陣列基板更包括第一介電層、第二介電層以及第三介電層。第一介電層配置於掃描線所屬膜層與資料線所屬膜層之間。第一介電層具有配置於周邊區且曝露出第一共用電極的第一開口。第 一導電圖案填入第一開口而與第一共用電極接觸。第二介電層配置於資料線所屬膜層與第二共用電極所屬膜層之間。第二介電層具有配置於周邊區且曝露出第一導電圖案的第二開口。第三介電層配置於畫素電極所屬膜層與第二共用電極所屬膜層之間。第三介電層具有曝露出第二開口與第一導電圖的第三開口以及曝露出第二共用電極圖案的第四開口。第二導電圖案填入第二開口及第三開口而與第一導電圖案接觸。第二導電圖案填入第四開口與第二共用電極接觸。

在本發明之一實施例中，上述之對向基板包括第二基底、遮光圖案以及對向電極。遮光圖案配置於第二基底上。對向電極配置於遮光圖案與第二基底上。遮光圖案覆蓋畫素電極之第一邊緣。遮光圖案全面性覆蓋第一分支部、第二分支部以及資料線。對向電極與第一共用電極、第二共用電極電性連接。

基於上述，在本發明一實施例之畫素陣列基板及顯示面板中，透過與畫素電極距離不同之多個共用電極的設計，本發明一實施例之顯示面板可在維持高透光率(transmittance)下改善因儲存電容值未最佳化而造成的串音(crosstalk)或閃爍(flicker)問題。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為本發明一實施例之顯示面板的剖面示意圖。請參照圖1，本實施例之顯示面板100包括畫素陣列基板110、對向基板120以及顯示介質130。對向基板120相對於畫素陣列基板110配置。顯示介質130位於畫素陣列基板110與對向基板120之間。在本實施例中，顯示介質130例如為液晶(Liquid Crystal)，但本發明不限於此，在其他實施例中，顯示介質130亦可為有機發光層、電泳液或其他適當的材料。

圖2為圖1之畫素陣列基板的上視示意圖。特別是，圖1是對應圖2的線段A-A’。請參照圖1及圖2，本實施例之畫素陣列基板110包括第一基底112、配置於第一基底112上的多個畫素結構114、第一共用電極116以及第二共用電極118。第一基底112具有顯示區112a以及顯示區112a外的周邊區112b。畫素結構114是配置於顯示區112a中。第一基底112主要是用來承載其上之元件，第一基底112的材質可為玻璃、石英、有機聚合物、或是其它可適用的材料。

如圖2所示，每一畫素結構114包括主動元件T以及與主動元件T電性連接的畫素電極PE。詳言之，本實施例之主動元件T具有源極S、汲極D、閘極G以及通道層CH。畫素電極PE可透過接觸窗H與主動元件T之汲極D電性連接。本實施例之畫素陣列基板110更包括多條資料線DL以及多條掃描線SL。資料線DL配置於第一基底112上且 與主動元件T之源極S電性連接。掃描線SL配置於第一基底112上且與主動元件T之閘極G電性連接。掃描線SL與資料線DL交錯配置。本實施例之畫素電極PE例如是透明導電層，畫素電極PE的材質包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。

請繼續參照圖1及圖2，第一共用電極116與畫素電極PE部分重疊。詳言之，在本實施例中，第一共用電極116具有彼此平行的多個第一連接部116a(圖2繪示一個第一連接部為代表)以及彼此平行且與第一連接部116a連接的多個第一分支部116b。第一連接部116a的延伸方向與掃描線SL的延伸方向實質上平行。第一分支部116b的延伸方向與資料線DL的延伸方向實質上平行。第一分支部116b覆蓋畫素電極PE之第一邊緣E1，其中第一邊緣E1與資料線DL實質上平行。

在本實施例中，第一共用電極116與掃描線SL可屬於同一膜層。本實施例之第一共用電極116亦可與主動元件T之閘極G屬於同一膜層。換言之，第一共用電極116、掃描線SL及閘極G的材質可相同。第一共用電極116、掃描線SL及閘極G的材質包括金屬材料、合金、金屬材料的氮化物、或是其他適當的材料。

如圖1及圖2所示，第二共用電極118與畫素電極PE以及第一共用電極116部分重疊。詳言之，在本實施例中， 第二共用電極118具有彼此平行的多個第二連接部118a(圖2繪示一個第二連接部為代表)以及彼此平行且與第二連接部118a連接的多個第二分支部118b。第二連接部118a的延伸方向與掃描線SL的延伸方向實質上平行。第二連接部118a與第一連接部116a重疊。更進一步地說，在顯示區112a中第二連接部118a可與第一連接部116a重合。第二分支部118b的延伸方向與資料線DL的延伸方向實質上平行。第二分支部118b覆蓋畫素電極PE之第一邊緣E1。第二分支部118b與第一分支部116b部分重疊。在本實施例中，第一分支部116b與畫素電極PE重疊的面積大於第二分支部118b與畫素電極PE重疊的面積。

另外，本實施例之資料線DL所屬膜層可配置於第一共用電極116所屬膜層與第二共用電極118所屬膜層之間。第二共用電極118的材質兼具導電與金屬屏蔽的功能。舉例而言，第二共用電極118的材質包括金屬材料、合金、金屬材料的氮化物、或是其他適當的材料。此外，第二共用電極118的材質更包括透明導電材料，例如銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。

圖3為對應圖2的線段B-B’繪示之剖面圖。請參照圖2及圖3，第二共用電極118與第一共用電極116電性連接。具體而言，本實施例之畫素陣列基板110更包括第一導電圖案113以及第二導電圖案115。第一導電圖案113 與掃描線SL屬於同一膜層且配置於周邊區112b。第二導電圖案115與畫素電極PE屬於同一膜層且配置於周邊區112b。第一共用電極116與第二共用電極118透過第一導電圖案113及第二導電圖案115電性連接。

詳言之，如圖3所示，本實施例之畫素陣列基板110更包括第一介電層117a、第二介電層117b以及第三介電層117c。第一介電層117a配置於掃描線SL所屬膜層(即第一共用電極116所屬膜層)與資料線DL(即第一導電圖案113所屬膜層)所屬膜層之間。第二介電層117b配置於資料線DL所屬膜層與第二共用電118極所屬膜層之間。第三介電層117c配置於畫素電極PE所屬膜層與第二共用電極118所屬膜層之間。第一介電層117a、第二介電層117b以及第三介電層117c具有透光性及高介電常數。第一介電層117a、第二介電層117b以及第三介電層117c的材質包括為無機材料(例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料或上述之組合。

在本實施例中，如圖2及圖3所示，第一介電層117a具有配置於周邊區112b且曝露出第一共用電極116的第一開口H1。更進一步地說，第一開口H1是曝露出第一共用電極116的第一連接部116a。第一導電圖案113填入第一開口H1而與第一共用電極116接觸。第二介電層117b具有配置於周邊區112b且曝露出第一導電圖案113的第二開口H2。第三介電層117c具有曝露出第二開口H2與第一導電圖113的第三開口H3以及曝露出第二共用電極圖案 118的第四開口H4。更進一步地說，第四開口H4是曝露出第二共用電極118的第二連接部118a。第二導電圖案115案之一端填入第三開口H3、第二開口H2而與第一導電圖案113接觸。第一導電圖案113與第一共用電極116接觸。又，第二導電圖案115之另一端填入第四開口H4而與第二共用電極118接觸。因此，本實施例之第二共用電極118可在周邊區112b中與第一共用電極116電性連接。

請參照圖1，本實施例之對向基板120包括第二基底122、配置於第二基底122上的遮光圖案124以及配置於第二基底122和遮光圖案124上的對向電極126。第二基底122主要是用來承載其上之元件，第二基底122的材質可為玻璃、石英、有機聚合物、或是其它可適用的材料。

如圖1及圖2所示，本實施例之遮光圖案124覆蓋畫素電極PE之第一邊緣E1。遮光圖案124覆蓋對向電極126之與第一邊緣E1對應的第二邊緣E2。遮光圖案124全面性覆蓋第一分支部116b、第二分支部118b以及資料線DL。本實施例之遮光圖案124具有阻擋光線通過之功能。遮光圖案12.4的材質包括黑色樹脂、金屬或其他遮光材料。對向電極126與第一共用電極116及第二共用電極118電性連接。詳言之，在本實施例中，對向電極126可透過配置於畫素陣列基板110與對向基板120之間的導電粒子(未繪示)與第一共用電極116及第二共用電極118電性連接。本實施例之對向電極126例如是透明導電層，其包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化 物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。

值得注意的是，如圖1所示，第一共用電極116與畫素電極PE之間存在第一距離D1。第一距離D1為第一共用電極116與畫素電極PE的最短距離。第二共用電極118與畫素電極PE之間存在第二距離D2。第二距離D2為第二共用電極118與畫素電極PE的最短距離。第一距離D1大於第二距離D2。

因為第一共用電極116與畫素電極PE部分重疊，第一共用電極116與畫素電極PE可形成第一儲存電容。因第二共用電極118與畫素電極PE部分重疊，第二共用電極116與畫素電極PE可形成第二儲存電容。又第一共用電極116與第二共用電極118電性連接，因此整個顯示面板100的儲存電容為第一儲存電容與第二儲存電容的和。透過適當地設計第一距離D1、第二距離D2以及第一共用電極116、第二共用電極118與畫素電極PE重疊之面積，可使整個顯示面板100的儲存電容值最佳化。透過第一共用電極116可阻擋背光源所發出的光線，而無需增加遮光圖案124的面積，進而使顯示面板100在最佳化儲存電容值的同時仍可維持高透光率。

綜上所述，在本發明一實施例之畫素陣列基板及顯示面板中，透過與畫素電極距離不同之第一共用電極、第二共用電極設計，本發明一實施例之顯示面板可在維持高透光率下改善因儲存電容值未最佳化而造成之串音或閃爍的 問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧顯示面板

110‧‧‧畫素陣列基板

112‧‧‧第一基底

112a‧‧‧顯示區

112b‧‧‧周邊區

113‧‧‧第一導電圖案

114‧‧‧畫素結構

115‧‧‧第二導電圖案

116‧‧‧第一共用電極

116a‧‧‧第一連接部

116b‧‧‧第一分支部

117a‧‧‧第一介電層

117b‧‧‧第二介電層

117c‧‧‧第三介電層

118‧‧‧第二共用電極

118a‧‧‧第二連接部

118b‧‧‧第二分支部

120‧‧‧對向基板

122‧‧‧第二基底

124‧‧‧遮光圖案

126‧‧‧對向電極

130‧‧‧顯示介質

CH‧‧‧通道層

D‧‧‧汲極

D1‧‧‧第一距離

D2‧‧‧第二距離

DL‧‧‧掃描線

E1‧‧‧第一邊緣

E2‧‧‧第二邊緣

G‧‧‧閘極

H‧‧‧接觸窗

H1‧‧‧第一開口

H2‧‧‧第二開口

H3‧‧‧第三開口

H4‧‧‧第四開口

PE‧‧‧畫素電極

S‧‧‧源極

SL‧‧‧資料線

T‧‧‧主動元件

圖1為本發明一實施例之顯示面板的剖面示意圖。

圖2為圖1之畫素陣列基板的上視示意圖。

圖3為對應圖2的線段B-B’繪示之剖面圖。

100‧‧‧顯示面板

110‧‧‧畫素陣列基板

112‧‧‧第一基底

112a‧‧‧顯示區

114‧‧‧畫素結構

116‧‧‧第一共用電極

116b‧‧‧第一分支部

117a‧‧‧第一介電層

117b‧‧‧第二介電層

117c‧‧‧第三介電層

118‧‧‧第二共用電極

118b‧‧‧第二分支部

120‧‧‧對向基板

122‧‧‧第二基底

124‧‧‧遮光圖案

126‧‧‧對向電極

130‧‧‧顯示介質

D1‧‧‧第一距離

D2‧‧‧第二距離

DL‧‧‧掃描線

E1‧‧‧第一邊緣

E2‧‧‧第二邊緣

PE‧‧‧畫素電極

Claims (17)

1. 一種畫素陣列基板，包括：一第一基底；多個畫素結構，配置於該第一基底上，每一該畫素結構包括一主動元件以及與該主動元件電性連接的一畫素電極，其中該主動元件具有一源極、一汲極、一閘極以及一通道層；一第一共用電極，與該些畫素電極部分重疊，該第一共用電極與該些畫素電極之間存在一第一距離；以及一第二共用電極，與該第一共用電極電性連接且與該些畫素電極以及該第一共用電極部分重疊，該第二共用電極與該些畫素電極之間存在一第二距離，其中該第一距離大於該第二距離；多條資料線，配置於該第一基底上且與該些主動元件之該些源極電性連接；以及多條掃描線，配置於該第一基底上且與該些主動元件之該些閘極電性連接，該些掃描線與該些資料線交錯配置。
2. 如申請專利範圍第1項所述之畫素陣列基板，其中該第一共用電極與該些掃描線屬於同一膜層。
3. 如申請專利範圍第1項所述之畫素陣列基板，其中該些資料線所屬膜層配置於該第一共用電極所屬膜層與該第二共用電極所屬膜層之間。
4. 如申請專利範圍第1項所述之畫素陣列基板，其中該第一共用電極具有彼此平行的多個第一連接部以及彼此 平行且與該些第一連接部連接的多個第一分支部，該第二共用電極具有彼此平行的多個第二連接部以及彼此平行且與該些第二連接部連接的多個第二分支部。
5. 如申請專利範圍第4項所述之畫素陣列基板，其中該些第一連接部以及該些第二連接部的延伸方向與該些掃描線的延伸方向實質上平行，該些第一連接部與該些第二連接部重疊，該些第一分支部以及該些第二分支部的延伸方向與該些資料線的延伸方向實質上平行，該些第一分支部以及該些第二分支部覆蓋該些畫素電極之多個第一邊緣，該些第一邊緣與該些資料線實質上平行。
6. 如申請專利範圍第5項所述之畫素陣列基板，其中該些第一分支部與該些畫素電極重疊的面積大於該些第二分支部與該些畫素電極重疊的面積。
7. 如申請專利範圍第1項所述之畫素陣列基板，其中該第一基底具有一顯示區以及該顯示區外的一周邊區，該些畫素結構配置於該顯示區，該畫素陣列基板更包括一第一導電圖案以及一第二導電圖案，該第一導電圖案與該些掃描線屬於同一膜層且配置於該周邊區，該第二導電圖案與該些畫素電極屬於同一膜層且配置於該周邊區，該第一共用電極與該第二共用電極透過該第一導電圖案以及該第二導電圖案電性連接。
8. 如申請專利範圍第7項所述之畫素陣列基板，更包括：一第一介電層，配置於該些掃描線所屬膜層與該些資 料線所屬膜層之間，該第一介電層具有配置於該周邊區且曝露出該第一共用電極的一第一開口，該第一導電圖案填入該第一開口而與該第一共用電極接觸；一第二介電層，配置於該些資料線所屬膜層與該第二共用電極所屬膜層之間，該第二介電層具有配置於該周邊區且曝露出該第一導電圖案的一第二開口；以及一第三介電層，配置於該些畫素電極所屬膜層與該第二共用電極所屬膜層之間，該第三介電層具有曝露出該第二開口與該第一導電圖的一第三開口以及曝露出該第二共用電極圖案的第四開口，該第二導電圖案填入該第二開口及該第三開口而與該第一導電圖案接觸，且該第二導電圖案填入該第四開口與該第二共用電極接觸。
9. 一種顯示面板，包括：一畫素陣列基板，包括：一第一基底；多個畫素結構，配置於該第一基底上，每一該畫素結構包括一主動元件以及與該主動元件電性連接的一畫素電極；一第一共用電極，與該些畫素電極部分重疊，該第一共用電極與該些畫素電極之間存在一第一距離；以及一第二共用電極，與該第一共用電極電性連接且與該些畫素電極以及該第一共用電極部分重疊，該第二共用電極與該些畫素電極之間存在一第二距離，其 中該第一距離大於該第二距離；多條資料線，配置於該第一基底上且與該些主動元件之多個源極電性連接；以及多條掃描線，配置於該第一基底上且與該些主動元件之多個閘極電性連接，該些掃描線與該些資料線交錯配置；一對向基板，相對於該畫素陣列基板配置；以及一顯示介質，配置於該畫素陣列基板與該對向基板之間。
10. 如申請專利範圍第9項所述之顯示面板，其中該該第一共用電極與該些掃描線屬於同一膜層。
11. 如申請專利範圍第9項所述之顯示面板，其中該些資料線所屬膜層配置於該第一共用電極所屬膜層與該第二共用電極所屬膜層之間。
12. 如申請專利範圍第9項所述之顯示面板，其中該第一共用電極具有彼此平行的多個第一連接部以及彼此平行且與該些第一連接部連接的多個第一分支部，該第二共用電極具有彼此平行的多個第二連接部以及彼此平行且與該些第二連接部連接的多個第二分支部。
13. 如申請專利範圍第12項所述之顯示面板，其中該些第一連接部以及該些第二連接部的延伸方向與該些掃描線的延伸方向實質上平行，該些第一連接部與該些第二連接部重疊，該些第一分支部以及該些第二分支部的延伸方向與該些資料線的延伸方向實質上平行，該些第一分支部 以及該些第二分支部覆蓋該些畫素電極之多個第一邊緣，該些第一邊緣與該些資料線實質上平行。
14. 如申請專利範圍第13項所述之顯示面板，其中該對向基板包括：一第二基底；一遮光圖案，配置於該第二基底上；以及一對向電極，配置於該遮光圖案與該第二基底上，其中該遮光圖案覆蓋該些畫素電極之該些第一邊緣，且該遮光圖案全面性覆蓋該些第一分支部、該些第二分支部以及該些資料線，該對向電極與該第一共用電極、該第二共用電極電性連接。
15. 如申請專利範圍第13項所述之顯示面板，其中該些第一分支部與該些畫素電極重疊的面積大於該些第二分支部與該些畫素電極重疊的面積。
16. 如申請專利範圍第9項所述之顯示面板，其中該第一基底具有一顯示區以及該顯示區外的一周邊區，該些畫素結構配置於該顯示區，該畫素陣列基板更包括一第一導電圖案以及一第二導電圖案，該第一導電圖案與該些掃描線屬於同一膜層且配置於該周邊區，該第二導電圖案與該些畫素電極屬於同一膜層且配置於該周邊區，該第一共用電極與該第二共用電極透過該第一導電圖案以及該第二導電圖案電性連接。
17. 如申請專利範圍第16項所述之顯示面板，其中該畫素陣列基板，更包括： 一第一介電層，配置於該些掃描線所屬膜層與該些資料線所屬膜層之間，該第一介電層具有配置於該周邊區且曝露出該第一共用電極的一第一開口，該第一導電圖案填入該第一開口而與該第一共用電極接觸；一第二介電層，配置於該些資料線所屬膜層與該第二共用電極所屬膜層之間，該第二介電層具有配置於該周邊區且曝露出該第一導電圖案的一第二開口；以及一第三介電層，配置於該些畫素電極所屬膜層與該第二共用電極所屬膜層之間，該第三介電層具有曝露出該第二開口與該第一導電圖的一第三開口以及曝露出該第二共用電極圖案的第四開口，該第二導電圖案填入該第二開口以及該第三開口而與該第一導電圖案接觸，且該第二導電圖案填入該第四開口與該第二共用電極接觸。