TW201406232A

TW201406232A - 具有內埋元件之電路板

Info

Publication number: TW201406232A
Application number: TW101126000A
Authority: TW
Inventors: Chien-Cheng Lee
Original assignee: Boardtek Electronics Corp
Priority date: 2012-07-19
Filing date: 2012-07-19
Publication date: 2014-02-01
Also published as: TWI505757B

Abstract

本發明之電路板內設有至少一內埋元件，該電路板內並嵌入有至少一墊高結構體，該墊高結構體設有至少一導電通孔，可連接該電路板之接點，以解決習有因內埋元件所造成接點之距離較遠，導致導通之困難，而本發明並可縮小接點面積，有利於高密度以及細線路之製作。

Description

具有內埋元件之電路板

本發明係有關一種具有內埋元件之電路板，特別是指一種應用於內埋元件，可縮小接點面積，有利於高密度以及細線路製作之電路板。

一般而言，線路基板主要是由多層經過圖案化的線路層(patterned circuit layer)以及介電層(dielectric layer)交替疊合所構成。其中，圖案化線路層是由銅箔層(copper foil)經過微影與蝕刻製程定義形成，而介電層配置於圖案化線路層之間，用以隔離圖案化線路層。此外，相疊之圖案化線路層之間是透過貫穿介電層的鍍通孔(Plating Through Hole,PTH)或導電孔道(conductive via)而彼此電性連接。最後，在線路基板的表面配置各種電子元件(主動元件、被動元件)，並藉由內部線路之電路設計而達到電子訊號傳遞(electrical signal propagation)之目的。

然而，隨著市場對於電子產品需具有輕薄短小且攜帶方便的需求，因此在目前的電子產品中，係將原先焊接於電路板的電子元件設計為可埋設於電路板之內部的一內埋元件；內埋元件電路板技術能提高被動元件效能、減少被動元件數量，並且降低被動元件佔用的電路板面積。因此，利用內埋元件電路板技術的構裝整合，可以用來取代傳統分離式被動元件，例如電容器、電阻及電感等，其優點為減少分離式被動元件的使用數量，進而降低產品的相關製作與檢測成本，減少被動元件的銲點數目，提高產品構裝密度與可靠度等。

在內埋元件電路板技術中，為了增加佈線面積，多層電路板用上了更多的導電層及埋設被動元件用的孔洞，例如導孔(via)、埋孔(Buried vias)或盲孔(Blind vias)等。如第一圖為習有多層電路板之結構示意圖所示，該導孔11通常打穿埋設有內埋元件12之電路板13時，但因長度較長，使得填充這些導孔11而沒有形成空隙或鎖孔係有困難性的。傳統上，可使用化學鍍銅(Electroless copper)，以使導孔被金屬如銅的種子層(seed layer)所襯裏，然後藉由電鍍來被覆該種子層。由導孔的長度較長，故更難以使電鍍材料襯於或填充導孔而沒有空窩、空隙或鎖孔，該空窩、空隙或鎖孔對於導孔的導電性有不良影響，且為了維持一定的縱橫比(導孔之高度或長度與寬度或直徑的比例)，其寬度或直徑相對較大，故外露於電路板之焊墊14亦相對面積較大，不利於高密度以及細線路製作。

有鑑於此，本發明即在提供一種可應用於內埋元件，可縮小接點面積，有利於高密度以及細線路製作之電路板，為其主要目的者。

為達上揭目的，本發明電路板內設有至少一內埋元件，該電路板內並嵌入有至少一墊高結構體，該墊高結構體設有至少一導電通孔，可連接該電路板之接點，以解決習有因內埋元件所造成接點之距離較遠，造成導通之困難，而本發明並可縮小接孔孔徑及接點面積，有利於高密度以及細線路之製作。

依據上述主要結構特徵，所述之電路板至少包含有：第一基板、第二基板、內埋元件以及墊高結構體，該第一基板相對之第一、第二表面分別設有第一、第二圖案化線路層，該第一、第二圖案化線路層設有至少一接點；該第二基板設有相對之第三、第四表面，該第四表面係設於該第一表面，並覆蓋於該第一圖案化線路層上，該第三表面並設有第三圖案化線路層，該第三圖案化線路層設有至少一接點；該內埋元件係埋設於該第二基板內，並與該接點連接；而該墊高結構體係埋設於該第二基板內，該墊高結構體設有至少一導電通孔，可連接該第一圖案化線路層與該第三圖案化線路層之接點。

依據上述主要結構特徵，所述墊高結構體設有一基材，該基材相對之第五、第六表面分別設有導通線路，該導電通孔係電性連接第五、第六表面之導通線路，而該第五、第六表面之導通線路則分別與接點連接。

上述之內埋元件可以為封裝完成之半導體或未封裝之裸晶片。

依據上述主要結構特徵，所述第二基板之第三表面可進一步設有第三基板。

依據上述主要結構特徵，所述內埋元件係與該第一圖案化線路層之接點相連接。

依據上述主要結構特徵，所述第二基板可設有開口以供容置該內埋元件。

依據上述主要結構特徵，所述內埋元件以及墊高結構可先設置於該第一表面上，再壓合一樹脂材料，覆蓋於該內埋元件以及墊高結構，而形成第二基板。

本發明之特點，可參閱本案圖式及實施例之詳細說明而獲得清楚地瞭解。

如第二圖本發明之電路板第一實施例結構示意圖所示，本發明之電路板20內設有至少一內埋元件21，該電路板20內並嵌入有至少一墊高結構體22，該墊高結構體22設有至少一導電通孔221，可連接該電路板上、下表面之接點30，以解決習有因上、下表面接點之距離較遠，造成導通之困難，而本發明並可縮小接點面積，有利於高密度以及細線路之製作。

整體實施時，該電路板20至少包含有：第一基板23、第二基板24、內埋元件21以及墊高結構體22，該第一基板23相對之第一、第二表面231、232分別設有第一、第二圖案化線路層233、234，該第一、第二圖案化線路層設有至少一接點30；該第二基板24設有相對之第三、第四表面241、242，該第四表面242係設於該第一表面231，並覆蓋於該第一圖案化線路層233上，該第三表面241並設有第三圖案化線路層243，該第三圖案化線路層設有至少一接點30；該內埋元件21係埋設於該第二基板24內，並與該接點30連接；其中，該內埋元件21可以為封裝完成之半導體或未封裝之裸晶片，如圖所示之實施例中，該內埋元件21係與該第一圖案化線路層233之接點相連接。

而該墊高結構體22係埋設於該第二基板24內，請同時參閱第三圖所示，該墊高結構體22設有一基材222，該基材222相對之第五、第六表面223、224分別設有導通線路225，該導電通孔221係電性連接第五、第六表面之導通線路225，該第五、第六表面之導通線路225則分別可連接該第一圖案化線路層與該第三圖案化線路層之接點30；當然，亦可如圖所示，該導通線路225與該接點30間設有導電通孔221。

再者，如第四圖之第二實施例所示，該第二基板之第三表面241可進一步設有第三基板25，可增加線路配置；當然，該第一基板之第二表面或第二基板之第三表面可進一步設有其他電子元件，如第五圖之第三實施例所示，該第一基板之第二表面232可設有其他電子元件40，；亦或者該第一基板之第二表面可進一步具有內埋元件之第四基板(圖未示)。

本發明製作時，可於該第二基板特定位置處形成有開口以供容置該內埋元件；亦或者，該內埋元件以及墊高結構可先設置於該第一表面上，再壓合一樹脂材料或膠片(prepreg)，覆蓋於該內埋元件以及墊高結構，而形成第二基板。

本發明相較於習有電路板係具有下列優點：

1.可解決習有因內埋元件所造成接點之距離較遠，造成導通之困難。

2.本發明在固定之縱橫比下可縮小接點面積，有利於高密度以及細線路之製作。

3.該墊高結構體可於壓合樹脂材料形成第二基板過程中，可形成擋牆以保護內埋元件。

4.該墊高結構可與元件以相同組裝方式同時以焊接或其他導通方式安裝於第一基板之第一表面。

綜上所述，本發明提供內埋元件一較佳可行之多層電路板製造方法，爰依法提呈發明專利之申請；本發明之技術內容及技術特點巳揭示如上，然而熟悉本項技術之人士仍可能基於本發明之揭示而作各種不背離本案發明精神之替換及修飾。因此，本發明之保護範圍應不限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並為以下之申請專利範圍所涵蓋。

11‧‧‧導孔

12‧‧‧內埋元件

13‧‧‧電路板

14‧‧‧焊墊

20‧‧‧電路板

21‧‧‧內埋元件

22‧‧‧墊高結構體

221‧‧‧導電通孔

222‧‧‧基材

223‧‧‧第五表面

224‧‧‧第六表面

225‧‧‧導通線路

23‧‧‧第一基板

231‧‧‧第一表面

232‧‧‧第二表面

233‧‧‧第一圖案化線路層

234‧‧‧第二圖案化線路層

24‧‧‧第二基板

241‧‧‧第三表面

242‧‧‧第四表面

243‧‧‧第三圖案化線路層

25‧‧‧第三基板

30‧‧‧接點

40‧‧‧電子元件

第一圖係為習有多層電路板之結構示意圖。

第二圖係為本發明中電路板之第一實施例結構示意圖。

第三圖係為本發明中墊高結構體之結構放大示意圖。

第四圖係為本發明中電路板之第二實施例結構示意圖。

第五圖係為本發明中電路板之第三實施例結構示意圖。