TW201406061A - 具零待機電流消耗之電源重置電路 - Google Patents

具零待機電流消耗之電源重置電路 Download PDF

Info

Publication number
TW201406061A
TW201406061A TW101127187A TW101127187A TW201406061A TW 201406061 A TW201406061 A TW 201406061A TW 101127187 A TW101127187 A TW 101127187A TW 101127187 A TW101127187 A TW 101127187A TW 201406061 A TW201406061 A TW 201406061A
Authority
TW
Taiwan
Prior art keywords
voltage
coupled
reference node
transistor
terminal
Prior art date
Application number
TW101127187A
Other languages
English (en)
Other versions
TWI477075B (zh
Inventor
Hsiao-Hua Lu
Chih-Ming Kuo
Yu-Chun Wang
Original Assignee
Eon Silicon Solution Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eon Silicon Solution Inc filed Critical Eon Silicon Solution Inc
Priority to TW101127187A priority Critical patent/TWI477075B/zh
Publication of TW201406061A publication Critical patent/TW201406061A/zh
Application granted granted Critical
Publication of TWI477075B publication Critical patent/TWI477075B/zh

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

本發明係揭露一種具零待機電流消耗之電源重置電路,包含:電量儲存單元、第一至第三電壓偵測單元、開關單元及電源重置單元,該電量儲存單元用於藉由該供給電壓源儲存電量,該第一至第三電壓偵測單元係耦接該供給電壓源以根據供給電壓源之正常供應階段、中斷供應(shut down)階段、電壓緩升(ramp up)階段之變化來開啟該第一至第三電壓偵測單元中的開關電路,以控制電源重置單元所輸出之電壓位準,進而產生該電源重置訊號。藉此,本發明之電源重置電路可於待機狀態下(供給電壓源之正常供應階段)不額外消耗電流,而具有零電流消耗之特性。

Description

具零待機電流消耗之電源重置電路
本發明係關於一種電源重置電路,更特別的是關於一種具零待機電流消耗的電源重置電路。
積體電路之晶片在各種電子裝置中係扮演著重要的腳色,傳統上,這些晶片會隨著主機電源處於正常運作、待機運作或關機時會有著不同的電壓供應。而當電源供應主機當機或由關機狀態啟動時,晶片皆須要被重置,以確保晶片可正常地運作。
晶片之重置訊號的產生係由一電源重置電路來控制的,如前所述,當電源供應主機當機或由關機狀態啟動時等的狀態下,電源重置電路需產生電源重置訊號來觸發應之晶片進行重置。
然而,於電源供應主機的正常供電狀態下,傳統的電源重置電路係處於一種待機狀態,傳統的電源重置電路於此狀態下仍會消耗一定的電流,此等消耗往往是不被期望的,其容易產生不期望的熱及縮短晶片壽命或降低電池壽命等的缺失。
本發明之一目的在於提出一種可偵測供給電壓源並於其中斷供電時可產生一重置訊號來重置晶片的電源重置電 路。
本發明之另一目的在於使該電源重置電路於待機狀態時無須消耗電流。
為達上述目的及其他目的,本發明之電源重置電路係用於根據一供給電壓源的變化產生一電源重置訊號,包含:一電量儲存單元,係具有一第一鄰界電壓值,其輸入端耦接該供給電壓源,輸出端耦接第一參考節點,該電量儲存單元用於在該供給電壓源之電壓值高於該第一鄰界電壓值時進行充電,以及用於在該供給電壓源之電壓值低於該第一鄰界電壓值時進行放電;一第一電壓偵測單元,係耦接於該第一參考節點與第二參考節點間,該第一電壓偵測單元接收該供給電壓源以於該供給電壓源低於第二鄰界電壓值時使該第二參考節點之電壓追蹤該第一參考節點的電壓,以及用於在該供給電壓源高於第二鄰界電壓時使該第二參考節點之電壓下拉至一參考電壓;一第二電壓偵測單元,係耦接於該供給電壓源與該第二參考節點間,該第二電壓偵測單元並耦接第三參考節點,以於該第三參考節點具有該參考電壓時始導通流經該第二電壓偵測單元之該供給電壓源與該第二參考節點間的路徑;一第三電壓偵測單元,係耦接於該供給電壓源與該第三參考節點間,該第三電壓偵測單元並耦接第二參考節點,以於該第二參考節點具有該參考電壓時始導通流經該第三電壓偵測單元之該供給電壓源與該第三參考節點間的路徑;一開關單元,係耦接於該第三參考節點與一參考電壓端之間,該開關單元 並耦接第二參考節點,以於該第二參考節點具有該參考電壓時始導通流經該開關單元之該第三參考節點與該參考電壓端間的路徑,使該第三參考節點之電壓下拉至該參考電壓;及一電源重置單元,其輸入端係耦接該第三參考節點,以依據該第三參考節點具有之電壓位準於輸出端產生該電源重置訊號的輸出。
於一實施例中,該電量儲存單元包含:一第二導電型第一電晶體,其閘極端與源極端係一同耦接該供給電壓源,其汲極端係耦接該第一參考節點;及一第二導電型第二電晶體,係具有該第一鄰界電壓值,其閘極端係耦接該第一參考節點,其源極端及汲極端係一同耦接至接地。
於一實施例中,該第一電壓偵測單元包含:一第一導電型電晶體組,係具有該第二鄰界電壓值,其串接有二個第一導電型之電晶體,其閘極端皆耦接至該供給電壓源,該第一導電型電晶體組中之第一個電晶體的源極端係耦接該第一參考節點,第二個電晶體的汲極端係耦接該第二參考節點,其中,於該供給電壓源低於第二鄰界電壓值時始讓該二個第一導電型之電晶體導通;及一第二導電型電晶體組,係具有該第二鄰界電壓值,其串接有三個第二導電型之電晶體,其閘極端皆耦接至該供給電壓源,該第二導電型電晶體組中之第一個電晶體的源極端係耦接該第二參考節點,第三個電晶體的汲極端則是耦接至該參考電壓,其中,於該供給電壓源高於第二鄰界電壓值時始讓該三個第二導電型之電晶體導通。
於一實施例中,該第二電壓偵測單元包含:一第一導電型第一電晶體,其源極端係耦接該供給電壓源,汲極端係耦接該第二參考節點,閘極端係耦接該第三參考節點,其中該第一導電型第一電晶體的啟始電壓係為該參考電壓。
於一實施例中,該第三電壓偵測單元包含:一第一導電型第二電晶體,其源極端係耦接該供給電壓源,其閘極端係耦接該第二參考節點;及一第一導電型第三電晶體,其源極端係耦接該第一導電型第二電晶體的汲極端,其閘極端係耦接該第二參考節點,其汲極端係耦接該第三參考節點,其中,該第一導電型第二電晶體及該第一導電型第三電晶體的啟始電壓皆為該參考電壓。
於一實施例中,該開關單元包含:一第二導電型第三電晶體,其源極端係耦接該第三參考節點,其閘極端係耦接該第二參考節點,其汲極端係耦接該參考電壓端。
於一實施例中,該電源重置單元係為一反相器,該反相器之輸入端係耦接該第三參考節點,用於輸出相反於該第三參考節點之電壓位準的該電源重置訊號。
前述各實施例中,該第一導電型電晶體可為P型電晶體,該第二導電型電晶體可為N型電晶體。
藉此,本發明之電源重置電路運作來對晶片提供電源重置訊號,來重置晶片之狀態,且於待機模式下,由於本發明之重置電路截止了供給電壓源至接地的路徑,因此可達到待機狀態下之零電流消耗的功效。
為充分瞭解本發明之目的、特徵及功效,茲藉由下述具體之實施例,並配合所附之圖式,對本發明做一詳細說明,說明如後:首先請參閱第1圖,係本發明一實施例中之電源重置電路的功能方塊圖。
本發明之電源重置電路係用於根據供給電壓源的變化產生一訊號POR,當此訊號位於邏輯高位準時即為電源重置訊號,可觸發對應晶片進行重置動作。
於本發明的實施例中,電源重置電路包含:電量儲存單元100、第一電壓偵測單元210、第二電壓偵測單元220、第三電壓偵測單元230、開關單元300及電源重置單元400。
電量儲存單元100具有一第一鄰界電壓值,電量儲存單元100的輸入端耦接該供給電壓源,輸出端耦接第一參考節點N1。該電量儲存單元100用於在該供給電壓源Vcc之電壓值高於該第一鄰界電壓值時,可使該供給電壓源對該電量儲存單元100充電。以及該電量儲存單元100用於在該供給電壓源Vcc之電壓值低於該第一鄰界電壓值時進行放電,使該第一參考節點N1具有該電量儲存單元100之放電電壓。
第一電壓偵測單元210耦接於該第一參考節點N1與第二參考節點N2間。該第一電壓偵測單元210接收該供給電壓源Vcc,以於該供給電壓源Vcc低於第二鄰界電壓值時使該第二參考節點N2之電壓追蹤(track)該第一參考節點 N1的電壓。該第一電壓偵測單元210並用於在該供給電壓源Vcc高於第二鄰界電壓時使該第二參考節點N2之電壓下拉至一參考電壓Vref。
第二電壓偵測單元220耦接於該供給電壓源Vcc與該第二參考節點N2間。以及,該第二電壓偵測單元220並耦接第三參考節點N3且受控於該第三參考節點N3之電壓位準。該第二電壓偵測單元220用於在該第三參考節點N3具有該參考電壓Vref時始導通流經該第二電壓偵測單元220之該供給電壓源Vcc與該第二參考節點N2間的電流路徑。
第三電壓偵測單元230耦接於該供給電壓源Vcc與該第三參考節點N3間。以及,該第三電壓偵測單元230並耦接於第二參考節點N2且受控於該第二參考節點N2之電壓位準。該第三電壓偵測單元230用於在該第二參考節點N2具有該參考電壓Vref時始導通流經該第三電壓偵測單元230之該供給電壓源Vcc與該第三參考節點N3間的電流路徑。
開關單元300係耦接於該第三參考節點N3與一參考電壓端(提供參考電壓Vref)之間。以及,該開關單元300並耦接第二參考節點N2且受控於該第二參考節點N2之電壓位準。該開關單元300用於在該第二參考節點N2具有該參考電壓時始導通流經該開關單元300之該第三參考節點N3與該參考電壓端間的電流路徑,使該第三參考節點N3之電壓位準下拉至參考電壓Vref的電壓位準。
電源重置單元400之輸入端係耦接該第三參考節點N3,使得電源重置單元400得以該依據該第三參考節點N3具有之電壓位準於輸出端產生的訊號POR係為該電源重置訊號,而可使對應之電路元件重置。
接著請參閱第2圖,係本發明一實施例中之電源重置電路的電路示意圖。
本實施例之該電量儲存單元100可由一第二導電型第一電晶體MN1及一第二導電型第二電晶體MN2來實施。 該第二導電型第一電晶體MN1之閘極端與源極端係一同耦接該供給電壓源Vcc,其汲極端則是耦接該第一參考節點。該第二導電型第二電晶體MN2係具有該第一鄰界電壓值,其閘極端係耦接該第一參考節點,其源極端及汲極端係一同耦接至接地。其中,該第二導電型第一電晶體MN1可依據供給電壓源Vcc的電壓位準來將其下降一偏移電壓(亦即該第一鄰界電壓值),因此,該第二導電型第二電晶體MN2被充飽時,該第二導電型第二電晶體MN2上的跨壓會小於供給電壓源Vcc一個第一鄰界電壓值。
本實施例之第一電壓偵測單元210可由第一導電型電晶體組(MP4、MP5)及第二導電型電晶體組(MN4、MN5、MN6)來實施。第一導電型電晶體組(MP4、MP5)係具有該第二鄰界電壓值,其串接有二個第一導電型之電晶體(MP4、MP5),其閘極端皆耦接至該供給電壓源Vcc,該第一導電型電晶體組中之第一個電晶體MP4的源極端係耦接該第一參考節點N1,第二個電晶體MP5的汲極端係耦接 該第二參考節點N2,其中,具有該第二鄰界電壓值的第一導電型電晶體組(MP4、MP5)係被設定為:於該供給電壓源Vcc低於第二鄰界電壓值時始讓該二個第一導電型之電晶體(MP4、MP5)導通。第二導電型電晶體組(MN4、MN5、MN6)係具有該第二鄰界電壓值,其串接有三個第二導電型之電晶體(MN4、MN5、MN6),其閘極端皆耦接至該供給電壓源,該第二導電型電晶體組中之第一個電晶體MN4的源極端係耦接該第二參考節點N2,第三個電晶體MN6的汲極端則是耦接至該參考電壓Vref,其中,具有該第二鄰界電壓值的第二導電型電晶體組(MN4、MN5、MN6)係被設定為:於該供給電壓源Vcc高於第二鄰界電壓值時始讓該三個第二導電型之電晶體(MN4、MN5、MN6)導通。
本實施例之第二電壓偵測單元220可由第一導電型第一電晶體MP1來實施。第一導電型第一電晶體MP1的源極端係耦接該供給電壓源Vcc,汲極端係耦接該第二參考節點N2,閘極端係耦接該第三參考節點N3。其中,該第一導電型第一電晶體MP1的啟始電壓係被設定為使用具有該參考電壓Vref為啟始電壓的第一導電型電晶體。
本實施例之第三電壓偵測單元230可由第一導電型第二電晶體MP2及第一導電型第三電晶體MP3來實施。第一導電型第二電晶體MP2的源極端係耦接該供給電壓源Vcc,其閘極端係耦接該第二參考節點N2。第一導電型第三電晶體MP3的源極端係耦接該第一導電型第二電晶體MP2的汲極端,其閘極端係耦接該第二參考節點N2,其汲 極端係耦接該第三參考節點N3。其中,該第一導電型第二電晶體MP2及該第一導電型第三電晶體MP3皆被設定為使用具有該參考電壓Vref為啟始電壓的第一導電型電晶體。
本實施例之開關單元300可由第二導電型第三電晶體MP3來實施。第二導電型第三電晶體MP3的源極端係耦接該第三參考節點N3,其閘極端係耦接該第二參考節點N2,其汲極端係耦接該參考電壓端(提供參考電壓Vref)。
本實施例之電源重置單元400可由反相器來實施。該反相器INV1之輸入端係耦接該第三參考節點N3。該反相器INV1用於輸出相反於該第三參考節點N3之電壓位準的訊號POR,以於該供給電壓源Vcc中斷供電(shut down)後於電壓緩升(ramp up)時使輸出的訊號POR為電源重置訊號。
接著將依第2圖說明本發明之電源重置電路於供給電壓源Vcc之中斷供應(shut down)階段、電壓緩升(ramp up)階段、及正常供應階段的各階段下的電路作用方式。此外,後述之說明係以該參考電壓Vref為接地電壓為例。
當系統的電源中斷時,供給電壓源Vcc處於中斷供應(shut down)階段。隨著供給電壓源Vcc的中斷,電晶體MN2開始放電(discharge)程序。由於電晶體MN1會使電晶體MN2上的跨壓小於供給電壓源Vcc一個第一鄰界電壓值,因此隨著供給電壓源Vcc的中斷,雖然電晶體MN2開始放電,第一參考節點N1上具有的電壓仍會快速地下降。此 外,因電晶體MP4、MP5、MN4、MN5、MN6皆繫著供給電壓源Vcc的供給電壓,隨著供給電壓源Vcc的中斷,電晶體MP4、MP5會被打開,電晶體MN4、MN5、MN6則是被關閉,也因此,該第二參考節點N2之電壓會追蹤(track)著該第一參考節點N1的電壓。由於供給電壓源Vcc中斷前,電晶體MN4、MN5、MN6非處於關閉狀態,因此第二參考節點N2之電壓為接地電壓(此例係以參考電壓為接地電壓為例),是故,在供給電壓源Vcc中斷後,電晶體MN4、MN5、MN6被關閉,第二參考節點N2之電壓因追蹤著第一參考節點N1而被昇起。隨著第二參考節點N2之電壓的昇起,電晶體MN3被打開,且電晶體MP2、MP3被關閉,也因此,第三參考節點N3的電壓被拉至接地電壓且同時電晶體MP1被打開。此階段下,訊號POR追蹤供給電壓源Vcc且因反相器的作用下而具有邏輯高電壓位準”1”。
當系統電源中斷後,開始進行電壓緩升(ramp up)。隨著電壓升起,電晶體MP4、MP5被關閉,電晶體MN4、MN5、MN6被打開。因此,第二參考節點N2之電壓掉至接地電壓,也因此,電晶體MN3被關閉,電晶體MP2、MP3被打開。隨著電晶體MP2、MP3的打開,第三參考節點N3的電壓追蹤著供給電壓源Vcc,訊號POR因反相器的作用下而由邏輯高電壓位準轉為邏輯低電壓位準”0”,進成為該電源重置訊號而產生一脈衝將對應之電路元件重置。
當系統電源正常供應後,電源重置電路係處於待機狀態,本發明之電源重置電路於待機狀態下係具有零待機電流消耗的特性。於供給電壓源Vcc正常供應階段下,電晶體MN2被以供給電壓源Vcc的電壓扣掉該第一鄰界電壓值的電壓充電,使該電晶體MN2作用為一電容。由於供給電壓源Vcc正常供電,電晶體MP4、MP5被關閉,電晶體MN4、MN5、MN6被打開,第二參考節點N2之電壓被拉至接地電壓。由於第二參考節點N2之電壓掉至接地電壓,電晶體MN3被關閉,電晶體MP2、MP3被打開。此時,第三參考節點N3的電壓為供給電壓源Vcc的電壓且電晶體MP1被關閉。此階段下,第三參考節點N3的電壓為該供給電壓源Vcc的電壓位準,訊號POR因反相器的作用下而維持邏輯低電壓位準”0”。此外,於此階段下由於電晶體MP4、MP5、MN3皆被關閉著,因此,對於供給電壓源Vcc來說不具有可連通至接地的電流路徑,進而不會有耗電流的情況產生,達到待機狀態下之零電流消耗的功效。
前述例子係設定為以訊號POR由邏輯高電壓位準”1”轉態為邏輯低電壓位準”0”時會觸發電子元件的重置動作。
綜上所述,本發明之電源重置電路於待機狀態下截止了供給電壓源Vcc至接地的電流路徑,而可達到待機狀態之零電流的消耗,進而節省能源的耗用。
本發明在上文中已以較佳實施例揭露,然熟習本項技術者應理解的是,該實施例僅用於描繪本發明,而不應解讀為限制本發明之範圍。應注意的是,舉凡與該實施例等 效之變化與置換,均應設為涵蓋於本發明之範疇內。因此,本發明之保護範圍當以申請專利範圍所界定者為準。
100‧‧‧電量儲存單元
210‧‧‧第一電壓偵測單元
220‧‧‧第二電壓偵測單元
230‧‧‧第三電壓偵測單元
300‧‧‧開關單元
400‧‧‧電源重置單元
MP1‧‧‧第一導電型第一電晶體
MP2‧‧‧第一導電型第二電晶體
MP3‧‧‧第一導電型第三電晶體
MP4‧‧‧第一導電型電晶體組之第一個電晶體
MP5‧‧‧第一導電型電晶體組之第二個電晶體
MN1‧‧‧第二導電型第一電晶體
MN2‧‧‧第二導電型第二電晶體
MN3‧‧‧第二導電型第三電晶體
MN4‧‧‧第二導電型電晶體組之第一個電晶體
MN5‧‧‧第二導電型電晶體組之第二個電晶體
MN6‧‧‧第二導電型電晶體組之第三個電晶體
N1‧‧‧第一參考節點
N2‧‧‧第二參考節點
N3‧‧‧第三參考節點
INV1‧‧‧比較器
POR‧‧‧電源重置訊號
Vcc‧‧‧供給電壓源
Vref‧‧‧參考電壓
第1圖為本發明一實施例中之電源重置電路的功能方塊圖。
第2圖為本發明一實施例中之電源重置電路的電路示意圖。
100‧‧‧電量儲存單元
210‧‧‧第一電壓偵測單元
220‧‧‧第二電壓偵測單元
230‧‧‧第三電壓偵測單元
300‧‧‧開關單元
400‧‧‧電源重置單元
N1‧‧‧第一參考節點
N2‧‧‧第二參考節點
N3‧‧‧第三參考節點
POR‧‧‧電源重置訊號
Vcc‧‧‧供給電壓源
Vref‧‧‧參考電壓

Claims (8)

  1. 一種具零待機電流消耗之電源重置電路,係用於根據一供給電壓源的變化產生一電源重置訊號,包含:一電量儲存單元,係具有一第一鄰界電壓值,其輸入端耦接該供給電壓源,輸出端耦接第一參考節點,該電量儲存單元用於在該供給電壓源之電壓值高於該第一鄰界電壓值時進行充電,以及用於在該供給電壓源之電壓值低於該第一鄰界電壓值時進行放電;一第一電壓偵測單元,係耦接於該第一參考節點與第二參考節點間,該第一電壓偵測單元接收該供給電壓源以於該供給電壓源低於第二鄰界電壓值時使該第二參考節點之電壓追蹤該第一參考節點的電壓,以及用於在該供給電壓源高於第二鄰界電壓時使該第二參考節點之電壓下拉至一參考電壓;一第二電壓偵測單元,係耦接於該供給電壓源與該第二參考節點間,該第二電壓偵測單元並耦接第三參考節點,以於該第三參考節點具有該參考電壓時始導通流經該第二電壓偵測單元之該該供給電壓源與該第二參考節點間的路徑;一第三電壓偵測單元,係耦接於該供給電壓源與該第三參考節點間,該第三電壓偵測單元並耦接第二參考節點,以於該第二參考節點具有該參考電壓時始導通流經該第三電壓偵測單元之該供給電壓源與該第三參考節點間的路徑; 一開關單元,係耦接於該第三參考節點與一參考電壓端之間,該開關單元並耦接第二參考節點,以於該第二參考節點具有該參考電壓時始導通流經該開關單元之該第三參考節點與該參考電壓端間的路徑,使該第三參考節點之電壓下拉至該參考電壓;及一電源重置單元,其輸入端係耦接該第三參考節點,以依據該第三參考節點具有之電壓位準於輸出端產生該電源重置訊號的輸出。
  2. 如申請專利範圍第1項所述之電源重置電路,其中該電量儲存單元包含:一第二導電型第一電晶體,其閘極端與源極端係一同耦接該供給電壓源,其汲極端係耦接該第一參考節點;及一第二導電型第二電晶體,係具有該第一鄰界電壓值,其閘極端係耦接該第一參考節點,其源極端及汲極端係一同耦接至接地。
  3. 如申請專利範圍第1項所述之電源重置電路,其中該第一電壓偵測單元包含:一第一導電型電晶體組,係具有該第二鄰界電壓值,其串接有二個第一導電型之電晶體,其閘極端皆耦接至該供給電壓源,該第一導電型電晶體組中之第一個電晶體的源極端係耦接該第一參考節點,第二個電晶體的汲極端係耦接該第二參考節點,其中,於該供給電壓源低於第二鄰界電壓值時始讓該二個第一導電型之電晶體導通;及一第二導電型電晶體組,係具有該第二鄰界電壓值, 其串接有三個第二導電型之電晶體,其閘極端皆耦接至該供給電壓源,該第二導電型電晶體組中之第一個電晶體的源極端係耦接該第二參考節點,第三個電晶體的汲極端則是耦接至該參考電壓,其中,於該供給電壓源高於第二鄰界電壓值時始讓該三個第二導電型之電晶體導通。
  4. 如申請專利範圍第3項所述之電源重置電路,其中該第一導電型電晶體係為P型電晶體,該第二導電型電晶體係為N型電晶體。
  5. 如申請專利範圍第1項所述之電源重置電路,其中該第二電壓偵測單元包含:一第一導電型第一電晶體,其源極端係耦接該供給電壓源,汲極端係耦接該第二參考節點,閘極端係耦接該第三參考節點,其中該第一導電型第一電晶體的啟始電壓係為該參考電壓。
  6. 如申請專利範圍第1項所述之電源重置電路,其中該第三電壓偵測單元包含:一第一導電型第二電晶體,其源極端係耦接該供給電壓源,其閘極端係耦接該第二參考節點;及一第一導電型第三電晶體,其源極端係耦接該第一導電型第二電晶體的汲極端,其閘極端係耦接該第二參考節點,其汲極端係耦接該第三參考節點,其中,該第一導電型第二電晶體及該第一導電型第三電晶體的啟始電壓皆為該參考電壓。
  7. 如申請專利範圍第1項所述之電源重置電路,其中該開關 單元包含:一第二導電型第三電晶體,其源極端係耦接該第三參考節點,其閘極端係耦接該第二參考節點,其汲極端係耦接該參考電壓端。
  8. 如申請專利範圍第1項所述之電源重置電路,其中該電源重置單元係為一反相器,該反相器之輸入端係耦接該第三參考節點,用於輸出相反於該第三參考節點之電壓位準的該電源重置訊號。
TW101127187A 2012-07-27 2012-07-27 A power supply reset circuit with zero standby current consumption TWI477075B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101127187A TWI477075B (zh) 2012-07-27 2012-07-27 A power supply reset circuit with zero standby current consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101127187A TWI477075B (zh) 2012-07-27 2012-07-27 A power supply reset circuit with zero standby current consumption

Publications (2)

Publication Number Publication Date
TW201406061A true TW201406061A (zh) 2014-02-01
TWI477075B TWI477075B (zh) 2015-03-11

Family

ID=50550179

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101127187A TWI477075B (zh) 2012-07-27 2012-07-27 A power supply reset circuit with zero standby current consumption

Country Status (1)

Country Link
TW (1) TWI477075B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611649B (zh) 2016-07-22 2018-01-11 群光電能科技股份有限公司 充電裝置及充電系統

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180926A (en) * 1991-11-26 1993-01-19 Sequoia Semiconductor, Inc. Power-on reset architecture
US5570050A (en) * 1994-03-08 1996-10-29 Intel Corporation Zero standby current power-up reset circuit
US6288584B1 (en) * 2000-10-05 2001-09-11 Pericom Semiconductor Corp. Zero standby-current power-on reset circuit with Schmidt trigger sensing
KR100422588B1 (ko) * 2002-05-20 2004-03-16 주식회사 하이닉스반도체 파워 업 신호 발생 장치

Also Published As

Publication number Publication date
TWI477075B (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
US9811062B2 (en) Power supply switching circuit, electronic device, and control method of power supply switching circuit
CN102739215B (zh) 低功耗上电复位电路
JP6530586B2 (ja) 2次保護ic、2次保護icの制御方法、保護モジュール、及び電池パック
TWI407657B (zh) 過電流保護電路
US20080012603A1 (en) Brown out detector
US9350180B2 (en) Load switch having load detection
TWI632378B (zh) 低功耗電壓偵測電路
JP2014183452A (ja) パワーオンリセット回路、電源回路および電源システム
CN105811747A (zh) 具有使能控制的高压电源系统
CN105991119A (zh) 上电复位电路
CN102931959A (zh) 一种用于上电复位电路中掉电后快速放电的电路
JP5157313B2 (ja) 半導体装置
JP5588370B2 (ja) 出力回路、温度スイッチic、及び、電池パック
JP5435081B2 (ja) 半導体装置
JP2010010527A (ja) 半導体装置
TWI477075B (zh) A power supply reset circuit with zero standby current consumption
TWI480779B (zh) 觸控系統之電源管理裝置
CN106505980B (zh) 电压探测电路以及上电复位电路
JP2004070813A (ja) 半導体集積回路
CN103633973B (zh) 具零待机电流消耗的电源重置电路
TWI410787B (zh) 電源控制電路
TW201712997A (zh) 電源啟動重置電路、電源啟動重置方法及其電子裝置
US8633744B1 (en) Power reset circuit with zero standby current consumption
US7123033B1 (en) Method and an apparatus to detect low voltage
TWI461880B (zh) 低壓差線性穩壓器