TW201405647A - 金屬半導體化合物形成方法 - Google Patents

金屬半導體化合物形成方法 Download PDF

Info

Publication number
TW201405647A
TW201405647A TW101126956A TW101126956A TW201405647A TW 201405647 A TW201405647 A TW 201405647A TW 101126956 A TW101126956 A TW 101126956A TW 101126956 A TW101126956 A TW 101126956A TW 201405647 A TW201405647 A TW 201405647A
Authority
TW
Taiwan
Prior art keywords
semiconductor compound
metal
compound layer
metal semiconductor
annealing step
Prior art date
Application number
TW101126956A
Other languages
English (en)
Other versions
TWI492285B (zh
Inventor
Yao-Jen Lee
Fu-Kuo Hsueh
Po-Jung Sung
Da-Wei Heh
Fu-Ju Hou
Chih-Hung Lo
Hsiu-Chih Chen
Original Assignee
Nat Applied Res Laboratories
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Applied Res Laboratories filed Critical Nat Applied Res Laboratories
Priority to TW101126956A priority Critical patent/TWI492285B/zh
Priority to US13/735,551 priority patent/US20140027823A1/en
Publication of TW201405647A publication Critical patent/TW201405647A/zh
Application granted granted Critical
Publication of TWI492285B publication Critical patent/TWI492285B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本案發明提供一種金屬半導體化合物形成方法，包含下列步驟：提供基板，基板具有表面；於基板之表面上形成第一金屬層；進行第一微波退火步驟，使第一金屬層與基板反應生成第一多晶金屬半導體化合物層；以及進行第二微波退火步驟，使第一多晶金屬半導體化合物層形成第二多晶金屬半導體化合物層，其中第二多晶金屬半導體化合物層之晶粒尺寸大於第一多晶金屬半導體化合物層之晶粒尺寸，且第二微波退火步驟之微波輸出功率高於第一微波退火步驟之微波輸出功率。

Description

金屬半導體化合物形成方法
本案係為一種金屬半導體化合物形成方法，尤指應用於金氧半場效電晶體中金屬半導體化合物之形成方法。
對於深次微米尺寸的半導體晶片，例如金氧半場效電晶體(metal oxide semiconductor field effect transistor，簡稱MOSFET)，因為尺寸縮小，元件電阻值會隨之提高，使深次微米尺寸的MOSFET性能表現面臨瓶頸。為提升MOS FET之效能，與閘極結構同時在源/汲極區的表面形成金屬矽化物，為習知發展之技術。
於習知的半導體晶片製程中，利用自我對準金屬矽化物(self-align silicide，簡稱salicide)製程，以同時於MOSFET的閘極區以及源/汲極區的表面形成金屬矽化物，通常其退火步驟分為兩階段快速升溫退火(rapid thermal annealing，簡稱RTA)，RTA機台直接對半導體晶片加熱，使第一階段之系統溫度範圍達到240℃~300℃之間，而第二階段之系統溫度必須高於第一階段系統溫度，範圍係400℃~600℃。然而，習知的高溫製程不利於深次微米尺寸的MOSFET製程，因為金屬半導體化合物的厚度不易控制，而且高溫容易形成高電阻值的金屬矽化物，例如NiSi2。再者，高溫作用下，金屬矽化物容易擴散，厚度難以控制，無法使厚度小於15奈米以下。
因此，習知技術難以製造出超薄低電阻值的金屬半導體化合物，而金屬半導體化合物的厚度及電阻值，均會實質影響 MOSFET的性能表現。有鑑於此，如何形成超薄低電阻值的金屬半導體化合物，以有效提升深次微米尺寸MOSFET的效能，係為發展本發明之主要目的。
本發明之一目的在於提供金屬半導體化合物形成方法，以形成超薄低電阻值的金屬半導體化合物，而有效提升深次微米尺寸MOSFET的效能。為達前述目的，本案金屬半導體化合物形成方法包含下列步驟：提供基板，基板具有表面；於基板之表面上形成第一金屬層；進行第一微波退火步驟，使第一金屬層與基板反應生成第一多晶金屬半導體化合物層；以及進行第二微波退火步驟，使第一多晶金屬半導體化合物層形成第二多晶金屬半導體化合物層，其中第二多晶金屬半導體化合物層之晶粒尺寸大於第一多晶金屬半導體化合物層之晶粒尺寸，且第二微波退火步驟之微波輸出功率高於第一微波退火步驟之微波輸出功率。
於本發明之一實施例中，上述之半導體基板之表面定義有源/汲極區，於進行第一微波退火步驟後，直接接觸源/汲極區之第一金屬層與源/汲極區反應生成第一多晶金屬半導體化合物層。
於本發明之一實施例中，上述之基板之表面定義有閘極區，於進行第一微波退火步驟後，直接接觸閘極區之第一金屬層與閘極區反應生成第一多晶金屬半導體化合物層。
於本發明之一實施例中，上述之金屬半導體化合物層形成方法，其中提供銦砷化鎵、砷化鎵、純矽、純鍺、鍺矽或矽鍺，或純矽摻雜碳、磷、硼，或純鍺摻雜碳、錫之半導體，做為基 板之材料。
於本發明之一實施例中，上述之金屬半導體化合物層形成方法，其中於基板上形成之第一金屬層之材料選自由鈀、鉑、鏑、鉭、鐿、鎳、鈦、鈷、鎢等所構成金屬群組之金屬或其合金。
於本發明之一實施例中，上述之金屬半導體化合物層形成方法，其中於進行第一微波退火步驟前，於第一金屬層上形成第二金屬層，用以保護第一金屬層。
於本發明之一實施例中，上述之金屬半導體化合物層形成方法，其中於第一金屬層上形成之第二金屬層之材料為鈦或氧化鈦。
於本發明之一實施例中，上述之第一微波退火步驟之微波輸出功率介於250瓦至600瓦，且第二微波退火步驟之微波輸出功率介於1000瓦至2000瓦，用以生成之第二多晶金屬半導體化合物層為多晶金屬矽化物層或多晶金屬矽鍺化物層。
於本發明之一實施例中，上述之第一微波退火步驟之系統溫度介於180℃至240℃，且第二微波退火步驟之系統溫度介於300℃至390℃。
於本發明之一實施例中，上述於進行第一微波退火步驟後，第一金屬層與基板反應生成厚度不大於8奈米之第一多晶金屬半導體化合物層。
於本發明之一實施例中，上述於進行第二微波退火步驟後，第一多晶金屬半導體化合物層形成厚度介於9奈米至11奈米之第二多晶金屬半導體化合物層。
於本發明之一實施例中，上述之第二多晶金屬半導體化合物層之電阻值介於17歐姆至22歐姆。
於本發明之一實施例中，上述之第一微波退火步驟之微波輸出功率介於200瓦至500瓦，且第二微波退火步驟之微波輸出功率介於550瓦至2000瓦，用以生成之第二多晶金屬半導體化合物層為多晶金屬鍺化物層、多晶金屬鍺矽化物層或多晶金屬鍺錫化物層。
於本發明之一實施例中，上述之第一微波退火步驟之系統溫度介於140℃至200℃，且第二微波退火步驟之系統溫度介於220℃至390℃。
於本發明之一實施例中，上述之第一微波退火步驟之微波輸出功率介於250瓦至500瓦，且第二微波退火步驟之微波輸出功率介於550瓦至2000瓦，用以生成之第二多晶金屬半導體化合物層為多晶金屬銦砷化鎵化物層、多晶金屬砷化鎵化物層。
於本發明之一實施例中，上述之第一微波退火步驟之系統溫度介於180℃至200℃，且第二微波退火步驟之系統溫度介於220℃至390℃。
於本發明之一實施例中，上述於進行該第一微波退火步驟後，第一金屬層與該基板反應生成厚度不大於6奈米之第一多晶金屬半導體化合物層。
於本發明之一實施例中，上述於進行第二微波退火步驟後，第一多晶金屬半導體化合物層形成厚度介於6.5奈米至10奈米之第二多晶金屬半導體化合物層。
於本發明之一實施例中，上述之第二多晶金屬半導體化合物層之電阻值介於17歐姆至26歐姆。
於本發明之一實施例中，上述之第一微波退火步驟及第二微波退火步驟所使用之微波頻率範圍為900MHz至150GHz， 且第一微波退火步驟及第二微波退火步驟之進行時間各介於1秒至60分鐘。
本發明之另一目的在於提供金屬半導體化合物層，用以有效提升深次微米尺寸MOSFET的效能。為達前述目的，金屬半導體化合物層形成於基板之表面上，其厚度介於6.5奈米至11奈米，其電阻值介於17歐姆至26歐姆，其應用於半導體元件中，半導體元件具有源極區、汲極區及位於源/汲極區之間的通道區，金屬半導體化合物層位於源/汲極區之表面上。
於本發明之一實施例中，上述之金屬半導體化合物層為厚度介於9奈米至11奈米、電阻值介於17歐姆至22歐姆之多晶金屬矽化物層或多晶金屬矽鍺化物層。
於本發明之一實施例中，上述之金屬半導體化合物層為厚度介於6.5奈米至10奈米、電阻值介於17歐姆至26歐姆之多晶金屬銦砷化鎵化物層、多晶金屬砷化鎵化物層。
於本發明之一實施例中，上述之金屬半導體化合物層所應用於上之半導體元件中更包含位於通道區上方之閘極結構，金屬半導體化合物層位於閘極結構之表面上。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
本案技術以兩階段微波退火(microwave annealing)步驟來形成超薄低電阻的金屬半導體化合物層，比習知高溫的RTA退火步驟更適於應用在微小尺寸的半導體晶片，例如深次微米尺寸的MOSFET。
本案發明所提供基板之材質可為銦砷化鎵，砷化鎵，純 矽、純鍺、矽鍺，或於純矽摻雜碳、磷、硼，或於純鍺摻雜碳、錫等等。圖1至圖5係本發明之一實施例所發展出關於金屬半導體化合物形成方法之剖面示意圖，首先，請參照圖1及圖2，於基板100之表面a上沉積第一金屬層110，通常於salicide製程中，基板100之表面a已具有閘極區、源極區與汲極區(圖未示)，因此，第一金屬層110可直接沉積在閘極區、源極區與汲極區上，可利用電子槍(E-gun)或物理氣相沉積(physical vapor deposition，簡稱PVD)等機台沉積金屬於基板100上，沉積厚度大約為15奈米，金屬材料可選自鈀、鉑、鏑、鉭、鐿、鎳、鈦、鈷、鎢等所構成金屬群組之一金屬前述金屬之合金；另外，為避免於後續製程中第一金屬層110受氧氣汙染，可於第一金屬層110上沉積第二金屬層120做為保護層，第二金屬層120可選用鈦或氧化鈦，沉積厚度約為15奈米(如圖2所示)。
接下來，利用微波產生器(圖未示)進行金屬半導體化合物之製程，微波退火步驟分為兩階段，請參見圖3，第一階段係低功率微波退火步驟，微波輸出功率範圍可為250瓦至600瓦，微波頻率範圍可為900MHz至150GHz，退火時間可介於1秒至60分鐘，於本實施例中，利用低功率微波幅射的能量使第一金屬層110與基板100閘極區或源/汲極區之表面發生化學反應，於系統溫度介於180℃至240℃的低溫環境下，形成第一多晶金屬半導體化合物層200，而第一金屬層110之多種材料可與矽基板或矽鍺基板交錯搭配進行反應，例如生成小結晶的鎳矽化物層(nickel silicide,NiSi)、鎳矽鍺化物層(NiSiGe)、鈦矽化物層(titanium silicide)等。因為處於低溫環境，小結晶的金屬半導體化合物之分子不易過於振動而擴散，可將厚度控制為8奈米以下，電阻值介於140歐姆到220歐姆 之間。
經過第一階段微波退火步驟後，留下部分未發生反應之第一金屬層110，再利用蝕刻製程去除未反應為金屬半導體化合物之第一金屬層110及做為保護層之第二金屬層120，形成如圖4所示之結構。其中，該蝕刻製程可為濕蝕刻方法，藉由硫酸與雙氧水之混合液或氫氧化銨與雙氧水之混合液，選擇性蝕刻掉未反應之金屬。
接著，第二階段退火步驟提供高功率微波，微波輸出功率範圍可為1000瓦至2000瓦，微波頻率範圍及時間可與第一階段相同，利用高功率微波輻射的能量使小結晶的第一多晶金屬半導體化合物層200的晶粒尺寸變大，形成第二多晶金屬半導體化合物層300(如圖5所示)，且其晶粒尺寸大於第一多晶金屬半導體化合物層200之晶粒尺寸，例如形成大結晶鎳矽化物層，並維持在NiSi相位，而且電阻值降為17至22歐姆。
另外，在進行高功率微波退火步驟時，系統溫度範圍僅為300℃至390℃，金屬半導體化合物之分子在較低溫的環境中不易過於振動而擴散，使第二多晶金屬半導體化合物層300的厚度容易控制在9奈米至11奈米之間，再者，於較低溫環境下，大結晶的鎳矽化物層不易形成高電阻值的NiSi2相位。
於另一實施例中，可適用其他材質的基板，如鍺基板、鍺矽基板或鍺錫基板。於第一微波退火步驟時，提供微波輸出功率介於200瓦至500瓦之間，系統溫度達140℃至200℃之間，用以生成第一多晶金屬半導體化合物層200，厚度可小於6奈米；而於該第二微波退火步驟時，提供微波輸出功率介於550瓦至2000瓦，系統溫度介於220℃至390℃，用以形成第二多晶金屬半導體化合物層300，且第二多晶金屬半導體化合物 層300之晶粒尺寸大於第一多晶金屬半導體化合物層200之晶粒尺寸，而第一金屬層110之多種材料可與鍺基板、鍺矽基板或鍺錫基板交錯搭配進行反應，例如生成大結晶的鎳鍺化物層(NiGe)、鈦鍺矽化物層(TiGeSi)或鈷鍺錫化物層(CoGeSn)。
同樣地，因為微波退火步驟為低溫製成，可形成超薄低電阻值之大結晶金屬半導體化合物層，厚度可介於6.5奈米至10奈米之間，電阻值介於17歐姆至26歐姆之間。
於另一實施例中，可適用其他材質的基板，如銦砷化鎵基板或砷化鎵基板。於第一微波退火步驟時，提供微波輸出功率介於250瓦至500瓦之間，系統溫度達180℃至200℃之間，用以生成第一多晶金屬半導體化合物層200，厚度可小於6奈米；而於該第二微波退火步驟時，提供微波輸出功率介於550瓦至2000瓦，系統溫度介於220℃至390℃，用以形成第二多晶金屬半導體化合物層300，且第二多晶金屬半導體化合物層300之晶粒尺寸大於第一多晶金屬半導體化合物層200之晶粒尺寸，而第一金屬層110之多種材料可與銦砷化鎵基板或砷化鎵基板交錯搭配進行反應，例如生成大結晶的鎳銦砷化鎵化物層(Ni-InGaAs)、鉑銦砷化鎵化物層(Pt-InGaAs)或鈦砷化鎵化物層(Ti-GaAs)。於本實施例中，同樣可形成厚度範圍為6.5奈米至10奈米、電阻值範圍為17歐姆至26歐姆之大結晶金屬半導體化合物層。
綜上所述，藉由兩階段低高功率微波退火步驟，形成超薄低電阻的多晶金屬半導體化合物層，可有效提升深次微米尺寸的MOSFET之效能表現，達到本發明技術之目的。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍 內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基板
110‧‧‧第一金屬層
120‧‧‧第二金屬層
200‧‧‧第一多晶金屬半導體化合物層
300‧‧‧第二多晶金屬半導體化合物層
a‧‧‧表面
圖1~5係本發明之一實施例所發展出關於半導體晶片製程之剖面示意圖。
100‧‧‧基板
300‧‧‧第二多晶金屬半導體化合物層

Claims (24)

  1. 一種金屬半導體化合物形成方法，包含下列步驟：提供一基板，該基板具有一表面；於該基板之該表面上形成一第一金屬層；進行一第一微波退火步驟，使該第一金屬層與該基板反應生成一第一多晶金屬半導體化合物層；以及進行一第二微波退火步驟，使該第一多晶金屬層形成一第二多晶金屬半導體化合物層，其中該第二多晶金屬半導體化合物層之晶粒尺寸大於該第一多晶金屬半導體化合物層之晶粒尺寸，且該第二微波退火步驟之微波輸出功率高於該第一微波退火步驟之微波輸出功率。
  2. 如申請專利範圍第1項所述之金屬半導體化合物層形成方法，其中該基板之該表面定義有一源/汲極區，於進行該第一微波退火步驟後，直接接觸該源/汲極區之該第一金屬層與該源/汲極區反應生成該第一多晶金屬半導體化合物層。
  3. 如申請專利範圍第1項所述之金屬半導體化合物層形成方法，其中該基板之該表面定義有一閘極區，於進行該第一微波退火步驟後，直接接觸該閘極區之該第一金屬層與該閘極區反應生成該第一多晶金屬半導體化合物層。
  4. 如申請專利範圍第1項所述之金屬半導體化合物層形成方法，其中提供銦砷化鎵、砷化鎵、純矽、純鍺、鍺矽或矽鍺，或純矽摻雜碳、磷、硼，或純鍺摻雜碳、錫之一半導體，做為 該基板之材料。
  5. 如申請專利範圍第1項所述之金屬半導體化合物層形成方法，其中於該基板上形成之該第一金屬層之材料選自由鈀、鉑、鏑、鉭、鐿、鎳、鈦、鈷、鎢等所構成金屬群組之一金屬或其合金。
  6. 如申請專利範圍第1項所述之金屬半導體化合物層形成方法，其中於進行該第一微波退火步驟前，於該第一金屬層上形成一第二金屬層，用以保護該第一金屬層。
  7. 如申請專利範圍第6項所述之金屬半導體化合物層形成方法，其中於該第一金屬層上形成之該第二金屬層之材料為鈦或氧化鈦。
  8. 如申請專利範圍第1項所述之金屬半導體化合物層形成方法，其中該第一微波退火步驟之微波輸出功率介於250瓦至600瓦，且該第二微波退火步驟之微波輸出功率介於1000瓦至2000瓦，用以生成之該第二多晶金屬半導體化合物層為多晶金屬矽化物層或多晶金屬矽鍺化物層。
  9. 如申請專利範圍第8項所述之金屬半導體化合物層形成方法，其中該第一微波退火步驟之系統溫度介於180℃至240℃，且該第二微波退火步驟之系統溫度介於300℃至390℃。
  10. 如申請專利範圍第8項所述之金屬半導體化合物層形成方法，其中於進行該第一微波退火步驟後，該第一金屬層與該基板反應生成厚度不大於8奈米之該第一多晶金屬半導體化合物層。
  11. 如申請專利範圍第8項所述之金屬半導體化合物層形成方法，其中於進行該第二微波退火步驟後，該第一多晶金屬半導體化合物層形成厚度介於9奈米至11奈米之該第二多晶金屬半導體化合物層。
  12. 如申請專利範圍第8項所述之金屬半導體化合物層形成方法，其中該第二多晶金屬半導體化合物層之電阻值介於17歐姆至22歐姆。
  13. 如申請專利範圍第1項所述之金屬半導體化合物層形成方法，其中該第一微波退火步驟之微波輸出功率介於200瓦至500瓦，且該第二微波退火步驟之微波輸出功率介於550瓦至2000瓦，用以生成之該第二多晶金屬半導體化合物層為多晶金屬鍺化物層、多晶金屬鍺矽化物層或多晶金屬鍺錫化物層。
  14. 如申請專利範圍第13項所述之金屬半導體化合物層形成方法，其中該第一微波退火步驟之系統溫度介於140℃至200℃，且該第二微波退火步驟之系統溫度介於220℃至390℃。
  15. 如申請專利範圍第1項所述之金屬半導體化合物層形成方 法，其中該第一微波退火步驟之微波輸出功率介於250瓦至500瓦，且該第二微波退火步驟之微波輸出功率介於550瓦至2000瓦，用以生成之該第二多晶金屬半導體化合物層為多晶金屬銦砷化鎵化物層、多晶金屬砷化鎵化物層。
  16. 如申請專利範圍第15項所述之金屬半導體化合物層形成方法，其中該第一微波退火步驟之系統溫度介於180℃至200℃，且該第二微波退火步驟之系統溫度介於220℃至390℃。
  17. 如申請專利範圍第13、15項所述之金屬半導體化合物層形成方法，其中於進行該第一微波退火步驟後，該第一金屬層與該基板反應生成厚度不大於6奈米之該第一多晶金屬半導體化合物層。
  18. 如申請專利範圍第13、15項所述之金屬半導體化合物層形成方法，其中於進行該第二微波退火步驟後，該第一多晶金屬半導體化合物層形成厚度介於6.5奈米至10奈米之該第二多晶金屬半導體化合物層。
  19. 如申請專利範圍第13、15項所述之金屬半導體化合物層形成方法，其中該第二多晶金屬半導體化合物層之電阻值介於17歐姆至26歐姆。
  20. 如申請專利範圍第1項所述之金屬半導體化合物層形成方法，其中該第一微波退火步驟及該第二微波退火步驟所使用 之微波頻率範圍為900MHz至150GHz，且該第一微波退火步驟及該第二微波退火步驟之進行時間各介於1秒至60分鐘。
  21. 一種金屬半導體化合物層，形成於一基板之一表面上，其厚度介於6.5奈米至11奈米，其電阻值介於17歐姆至26歐姆，其應用於一半導體元件中，該半導體元件具有一源極區、一汲極區及位於該源/汲極區之間的一通道區，該金屬半導體化合物層位於該源/汲極區之表面上。
  22. 如申請專利範圍第21項所述之金屬半導體化合物層，其為厚度介於9奈米至11奈米、電阻值介於17歐姆至22歐姆之多晶金屬矽化物層或多晶金屬矽鍺化物層。
  23. 如申請專利範圍第21項所述之金屬半導體化合物層，其為厚度介於6.5奈米至10奈米、電阻值介於17歐姆至26歐姆之多晶金屬銦砷化鎵化物層、多晶金屬砷化鎵化物層。
  24. 如申請專利範圍第21項所述之金屬半導體化合物層，其所應用於上之該半導體元件中更包含位於該通道區上方之一閘極結構，該金屬半導體化合物層位於該閘極結構之表面上。
TW101126956A 2012-07-26 2012-07-26 金屬半導體化合物形成方法 TWI492285B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101126956A TWI492285B (zh) 2012-07-26 2012-07-26 金屬半導體化合物形成方法
US13/735,551 US20140027823A1 (en) 2012-07-26 2013-01-07 Method for forming thin metal compound film and semiconductor structure with thin metal compound film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101126956A TWI492285B (zh) 2012-07-26 2012-07-26 金屬半導體化合物形成方法

Publications (2)

Publication Number Publication Date
TW201405647A true TW201405647A (zh) 2014-02-01
TWI492285B TWI492285B (zh) 2015-07-11

Family

ID=49994054

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126956A TWI492285B (zh) 2012-07-26 2012-07-26 金屬半導體化合物形成方法

Country Status (2)

Country Link
US (1) US20140027823A1 (zh)
TW (1) TWI492285B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006088B2 (en) * 2013-04-01 2015-04-14 Tsinghua University Method for forming semiconductor gate structure and semiconductor gate structure
US10453688B2 (en) * 2016-08-31 2019-10-22 National Chiao Tung University Method of manufacturing a semiconductor device including a ternary alloy layer formed by a microwafe anneal process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070123042A1 (en) * 2005-11-28 2007-05-31 International Business Machines Corporation Methods to form heterogeneous silicides/germanides in cmos technology
JP4819566B2 (ja) * 2006-04-28 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5538975B2 (ja) * 2010-03-29 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5663278B2 (ja) * 2010-11-19 2015-02-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2013026345A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20140027823A1 (en) 2014-01-30
TWI492285B (zh) 2015-07-11

Similar Documents

Publication Publication Date Title
Qiu et al. A comparative study of two different schemes to dopant segregation at NiSi/Si and PtSi/Si interfaces for Schottky barrier height lowering
JP5286664B2 (ja) 半導体装置の製造方法
JPH03166736A (ja) 半導体装置の製造方法
JP4146859B2 (ja) 半導体装置の製造方法
JP2013183050A (ja) 半導体装置および半導体装置の製造方法
US7344978B2 (en) Fabrication method of semiconductor device
US7569482B2 (en) Method for the selective removal of an unsilicided metal
TWI531004B (zh) 半導體晶片製造方法
TWI492285B (zh) 金屬半導體化合物形成方法
JP5186701B2 (ja) 半導体装置の製造方法
KR100698088B1 (ko) 반도체 소자의 제조방법
Baik et al. Reducing specific contact resistivity for n-type germanium using laser activation process and nano-island formation
CN100431105C (zh) 自对准金属硅化物工艺
JP2003051459A (ja) 半導体素子のシリサイド膜の形成方法
CN103165430A (zh) 半导体器件制造方法
JP2015043458A (ja) 半導体装置
US7585767B2 (en) Semiconductor device and method for fabricating the same
Tanaka et al. Different Properties of Erbium Silicides on Si (100) and Si (551) Orientation Surfaces
TWI297178B (en) Salicide process
TWI222113B (en) Silicide layer and fabrication method thereof and method for fabricating metal-oxide semiconductor transistor
US6849543B2 (en) Cobalt silicide formation method employing wet chemical silicon substrate oxidation
CN104319236A (zh) 自对准金属硅化物的形成方法
US20020155701A1 (en) Fabrication method of implanting siliconions into the silicon substrate
CN104362087A (zh) 自对准金属硅化物的形成方法
TW561585B (en) Method for producing salicide with improved junction electrical properties

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees