TWI531004B - 半導體晶片製造方法 - Google Patents

半導體晶片製造方法 Download PDF

Info

Publication number
TWI531004B
TWI531004B TW102130670A TW102130670A TWI531004B TW I531004 B TWI531004 B TW I531004B TW 102130670 A TW102130670 A TW 102130670A TW 102130670 A TW102130670 A TW 102130670A TW I531004 B TWI531004 B TW I531004B
Authority
TW
Taiwan
Prior art keywords
annealing step
semiconductor wafer
microwave
layer
metal
Prior art date
Application number
TW102130670A
Other languages
English (en)
Other versions
TW201413824A (zh
Inventor
李耀仁
宋柏融
賀大偉
侯福居
羅智鴻
薛富國
陳綉芝
Original Assignee
財團法人國家實驗研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人國家實驗研究院 filed Critical 財團法人國家實驗研究院
Priority to TW102130670A priority Critical patent/TWI531004B/zh
Publication of TW201413824A publication Critical patent/TW201413824A/zh
Application granted granted Critical
Publication of TWI531004B publication Critical patent/TWI531004B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

半導體晶片製造方法
一種半導體晶片製造方法，尤指一種應用於金氧半電晶體製造方法。
隨著半導體元件尺寸縮小進入深次微米世代，提升元件性能成為半導體製程的重要課題。例如於金氧半場效電晶體(metal oxide semiconductor field effect transistor，簡稱MOSFET)中活化源/汲極摻雜區之摻雜質、修復因佈植摻雜質而受損的晶格結構，或與閘極結構同時在源/汲極區的表面形成金屬矽化物，皆可降低元件電阻值，因此，源/汲極摻雜區的活化量與金屬矽化物的電阻值，均會實質影響MOSFET的性能表現。
於習知的半導體製程中，活化源/汲極摻雜區及形成金屬矽化物需於不同時間點上各自利用快速升溫退火(rapid thermal annealing，簡稱RTA)進行退火，並設定不同的溫度範圍。首先，活化源/汲極摻雜區需要超高溫製程，溫度範圍係900℃至1050℃，時間介於1毫秒至1分鐘，而且在活化源/汲極摻雜區時，即同時完成晶格之修復；接著，先前技術利用自我對準(self-aligned)製程在晶格修復完成之源/汲極區表面形成金屬矽化物，通常其金屬矽化物形成的退火步驟分兩階段，第一階段溫度介於200℃~300℃之間，而第二階段溫度必須高於第一階段溫度，並且介於450℃~600℃。所以習知製程總共需要三個RTA步驟來完成源/汲極摻雜區的活化、晶格修復及金屬矽化物的形成。再者，超高溫製程會使金屬矽化物的電阻值飆升，因此習知製程必須先完成源/汲極區之活化，才可以進行形成金屬矽化物之 兩階段製程。
然而，習知的RTA高溫製程不利於深次微米尺寸以下的MOSFET製程，除源/汲極區之摻雜質容易擴散，亦存在元件電阻值升高之困境，而且，源/汲極摻雜區經活化步驟而恢復整齊之晶格結構，對於後續在源/汲極區表面形成的金屬矽化物，在高溫作用下易擴散至晶格排列整齊之源/汲極區3中，導致形成角錐狀的金屬矽化物5(如圖1所示)，厚度難以控制，甚至造成源/汲極漏電現象。對此，習知製程又不能先形成金屬矽化物，再施以超高溫修復源/汲極摻雜區之晶格結構，顯然，習知技術難以製造出超薄低電阻值的金屬半導體化合物。有鑑於此，如何形成超薄低電阻值的金屬半導體化合物，又能同時完成源/汲極摻雜區之活化及晶格修復，以有效提升深次微米尺寸MOSFET的效能，係為發展本發明之主要目的。
本發明之一目的在於提供半導體晶片製造方法，以形成超薄低電阻值的金屬半導體化合物，又能同時完成源/汲極摻雜區之活化及晶格修復，以有效提升深次微米尺寸MOSFET的效能。為達前述目的，半導體晶片製造方法包含下列步驟：提供基板，該基板之第一面包含有非晶半導體層；於非晶半導體層表面上形成第一金屬層；進行熱製程，使第一金屬層與部份之非晶半導體層反應生成非晶金屬半導體化合物層；以及進行微波退火步驟，使非晶金屬半導體化合物層再結晶成多晶金屬半導體化合物層。
於本發明之一實施例中，於上述之半導體晶片製造方法中，熱製程為預先微波退火步驟，且微波退火步驟之微波輸出功率高於預先微波退火步驟之微波輸出功率。
於本發明之一實施例中，於上述之預先微波退火步驟及微波退火步驟之微波頻率範圍為900MHz至150GHz，且其進行時間各介 於60秒至600秒。
於本發明之一實施例中，於上述之基板包含矽，則預先微波退火步驟之微波輸出功率介於100瓦至1800瓦，且微波退火步驟之微波輸出功率介於1500瓦至3500瓦。
於本發明之一實施例中，於上述之當第一金屬層包含鎳，則預先微波退火步驟之微波輸出功率介於100瓦至360瓦。
於本發明之一實施例中，於上述之基板包含鍺、砷化鎵或銦砷化鎵，則預先微波退火步驟之微波輸出功率介於100瓦至1200瓦，且微波退火步驟之微波輸出功率介於1000瓦至2800瓦。
於本發明之一實施例中，於上述之第一金屬層包含鎳，則預先微波退火步驟之微波輸出功率介於100瓦至360瓦。
於本發明之一實施例中，於上述之熱製程為一快速升溫退火步驟，其進行時間介於1秒到60秒之間。
於本發明之一實施例中，於上述之基板包含矽，則快速升溫退火步驟之系統溫度介於100℃至500℃。
於本發明之一實施例中，於上述之當第一金屬層包含鎳，則快速升溫退火步驟之系統溫度介於100℃至220℃。
於本發明之一實施例中，於上述之當基板包含鍺、砷化鎵或銦砷化鎵，則快速升溫退火步驟之系統溫度介於100℃至450℃。
於本發明之一實施例中，於上述之當第一金屬層包含鎳，則快速升溫退火步驟之系統溫度介於100℃至220℃。
於本發明之一實施例中，於上述之半導體晶片製造方法，其中於進行熱製程後，第一金屬層與非晶半導體層反應生成厚度不大於5奈米之非晶金屬半導體化合物層，且於進行微波退火步驟後，非晶金屬半導體化合物層再結晶成厚度不大於7奈米之多晶金屬半導體化合物層。
於本發明之一實施例中，於上述之第一金屬層之材料選自由鈀、鉑、鏑、鉭、鐿、鎳、鈦、鈷、鎢等所構成金屬群組之一金屬或其合金。
於本發明之一實施例中，於上述之多晶金屬半導體化合物層之片電阻值不高於50歐姆/平方。
於本發明之一實施例中，於上述之半導體晶片製造方法，其中進行微波退火步驟後，方法更包含使未與第一金屬層反應之部分非晶半導體層再結晶成單晶半導體層。
於本發明之一實施例中，於上述之半導體晶片製造方法，其中於進行熱製程之前，於第一金屬層上形成第二金屬層，用以保護第一金屬層。
於本發明之一實施例中，於上述之進行微波退火步驟時，將基板設置於第一承載物與第二承載物間，且分別與基板之第一面與第二面相面對，且第一面與第二面相對。
於本發明之一實施例中，於上述之第二承載物直接接觸基板之第二面。
於本發明之一實施例中，於上述之第一承載物鄰近基板，且與第一面間具有一距離。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
3‧‧‧源/汲極區
5、20、30‧‧‧金屬半導體化合物層
10‧‧‧基板
10a‧‧‧第一面
10b‧‧‧第二面
11‧‧‧非晶半導體層
12‧‧‧第一金屬層
13‧‧‧第二金屬層
40a、40b‧‧‧承載物
圖1係習知技術所形成之角錐狀金屬半導體化合物層之剖面示意圖。
圖2A~2F係本發明之一實施例所發展出關於半導體晶片製程之剖面示意圖。
圖3係本發明之另一實施例關於承載物配置之側面示意圖。
圖4係本發明之另一實施例關於承載物配置之側面示意圖。
本發明技術適於應用微小尺寸的半導體晶片，例如深次微米尺寸的MOSFET，圖2A至圖2F係本發明之一實施例所發展出關於半導體晶片製程之剖面示意圖。
本發明之基板材質可為銦砷化鎵、砷化鎵、純矽、矽鍺，或於純矽摻雜碳、磷、硼，或於純鍺摻雜碳、錫等半導體。請參照圖2A，於單晶結構的基板10之第一面10a進行摻雜製程，可利用離子佈植法將第III元素或第VI元素等導電型雜質摻雜至基板10中，以形成源/汲極的P型摻雜區或N型摻雜區，然因摻雜的打擊能量及雜質劑量，足使基板10表面非晶化，破壞原本單晶矽的結構，而形成晶格結構紊亂的非晶半導體層(amorphous semiconductor)11(如圖2B所示)。
習知技術接著會進行超高溫RTA退火製程以活化源/汲極摻雜區並修復非晶半導體層為單晶半導體層，但是，本案與習知技術不同之處在於，本案先略過活化及修復晶格之步驟，直接在非晶半導體層11上沉積第一金屬層12，例如物理氣相沉積(physical vapor deposition，簡稱PVD)或電子槍(E-gun)等機台沉積鈀、鉑、鏑、鉭、鐿、鎳、鈦、鈷、鎢等所構成金屬群組之一金屬或其合金於非晶半導體層11上，沉積厚度大約為15奈米；接著為於後續製程中保護第一金屬層12，於第一金屬層12上沉積第二金屬層13，第二金屬層13可選用鈦或氮化鈦，沉積厚度約為15奈米(如圖2C所示)。
接下來進行金屬半導體化合物之製程，分為兩階段退火步驟，請參見圖2D，於本實施例中，第一階段可進行預先(低功率)微波退火步驟，其微波頻率範圍可為900MHz至150GHz，退火時間可介於60秒至 600秒，利用低功率微波幅射的能量使第一金屬層12與非晶半導體層11發生化學反應，形成非晶金屬半導體化合物層20。此外，基板10與第一金屬層12可選自多種材料，可因應不同需求來搭配，例如，可形成非晶鎳矽化物層(nickel silicide,NiSi)、非晶鎳矽鍺化物層(NiSiGe)、非晶鎳銦砷化鎵化物層(Ni-InGaAs)、非晶鎳砷化鎵化物層(Ni-GaAs)、非晶鈦矽化物層(titanium silicide)等。
值得注意的是，低功率微波退火步驟之微波輸出功率範圍可因應基板10與第一金屬層12之種類而改變。例如，當基板10包含矽，如純矽、矽鍺，或於純矽摻雜碳、磷、硼等，低功率微波退火步驟之微波輸出功率可介於100瓦至1800瓦。特別是，當第一金屬層12為鎳或鎳合金，其微波輸出功率範圍可降低為100瓦至360瓦。
在另一實施例中，若基板10包含鍺，如銦砷化鎵、砷化鎵或鍺摻雜碳、錫，則微波退火步驟之微波輸出功率可介於100瓦至1200瓦。同樣地，若當第一金屬層12為鎳或鎳合金，其微波輸出功率範圍可降低為100瓦至360瓦。
因為第一階段主要形成非晶的金屬半導體化合物，僅需較低的能量，因此於本發明另一實施例中，第一階段亦可採用快速升溫退火(RTA)步驟，提供較低溫度使第一金屬層12與非晶半導體層11發生化學反應，形成非晶金屬半導體化合物層20，其加熱時間可為1秒到60秒之間。
類似前述，快速升溫退火步驟之溫度可因應基板10與第一金屬層12之種類而改變。例如，當基板10包含矽，其溫度範圍可為100℃至500℃；若第一金屬層12為鎳或鎳合金，其溫度範圍可降低為100℃至220℃。在另一實施例中，當該基板10包含鍺、砷化鎵或銦砷化鎵，則快速升溫退火步驟之溫度可介於100℃至450℃；若第一金屬層12為鎳或鎳合金，其溫度範圍同樣可降低為100℃至220℃。
值得注意的是，非晶金屬半導體化合物層20之製程係在活化 源/汲極摻雜區之前，也就是在形成非晶金屬半導體化合物層20之過程中，與非晶金屬半導體化合物層20接觸之非晶半導體層11晶格結構紊亂，可阻擋金屬半導體化合物擴散至源/汲極摻雜區中，以避免角錐結構形成，據此可形成超薄的非晶金屬半導體化合物層20，例如厚度約為5奈米以下之非晶金屬矽化物層，或厚度約為4.5奈米以下之非晶金屬鍺化物層。
經過第一階段退火步驟後，留下部分未發生反應之非晶半導體層11及第一金屬層12，再利用蝕刻製程去除未反應為非晶金屬半導體化合物之第一金屬層12及做為保護層之第二金屬層13，形成如圖2E所示之結構。其中，該蝕刻製程可為濕蝕刻方法。
接著，第二階段退火步驟需要高能量使非晶金屬半導體化合物層重組為多晶的金屬半導體化合物層，因此提供高功率微波，例如，當基板10包含矽時，微波輸出功率範圍可為1500瓦至3500瓦，第二階段退火步驟之微波頻率範圍及時間可與第一階段之低功率微波退火步驟相同，利用高功率微波輻射的能量使非晶金屬半導體化合物層20再結晶為多晶金屬半導體化合物層30，例如所形成的多晶金屬矽化物層厚度約為7奈米以下。
於另一實施例中，高功率微波退火步驟之微波輸出功率範圍可改為1000瓦至2800瓦，以適用不同材質的基板，如鍺、銦砷化鎵或砷化鎵。據以形成的多晶金屬半導體化合物層30，例如，所形成的多晶金屬鍺化物層、多晶金屬銦砷化鎵化物層或多晶金屬砷化鎵化物層，厚度可等於或小於6.5奈米。
另外，請參見圖2E至圖2F，因藉由高功率微波輻射的能量，系統溫度，即在高功率微波退火步驟中半導體晶片的溫度，不需太高即足以同時活化源/汲極摻雜區，並修復因摻雜作用而晶格受損之非晶半導體層11，使其晶格回復為與半導體基板10相同的單晶半導體。例如，基板10包含矽時，系統溫度範圍僅需450℃至550℃。
再者，於本實施例中，源/汲極摻雜區之活化不需如習知技 術般的超高溫製程，因此不會使金屬半導體化合物的電阻值飆升，所以本案多晶金屬半導體化合物層30之片電阻值不超過50歐姆/平方，具有低電阻之特性，而且，金屬半導體化合物分子在較低溫的環境中也不會過於振動而擴散至源/汲極摻雜區中，因此不會形成角錐結構的金屬半導體化合物層，以改善習知源/汲極漏電現象，亦使多晶金屬半導體化合物層30的厚度容易控制，具有超薄低電阻值之特性。
另外，請參考圖3，若僅將半導體晶片置於微波退火機台中來進行高功率微波退火步驟，所形成之多晶金屬半導體化合物電阻值會不夠均勻，本發明人發現若於微波退火機台中之基板10之上下方皆隔空配置承載物(susceptor)40a與40b，例如石英片或玻璃，因為不會吸收微波輻射的能量，又可協助均勻導熱，因此可增加多晶金屬半導體化合物30電阻值之均勻性。又如果基板10下方之承載物40b直接接觸基板10之第二面10b(如圖4所示)，而承載物40a仍保持鄰近配置於基板10之第一面10a上方，但不可接觸到基板10，則多晶金屬半導體化合物30電阻值的均勻性會大幅改善，改善幅度可高達至50%。另外，於進行第一階段低功率微波退火步驟時，亦可如前述配置石英片或玻璃。
綜上所述，直接在未經修復之非晶半導體層上進行兩階段低高功率微波退火步驟，不僅簡化習知製程，改善習知源/汲極漏電現象，亦可形成超薄低電阻的多晶金屬半導體化合物層，並可同時活化源/汲極摻雜區及修復晶格，以有效提升深次微米尺寸的MOSFET之效能表現。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧基板
30‧‧‧金屬半導體化合物層

Claims (20)

  1. 一種半導體晶片製造方法，包含下列步驟：提供一基板，該基板之一第一面包含有一非晶半導體層；於該非晶半導體層表面上形成一第一金屬層；進行一熱製程，使該第一金屬層與部份之該非晶半導體層反應生成一非晶金屬半導體化合物層；以及進行一微波退火步驟，使該非晶金屬半導體化合物層再結晶成一多晶金屬半導體化合物層。
  2. 如申請專利範圍第1項所述之半導體晶片製造方法，其中該熱製程為一預先微波退火步驟，且該微波退火步驟之微波輸出功率高於該預先微波退火步驟之微波輸出功率。
  3. 如申請專利範圍第2項所述之半導體晶片製造方法，其中該預先微波退火步驟及該微波退火步驟之微波頻率範圍為900MHz至150GHz，且其進行時間各介於60秒至600秒。
  4. 如申請專利範圍第2項所述之半導體晶片製造方法，其中當該基板包含矽，則該預先微波退火步驟之微波輸出功率介於100瓦至1800瓦，且該微波退火步驟之微波輸出功率介於1500瓦至3500瓦。
  5. 如申請專利範圍第4項所述之半導體晶片製造方法，其中當該第一金屬層包含鎳，則該預先微波退火步驟之微波輸出功率介於100瓦至360瓦。
  6. 如申請專利範圍第2項所述之半導體晶片製造方法，其中當該基板 包含鍺、砷化鎵或銦砷化鎵，則該預先微波退火步驟之微波輸出功率介於100瓦至1200瓦，且該微波退火步驟之微波輸出功率介於1000瓦至2800瓦。
  7. 如申請專利範圍第6項所述之半導體晶片製造方法，其中當該第一金屬層包含鎳，則該預先微波退火步驟之微波輸出功率介於100瓦至360瓦。
  8. 如申請專利範圍第1項所述之半導體晶片製造方法，其中該熱製程為一快速升溫退火步驟，其進行時間介於1秒到60秒之間。
  9. 如申請專利範圍第8項所述之半導體晶片製造方法，其中當該基板包含矽，則該快速升溫退火步驟之系統溫度介於100℃至500℃。
  10. 如申請專利範圍第9項所述之半導體晶片製造方法，其中當該第一金屬層包含鎳，則該快速升溫退火步驟之系統溫度介於100℃至220℃。
  11. 如申請專利範圍第8項所述之半導體晶片製造方法，其中當該基板包含鍺、砷化鎵或銦砷化鎵，則該快速升溫退火步驟之系統溫度介於100℃至450℃。
  12. 如申請專利範圍第11項所述之半導體晶片製造方法，其中當該第一金屬層包含鎳，則該快速升溫退火步驟之系統溫度介於100℃至220℃。
  13. 如申請專利範圍第1項所述之半導體晶片製造方法，其中於進行該熱製程後，該第一金屬層與該非晶半導體層反應生成厚度不大於5奈米之該非晶金屬半導體化合物層，且於進行該微波退火步驟後，該非晶金屬半導體化合物層再結晶成厚度不大於7奈米之該多晶金屬半導體化合物層。
  14. 如申請專利範圍第1項所述之半導體晶片製造方法，其中該第一金屬層之材料選自由鈀、鉑、鏑、鉭、鐿、鎳、鈦、鈷、鎢等所構成金屬群組之一金屬或其合金。
  15. 如申請專利範圍第1項所述之半導體晶片製造方法，其中該多晶金屬半導體化合物層之片電阻值不高於50歐姆/平方。
  16. 如申請專利範圍第1項所述之半導體晶片製造方法，其中進行該微波退火步驟後，該方法更包含使未與該第一金屬層反應之部分該非晶半導體層再結晶成一單晶半導體層。
  17. 如申請專利範圍第1項所述之半導體晶片製造方法，其中於進行該熱製程之前，於該第一金屬層上形成一第二金屬層，用以保護該第一金屬層。
  18. 如申請專利範圍第1項所述之半導體晶片製造方法，其中於進行該微波退火步驟時，將該基板設置於一第一承載物與一第二承載物間，且分別與該基板之該第一面與一第二面相面對，且該第一面與該第二面相對。
  19. 如申請專利範圍第18項所述之半導體晶片製造方法，其中該第二承載物直接接觸該基板之該第二面。
  20. 如申請專利範圍第18項所述之半導體晶片製造方法，其中該第一承載物鄰近該基板，且與該第一面間具有一距離。
TW102130670A 2012-09-28 2013-08-27 半導體晶片製造方法 TWI531004B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102130670A TWI531004B (zh) 2012-09-28 2013-08-27 半導體晶片製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101136018 2012-09-28
TW102130670A TWI531004B (zh) 2012-09-28 2013-08-27 半導體晶片製造方法

Publications (2)

Publication Number Publication Date
TW201413824A TW201413824A (zh) 2014-04-01
TWI531004B true TWI531004B (zh) 2016-04-21

Family

ID=50385599

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102130670A TWI531004B (zh) 2012-09-28 2013-08-27 半導體晶片製造方法

Country Status (2)

Country Link
US (1) US20140094023A1 (zh)
TW (1) TWI531004B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293534B2 (en) 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
US9299587B2 (en) * 2014-04-10 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Microwave anneal (MWA) for defect recovery
US9543438B2 (en) * 2014-10-15 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Contact resistance reduction technique
CN104779202B (zh) 2015-04-24 2018-11-06 京东方科技集团股份有限公司 一种制作阵列基板的方法及其阵列基板和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4303455A (en) * 1980-03-14 1981-12-01 Rockwell International Corporation Low temperature microwave annealing of semiconductor devices
US5940693A (en) * 1997-07-15 1999-08-17 Sharp Laboratories Of America, Inc. Selective silicide thin-film transistor and method for same
US6228693B1 (en) * 1998-06-05 2001-05-08 Sharp Laboratories Of America, Inc. Selected site, metal-induced, continuous crystallization method
KR100426210B1 (ko) * 2000-11-11 2004-04-03 피티플러스(주) 실리콘 박막 결정화 방법
KR100390523B1 (ko) * 2001-01-20 2003-07-04 주승기 실리콘 박막 결정화 방법
US6440806B1 (en) * 2001-04-30 2002-08-27 Advanced Micro Devices, Inc. Method for producing metal-semiconductor compound regions on semiconductor devices
WO2009018472A1 (en) * 2007-07-31 2009-02-05 The Regents Of The University Of California Low-temperature formation of polycrystalline semiconductor films via enhanced metal-induced crystallization
TWI547999B (zh) * 2007-09-17 2016-09-01 Ｄｓｇｉ公司 微波退火半導體材料的系統及方法
TWI384556B (zh) * 2008-11-12 2013-02-01 Nat Applied Res Laboratoires Microwave activation annealing process
US8278167B2 (en) * 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
CN102104006A (zh) * 2011-01-17 2011-06-22 复旦大学 一种场效应晶体管的制备方法
KR101901361B1 (ko) * 2011-12-02 2018-09-27 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법 및 이를 이용한 박막 트랜지스터의 형성방법
WO2013095347A1 (en) * 2011-12-19 2013-06-27 Intel Corporation Selective laser annealing process for buried regions in a mos device

Also Published As

Publication number Publication date
US20140094023A1 (en) 2014-04-03
TW201413824A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
CN101207011B (zh) 半导体器件的制造方法
US10840395B2 (en) Deposition approaches for emitter layers of solar cells
TWI531004B (zh) 半導體晶片製造方法
CN100547739C (zh) 半导体晶片的热处理方法
JP2017503355A (ja) 差異化されたｐ型及びｎ型領域構造を有する太陽電池エミッタ領域の製造
US9252015B2 (en) Ultra-shallow junction semiconductor field-effect transistor and method of making
JP4562429B2 (ja) 半導体デバイス中でのシリサイドフィルムの形成方法
WO2018040562A1 (zh) 采用离子注入增强激光退火制备碳化硅欧姆接触的方法
TW201603296A (zh) 具無溝槽射極區之太陽能電池
CN101350308A (zh) 金氧半导体场效应电晶体及源/漏极区中降低损坏的方法
US8349732B2 (en) Implanted metal silicide for semiconductor device
CN102446730A (zh) 一种微波退火形成镍硅化物的方法
CN103021865B (zh) 金属硅化物薄膜和超浅结的制作方法
TWI492285B (zh) 金屬半導體化合物形成方法
US8815738B2 (en) Salicide process
Chen et al. Nickel silicide formation using pulsed laser annealing for nMOSFET performance Improvement
US9076730B2 (en) Metal silicide thin film, ultra-shallow junctions, semiconductor device and method of making
CN103035533B (zh) 超浅结半导体场效应晶体管的制备方法
TW447047B (en) Method for improving temperature uniformity of a wafer during a rapid thermal annealing
JP2003051459A (ja) 半導体素子のシリサイド膜の形成方法
CN117438297B (zh) 一种半导体器件及其制备方法
TW201742260A (zh) 製造太陽能電池的方法
US20150004767A1 (en) Method of forming nickel salicide on a silicon-germanium layer
KR20200081284A (ko) 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
CN104810266B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees