TW201405634A - 成膜方法、成膜裝置及成膜系統 - Google Patents

成膜方法、成膜裝置及成膜系統 Download PDF

Info

Publication number
TW201405634A
TW201405634A TW102114365A TW102114365A TW201405634A TW 201405634 A TW201405634 A TW 201405634A TW 102114365 A TW102114365 A TW 102114365A TW 102114365 A TW102114365 A TW 102114365A TW 201405634 A TW201405634 A TW 201405634A
Authority
TW
Taiwan
Prior art keywords
film forming
gas
substrate
processed
precursor gas
Prior art date
Application number
TW102114365A
Other languages
English (en)
Inventor
Toshihisa Nozawa
Hirokazu Ueda
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201405634A publication Critical patent/TW201405634A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本發明之一實施形態的成膜方法係包含下述工程：(a)對其內部配置有被處理基體之處理容器內供給半導體材料之第1前驅物氣體的工程，使第1前驅物氣體吸附於被處理基體；(b)對處理容器內供給摻雜物材料之第2前驅物氣體的工程，使第2前驅物氣體吸附於被處理基體；以及(c)在處理容器內產生反應氣體電漿的工程，實施電漿處理以針對吸附於被處理基體之層進行改質。

Description

成膜方法、成膜裝置及成膜系統
本發明之實施形態係關於一種成膜方法、以及可用以實施該方法之成膜裝置與成膜系統，更詳細地，係關於含有摻雜物之層的成膜。
在半導體裝置，例如LSI大型積體電路之製造中，具有對被處理基體(矽基板)的一部份區域形成平面式、鰭式、或奈米線式的MOSFET(場效型電晶體)的工程，在前述工程中，除了藉由微影技術的微型電路圖樣形成工程之外，為了形成源極區、汲極區、及/或稱為延伸區之p型或n型具導電性區域，係藉由離子植入裝置或電漿成膜裝置或熱化學氣相沉積(thermal CVD)裝置，來進行成膜或各種電漿處理或摻雜處理。
在形成前述MOSFET(場效型電晶體)的工程中，摻雜處理通常係使用固相擴散、離子束植入、或電漿摻雜等的技術。固相擴散係以CVD法於被處理基體形成含有欲摻雜之元素(摻雜物)的堆積膜層，或者，在含有欲摻雜之元素的氣體氣氛中，藉由加熱被處理基體，使摻雜物擴散的技術。離子束植入係使用能量相對較高的離子束，將摻雜物植入被處理基體的技術。又，電漿摻雜係如專利文獻1所記載般，產生含有摻雜物之氣體的電漿，藉由將RF偏壓施加至被處理基體，直接將摻雜物植入至被處理基體的技術。
另一方面，隨著近年來LSI大型積體電路之半導體裝置的微型化，具有立體結構(3D結構)的LSI大型積體電路之半 導體裝置受到矚目。例如，在MOSFET的領域中，推動鰭式或奈米線式之MOSFET的開發。
專利文獻1：日本特開2008-300687號公報。
然而，在上述固相擴散法中，一般而言，係因進行相當高溫之加熱，半導體裝置/LSI基板中的擴散層將變得遠大於所需深度(擴散深度)。因此，恐無法對應近年來需求增強的半導體素子之微型化。又，於固相擴散中，由於無法控制離子之擴散方向，而有摻雜物沿通道長度方向進行擴散，導致源極區與汲極區相連接的情況。又，於離子束植入及電漿摻雜中，對於具有立體結構之半導體基板表面(即，方向互異之複數個凹凸形狀表面)的離子劑量相異，因此難以於前述複數個表面進行均勻的摻雜。
因此，於本技術領域中，必須使含有摻雜物之膜對應形成於具有立體結構之半導體基板表面。
本發明之一觀點的成膜方法係包含下述工程：(a)對其內部配置有被處理基體之處理容器內供給半導體材料之第1前驅物氣體(precursor)的工程，使第1前驅物氣體吸附於被處理基體；(b)對處理容器內供給摻雜物材料之第2前驅物氣體的工程，使第2前驅物氣體吸附於被處理基體；以及(c)在處理容器內產生反應氣體電漿的工程，實施電漿處理以針對吸附於被處理基體之層進行改質。於一實施形態中，可藉由微波來激發出電漿。
該成膜方法係在使用ALD(Atomic Layer Deposition)法使第1前驅物氣體及第2前驅物氣體吸附於被處理基體之後，藉由電漿處理以針對吸附於被處理基板的摻雜物之原子吸附層進行改質。因此，根據本方法，對於具有立體結構之表面(即，方向互異之複數個表面)亦可均勻且一致(Conformal)地形成含有摻雜物之膜。另外，一致係指具有立體結構之表面 無濃度不均，均勻摻雜的狀況。
又，於一實施形態中，供給第1前驅物氣體的工程與供給第2前驅物氣體的工程可分別進行。於該實施形態中，可藉由供給第1前驅物氣體的工程之實施次數與供給第2前驅物氣體的工程之實施次數的比例，來調整形成於被處理基體之膜所含有的摻雜物濃度。於一實施形態中，產生電漿的工程係包含進行第1電漿處理的工程與進行第2電漿處理的工程；在進行第1電漿處理的工程中，可對於藉由供給第1前驅物氣體的工程而吸附於被處理基體之層，藉由反應氣體電漿來進行電漿處理；且在進行第2電漿處理的工程中，對於藉由供給第2前驅物氣體的工程而吸附於被處理基體之層，進行電漿處理。
又，於一實施形態中，第1前驅物氣體及第2前驅物氣體可各自包含氫原子及氯原子中任一種以上；且在進行第1電漿處理的工程及進行第2電漿處理的工程中，可激發出作為反應氣體的氫氣電漿。根據該實施形態，藉由使用氫的還原反應，可從吸附於被處理基體之層去除摻雜物以外的雜質。
又，於一實施形態中，可藉由同時實施供給第1前驅物氣體的工程與供給第2前驅物氣體的工程，使第1前驅物氣體與第2前驅物氣體的混合氣體吸附於被處理基體。於該實施形態中，可藉由第1前驅物氣體之流量與第2前驅物氣體之流量的比例，來調整形成於被處理基體之膜所含有的摻雜物濃度。於一實施形態中，第1前驅物氣體及第2前驅物氣體可各自包含氫原子及氯原子中任一種以上；且在進行電漿處理的工程中，可激發出作為反應氣體的氫氣電漿。根據該實施形態，藉由使用氫的還原反應，可從吸附於被處理基體之層去除所需摻雜物以外的雜質。
又，一實施形態之成膜方法可更包含退火工程，係將包含吸附第1前驅物氣體的工程、吸附第2前驅物氣體的工程及產生電漿的工程等一連串工程反覆地進行一次以上之後，對被處理基體進行退火。根據該實施形態，藉由對被處理基體進行退 火，可使形成於被處理基體之膜活性化。
又，一實施形態之成膜方法可在對被處理基體進行退火工程之前，更包含在形成於被處理基體上之膜表面形成覆蓋層的工程。根據該實施形態，可保護由上述一連串工程所形成之膜，並實施退火，其結果，膜所含有的摻雜物會從該膜因退火而向外擴散，並可抑制摻雜物濃度降低。
本發明之另一觀點的成膜裝置，係具備：處理容器、供給部、及電漿產生部。處理容器內配置有被處理基體。供給部係對處理容器內供給第1前驅物氣體及第2前驅物氣體，以使半導體材料之該第1前驅物氣體及摻雜物材料之該第2前驅物氣體吸附於被處理基體。電漿產生部係於處理容器內產生反應氣體電漿，以藉由電漿處理對吸附於被處理基體之層進行改質。於一實施形態中，電漿產生部可藉由微波來激發出反應氣體電漿。
該成膜裝置係使用ALD(Atomic Layer Deposition)法，將第1前驅物氣體及第2前驅物氣體吸附於被處理基體，可藉由電漿處理對吸附於被處理基體之層進行改質。因此，根據本成膜裝置，可對於具有立體結構之半導體基板表面均勻且一致地形成含有摻雜物之膜。
一實施形態之成膜裝置可更具備控制部，係控制供給部及電漿產生部。
於一實施形態中，控制部可進行下列控制：(a)控制供給部，用以將第1前驅物氣體供給至處理容器內；(b)控制電漿產生部，用以產生反應氣體電漿，針對藉由第1前驅物氣體之供給而吸附於被處理基體之層進行電漿處理；(c)控制供給部，用以將第2前驅物氣體供給至處理容器內；以及(d)控制電漿產生部，用以產生反應氣體電漿，針對藉由第2前驅物氣體之供給而吸附於被處理基體之層進行電漿處理。於該實施形態中，可藉由第1前驅物氣體之供給的實施次數與第2前驅物氣體之供給的實施次數比例，調整形成於被處理基體之膜所 含有的摻雜物濃度。
於一實施形態中，供給部可對處理容器內供給第1前驅物氣體與第2前驅物氣體的混合氣體，控制部係控制供給部，用以將混合氣體供給至處理容器內，且控制電漿產生部，用以產生反應氣體電漿，針對藉由混合氣體之供給而吸附於被處理基體之層進行電漿處理。於該實施形態中，可藉由第1前驅物氣體之流量與第2前驅物氣體之流量比，調整形成於被處理基體之膜所含有的摻雜物濃度。
於一實施形態中，第1前驅物氣體及第2前驅物氣體可各自包含氫原子及氯原子中任一種以上；且電漿產生部係產生作為反應氣體之氫氣電漿。根據該實施形態，藉由使用氫的還原反應，可從吸附於被處理基體之層去除摻雜物以外的雜質。
本發明進一步之另一實施形態的成膜系統係使用ALD成膜的摻雜系統，係具備：上述觀點或實施形態中任一種成膜裝置，以及接收經成膜裝置所處理的被處理基體，對被處理基體進行退火的退火裝置。根據該成膜系統，藉由對被處理基板進行退火，可使形成於被處理基體之膜活性化。
一實施形態之成膜系統可更具備另一使用ALD成膜的摻雜系統之成膜裝置，該另一ALD成膜裝置可與成膜裝置經由真空搬送系統而連接，從成膜裝置接收被處理基體，於被處理基體表面形成覆蓋層；且退火裝置可連接至該另一成膜裝置，以針對從該另一成膜裝置所搬送而來的被處理基體進行退火。根據該實施形態，可保護形成於被處理基體之膜，並實施退火，其結果，可抑制膜所含有的摻雜物從該膜脫離。
如以上說明，根據本發明之各種觀點及實施形態，可使含有摻雜物之膜以高均勻性對應形成於立體表面。
10、10A‧‧‧成膜裝置
12、12A‧‧‧處理容器
12a‧‧‧下部
12b‧‧‧上部
12r‧‧‧氣體供給路徑
12p‧‧‧氣體供給路徑
12q‧‧‧排氣路徑
12s‧‧‧段差面
14、14A‧‧‧載置台
14a‧‧‧載置區域
16‧‧‧氣體供給部(第1及第2前驅物氣體之供給部)
16a‧‧‧噴射部
16c‧‧‧流量控制器
16d‧‧‧空間
16g‧‧‧第1前驅物氣體之氣體源
16h‧‧‧噴射口
16e‧‧‧緣部
16p‧‧‧氣體供給路徑
16v‧‧‧閥
17c‧‧‧流量控制器
17g‧‧‧第2前驅物氣體之氣體源
17v‧‧‧閥
18‧‧‧排氣部
18a‧‧‧排氣口
18d‧‧‧空間
18g‧‧‧間隙
18q‧‧‧排氣路徑
20‧‧‧氣體供給部(沖洗氣體之供給部)
20a‧‧‧噴射口
20c‧‧‧流量控制器
20d‧‧‧空間
20g‧‧‧沖洗氣體之氣體源
20p‧‧‧間隙
20r‧‧‧氣體供給路徑
20v‧‧‧閥
22、22A‧‧‧電漿產生部
22a‧‧‧天線
22b‧‧‧氣體供給部
22h‧‧‧排氣口
24‧‧‧驅動機構
24a‧‧‧驅動裝置
24b‧‧‧旋轉軸
26‧‧‧加熱器
30‧‧‧彈性密封組件
32a~32d‧‧‧彈性密封組件
34‧‧‧排氣裝置
36a、36b‧‧‧彈性密封組件
38‧‧‧彈性密封組件
40‧‧‧介電體板
40e‧‧‧緣部
40s‧‧‧被支撐部
40w‧‧‧介電體窗
42‧‧‧導波管
42a‧‧‧槽孔板
42b‧‧‧上部組件
42c‧‧‧端部組件
42i‧‧‧內部空間
42s‧‧‧槽孔
48‧‧‧微波產生器
50a‧‧‧氣體供給路徑
50b‧‧‧噴射口
50c‧‧‧流量控制器
50g‧‧‧反應氣體之氣體源
50v‧‧‧閥
52‧‧‧排氣裝置
60‧‧‧控制部
100‧‧‧成膜系統
102a~102d‧‧‧載置台
104a~104d‧‧‧收納容器
110‧‧‧輸送腔
120a‧‧‧開口
120b‧‧‧反應氣體之供給口
120c‧‧‧排氣口
120d‧‧‧退縮空間
202‧‧‧微波產生器
204‧‧‧槽孔天線
206‧‧‧導波管
208‧‧‧模式轉換器
210‧‧‧同軸導波管
210a‧‧‧內側導波管
210b‧‧‧外側導波管
212‧‧‧介電體窗
214‧‧‧槽孔板
216‧‧‧冷卻套管
218‧‧‧介電體板
220‧‧‧供給源
222‧‧‧壓力調整器
224‧‧‧真空泵
226‧‧‧溫度調節器
240‧‧‧加工頭部
240a‧‧‧噴射口
242‧‧‧支撐部
244‧‧‧驅動裝置
246‧‧‧供給源
248、250‧‧‧供給源
256‧‧‧控制部
AP‧‧‧開口
C‧‧‧處理室
D10‧‧‧鰭式MOS電晶體
D12‧‧‧基板
D14‧‧‧絕緣膜D14
D16‧‧‧鰭部
D18‧‧‧閘極絕緣膜
D20‧‧‧閘極電極
D30‧‧‧半導體裝置
D32‧‧‧奈米線部
Dr10‧‧‧汲極區
E10、E12‧‧‧延伸區
G‧‧‧閘閥
LL1、LL2‧‧‧導入腔
LM‧‧‧裝載模組
M1‧‧‧第1組件
M2‧‧‧第2組件
M3‧‧‧第3組件
M4‧‧‧第4組件
PM1‧‧‧製程模組(成膜裝置)
PM2‧‧‧製程模組(另一成膜裝置)
PM3‧‧‧製程模組(退火裝置)
R1‧‧‧第1區域
R2‧‧‧第2區域
Rb1、Rb2‧‧‧搬送機械臂
Sr10‧‧‧源極區
U‧‧‧單元
W‧‧‧被處理基體
W1‧‧‧直徑
W2‧‧‧寬度
W3‧‧‧寬度
X‧‧‧軸線
圖1係顯示一實施形態之成膜系統的概略平面圖。
圖2係一實施形態之成膜裝置的剖面圖。
圖3係顯示一實施形態之成膜裝置的概略俯視圖。
圖4係顯示從圖3所示之成膜裝置中，移除處理容器之上部狀態的平面圖。
圖5係顯示圖2所示之成膜裝置一部份的放大剖面圖中，與軸線X平行般將包含區域R1之部份進行剖面的示意圖。
圖6係從下方(即，載置台側)觀察圖2所示之成膜裝置中氣體供給部16之噴射部、排氣部18之排氣口、及氣體供給部20之噴射口的平面圖。
圖7係一實施形態中界定噴射部16a、排氣口18a、及噴射口20a的單元之分解立體圖。
圖8係從上方觀察圖7所示單元的平面圖。
圖9係圖2所示之成膜裝置的放大剖面圖中，設置有電漿產生部之部份的放大剖面圖。
圖10係顯示從上方觀察一實施形態中成膜裝置之一個天線的平面圖。
圖11係沿圖10中XI-XI線的剖面圖。
圖12係顯示可將一實施形態之成膜裝置用於其製造工程中的半導體裝置之一例的立體圖。
圖13係顯示可將一實施形態之成膜裝置用於其製造工程中的半導體裝置之另一例的立體圖。
圖14係顯示一實施形態之成膜方法的流程圖。
圖15係顯示另一實施形態之成膜方法的流程圖。
圖16係顯示另一實施形態之成膜裝置的概略剖面圖。
以下，參考圖式詳細說明各種實施形態。另外，對於各圖式中相同或對應部份係賦予相同的元件符號。
首先，說明一實施形態之成膜系統，其具備一實施形態之使用ALD成膜的摻雜系統之成膜裝置。圖1係顯示一實施形態之成膜系統的概略平面圖。圖1所示之成膜系統100係具 備：載置台102a~102d、收納容器104a~104d、裝載模組LM、導入腔(Load lock chamber)LL1、LL2、製程模組PM1、PM2、PM3、及輸送腔110。
載置台102a~102d係沿裝載模組LM之一邊緣進行排列配置。前述載置台102a~102d上各自載置有收納容器104a~104d。收納容器104a~104d內係收納有被處理基體W。
裝載模組LM內設置有搬送機械臂Rb1。搬送機械臂Rb1係取出被收納於收納容器104a~104d中任一處的被處理基體W，將該被處理基體W搬送至導入腔LL1或LL2。
導入腔LL1及LL2係沿裝載模組LM之另一邊緣進行設置，以構成預備減壓室。導入腔LL1及LL2係經由閘閥而各自連接至輸送腔110。
輸送腔110係可進行減壓的腔室，該腔室內設置有另一搬送機械臂Rb2。輸送腔110係經由對應之閘閥而各自連接有製程模組PM1~PM3。搬送機械臂Rb2從導入腔LL1或LL2取出被處理基體W，依序搬送至製程模組PM1、PM2、及PM3。成膜系統100之製程模組PM1、PM2、PM3可分別為一實施形態之成膜裝置、另一成膜裝置、退火裝置。
以下，說明使用了可用作製程模組PM1之一實施形態之ALD成膜的摻雜系統之成膜裝置10。首先，參考圖2~圖4。圖2係一實施形態之成膜裝置的剖面圖。圖3係顯示一實施形態之成膜裝置的概略俯視圖。圖2係顯示沿圖3中II-II線的剖面。圖4係顯示從圖3所示之成膜裝置中，移除處理容器之上部狀態的平面圖。圖2~圖4所示之成膜裝置10係所謂半批次式成膜裝置，係使用ALD法進行成膜的裝置。該成膜裝置10係具備：處理容器12、載置台14、氣體供給部16、排氣部18、氣體供給部20、及電漿產生部22。
處理容器12係沿軸線X方向延伸的略圓筒狀容器。處理容器12於其內部劃出有處理室C。處理容器12係由，例如，內面施以耐電漿處理(例如，耐酸鋁處理或Y2O3熔射處理) 的鋁等金屬所構成。於一實施形態中，如圖2所示，處理容器12包含有下部12a及上部12b。下部12a為上方具有開口的筒狀外形，包含劃出處理室C的側壁及底壁。上部12b係自上方劃出處理室C的蓋體。上部12b係安裝至下部12a之頂部，以封閉下部12a的上部開口般結構。前述下部12a與上部12b之間可設置有密封處理室C用的彈性密封組件。
處理容器12所劃成的處理室C內設置有載置台14。載置台14為略圓盤外形。載置台14為可沿軸線X中心旋轉的結構。於一實施形態中，載置台14係藉由驅動機構24沿軸線X中心進行旋轉驅動。驅動機構24具有馬達等的驅動裝置24a及旋轉軸24b，並安裝至處理容器12之下部12a。旋轉軸24b係以軸線X作為其中心軸線延伸達處理室C內，藉由來自驅動裝置24a的驅動力沿軸線X中心進行旋轉。該旋轉軸24b係支撐著載置台14之中央部份。藉此，載置台14沿軸線X中心進行旋轉。另外，處理容器12之下部12a與驅動機構24之間處可設置有O環等彈性密封組件，以密封處理室C。
如圖2及圖4所示，載置台14之上側面設置有一個以上的載置區域14a。於一實施形態中，係相對軸線X沿圓周方向排列配置有複數個載置區域14a。載置區域14a與載置於該區域的被處理基體W之直徑略為相同，或者，為直徑較被處理基體W之直徑略大的凹部之結構。處理室C內的載置台14之下方處設置有加熱載置於載置區域14a之被處理基體W用的加熱器26。被處理基體W係經由設置於處理容器12的閘閥G，藉由搬送機械臂搬送至處理室C，而載置於載置區域14a。又，經成膜裝置10處理後之被處理基體W係藉由搬送機械臂，經由閘閥G從處理室C取出。該處理室C包含有相對軸線X沿圓周方向進行排列配置的第1區域R1及第2區域R2。因此，載置於載置區域14a之被處理基體W係會隨著載置台14之旋轉而依序通過第1區域R1及第2區域R2。
以下，除了圖3及圖4之外，亦參考圖5及圖6。圖5係 顯示圖2所示之成膜裝置一部份的放大剖面圖，與軸線X平行般將包含區域R1之部份進行剖面的示意圖。圖6係從下方(即，載置台側)觀察圖2所示之成膜裝置中氣體供給部16之噴射部、排氣部18之排氣口、及氣體供給部20之噴射口的平面圖。如圖3~圖6所示，第1區域R1之上方，面對載置台14之上側面般地設置有氣體供給部16之噴射部16a。換言之，處理室C所包含之區域中，面對噴射部16a的區域即為第1區域R1。
如圖5及圖6所示，噴射部16a處形成有複數個噴射口16h。氣體供給部16係從前述複數個噴射口16h將前驅物氣體供給至第1區域R1。藉由將前驅物氣體供給至第1區域R1，使前驅物氣體化學吸附於通過第1區域R1的被處理基體W表面。
於一實施形態中，從噴射部16a供給至第1區域R1的前驅物氣體係包含第1前驅物氣體及第2前驅物氣體。第1前驅物氣體係半導體材料之前驅物氣體。於一實施形態中，第1前驅物氣體可含有作為半導體材料的矽，而且，可包含氯原子及氫原子中至少任一種。該第1前驅物氣體例如為DCS(二氯矽烷)。第2前驅物氣體係摻雜物材料之前驅物氣體。第2前驅物氣體可包含作為n型摻雜物材料的砷或磷，而且，可包含氯原子及氫原子中至少任一種。該第2前驅物氣體例如為AsClH2氣體。或者，第2前驅物氣體可包含作為p型摻雜物材料的硼，而且，可包含氯原子及氫原子中至少任一種。該第2前驅物氣體例如為B(CH3)2H氣體。另外，亦可從噴射部16a切換進行第1前驅物氣體與第2前驅物氣體之供給，或者，亦可供給前述第1及第2前驅物氣體之混合氣體。
於一實施形態中，如圖6所示，劃定噴射部16a之緣部處包含有自圓周方向劃定該噴射部16a的二個緣部16e。前述二個緣部16e係越靠近軸線X則相互接近般地延伸形成。二個緣部16e例如可相對軸線X朝放射方向進行延伸。即，噴射部16a 可為具有略呈扇形的平面形狀。複數個噴射口16h係遍設於前述二個緣部16e之間。此處，隨著載置台14之旋轉，被處理基體W內各位置處的速度依照距軸線X之距離而異。即，越遠離軸線X的位置，其速度越快。關於該實施形態中噴射部16a之結構，於越遠離軸線X的被處理基體W內之位置處，面對其而設置更多噴射口16h。因此，可降低被處理基體W之各位置曝露於前驅物氣體的時間偏差。
如圖5及圖6所示，噴射部16a周圍設置有排氣口18a，排氣部18係從該排氣口18a進行第1區域R1之排氣。排氣部18之排氣口18a係面向載置台14之上側面，如圖6所示，沿包圍噴射部16a外周緣之封閉路徑般延伸形成。如此一來，於成膜裝置10中，寬度狹窄之排氣口18a係包圍著噴射部16a周圍。
又，如圖5及圖6所示，排氣口18a周圍設置有氣體供給部20之噴射口20a，氣體供給部20係從該噴射口20a噴射出沖洗氣體。氣體供給部20之噴射口20a係面向載置台14之上側面，沿包圍排氣口18a外周緣之封閉路徑般延伸形成。可使用例如Ar氣體或N2氣體等非活性氣體作為氣體供給部20所供給之沖洗氣體。當前述沖洗氣體被吹附在被處理基體W時，過多地以化學吸附於該被處理基體W之前驅物氣體會從被處理基體處，將基板上一層原子層之吸附厚度以外的多餘吸附部份去除。
於成膜裝置10中，藉由從排氣口18a之排氣及從噴射口20a之沖洗氣體的噴射，抑制供給至第1區域R1之前驅物氣體洩漏至第1區域R1之外，又，抑制第2區域R2中如後述般所供給之反應氣體或其自由基等侵入至第1區域R1。即，排氣部18及氣體供給部20係分離第1區域R1與第2區域R2。又，由於噴射口20a及排氣口18a具有沿環繞噴射部16a外周緣之封閉路徑般延伸形成的帶狀平面形狀，故噴射口20a及排氣口18a之各自寬度變得狹窄。因此，可確保第2區域R2相對軸線 X沿圓周方向進行延伸的角度範圍，並達成第1區域R1與第2區域R2的分離狀態。於一實施形態中，在第1區域R1與第2區域R2之間延伸形成的排氣口18a之寬度W2及噴射口20a之寬度W3(參考圖6)係較載置區域14a之直徑W1(參考圖4)更小。
於一實施形態中，成膜裝置10係具備劃出噴射部16a、排氣口18a、及噴射口20a的單元U。以下，參考圖7及圖8。圖7係一實施形態中劃出噴射部16a、排氣口18a、及噴射口20a的單元之分解立體圖。圖8係從上方觀察圖7所示之單元的平面圖。另外，圖8中係顯示單元U的上側面，圖6中係顯示單元U的下側面。如圖5~圖8所示，單元U係由第1組件M1、第2組件M2、第3組件M3、及第4組件M4所構成，而為第1~第4組件M1~M4從上方依序堆疊形成的結構。單元U安裝至處理容器12，而會抵接至處理容器12之上部12b的下側面，處理容器12之上部12b的下側面與第1組件M1之間處設置有彈性密封組件30。該彈性密封組件30係沿第1組件M1之上側面的外緣延伸形成。
第1~第4組件M1~M4具有略呈扇形的平面形狀。第1組件M1於其下部側劃出有收納第2~第4組件M2~M4的凹部。又，第2組件M2於其下部側劃出有收納第3~第4組件M3~M4的凹部。第3組件M3與第4組件M4具有略為相同的平面尺寸。
單元U中形成有貫穿第1~第3組件M1~M3的氣體供給路徑16p。氣體供給路徑16p於其上端處與設置於處理容器12之上部12b的氣體供給路徑12p相連接。於該氣體供給路徑12p處，經由閥16v及稱為質量流量控制器的流量控制器16c，連接第1前驅物氣體之氣體源16g。再者，於氣體供給路徑12p處，經由閥17v及稱為質量流量控制器的流量控制器17c，連接第2前驅物氣體之氣體源17g。又，氣體供給路徑16p之下端連接至形成於第3組件M3與第4組件M4之間的空間16d。 該空間16d連接有設置於第4組件M4的噴射部16a之噴射口16h。
於處理容器12之上部12b與第1組件M1之間處，設置有稱為O環的彈性密封組件32a，以包圍氣體供給路徑12p與氣體供給路徑16p之連接部份般的結構。藉由該彈性密封組件32a，可防止供給至氣體供給路徑16p及氣體供給路徑12p的前驅物氣體從處理容器12之上部12b與第1組件M1的邊界產生洩漏。又，第1組件M1與第2組件M2之間，及，第2組件M2與第3組件M3之間處，各自設置有稱為O環的彈性密封組件32b、32c，以包圍氣體供給路徑16p般的結構。藉由彈性密封組件32b及32c，可防止供給至氣體供給路徑16p的前驅物氣體從第1組件M1與第2組件M2之邊界，及，第2組件M2與第3組件M3之邊界產生洩漏。又，第3組件M3與第4組件M4之間處設置有彈性密封組件32d，以包圍空間16d般的結構。藉由彈性密封組件32d，可防止供給至空間16d的前驅物氣體從第3組件M3與第4組件M4之邊界產生洩漏。
又，單元U中係形成有貫穿第1~第2組件M1~M2的排氣路徑18q。排氣路徑18q於其上端處與設置於處理容器12之上部12b的排氣路徑12q相連接。該排氣路徑12q係連接至稱為真空泵的排氣裝置34。又，排氣路徑18q於其下端處連接至設置於第2組件M2下側面與第3組件M3上側面之間的空間18d。又，上述第2組件M2係劃出有收納第3組件M3及第4組件M4的凹部，於劃出該凹部之第2組件M2內側面與第3組件M3及第4組件M4側端面之間設置有間隙18g。空間18d係連接至間隙18g。該間隙18g之下端具有作為上述排氣口18a的功能。
於處理容器12之上部12b與第1組件M1之間處，設置有稱為O環的彈性密封組件36a，以包圍排氣路徑18q與排氣路徑12q之連接部份般的結構。藉由該彈性密封組件36a，可防止流通於排氣路徑18q及排氣路徑12q的排氣氣體從處理容器 12之上部12b與第1組件M1之邊界產生洩漏。又，於第1組件M1與第2組件M2之間處，設置有稱為O環的彈性密封組件36b，以包圍排氣路徑18q般的結構。藉由該彈性密封組件36b，可防止流通於排氣路徑18q的氣體從第1組件M1與第2組件M2之邊界產生洩漏。
再者，單元U中係形成有貫穿第1組件M1的氣體供給路徑20r。氣體供給路徑20r於其上端處與設置於處理容器12之上部12b的氣體供給路徑12r相連接。於氣體供給路徑12r處，經由閥20v及稱為質量流量控制器的流量控制器20c，連接沖洗氣體之氣體源20g。又，氣體供給路徑20r之下端連接至設置於第1組件M1下側面與第2組件M2上側面之間的空間20d。又，上述第1組件M1劃出有收納第2~第4組件M2~M4的凹部，於劃出該凹部之第1組件M1內側面與第2組件M2側面之間設置有間隙20p。該間隙20p係連接至空間20d。又，該間隙20p之下端具有作為氣體供給部20之噴射口20a的功能。於處理容器12之上部12b與第1組件M1之間處，設置有稱為O環的彈性密封組件38，以包圍氣體供給路徑12r與氣體供給路徑20r之連接部份般的結構。藉由該彈性密封組件38，可防止流通於氣體供給路徑20r及氣體供給路徑12r的沖洗氣體從上部12b與第1組件M1之邊界產生洩漏。
以下，再次參考圖2~圖4，亦進一步參考圖9。圖9係圖2所示之成膜裝置的放大剖面圖中，設置有電漿產生部之部份的放大剖面圖。如圖2~圖4及圖9所示，成膜裝置10係具備電漿產生部22。電漿產生部22將反應氣體供給至第2區域R2，藉由將微波供給至該第2區域R2，用以在第2區域R2產生反應氣體電漿，對於吸附於被處理基體W的前驅物氣體之層進行電漿處理。於第2區域R2中，可藉由反應氣體電漿，針對化學吸附於被處理基體W的前驅物氣體(即前驅物氣體之層)進行改質。可使用例如，H2氣體作為所採用之反應氣體。
電漿產生部22可具有將微波供給至第2區域R2用的一個 以上天線22a。一個以上天線22a可各自包含介電體板40及一個以上之導波管42。於圖2~圖4所示之實施形態中，四個天線22a係相對軸線X沿圓周方向進行排列配置。各天線22a具有設置於第2區域R2上方的介電體板40，及，設置於該介電體板40上的導波管42。
此處，進一步參考圖10及圖11。圖10係顯示從上方觀察一實施形態中成膜裝置之一個天線的平面圖。圖11係沿圖10中XI-XI線的剖面圖。如圖9~圖11所示，介電體板40係由石英等介電體材料所構成的略呈板狀之組件。介電體板40係面向第2區域R2般設置，透過處理容器12之上部12b加以支撐。
具體而言，處理容器12之上部12b處形成有開口AP，使介電體板40對向並露出於第2區域R2。該開口AP之上側部份的平面尺寸(相交於軸線X之面內尺寸)較該開口AP之下側部份的平面尺寸(相交於軸線X之面內尺寸)更大。因此，於劃出開口AP之上部12b處，設置有面對上方的段差面12s。另一方面，介電體板40之緣部係作為被支撐部40s的功能，抵接至段差面12s。藉由將該被支撐部40s抵接至段差面12s，使介電體板40支撐於上部12b處。另外，段差面12s與介電體板40之間處可設置有彈性密封組件。
如前述般藉由上部12b所支撐之介電體板40係隔著第2區域R2與載置台14相對。該介電體板40之下側面內，從上部12b之開口AP所露出的部份，即，面對第2區域R2的部份，係作為介電體窗40w的功能。如前述之介電體窗40w的緣部處，包含有越靠近軸線X則越相互接近的二個緣部40e。關於介電體窗40w之外形，即，越遠離軸線X則圓周方向之長度越增大的外形，可藉以降低被處理基體W之各位置曝露於反應氣體電漿的時間偏差。另外，包含有介電體窗40w及被支撐部40s的介電體板40之平面形狀可略呈扇形，又，亦可為較易於加工的多角形。
於該介電體板40上設置有導波管42。導波管42係矩形導波管，設置於介電體板40上，使傳輸微波之內部空間42i會於介電體窗40w上方處相對軸線X略呈放射方向延伸形成般的結構。於一實施形態中，導波管42可包含槽孔板42a、上部組件42b、及端部組件42c。
槽孔板42a係金屬製之板狀組件，自下方劃出有導波管42之內部空間42i。槽孔板42a係連接至介電體板40之上側面，並覆蓋介電體板40之上側面。槽孔板42a於劃出內部空間42i之部份處，具有複數個槽孔42s。
於該槽孔板42a上方，金屬製上部組件42b係覆蓋該槽孔板42a般而設置。上部組件42b自上方劃出有導波管42之內部空間42i。上部組件42b可相對於該上部12b以螺絲鎖固，使槽孔板42a及介電體板40夾於該上部組件42b與處理容器12之上部12b之間的結構。
端部組件42c係金屬製組件，設置於導波管42之長邊方向的一端。即，端部組件42c安裝於槽孔板42a與上部組件42b之一端部，藉以封閉內部空間42i之一端般的結構。前述導波管42的另一端處連接有微波產生器48。微波產生器48係產生例如約2.45GHz的微波，將該微波供給至導波管42。由微波產生器48所產生並沿導波管42傳播的微波係通過槽孔板42a之槽孔42s而供給至介電體板40，經由介電體窗40w供給至第2區域R2。於一實施形態中，微波產生器48可供複數個導波管42共通使用。又，另於一實施形態中，複數個微波產生器48亦可各自連接至複數個導波管42。如前述般，使用連接至複數個天線22a之一個以上微波產生器48，調整該微波產生器48所產生之微波強度，可藉以增強賦予第2區域R2的微波強度。
又，電漿產生部22包含有氣體供給部22b。氣體供給部22b將反應氣體供給至第2區域R2。該反應氣體係用於如上述般對化學吸附於被處理基體W的前驅物氣體之層進行改質，例如，可為H2氣體。於一實施形態中，氣體供給部22b可包含 有氣體供給路徑50a及噴射口50b。氣體供給路徑50a係例如沿開口AP周圍而延伸形成於處理容器12之上部12b。又，於處理容器12之上部12b處，形成有將供給至氣體供給路徑50a之反應氣體朝向介電體窗40w下方噴射用的噴射口50b。於一實施形態中，複數個噴射口50b可設置於開口AP周圍。又，於氣體供給路徑50a處，經由閥50v及稱為質量流量控制器的流量控制器50c，連接反應氣體之氣體源50g。
根據前述般構成之電漿產生部22，藉由氣體供給部22b將反應氣體供給至第2區域R2，又，藉由天線22a將微波供給至第2區域R2。藉此，於第2區域R2中產生反應氣體電漿。換言之，第2區域R2係產生反應氣體電漿的區域。如圖4所示，該第2區域R2相對軸線X沿圓周方向進行延伸的角度範圍，較第1區域R1沿圓周方向進行延伸的角度範圍更大。藉由該第2區域R2中所產生之反應氣體電漿，對化學吸附於被處理基體W上的前驅物氣體之層進行改質。另外，於處理容器12之下部12a處，如圖4所示，在載置台14外緣之下方處形成有排氣口22h。該排氣口22h係連接圖9所示之排氣裝置52。
再次參考圖2，成膜裝置10可更具備控制該成膜裝置10之各部件用的控制部60。控制部60可為具備CPU(中央處理器)、記憶體、輸入裝置等的電腦。於控制部60中，藉由儲存於記憶體之程式而使CPU作動，可控制成膜裝置10之各部件。於一實施形態中，控制部60可進行下列控制：將控制訊號發送至驅動裝置24a，用以控制載置台14的旋轉速度；將控制訊號發送至連接到加熱器26的電源，用以控制被處理基體W的溫度；將控制訊號發送至閥16v及流量控制器16c，用以控制第1前驅物氣體的流量；將控制訊號發送至閥17v及流量控制器17c，用以控制第2前驅物氣體的流量；將控制訊號發送至該排氣裝置34，用以控制連接到排氣口18a之排氣裝置34的排氣量；將控制訊號發送至閥20v及流量控制器20c，用以控制沖洗氣體的流量；將控制訊號發送至微波產生器48，用以控 制微波功率；將控制訊號發送至閥50v及流量控制器50c，用以控制反應氣體的流量；以及將控制訊號發送至該排氣裝置52，用以控制排氣裝置52的排氣量。
所採用之成膜裝置10係可於第1區域R1中將第1前驅物氣體化學吸附於被處理基體W表面，並可於第2區域R2中，藉由反應氣體電漿，對吸附於被處理基體W的第1前驅物氣體之層進行改質。例如，當第1前驅物氣體係DCS的情況中，可透過氫氣電漿之還原反應，從化學吸附於被處理基體W表面的DCS層中將氯脫除，於被處理基體W表面形成矽原子膜。又，成膜裝置10係可於第1區域R1中將第2前驅物氣體化學吸附於被處理基體W表面，並可於第2區域R2中，藉由反應氣體電漿，對吸附於被處理基體W的第2前驅物氣體之層進行改質。例如，當第2前驅物氣體係AsClH2氣體的情況中，可透過氫氣電漿之還原反應，從化學吸附於被處理基體W表面的AsClH2氣體層中將氯脫除，於被處理基體W表面形成As原子層。另外，第2區域R2之壓力較佳地為1Torr(133.3Pa)以上。例如，第2區域R2之壓力較佳地為1Torr(133.3Pa)~50Torr(6666Pa)，更佳地為1Torr(133.3Pa)~10Torr(1333Pa)。藉由在所採用之壓力下激發出氫氣電漿，能大量地產生氫離子，可更加適當地發揮從第1前驅物氣體及第2前驅物氣體層中將氯脫除的還原作用。
又，於成膜裝置10中，當藉由載置台14之旋轉使被處理基體W通過第1區域R1時，可從第1前驅物氣體及第2前驅物氣體中選擇欲供給至該第1區域R1的氣體。因此，於成膜裝置10中，可藉由調整將第1前驅物氣體供給至第1區域R1之次數與將第2前驅物氣體供給至第1區域R1之次數的比例，以調整形成於被處理基體W之膜內的摻雜物濃度。
又，於另一實施形態中，成膜裝置10可將第1前驅物氣體與第2前驅物氣體的混合氣體供給至第1區域R1。於該實施形態中，可藉由調整混合氣體中第1前驅物氣體之流量與第2 前驅物氣體之流量的比例，以調整形成於被處理基體W之膜內的摻雜物濃度。
然後，說明可適於使用成膜裝置10進行成膜的半導體裝置/LSI大型積體電路之例。圖12係顯示可於其製造工程中使用一實施形態之成膜裝置的半導體裝置之一例的立體圖。圖12所示之半導體裝置D10係鰭式MOS電晶體。半導體裝置D10係具備：基板D12、絕緣膜D14、鰭部D16、閘極絕緣膜D18、及閘極電極D20。絕緣膜D14係設置於基板D12上。鰭部D16具有略呈長方體之外形，設置於絕緣膜D14上。閘極絕緣膜D18係設置而覆蓋鰭部D16之一部份的側面及上側面般的結構。閘極電極D20係設置於閘極絕緣膜D18上。
於半導體裝置D10中，在閘極絕緣膜D18之兩側面，於鰭部D16處形成有包含低濃度摻雜物的延伸區E10及E12。又，於半導體裝置D10中，在鄰接延伸區E10及E12之鰭部D16處，進一步形成包含高濃度摻雜物的源極區Sr10及汲極區Dr10。
如圖12所示，如前述之半導體裝置D10的鰭部D16為立體外形，即，具有上側面及側面。由於成膜裝置10可根據ALD法實施成膜，即使是前述的立體外形，即，針對上側面及側面，亦可進行成膜。因此，根據成膜裝置10，可於鰭部D16之側面及上側面形成均勻膜厚的延伸區、源極區、及汲極區。
又，除了鰭式MOS電晶體之外，成膜裝置10亦可適用於圖13所示之半導體裝置D30的製造。圖13所示之半導體裝置D30係奈米線式之MOS電晶體，取代上述半導體裝置D10之鰭部D16，而具備有略呈圓柱狀的奈米線部D32。於半導體裝置D30中，係形成有閘極絕緣膜D18，以覆蓋奈米線部D32之長邊方向一部份的全體表面般的結構，且形成有閘極電極D20，以覆蓋該閘極絕緣膜D18般的結構。於半導體裝置D30中，在閘極絕緣膜之兩側面，亦於奈米線部D32形成有延伸區(E10及E12)，延伸區側邊則形成有源極區及汲極區。根據成 膜裝置10，可於奈米線部D32之立體表面全面地形成均勻膜厚的延伸區、源極區Sr10、及汲極區Dr10。另外，成膜裝置10亦可用在平面式MOS電晶體的延伸區、源極區、及汲極區的形成。
以下，再次參考圖1。製程模組PM2在以成膜裝置10進行成膜之後，接收由搬送機械臂Rb2所搬送之被處理基體W。該製程模組PM2係於被處理基體W表面形成覆蓋層。覆蓋層可為例如SiN膜，可防止因後述退火而使摻雜物從膜脫離。於一實施形態中，製程模組PM2可具有與成膜裝置10相同的結構。於該實施形態中，製程模組PM2可將矽的前驅物氣體，例如BTBAS(二(特丁胺基)矽烷)供給至第1區域R1，於第2區域R2中產生氮氣(N2)或NH3氣體電漿。
經製程模組PM2形成覆蓋層的被處理基體W係藉由搬送機械臂Rb2搬送至製程模組PM3。製程模組PM3係一實施形態之退火裝置。於退火裝置中，較佳地運用具有一般的燈具加熱之燈具退火，或者，使用微波的微波退火裝置。製程模組PM3對收納於其內部的被處理基體W施以退火處理。藉此，製程模組PM3使形成於被處理基體W之包含摻雜物的膜活性化。於一實施形態中，製程模組PM3可於N2氣體氣氛中，以溫度1050℃、時間約1秒，來加熱被處理基體W。該退火處理之加熱時間遠短於通常用於固相擴散的加熱處理時間，例如，較佳地為0.1~10秒期間，更佳地為0.5~5秒期間。因此，可抑制摻雜物的過度擴散。例如，可抑制半導體裝置/LSI大型積體電路之通道長度方向上的摻雜物擴散。
以下，說明使用成膜系統100的成膜方法之實施形態。圖14係顯示一實施形態之成膜方法的流程圖。圖14所示之成膜方法中，首先，於工程S1中，將被處理基體W搬送至製程模組PM1(即，成膜裝置10)。接著，在成膜裝置10中，實施包含工程S2~S8的成膜製程。另外，於工程S2~S8中，藉由加熱器26將被處理基體W加熱至200~400℃。
(第1前驅物氣體吸附工程：工程S2)
在成膜裝置10中，首先，藉由載置台14之旋轉，將被處理基體W搬送至第1區域R1。實施工程S2時，第1區域R1處供給有第1前驅物氣體。因此，工程S2中，第1前驅物氣體係化學吸附於被處理基體W表面。於一實施形態中，將作為第1前驅物氣體的二氯矽烷(DCS)以流量30sccm供給至第1區域。
(沖洗工程：工程S3)
其次，隨著載置台14之旋轉，被處理基體W係通過噴射口20a之下方。於工程S3中，此時，藉由噴射口20a所噴射之非活性氣體，將過多地吸附於被處理基體W的第1前驅物氣體去除。於一實施形態中，非活性氣體係Ar氣體，其流量為540sccm。
(電漿處理工程：工程S4)
隨後，隨著載置台14之旋轉，被處理基體W到達第2區域R2。實施工程S4時，第2區域R2處供給有反應氣體，又，供給作為電漿源的微波。於一實施形態中，將作為反應氣體的氫氣(即H2氣體)以流量60sccm供給至第2區域R2，又，將具有頻率2.45GHz且功率3kW之微波供給至第2區域。藉此，在第2區域R2中產生氫氣電漿。於第2區域R2中，藉由電漿中氫離子的還原反應，從吸附於被處理基體W的第1前驅物氣體之層將氯脫除。藉此，於被處理基體W形成矽原子層。另外，第2區域R2之壓力較佳地為1Torr(133.3Pa)以上。例如，第2區域R2之壓力較佳地為1Torr(133.3Pa)~50Torr(6666Pa)，更佳地為1Torr(133.3Pa)~10Torr(1333Pa)。由於在所採用之高壓下將大量地產生氫離子，可更加適當地發揮發揮從第1前驅物氣體之層將氯脫除的還原作用。
(第2前驅物氣體吸附工程：工程S5)
於本方法中，將工程S2~S4反覆地進行一次以上之後，實施工程S5。於工程S5中，隨著載置台14之旋轉，被處理基體W 到達第1區域R1，此時，第1區域R1處供給有第2前驅物氣體，該第2前驅物氣體係化學吸附於被處理基體W表面。於一實施形態中，第2前驅物氣體係AsClH2氣體，以流量30sccm供給至第1區域R1。
(沖洗工程：工程S6)
其次，隨著載置台14之旋轉，被處理基體W係通過噴射口20a之下方。於工程S6中，藉由噴射口20a所噴射之非活性氣體，將過多地吸附於被處理基體W的第2前驅物氣體去除。於一實施形態中，非活性氣體係Ar氣體，其流量為540sccm。
(電漿處理工程：工程S7)
隨後，隨著載置台14之旋轉，被處理基體W到達第2區域R2。於工程S7中，與工程S4相同般，對被處理基體W進行電漿處理。於一實施形態中，將作為反應氣體的氫氣(即H2氣體)以流量60sccm供給至第2區域R2，又，將具有頻率2.45GHz且功率3kW之微波供給至第2區域。藉此，在第2區域R2中產生氫氣電漿。於第2區域R2中，藉由電漿中氫離子的還原反應，從吸附於被處理基體W的第2前驅物氣體之層將氯脫除。藉此，於被處理基體W形成摻雜物材料之層。於本實施形態中，係形成有As之層。另外，工程S7中第2區域R2之壓力，亦與工程S4相同般，較佳地為1Torr以上。
於本方法中，將工程S5~S7反覆地進行一次以上之後，於工程S8中，判斷是否要結束工程S2~工程S7之一連串工程。於一實施形態中，係預先設定工程S1~工程S7的反覆實施次數，當工程S1~工程S7的反覆實施次數超過預定次數時，本方法係轉移至工程S9。
於工程S9中，將被處理基體W搬送至製程模組PM2。接著，於緊接之工程S10中，在製程模組PM2處，於被處理基體W表面形成覆蓋層。於一實施形態中，可在與成膜裝置10相同結構之另一成膜裝置的製程模組PM2中，將BTBAS供給至第1區域R1，藉由在第2區域R2中產生NH3氣體電漿，以 形成覆蓋層。
接著於工程S11中，將被處理基體W從製程模組PM2搬送至製程模組PM3。在製程模組PM3中，對被處理基體W進行退火處理。藉此，使形成於被處理基體W之包含摻雜物的膜活性化。於一實施形態中，在N2氣體氣氛中，以溫度1050℃、時間約1秒，來加熱被處理基體W。該加熱較佳地例如進行0.1~10秒，更佳地進行0.5~5秒。於本方法中，可藉由前述般短時間之退火，使含有摻雜物之膜活性化，可抑制摻雜物的過度擴散。例如，可抑制半導體裝置/LSI之通道長度方向上的摻雜物擴散。又，如上述般，係在退火處理前成膜於被處理基體W表面，所以可抑制摻雜物從含有摻雜物之膜蒸發。
由於以上說明之成膜方法係根據ALD法的成膜方法，可使含有摻雜物之膜以高度均勻性對應形成於立體表面。又，可藉由調整將第1前驅物氣體吸附於被處理基體W的工程S2之實施次數與將第2前驅物氣體吸附於被處理基體W的工程S5之實施次數的比例，調整膜中的摻雜物濃度。
然後，參考圖15，說明使用成膜系統100的成膜方法之另一實施形態。圖15係顯示另一實施形態之成膜方法的流程圖。在圖15所示之成膜方法中，於工程S22中，藉由將第1前驅物氣體與第2前驅物氣體的混合氣體供給至第1區域R1，使該混合氣體吸附於被處理基體W上，此點與圖14所示之成膜方法相異。在圖15所示之成膜方法中，可藉由調整混合氣體中第1前驅物氣體之流量與第2前驅物氣體之流量的比例，調整形成於被處理基體W之膜中的摻雜物濃度。
以上，雖說明了各種實施形態，但本發明不限定於上述實施形態，而可為各種變形態樣。例如，上述成膜裝置10雖為半批次式成膜裝置，但亦可使用圖16所示之成膜裝置作為形成包含摻雜物之膜的成膜裝置。
圖16所示之成膜裝置10A係枚葉式成膜裝置，具有供給前驅物氣體用的加工頭部(head)。具體而言，成膜裝置10A 係具備：處理容器12A；於處理容器12A內保持被處理基體W的載置台14A；以及於處理容器12A內產生反應氣體電漿的電漿產生部22A。
電漿產生部22A係具有產生電漿激發用之微波的微波產生器202，以及將微波引導至處理容器12A內用的輻射狀槽孔天線204。微波產生器202係經由導波管206，連接至轉換微波模式的模式轉換器208。模式轉換器208係經由具有內側導波管210a及外側導波管210b的同軸導波管210，連接至輻射狀槽孔天線204。微波產生器202所產生之微波係於模式轉換器208處進行模式轉換，而到達輻射狀槽孔天線204。微波產生器202所產生之微波頻率係例如2.45GHz。
輻射狀槽孔天線204係包含：封閉形成於處理容器12A之開口120a的介電體窗212；設置於介電體窗212正上方的槽孔板214；設置於槽孔板214上方的冷卻套管216；以及，配置於槽孔板214與冷卻套管216之間的介電體板218。槽孔板214具有略呈圓盤之外形。於槽孔板214處，將包含朝相互正交或相交方向上延伸之二個槽孔的複數個槽孔對，沿該槽孔板214半徑方向及圓周方向進行排列配置。
介電體窗212係面對被處理基體W般設置之結構。槽孔板214中央處連接有內側導波管210a，冷卻套管216處連接有外側導波管210b。冷卻套管216亦具有作為導波管的功能。藉此，於內側導波管210a與外側導波管210b之間傳播的微波係於槽孔板214與冷卻套管216之間一邊進行反射，並穿透介電體板218及介電體窗212而到達處理容器12A內。
處理容器12A之側壁處形成有反應氣體之供給口120b。供給口120b連接有反應氣體之供給源220。如上述般，可使用氫氣作為反應氣體。於成膜裝置10A中，藉由將微波照射至反應氣體，以產生反應氣體電漿。
處理容器12A之底部處形成有將處理容器12A內之氣體排出用的排氣口120c。排氣口120c經由壓力調整器222而連接 至真空泵224。載置台14A連接有調節該載置台14A之溫度用的溫度調節器226。
成膜裝置10A更具備形成有噴射第1前驅物氣體、噴射第2前驅物氣體、及噴射沖洗氣體用之噴射口240a的加工頭部240。加工頭部240係經由支撐部242而連接至驅動裝置244。驅動裝置244係配置於處理容器12A外側。藉由驅動裝置244，加工頭部240可在面對載置台14A的位置，與處理容器12A內所劃出的退縮空間120d之間進行移動。另外，當加工頭部240位於退縮空間120d內時，閘門246會移動而隔離退縮空間120d。
支撐部242係劃出有將氣體供給至噴射口240a用的氣體供給路徑，於該支撐部242之氣體供給路徑中，連接有第1前驅物氣體之供給源246、第2前驅物氣體之供給源248、及沖洗氣體之供給源250。前述供給源246、248、及250均為可進行流量控制的氣體供給源。因此，可從加工頭部240選擇性地對被處理基體W噴射第1前驅物氣體、第2前驅物氣體、及沖洗氣體。
又，成膜裝置10A係具備控制部256。控制部256係連接至微波產生器202、真空泵224、溫度調節器226、驅動裝置244、以及供給源220、246、248、250。藉此，控制部256可各自控制微波輸出、處理容器12A內之壓力、載置台14A之溫度、加工頭部240之移動，以及，反應氣體、第1前驅物氣體、第2前驅物氣體、沖洗氣體的氣體流量及供給時機。
成膜裝置10A之加工頭部240係在其與載置台14A之間劃出供給第1前驅物氣體、第2前驅物氣體、及沖洗氣體之小空間。又，處理容器12A內可經常性地產生反應氣體電漿。根據前述成膜裝置，由於可縮小供給前驅物氣體的空間，且，可於處理容器12A內經常性地產生電漿，因此可達成高度的生產量。
另外，進一步地於其它實施形態中，亦可使用不具有加工 頭部240的枚葉式成膜裝置。於枚葉式成膜裝置中，處理容器內所供給之氣體可藉由第1前驅物氣體、沖洗氣體、反應氣體、第2前驅物氣體、沖洗氣體、反應氣體、沖洗氣體的順序進行切換，以進行上述含有摻雜物之膜的成膜製程。
又，上述製程模組PM3雖係加熱被處理基體W以進行退火，但亦可使用將微波照射至被處理基體W的製程模組，來作為使含有摻雜物之膜活性化用的製程模組。
又，除了DCS以外，亦可使用矽烷、二矽烷、甲基矽烷、二甲基矽烷、氯矽烷(SiH3Cl)、三氯矽烷(SiHCl3)等前驅物氣體來作為第1前驅物氣體。又，亦可使用B2H6與He的混合氣體、BF3、AsH3、AsH4、或PH3氣體來作為第2前驅物氣體。另外，在前驅物氣體含有碳的情況中，除了氫氣以外，反應氣體亦可含有氧氣。
又，上述實施形態主要係關於含有矽與摻雜物之膜的成膜製程，但該膜亦可含有其它半導體材料或III-V族化合物半導體之化合物半導體材料用以替代矽。
另一實施形態之摻雜處理方法係將所需摻雜物摻雜至被處理基板的方法，係包含下述工程：(a)對其內部配置有被處理基體之腔室(處理容器)內供給半導體材料之第1前驅物氣體，以吸附於被處理基體；(b)對處理容器內供給摻雜物材料之第2前驅物氣體，以吸附於被處理基體；以及(c)在處理容器內，在環境氣體中進行電漿處理，以針對吸附於被處理基體的原子吸附層進行摻雜。於一實施形態中，可藉由微波激發出電漿。
該摻雜處理方法係使用ALD(Atomic Layer Deposition)法使第1前驅物氣體及第2前驅物氣體吸附於被處理基體之後，藉由電漿處理以針對吸附於被處理基板的摻雜物之原子吸附層進行摻雜。因此，根據本方法，可使含有摻雜物之膜相對於具有立體結構之表面(即，方向互異之複數個表面)均勻且一致(Conformal)地形成。一致係指具有立體結構之表面無濃 度不均，均勻摻雜的狀況。
S1‧‧‧基體搬送
S2‧‧‧第1前驅物氣體吸附
S3‧‧‧沖洗
S4‧‧‧電漿處理
S5‧‧‧第1前驅物氣體吸附
S6‧‧‧沖洗
S7‧‧‧電漿處理
S8‧‧‧結束？
S9‧‧‧基體搬送
S10‧‧‧覆蓋層成膜
S11‧‧‧基體搬送
S12‧‧‧退火

Claims (20)

  1. 一種成膜方法，係包含下列工程：對其內部配置有被處理基體之處理容器內供給半導體材料之第1前驅物氣體的工程，使該第1前驅物氣體吸附於該被處理基體；對該處理容器內供給摻雜物材料之第2前驅物氣體的工程，使該第2前驅物氣體吸附於該被處理基體；以及在該處理容器內產生反應氣體電漿的工程，實施電漿處理以針對吸附於該被處理基體之層進行改質。
  2. 如申請專利範圍第1項之成膜方法，其中供給該第1前驅物氣體的工程與供給該第2前驅物氣體的工程係分別進行。
  3. 如申請專利範圍第2項之成膜方法，其中產生該電漿的工程係包含進行第1電漿處理的工程與進行第2電漿處理的工程；在進行該第1電漿處理的工程中，係對於藉由供給該第1前驅物氣體的工程而吸附於該被處理基體之層，藉由該反應氣體的電漿來進行電漿處理；且在進行該第2電漿處理的工程中，係對於藉由供給該第2前驅物氣體的工程而吸附於該被處理基體之層，進行電漿處理。
  4. 如申請專利範圍第3項之成膜方法，其中該第1前驅物氣體及該第2前驅物氣體係各自包含氫原子及氯原子中任一種以上；且在進行該第1電漿處理的工程及進行該第2電漿處理的工程中，係激發出作為該反應氣體的氫氣電漿。
  5. 如申請專利範圍第1項之成膜方法，其中藉由同時實施供給該第1前驅物氣體的工程與供給該第2前驅物氣體的工程，使該第1前驅物氣體與該第2前驅物氣體的混合氣體吸附於該被處理基體。
  6. 如申請專利範圍第5項之成膜方法，其中該第1前驅物氣體 及該第2前驅物氣體係各自包含氫原子及氯原子中任一種以上；且在進行該電漿處理的工程中，係激發出作為該反應氣體的氫氣電漿。
  7. 如申請專利範圍第1至6項中任一項之成膜方法，其中在進行該電漿處理的工程中，係藉由微波來激發出電漿。
  8. 如申請專利範圍第7項之成膜方法，其中在進行該電漿處理的工程中，該處理容器內壓力係設定為133.3Pa~6666Pa範圍內之壓力。
  9. 如申請專利範圍第1項之成膜方法，其中更包含退火工程，係將包含吸附該第1前驅物氣體的工程、吸附該第2前驅物氣體的工程及產生該電漿的工程等一連串工程反覆地進行一次以上之後，對該被處理基體進行退火。
  10. 如申請專利範圍第9項之成膜方法，其中對該被處理基體進行退火的工程係實施達0.1~10秒。
  11. 如申請專利範圍第9或10項之成膜方法，其中在對該被處理基體進行退火工程之前，更包含在形成於該被處理基體上之膜表面形成覆蓋層的工程。
  12. 一種成膜裝置，係具備：處理容器，係於其內部配置有被處理基體；供給部，係對該處理容器內供給該第1前驅物氣體及該第2前驅物氣體，使半導體材料之第1前驅物氣體及摻雜物材料之第2前驅物氣體吸附於該被處理基體；以及電漿產生部，係於該處理容器內產生反應氣體電漿，以藉由電漿處理對吸附於該被處理基體之層進行改質。
  13. 如申請專利範圍第12項之成膜裝置，其中更具備控制部，係控制該供給部及該電漿產生部。
  14. 如申請專利範圍第13項之成膜裝置，其中該控制部係進行下列控制：控制該供給部，用以將該第1前驅物氣體供給至該處理容 器內；控制該電漿產生部，用以產生該反應氣體電漿，針對藉由該第1前驅物氣體之供給而吸附於該被處理基體之層進行電漿處理；控制該供給部，用以將該第2前驅物氣體供給至該處理容器內；以及控制該電漿產生部，用以產生該反應氣體電漿，針對藉由該第2前驅物氣體之供給而吸附於該被處理基體之層進行電漿處理。
  15. 如申請專利範圍第13或14項之成膜裝置，其中該供給部係將該第1前驅物氣體與該第2前驅物氣體之混合氣體供給至該處理容器內；且該控制部係進行下列控制：控制該供給部，用以將該混合氣體供給至該處理容器內；以及控制該電漿產生部，用以產生該反應氣體電漿，針對藉由該混合氣體之供給而吸附於該被處理基體之層進行電漿處理。
  16. 如申請專利範圍第12項之成膜裝置，其中該第1前驅物氣體及該第2前驅物氣體各自包含氫原子及氯原子中任一種以上；且該電漿產生部係產生作為該反應氣體之氫氣電漿。
  17. 如申請專利範圍第12項之成膜裝置，其中該電漿產生部係藉由微波來激發出該反應氣體電漿。
  18. 如申請專利範圍第12項之成膜裝置，其中該成膜裝置係使用ALD成膜的摻雜系統之成膜裝置。
  19. 一種成膜系統，係具備：成膜裝置，係如申請專利範圍第12至18項中任一項所記載的成膜裝置；以及退火裝置，係接收經該成膜裝置所處理的被處理基體，對 該被處理基體進行退火。
  20. 如申請專利範圍第19項之成膜系統，其中更具備另一成膜裝置，係與該成膜裝置經由真空搬送系統而連接，從該成膜裝置接收被處理基體，於該被處理基體表面形成覆蓋層；且該退火裝置係連接至該另一成膜裝置，以針對從該另一成膜裝置所搬送而來的被處理基體進行退火。
TW102114365A 2012-04-23 2013-04-23 成膜方法、成膜裝置及成膜系統 TW201405634A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012097624 2012-04-23

Publications (1)

Publication Number Publication Date
TW201405634A true TW201405634A (zh) 2014-02-01

Family

ID=49483081

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114365A TW201405634A (zh) 2012-04-23 2013-04-23 成膜方法、成膜裝置及成膜系統

Country Status (5)

Country Link
US (1) US20150087140A1 (zh)
JP (1) JP5926794B2 (zh)
KR (1) KR20140147109A (zh)
TW (1) TW201405634A (zh)
WO (1) WO2013161768A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI663280B (zh) * 2015-05-01 2019-06-21 東京威力科創股份有限公司 成膜方法及成膜裝置
TWI665713B (zh) * 2015-04-22 2019-07-11 日商東京威力科創股份有限公司 電漿處理裝置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5839606B2 (ja) * 2013-02-26 2016-01-06 東京エレクトロン株式会社 窒化膜を形成する方法
CN105917445B (zh) * 2014-01-13 2020-05-22 应用材料公司 具有空间原子层沉积的自对准式双图案化
JP6084179B2 (ja) * 2014-04-09 2017-02-22 東京エレクトロン株式会社 基板処理装置および基板処理方法
US20160002784A1 (en) * 2014-07-07 2016-01-07 Varian Semiconductor Equipment Associates, Inc. Method and apparatus for depositing a monolayer on a three dimensional structure
TWI696724B (zh) * 2014-09-10 2020-06-21 美商應用材料股份有限公司 空間原子層沈積中的氣體分離控制
WO2018012049A1 (ja) * 2016-07-14 2018-01-18 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6832785B2 (ja) * 2016-08-08 2021-02-24 東京エレクトロン株式会社 シリコン窒化膜の成膜方法および成膜装置
US10861667B2 (en) * 2017-06-27 2020-12-08 Peter F. Vandermeulen Methods and systems for plasma deposition and treatment
KR20190005741A (ko) * 2017-07-07 2019-01-16 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법
CN111095481B (zh) * 2017-09-03 2024-01-02 应用材料公司 使用保形掺杂物膜沉积在3d结构中的保形卤素掺杂
KR101999771B1 (ko) 2018-07-20 2019-07-12 주식회사 대양에스티 식기세척기용 식기투입기
TWI812475B (zh) 2018-09-29 2023-08-11 美商應用材料股份有限公司 具有精確溫度和流量控制的多站腔室蓋
WO2021021381A1 (en) * 2019-08-01 2021-02-04 Applied Materials, Inc. Arsenic diffusion profile engineering for transistors
CN110416071A (zh) * 2019-08-01 2019-11-05 江苏微导纳米装备科技有限公司 一种晶体硅太阳能电池的硅基薄膜镀膜方法
KR102290543B1 (ko) 2019-08-02 2021-08-18 주식회사 대양에스티 식판 담금형 애벌세척기
JP7200880B2 (ja) * 2019-08-19 2023-01-10 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319550B2 (ja) * 1995-03-17 2002-09-03 キヤノン株式会社 多結晶Ｓｉ薄膜の堆積法
AU8675798A (en) * 1997-07-29 1999-02-22 Silicon Genesis Corporation Cluster tool method and apparatus using plasma immersion ion implantation
KR100373853B1 (ko) * 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
US7540920B2 (en) * 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US9121098B2 (en) * 2003-02-04 2015-09-01 Asm International N.V. NanoLayer Deposition process for composite films
KR20060079144A (ko) * 2003-06-18 2006-07-05 어플라이드 머티어리얼스, 인코포레이티드 배리어 물질의 원자층 증착
JP2006229070A (ja) * 2005-02-18 2006-08-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20070087581A1 (en) * 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
WO2008108754A1 (en) * 2007-03-06 2008-09-12 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
US8637411B2 (en) * 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI665713B (zh) * 2015-04-22 2019-07-11 日商東京威力科創股份有限公司 電漿處理裝置
TWI663280B (zh) * 2015-05-01 2019-06-21 東京威力科創股份有限公司 成膜方法及成膜裝置

Also Published As

Publication number Publication date
JP5926794B2 (ja) 2016-05-25
WO2013161768A1 (ja) 2013-10-31
KR20140147109A (ko) 2014-12-29
US20150087140A1 (en) 2015-03-26
JPWO2013161768A1 (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
TW201405634A (zh) 成膜方法、成膜裝置及成膜系統
KR102588666B1 (ko) 기판 상의 구조물 형성 방법
JP7048575B2 (ja) ギャップを充填する方法及び装置
JP5839606B2 (ja) 窒化膜を形成する方法
KR101244832B1 (ko) 인장 응력 및 압축 응력을 받은 반도체용 재료
KR101380985B1 (ko) 플라즈마 처리 장치
KR20190095142A (ko) 실리콘 산화물막에 대한 증착후 처리 방법
US20140023794A1 (en) Method And Apparatus For Low Temperature ALD Deposition
US10573512B2 (en) Film forming method
KR102412517B1 (ko) 이중층 ald를 사용한 정확한 임계 치수 제어
KR20100027062A (ko) 활성화 가스 인젝터, 성막 장치 및 성막 방법
JP2012506640A (ja) 窒化シリコン電荷トラップ層を有する不揮発性メモリ
US11081340B2 (en) Argon addition to remote plasma oxidation
US9245793B2 (en) Plasma treatment of low-K surface to improve barrier deposition
TW202028509A (zh) 沉積氮化矽的方法
WO2008089297A1 (en) Multilayer silicon nitride deposition for a semiconductor device
US20150140836A1 (en) Methods to Control SiO2 Etching During Fluorine Doping of Si/SiO2 Interface
TWI830918B (zh) 形成電子裝置結構之方法、用於施行其之系統及根據其所形成之結構
KR101512880B1 (ko) 성막 방법 및 성막 장치
TWI837045B (zh) 具有氣體分佈及個別泵送的批次固化腔室