KR20140147109A - 성막 방법, 성막 장치, 및 성막 시스템 - Google Patents

성막 방법, 성막 장치, 및 성막 시스템 Download PDF

Info

Publication number
KR20140147109A
KR20140147109A KR1020147029650A KR20147029650A KR20140147109A KR 20140147109 A KR20140147109 A KR 20140147109A KR 1020147029650 A KR1020147029650 A KR 1020147029650A KR 20147029650 A KR20147029650 A KR 20147029650A KR 20140147109 A KR20140147109 A KR 20140147109A
Authority
KR
South Korea
Prior art keywords
gas
plasma
precursor gas
film forming
precursor
Prior art date
Application number
KR1020147029650A
Other languages
English (en)
Inventor
도시히사 노자와
히로카즈 우에다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140147109A publication Critical patent/KR20140147109A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

일 실시형태에 따른 성막 방법은, (a) 그 내부에 피처리 기체가 배치된 처리 용기 내에 반도체 재료의 제1 전구체 가스를 공급하는 공정으로서, 제1 전구체 가스를 피처리 기체에 흡착시키는, 제1 전구체 가스를 공급하는 공정과, (b) 처리 용기 내에 도펀트 재료의 제2 전구체 가스를 공급하는 공정으로서, 제2 전구체 가스를 피처리 기체에 흡착시키는, 제2 전구체 가스를 공급하는 공정과, (c) 처리 용기 내에 있어서 반응 가스의 플라즈마를 생성하는 공정으로서, 피처리 기체에 흡착한 층을 개질하도록 플라즈마 처리를 행하는, 플라즈마를 생성하는 공정을 포함한다.

Description

성막 방법, 성막 장치, 및 성막 시스템{FILM FORMING METHOD, FILM FORMING DEVICE, AND FILM FORMING SYSTEM}
본 발명의 실시형태는, 성막 방법, 및 이 방법의 실시에 이용할 수 있는 성막 장치 및 성막 시스템에 관한 것으로, 보다 상세하게는 도펀트를 함유하는 층의 성막에 관한 것이다.
반도체 장치, 예컨대 LSI 대규모 집적 회로의 제조에 있어서는, 피처리 기체(基體)(실리콘 기판)의 일부 영역에 대하여 플래너형, 핀형, 또는 나노와이어형의 MOSFET(전계 효과형 트랜지스터)를 형성하는 공정이 있고, 이러한 공정에서는, 포토리소그래피에 의한 미세 회로 패턴의 형성 공정 외에, 소스 영역, 드레인 영역, 및/또는 확장 영역과 같은 p형 또는 n형의 도전성을 갖는 영역을 형성하기 위해서, 이온 주입 장치나 플라즈마 성막 장치나 열 CVD 장치에 의해, 성막이나 여러 가지의 플라즈마 처리나 도핑 처리가 행해진다.
상기 MOSFET(전계 효과형 트랜지스터)를 형성하는 공정 중에 있어서, 도핑 처리에는, 통상, 고상(固相) 확산, 이온 빔 주입, 또는 플라즈마 도핑과 같은 기술이 이용되고 있다. 고상 확산은, 피처리 기체에 도핑시키고자 하는 원소(도펀트)를 포함하는 퇴적막층을 CVD법으로 형성시키거나, 혹은, 도핑시키고자 하는 원소를 포함하는 기체 분위기 내에서 피처리 기체를 가열함으로써 도펀트를 확산시키는 기술이다. 이온 빔 주입은, 비교적 높은 에너지의 이온 빔을 이용하여 피처리 기체에 도펀트를 주입하는 기술이다. 또한, 플라즈마 도핑은, 특허문헌 1에 기재되어 있는 바와 같이, 도펀트를 포함하는 가스의 플라즈마를 생성하여, 피처리 기체에 RF 바이어스를 인가시킴으로써, 피처리 기체에 직접 도펀트를 주입하는 기술이다.
한편으로, 최근의 LSI 대규모 집적 회로의 반도체 장치의 미세화에 수반하여, 입체 구조(3차원 구조)를 갖는 LSI 대규모 집적 회로의 반도체 장치가 주목받고 있다. 예컨대, MOSFET의 경우에는, 핀형 또는 나노와이어형의 MOSFET의 개발이 진행되고 있다.
특허문헌 1 : 일본 특허 공개 제2008-300687호 공보
그러나, 전술한 고상 확산법에서는, 일반적으로 매우 고온의 가열을 행하기 위해서 반도체 장치/LSI 기판 중의 확산층이 원하는 깊이(확산 깊이)보다 매우 커져 버린다. 그 때문에 최근 매우 요구가 강하게 되고 있는 반도체 소자의 미세화에 대응할 수 없다. 또한, 고상 확산에서는, 이온의 확산 방향을 제어할 수 없기 때문에, 채널 길이 방향으로 도펀트가 확산하여 소스 영역과 드레인 영역이 접속되는 일이 있다. 또한, 이온 빔 주입 및 플라즈마 도핑에서는, 입체적 구조를 갖는 반도체 기판 표면, 즉, 서로 방향이 상이한 복수의 요철 형상 표면에 대한 이온의 조사량이 상이하기 때문에, 이러한 복수의 표면에 균일한 도핑을 행하기 어렵다.
따라서, 본 기술 분야에 있어서는, 도펀트를 포함하는 막을 균일하게 입체적 구조를 갖는 반도체 기판 표면에 대해서도 추종하도록 형성하는 것이 요청되어 있다.
본 발명의 일측면에 따른 성막 방법은, (a) 그 내부에 피처리 기체가 배치된 처리 용기 내에 반도체 재료의 제1 전구체 가스를 공급하는 공정으로서, 제1 전구체 가스를 피처리 기체에 흡착시키는, 그 공정과, (b) 처리 용기 내에 도펀트 재료의 제2 전구체 가스를 공급하는 공정으로서, 제2 전구체 가스를 피처리 기체에 흡착시키는, 그 공정과, (c) 처리 용기 내에 있어서 반응 가스의 플라즈마를 생성하는 공정으로서, 피처리 기체에 흡착한 층을 개질하도록 플라즈마 처리를 행하는, 그 공정을 포함한다. 일 실시형태에 있어서는, 마이크로파에 의해 플라즈마가 여기되어도 좋다.
이 성막 방법은, ALD(Atomic Layer Deposition)법에 의해 제1 전구체 가스 및 제2 전구체 가스를 피처리 기체에 흡착시킨 후, 피처리 기판에 흡착한 도펀트의 원자 흡착층을 플라즈마 처리에 의해 개질한다. 따라서, 본 방법에 따르면, 도펀트를 포함하는 막을, 입체적 구조를 갖는 표면, 즉, 서로 방향이 상이한 복수의 표면에 대해서도 균일하고 컨포멀하게 형성하는 것이 가능해진다. 한편, 컨포멀이란, 입체 구조를 갖는 표면에 농도 불균일 없이 균일하게 도핑되는 상황을 나타낸다.
또한, 일 실시형태에 있어서는, 제1 전구체 가스를 공급하는 공정과 제2 전구체 가스를 공급하는 공정이 별개로 행해져도 좋다. 이 실시형태에 있어서는, 제1 전구체 가스를 공급하는 공정의 실시 횟수와 제2 전구체 가스를 공급하는 공정의 실시 횟수의 비에 의해, 피처리 기체에 형성되는 막에 포함되는 도펀트의 농도를 조정할 수 있다. 일 실시형태에 있어서는, 플라즈마를 생성하는 공정은, 제1 플라즈마 처리를 행하는 공정과 제2 플라즈마 처리를 행하는 공정을 포함하고, 제1 플라즈마 처리를 행하는 공정에서는, 제1 전구체 가스를 공급하는 공정에 의해 피처리 기체에 흡착한 층에 대하여, 반응 가스의 플라즈마에 의한 플라즈마 처리가 행해지고, 제2 플라즈마 처리를 행하는 공정에서는, 제2 전구체 가스를 공급하는 공정에 의해 피처리 기체에 흡착한 층에 대하여 플라즈마 처리가 행해져도 좋다.
또한, 일 실시형태에 있어서는, 제1 전구체 가스 및 제2 전구체 가스는 각각, 수소 원자 및 염소 원자 중 하나 이상을 더 포함하고, 제1 플라즈마 처리를 행하는 공정 및 제2 플라즈마 처리를 행하는 공정에 있어서, 반응 가스인 수소 가스의 플라즈마가 여기되어도 좋다. 이 실시형태에 따르면, 수소를 이용한 환원 반응에 의해, 피처리 기체에 흡착한 층으로부터 도펀트 이외의 불순물을 제거하는 것이 가능해진다.
또한, 일 실시형태에 있어서는, 제1 전구체 가스를 공급하는 공정과 제2 전구체 가스를 공급하는 공정을 동시에 실시함으로써, 피처리 기체에 제1 전구체 가스와 제2 전구체 가스의 혼합 가스를 흡착시켜도 좋다. 이 실시형태에서는, 제1 전구체 가스의 유량과 제2 전구체 가스의 유량의 비에 의해, 피처리 기체에 형성되는 막에 포함되는 도펀트의 농도를 조정할 수 있다. 일 실시형태에 있어서, 제1 전구체 가스 및 제2 전구체 가스는 각각, 수소 원자 및 염소 원자 중 하나 이상을 더 포함하고, 플라즈마 처리를 행하는 공정에서는, 반응 가스인 수소 가스의 플라즈마가 여기되어도 좋다. 이 실시형태에 따르면, 수소를 이용한 환원 반응에 의해, 피처리 기체에 흡착한 층으로부터 원하는 도펀트 이외의 불순물을 제거하는 것이 가능해진다.
또한, 일 실시형태에 따른 성막 방법은, 제1 전구체 가스를 흡착시키는 공정, 제2 전구체 가스를 흡착시키는 공정, 및 플라즈마를 생성하는 공정을 포함하는 일련의 공정을 1회 이상 반복한 후에, 피처리 기체를 어닐링하는 공정을 더 포함하고 있어도 좋다. 이 실시형태에 따르면, 피처리 기체를 어닐링함으로써, 피처리 기체에 형성된 막을 활성화시키는 것이 가능해진다.
또한, 일 실시형태에 따른 성막 방법은, 피처리 기체를 어닐링하는 공정 전에, 피처리 기체 위에 형성된 막의 표면에 캡층을 형성하는 공정을 더 포함하고 있어도 좋다. 이 실시형태에 따르면, 전술한 일련의 공정에 의해 형성된 막을 보호하면서 어닐링을 실시하는 것이 가능해지고, 그 결과, 막에 포함되는 도펀트가 그 막으로부터 어닐링에 의해 바깥쪽 확산하여 도펀트 농도가 저하되는 것을 억제하는 것이 가능해진다.
본 발명의 별도의 일측면에 따른 성막 장치는, 처리 용기, 공급부, 및 플라즈마 생성부를 구비한다. 처리 용기 내에는 피처리 기체가 배치된다. 공급부는 반도체 재료의 제1 전구체 가스, 및 도펀트 재료의 제2 전구체 가스를 피처리 기체에 흡착시키도록 처리 용기 내에 그 제1 전구체 가스 및 그 제2 전구체 가스를 공급한다. 플라즈마 생성부는, 피처리 기체에 흡착한 층을 플라즈마 처리에 의해 개질하도록 처리 용기 내에 있어서 반응 가스의 플라즈마를 생성한다. 일 실시형태에 있어서, 플라즈마 생성부는, 마이크로파에 의해 여기되는 플라즈마를 이용해도 좋다.
이 성막 장치는, ALD(Atomic Layer Deposition)법에 의해 제1 전구체 가스 및 제2 전구체 가스를 피처리 기체에 흡착시키고, 피처리 기체에 흡착한 층을 플라즈마 처리에 의해 개질시키는 것을 의도할 수 있다. 따라서, 본 성막 장치에 따르면, 도펀트를 포함하는 막을, 입체적 구조를 갖는 반도체 기판 표면에 대하여 균일하고 컨포멀하게 형성하는 것이 가능해진다.
일 실시형태에 따른 성막 장치는, 공급부 및 플라즈마 생성부를 제어하는 제어부를 더 구비할 수 있다.
일 실시형태에 있어서, 제어부는, (a) 처리 용기 내에 제1 전구체 가스를 공급하도록 공급부를 제어하고, (b) 제1 전구체 가스의 공급에 의해 피처리 기체에 흡착한 층에 대하여 플라즈마 처리를 행하기 위해서 반응 가스의 플라즈마를 생성하도록 플라즈마 생성부를 제어하며, (c) 처리 용기 내에 제2 전구체 가스를 공급하도록 공급부를 제어하고, (d) 제2 가스의 공급에 의해 피처리 기체에 흡착한 층에 대하여 플라즈마 처리를 행하기 위해서 반응 가스의 플라즈마를 생성하도록 상기 플라즈마 생성부를 제어해도 좋다. 이 실시형태에 있어서는, 제1 전구체 가스의 공급의 실시 횟수와 제2 전구체 가스의 공급의 실시 횟수의 비에 의해, 피처리 기체에 형성되는 막에 포함되는 도펀트의 농도를 조정할 수 있다.
일 실시형태에 있어서, 공급부는, 제1 전구체 가스와 제2 전구체 가스의 혼합 가스를 처리 용기 내에 공급해도 좋고, 제어부는, 처리 용기 내에 혼합 가스를 공급하도록 공급부를 제어하며, 혼합 가스의 공급에 의해 피처리 기체에 흡착한 층에 대하여 플라즈마 처리를 행하기 위해서 반응 가스의 플라즈마를 생성하도록 플라즈마 생성부를 제어해도 좋다. 이 실시형태에서는, 제1 전구체 가스의 유량과 제2 전구체 가스의 유량의 비에 의해, 피처리 기체에 형성되는 막에 포함되는 도펀트의 농도를 조정할 수 있다.
일 실시형태에 있어서, 제1 가스 및 제2 가스는 각각, 수소 원자 및 염소 원자 중 하나 이상을 더 포함하고, 플라즈마 생성부는, 반응 가스인 수소 가스의 플라즈마를 생성해도 좋다. 이 실시형태에 따르면, 수소를 이용한 환원 반응에 의해, 피처리 기체에 흡착한 층으로부터 도펀트 이외의 불순물을 제거하는 것이 가능해진다.
본 발명의 또 다른 실시형태에 따른 성막 시스템은, ALD 성막을 이용한 도핑 시스템으로, 전술한 측면 또는 실시형태 중 어느 하나의 성막 장치와, 성막 장치에 의해서 처리된 피처리 기판을 받아들여 피처리 기판을 어닐링하는 어닐링 장치를 구비한다. 이 성막 시스템에 따르면, 피처리 기판을 어닐링함으로써, 피처리 기체에 형성된 막을 활성화시키는 것이 가능해진다.
일 실시형태에 따른 성막 시스템은, 별도의 ALD 성막을 이용한 도핑 시스템의 성막 장치를 더 구비하고 있어도 좋고, 그 별도의 ALD 성막 장치는, 성막 장치와 진공 반송계를 통해 접속되어 있으며, 성막 장치로부터 피처리 기체를 받아들여 피처리 기체의 표면에 캡층을 형성해도 좋고, 어닐링 장치는 그 별도의 성막 장치에 접속되어 있고 그 별도의 성막 장치로부터 반송된 피처리 기체를 어닐링해도 좋다. 이 실시형태에 따르면, 피처리 기체에 형성된 막을 보호하면서, 어닐링을 실시하는 것이 가능해지고, 그 결과, 막에 포함되는 도펀트가 그 막으로부터 이탈하는 것을 억제하는 것이 가능해진다.
이상 설명한 바와 같이, 본 발명의 여러 가지의 측면 및 실시형태에 따르면, 도펀트를 포함하는 막을 높은 균일성으로 입체적 표면에 대해서도 추종하도록 형성하는 것이 가능해진다.
도 1은 일 실시형태에 따른 성막 시스템을 개략적으로 나타내는 평면도이다.
도 2는 일 실시형태에 따른 성막 장치의 단면도이다.
도 3은 일 실시형태에 따른 성막 장치를 개략적으로 나타내는 상면도이다.
도 4는 도 3에 나타내는 성막 장치로부터 처리 용기의 상부를 제거한 상태를 나타내는 평면도이다.
도 5는 도 2에 나타내는 성막 장치 일부의 확대 단면도이며, 영역 R1을 포함하는 부분을 축선(X)와 평행하게 횡단하는 단면을 나타내는 도면이다.
도 6은 도 2에 나타내는 성막 장치의 가스 공급부(16)의 분사부, 배기부(18)의 배기구, 및 가스 공급부(20)의 분사구를, 아래쪽, 즉, 배치대측에서 본 평면도이다.
도 7은 분사부(16a), 배기구(18a), 및 분사구(20a)를 구획하는 일 실시형태에 따른 유닛의 분해 사시도이다.
도 8은 도 7에 나타내는 유닛을 위쪽에서 본 평면도이다.
도 9는 도 2에 나타내는 성막 장치의 확대 단면도이며, 플라즈마 생성부가 설치되어 있는 부분의 확대 단면도이다.
도 10은 일 실시형태에 따른 성막 장치의 하나의 안테나를 위쪽에서 보아 나타내는 평면도이다.
도 11은 도 10의 XI-XI선을 따라서 자른 단면도이다.
도 12는 일 실시형태의 성막 장치를 그 제조 공정에 이용할 수 있는 반도체 장치의 일례를 나타내는 사시도이다.
도 13은 일 실시형태의 성막 장치를 그 제조 공정에 이용할 수 있는 반도체 장치의 다른 일례를 나타내는 사시도이다.
도 14는 일 실시형태에 따른 성막 방법을 나타내는 흐름도이다.
도 15는 별도의 실시형태에 따른 성막 방법을 나타내는 흐름도이다.
도 16은 별도의 실시형태에 따른 성막 장치를 개략적으로 나타내는 단면도이다.
이하, 도면을 참조하여 여러 가지의 실시형태에 관해서 상세히 설명한다. 또, 각 도면에 있어서 동일 또는 상당 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
우선, 일 실시형태에 따른 ALD 성막을 이용한 도핑 시스템의 성막 장치를 구비하는 일 실시형태의 성막 시스템에 관해서 설명한다. 도 1은, 일 실시형태에 따른 성막 시스템을 개략적으로 나타내는 평면도이다. 도 1에 나타내는 성막 시스템(100)은, 배치대(102a∼102d), 수용 용기(104a∼104d), 로더 모듈(LM), 로드록 챔버(LL1, LL2), 프로세스 모듈(PM1, PM2, PM3) 및, 트랜스퍼 챔버(110)를 구비한다.
배치대(102a∼102d)는, 로더 모듈(LM)의 하나의 가장자리를 따라서 배열되어 있다. 이들 배치대(102a∼102d)의 위에는, 수용 용기(104a∼104d)가 각각 배치되어 있다. 수용 용기(104a∼104d) 내에는 피처리 기체(W)가 수용되어 있다.
로더 모듈(LM) 내에는 반송 로봇(Rb1)이 설치되어 있다. 반송 로봇(Rb1)은 수용 용기(104a∼104d) 중 어느 하나에 수용되어 있는 피처리 기체(W)를 추출하여, 그 피처리 기체(W)를 로드록 챔버(LL1 또는 LL2)에 반송한다.
로드록 챔버(LL1 및 LL2)는, 로더 모듈(LM)의 별도의 하나의 가장자리를 따라서 설치되어 있고, 예비 감압실을 구성하고 있다. 로드록 챔버(LL1 및 LL2)는, 트랜스퍼 챔버(110)에 게이트 밸브를 통해 각각 접속되어 있다.
트랜스퍼 챔버(110)는, 감압 가능한 챔버이며, 그 챔버 내에는 별도의 반송 로봇(Rb2)이 설치되어 있다. 트랜스퍼 챔버(110)에는, 프로세스 모듈(PM1∼PM3)이 대응의 게이트 밸브를 통해 각각 접속되어 있다. 반송 로봇(Rb2)은, 로드록 챔버(LL1 또는 LL2)로부터 피처리 기체(W)를 추출하여, 프로세스 모듈(PM1, PM2 및 PM3)에 순서대로 반송한다. 성막 시스템(100)의 프로세스 모듈(PM1, PM2, PM3)은 각각, 일 실시형태의 성막 장치, 별도의 성막 장치, 어닐링 장치일 수 있다.
이하, 프로세스 모듈(PM1)로서 이용할 수 있는 일 실시형태의 ALD 성막을 이용한 도핑 시스템의 성막 장치(10)에 관해서 설명한다. 우선, 도 2∼도 4를 참조한다. 도 2는, 일 실시형태에 따른 성막 장치의 단면도이다. 도 3은, 일 실시형태에 따른 성막 장치를 개략적으로 나타내는 상면도이다. 도 2는, 도 3의 II-II 선을 따라서 자른 단면을 나타내고 있다. 도 4는, 도 3에 나타내는 성막 장치로부터 처리 용기의 상부를 제거한 상태를 나타내는 평면도이다. 도 2∼도 4에 나타내는 성막 장치(10)는, 소위 세미배치식의 성막 장치로서, ALD 법에 의해 성막을 행하는 장치이다. 이 성막 장치(10)는, 처리 용기(12), 배치대(14), 가스 공급부(16), 배기부(18), 가스 공급부(20) 및 플라즈마 생성부(22)를 구비한다.
처리 용기(12)는, 축선(X) 방향으로 연장되는 대략 원통형의 용기이다. 처리 용기(12)는, 그 내부에 처리실(C)을 구획하고 있다. 처리 용기(12)는, 예컨대, 내면에 내플라즈마 처리(예컨대, 알루마이트 처리 또는 Y2O3의 용사(溶射) 처리)가 실시된 알루미늄과 같은 금속으로 구성될 수 있다. 일 실시형태에 있어서는, 도 2에 나타낸 바와 같이, 처리 용기(12)는, 하부(12a) 및 상부(12b)를 포함한다. 하부(12a)는, 위쪽에 개구한 통형상을 갖고 있고, 처리실(C)을 구획하는 측벽 및 바닥벽을 포함한다. 상부(12b)는, 처리실(C)을 위쪽으로부터 구획하는 덮개이다. 상부(12b)는, 하부(12a)의 상부 개구를 폐쇄하도록 하부(12a)의 꼭대기부에 부착되어 있다. 이들 하부(12a)와 상부(12b)와의 사이에는, 처리실(C)을 밀폐하기 위한 탄성 밀봉 부재가 설치되어 있어도 좋다.
처리 용기(12)에 의해서 구획되는 처리실(C) 내에는, 배치대(14)가 설치되어 있다. 배치대(14)는, 대략 원판 형상을 갖고 있다. 배치대(14)는, 축선(X) 중심으로 회전 가능하게 구성되어 있다. 일 실시형태에 있어서는, 배치대(14)는, 구동 기구(24)에 의해 축선(X) 중심으로 회전 구동된다. 구동 기구(24)는, 모터와 같은 구동 장치(24a) 및 회전축(24b)을 갖고, 처리 용기(12)의 하부(12a)에 부착되어 있다. 회전축(24b)은 축선(X)을 그 중심 축선으로 하여 처리실(C) 내까지 연장되어 있고, 구동 장치(24a)로부터의 구동력에 의해 축선(X) 중심으로 회전한다. 이 회전축(24b)에는, 배치대(14)의 중앙 부분이 지지되어 있다. 이에 따라, 배치대(14)는, 축선(X) 중심으로 회전된다. 또, 처리 용기(12)의 하부(12a)와 구동 기구(24) 사이에는, 처리실(C)을 밀봉하도록 O 링과 같은 탄성 밀봉 부재가 설치되어 있어도 좋다.
도 2 및 도 4에 나타낸 바와 같이, 배치대(14)의 상면에는, 하나 이상의 배치 영역(14a)이 설치되어 있다. 일 실시형태에 있어서는, 복수의 배치 영역(14a)은, 축선(X)에 대하여 둘레 방향에 배열되어 있다. 배치 영역(14a)은, 그 영역에 배치되는 피처리 기체(W)의 직경과 대략 동일 또는, 피처리 기체(W)의 직경보다도 약간 큰 직경을 갖는 오목부로서 구성되어 있다. 처리실(C) 내에 있어서 배치대(14)의 아래쪽에는, 배치 영역(14a)에 배치된 피처리 기체(W)를 가열하기 위한 히터(26)가 설치되어 있다. 피처리 기체(W)는, 처리 용기(12)에 설치된 게이트 밸브(G)를 통해 반송 로봇에 의해 처리실(C)에 반송되고, 배치 영역(14a)에 배치된다. 또한, 성막 장치(10)에 의한 처리 후의 피처리 기체(W)는, 반송 로봇에 의해 게이트 밸브(G)를 통해 처리실(C)로부터 추출된다. 이 처리실(C)은, 축선(X)에 대하여 둘레 방향에 배열된 제1 영역(R1) 및 제2 영역(R2)을 포함한다. 따라서, 배치 영역(14a)에 배치된 피처리 기체(W)는, 배치대(14)의 회전에 수반하여 제1 영역(R1) 및 제2 영역(R2)를 순서대로 통과한다.
이하, 도 3 및 도 4에 더하여, 도 5 및 도 6도 참조한다. 도 5는, 도 2에 나타내는 성막 장치 일부의 확대 단면도이며, 영역 R1을 포함하는 부분을 축선(X)과 평행하게 횡단하는 단면을 나타내고 있다. 도 6은, 도 2에 나타내는 성막 장치의 가스 공급부(16)의 분사부, 배기부(18)의 배기구, 및 가스 공급부(20)의 분사구를, 아래쪽, 즉, 배치대측에서 본 평면도이다. 도 3∼도 6에 나타낸 바와 같이, 제1 영역(R1)의 위쪽에는, 배치대(14)의 상면에 대면하도록 가스 공급부(16)의 분사부(16a)가 설치되어 있다. 환언하면, 처리실(C)에 포함되는 영역 중 분사부(16a)에 대면하는 영역이 제1 영역(R1)이 된다.
도 5 및 도 6에 나타낸 바와 같이, 분사부(16a)에는, 복수의 분사구(16h)가 형성되어 있다. 가스 공급부(16)는, 이들 복수의 분사구(16h)로부터 제1 영역(R1)에 전구체 가스를 공급한다. 전구체 가스가 제1 영역(R1)에 공급됨으로써, 제1 영역(R1)을 통과하는 피처리 기체(W)의 표면에는, 전구체 가스가 화학 흡착한다.
일 실시형태에 있어서는, 분사부(16a)로부터 제1 영역(R1)에 공급되는 전구체 가스에는, 제1 전구체 가스 및 제2 전구체 가스가 포함된다. 제1 전구체 가스는, 반도체 재료의 전구체 가스이다. 일 실시형태에 있어서, 제1 전구체 가스는, 반도체 재료로서 실리콘을 포함할 수 있고, 또한, 염소 원자 및 수소 원자 중 적어도 하나를 포함할 수 있다. 이러한 제1 전구체 가스는, 예컨대, DCS(디클로로실란)이다. 제2 전구체 가스는, 도펀트 재료의 전구체 가스이다. 제2 전구체 가스는, n형 도펀트 재료로서 비소 또는 인을 포함할 수 있다, 또한, 염소 원자 및 수소 원자 중 적어도 하나를 포함할 수 있다. 이러한 제2 전구체 가스는, 예컨대, AsClH2 가스이다. 혹은, 제2 전구체 가스는, p형 도펀트 재료로서 붕소를 포함할 수 있고, 또한, 염소 원자 및 수소 원자 중 적어도 하나를 포함할 수 있다. 이러한 제2 전구체 가스는, 예컨대, B(CH3)2H 가스이다. 또, 분사부(16a)로부터는, 제1 전구체 가스와 제2 전구체 가스를 전환하여 공급해도 좋고, 혹은, 이들 제1 및 제2 전구체 가스의 혼합 가스가 공급되어도 좋다.
일 실시형태에 있어서는, 도 6에 나타낸 바와 같이, 분사부(16a)를 구획하는 가장자리부에는, 둘레 방향으로부터 그 분사부(16a)를 구획하는 두 개의 가장자리부(16e)가 포함되어 있다. 이들 두 개의 가장자리부(16e)는, 축선(X)에 근접함에 따라서 서로 근접하도록 연장되어 있다. 두 개의 가장자리부(16e)는, 예컨대, 축선(X)에 대하여 방사 방향으로 연장될 수 있다. 즉, 분사부(16a)는 대략 부채형의 평면 형상을 갖고 있어도 좋다. 복수의 분사구(16h)는, 이들 두 개의 가장자리부(16e) 사이에 걸쳐서 설치되어 있다. 여기서, 배치대(14)의 회전에 수반한 피처리 기체(W) 내의 각 위치의 속도는, 축선(X)으로부터의 거리에 따라 상이하다. 즉, 축선(X)으로부터 떨어진 위치만큼, 그 속도는 빨라진다. 이 실시형태에서는, 축선(X)으로부터 떨어진 피처리 기체(W) 내의 위치만큼, 보다 많은 분사구(16h)에 대면하도록 분사부(16a)가 구성되어 있다. 따라서, 피처리 기체(W)의 각 위치가 전구체 가스에 노출되는 시간의 변동이 저감될 수 있다.
도 5 및 도 6에 나타낸 바와 같이, 분사부(16a)의 주위에는 배기구(18a)가 설치되어 있고, 배기부(18)는 그 배기구(18a)로부터 제1 영역(R1)의 배기를 행한다. 배기부(18)의 배기구(18a)는, 배치대(14)의 상면에 대면하고 있고, 도 6에 나타낸 바와 같이, 분사부(16a)의 외주를 둘러싸는 폐로를 따라서 연장되어 있다. 이와 같이, 성막 장치(10)에서는, 폭이 좁은 배기구(18a)가 분사부(16a)의 주위를 둘러싸고 있다.
또한, 도 5 및 도 6에 나타낸 바와 같이, 배기구(18a)의 주위에는 가스 공급부(20)의 분사구(20a)가 설치되어 있고, 가스 공급부(20)는 그 분사구(20a)로부터 퍼지 가스를 분사한다. 가스 공급부(20)의 분사구(20a)는, 배치대(14)의 상면에 대면하고 있고, 배기구(18a)의 외주를 둘러싸는 폐로를 따라서 연장되어 있다. 가스 공급부(20)에 의해 공급되는 퍼지 가스로서는, 예컨대, Ar 가스 또는 N2 가스와 같은 불활성 가스를 이용할 수 있다. 이러한 퍼지 가스가 피처리 기체(W)에 분무되면, 그 피처리 기체(W)에 지나치게 화학 흡착하고 있는 전구체 가스가 피처리 기체로부터 기판에 1원소 흡착분 이외의 잉여 흡착분이 제거된다.
성막 장치(10)에서는, 배기구(18a)로부터의 배기 및 분사구(20a)로부터의 퍼지 가스의 분사에 의해, 제1 영역(R1)에 공급되는 전구체 가스가 제1 영역(R1)의 밖으로 누설되는 것을 억제하고 있고, 또한, 제2 영역(R2)에 있어서 후술하는 바와 같이 공급되는 반응 가스 또는 그 라디칼 등이 제1 영역(R1)에 침입하는 것을 억제하고 있다. 즉, 배기부(18) 및 가스 공급부(20)는, 제1 영역(R1)과 제2 영역(R2)을 분리하고 있다. 또한, 분사구(20a) 및 배기구(18a)는 분사부(16a)의 외주를 둘러싸는 폐로를 따라서 연장되는 띠형상의 평면 형상을 갖고 있기 때문에, 분사구(20a) 및 배기구(18a)의 각각의 폭은 좁아지고 있다. 따라서, 제2 영역(R2)이 축선(X)에 대하여 둘레 방향에 연장되는 각도 범위를 확보하면서, 제1 영역(R1)과 제2 영역(R2)의 분리가 실현된다. 일 실시형태에 있어서는, 제1 영역(R1)과 제2 영역(R2) 사이에 있어서 연장되어 있는 배기구(18a)의 폭(W2) 및 분사구(20a)의 폭(W3)(도 6 참조)은, 배치 영역(14a)의 직경(W1)(도 4 참조)보다 작아지고 있다.
일 실시형태에 있어서, 성막 장치(10)는, 분사부(16a), 배기구(18a), 및 분사구(20a)를 구획하는 유닛(U)을 구비할 수 있다. 이하, 도 7 및 도 8도 참조한다. 도 7은, 분사부(16a), 배기구(18a), 및 분사구(20a)를 구획하는 일 실시형태에 따른 유닛의 분해 사시도이다. 도 8은, 도 7에 나타내는 유닛을 위쪽에서 본 평면도이다. 또, 도 8에는 유닛(U)의 상면이 표시되어 있고, 도 6에는, 유닛(U)의 하면이 표시되어 있다. 도 5∼도 8에 나타낸 바와 같이, 유닛(U)은, 제1 부재(M1), 제2 부재(M2), 제3 부재(M3) 및 제4 부재(M4)로 구성되어 있고, 제1∼제4 부재(M1∼M4)가 위에서 순서대로 중첩된 구조를 갖고 있다. 유닛(U)은, 처리 용기(12)의 상부(12b)의 하면에 맞닿도록 처리 용기(12)에 부착되어 있고, 처리 용기(12)의 상부(12b)의 하면과 제1 부재(M1) 사이에는, 탄성 밀봉 부재(30)가 설치되어 있다. 이 탄성 밀봉 부재(30)는, 제1 부재(M1)의 상면의 외부 가장자리를 따라서 연장되어 있다.
제1∼제4 부재(M1∼M4)는, 대략 부채형의 평면 형상을 갖고 있다. 제1 부재(M1)는, 그 하부측에 있어서, 제2∼제4 부재(M2∼M4)가 들어가는 오목부를 구획하고 있다. 또한, 제2 부재(M2)는, 그 하부측에 있어서, 제3∼제4 부재(M3∼M4)가 들어가는 오목부를 구획하고 있다. 제3 부재(M3)와 제4 부재(M4)는 대략 동일한 평면 사이즈를 갖고 있다.
유닛(U)에 있어서는, 제1∼제3 부재(M1∼M3)를 관통하는 가스 공급로(16p)가 형성되어 있다. 가스 공급로(16p)는 그 상단에 있어서, 처리 용기(12)의 상부(12b)에 설치된 가스 공급로(12p)와 접속하고 있다. 이 가스 공급로(12p)에는, 밸브(16v) 및 매스플로우 컨트롤러와 같은 유량 제어기(16c)를 통해, 제1 전구체 가스의 가스원(16g)이 접속되어 있다. 또한, 가스 공급로(12p)에는, 밸브(17v) 및 매스플로우 컨트롤러와 같은 유량 제어기(17c)를 통해, 제2 전구체 가스의 가스원(17g)이 접속되어 있다. 또한, 가스 공급로(16p)의 하단은, 제3 부재(M3)와 제4 부재(M4) 사이에 형성된 공간(16d)에 접속되어 있다. 이 공간(16d)에는, 제4 부재(M4)에 설치된 분사부(16a)의 분사구(16h)가 접속되어 있다.
처리 용기(12)의 상부(12b)와 제1 부재(M1) 사이에는, 가스 공급로(12p)와 가스 공급로(16p)의 접속 부분을 둘러싸도록, O 링과 같은 탄성 밀봉 부재(32a)가 설치되어 있다. 이 탄성 밀봉 부재(32a)에 의해, 가스 공급로(16p) 및 가스 공급로(12p)에 공급된 전구체 가스가, 처리 용기(12)의 상부(12b)와 제1 부재(M1)의 경계로부터 누설되는 것이 방지될 수 있다. 또한, 제1 부재(M1)와 제2 부재(M2) 사이, 및 제2 부재(M2)와 제3 부재(M3) 사이에는, 가스 공급로(16p)를 둘러싸도록 O 링과 같은 탄성 밀봉 부재(32b, 32c)가 각각 설치되어 있다. 탄성 밀봉 부재(32b 및 32c)에 의해, 가스 공급로(16p)에 공급된 전구체 가스가, 제1 부재(M1)와 제2 부재(M2)의 경계, 및, 제2 부재(M2)와 제3 부재(M3)의 경계로부터 누설되는 것이 방지될 수 있다. 또한, 제3 부재(M3)와 제4 부재(M4) 사이에는, 공간(16d)을 둘러싸도록 탄성 밀봉 부재(32d)가 설치되어 있다. 탄성 밀봉 부재(32d)에 의해, 공간(16d)에 공급된 전구체 가스가, 제3 부재(M3)와 제4 부재(M4)의 경계로부터 누설되는 것이 방지될 수 있다.
또한, 유닛(U)에 있어서는, 제1∼제2 부재(M1∼M2)를 관통하는 배기로(18q)가 형성되어 있다. 배기로(18q)는, 그 상단에 있어서, 처리 용기(12)의 상부(12b)에 설치된 배기로(12q)와 접속하고 있다. 이 배기로(12q)는, 진공 펌프와 같은 배기 장치(34)에 접속되어 있다. 또한, 배기로(18q)는, 그 하단에 있어서, 제2 부재(M2)의 하면과 제3 부재(M3)의 상면 사이에 설치된 공간(18d)에 접속되어 있다. 또한, 전술한 바와 같이 제2 부재(M2)는 제3 부재(M3) 및 제4 부재(M4)를 수용하는 오목부를 구획하고 있고, 그 오목부를 구획하는 제2 부재(M2)의 내측면과 제3 부재(M3) 및 제4 부재(M4)의 측단부면 사이에는, 갭(18g)이 설치되어 있다. 공간(18d)은 갭(18g)에 접속되어 있다. 이 갭(18g)의 하단은 전술한 배기구(18a)로서 기능한다.
처리 용기(12)의 상부(12b)와 제1 부재(M1) 사이에는, 배기로(18q)와 배기로(12q)의 접속 부분을 둘러싸도록, O 링과 같은 탄성 밀봉 부재(36a)가 설치되어 있다. 이 탄성 밀봉 부재(36a)에 의해, 배기로(18q) 및 배기로(12q)를 통과하는 배기 가스가, 처리 용기(12)의 상부(12b)와 제1 부재(M1)의 경계로부터 누설되는 것이 방지될 수 있다. 또한, 제1 부재(M1)와 제2 부재(M2) 사이에는, 배기로(18q)를 둘러싸도록, O 링과 같은 탄성 밀봉 부재(36b)가 설치되어 있다. 이 탄성 밀봉 부재(36b)에 의해, 배기로(18q)를 통과하는 가스가 제1 부재(M1)와 제2 부재(M2)의 경계로부터 누설되는 것이 방지될 수 있다.
또한, 유닛(U)에 있어서는, 제1 부재(M1)를 관통하는 가스 공급로(20r)가 형성되어 있다. 가스 공급로(20r)는, 그 상단에 있어서, 처리 용기(12)의 상부(12b)에 설치된 가스 공급로(12r)와 접속하고 있다. 가스 공급로(12r)에는, 밸브(20v) 및 매스플로우 컨트롤러와 같은 유량 제어기(20c)를 통해 퍼지 가스의 가스원(20g)이 접속되어 있다. 또한, 가스 공급로(20r)의 하단은, 제1 부재(M1)의 하면과 제2 부재(M2)의 상면 사이에 설치된 공간(20d)에 접속되어 있다. 또한, 전술한 바와 같이 제1 부재(M1)는 제2∼제4 부재(M2∼M4)를 수용하는 오목부를 구획하고 있고, 그 오목부를 구획하는 제1 부재(M1)의 내측면과 제2 부재(M2)의 측면 사이에는 갭(20p)이 설치되어 있다. 이 갭(20p)은 공간(20d)에 접속되어 있다. 또한, 이 갭(20p)의 하단은, 가스 공급부(20)의 분사구(20a)로서 기능한다. 처리 용기(12)의 상부(12b)와 제1 부재(M1) 사이에는, 가스 공급로(12r)와 가스 공급로(20r)의 접속 부분을 둘러싸도록, O 링과 같은 탄성 밀봉 부재(38)가 설치되어 있다. 이 탄성 밀봉 부재(38)에 의해, 가스 공급로(20r) 및 가스 공급로(12r)를 통과하는 퍼지 가스가 상부(12b)와 제1 부재(M1)의 경계로부터 누설되는 것이 방지된다.
이하, 도 2∼도 4를 다시 참조하고, 또한 도 9도 참조한다. 도 9는, 도 2에 나타내는 성막 장치의 확대 단면도이며, 플라즈마 생성부가 설치되어 있는 부분의 확대 단면도이다. 도 2∼도 4 및 도 9에 나타낸 바와 같이, 성막 장치(10)는, 플라즈마 생성부(22)를 구비한다. 플라즈마 생성부(22)는, 제2 영역(R2)에 반응 가스를 공급하고, 그 제2 영역(R2)에 마이크로파를 공급함으로써, 제2 영역(R2)에 있어서 반응 가스의 플라즈마를 생성하여, 피처리 기체(W)에 흡착한 전구체 가스의 층에 대한 플라즈마 처리를 행한다. 제2 영역(R2)에 있어서는, 피처리 기체(W)에 화학 흡착된 전구체 가스, 즉 전구체 가스의 층을, 반응 가스의 플라즈마에 의해 개질할 수 있다. 이러한 반응 가스로서는, 예컨대, H2 가스를 이용할 수 있다.
플라즈마 생성부(22)는, 제2 영역(R2)에 마이크로파를 공급하기 위한 하나 이상의 안테나(22a)를 가질 수 있다. 하나 이상의 안테나(22a)의 각각은, 유전체판(40) 및 하나 이상의 도파관(42)을 포함할 수 있다. 도 2∼도 4에 나타내는 실시형태에 있어서는, 네 개의 안테나(22a)가 축선(X)에 대하여 둘레 방향에 배열되어 있다. 각 안테나(22a)는, 제2 영역(R2)의 위쪽에 설치된 유전체판(40) 및, 그 유전체판(40) 상에 설치된 도파관(42)을 갖고 있다.
여기서, 도 10 및 도 11을 또한 참조한다. 도 10은, 일 실시형태에 따른 성막 장치의 하나의 안테나를 위쪽으로부터 보아 나타내는 평면도이다. 도 11은, 도 10의 XI-XI선을 따라서 자른 단면도이다. 도 9∼도 11에 나타낸 바와 같이, 유전체판(40)은, 석영과 같은 유전체 재료로 구성되는 대략 판형상의 부재이다. 유전체판(40)은, 제2 영역(R2)에 면하도록 설치되어 있고, 처리 용기(12)의 상부(12b)에 의해 지지되어 있다.
구체적으로, 처리 용기(12)의 상부(12b)에는, 유전체판(40)이 제2 영역(R2)에 대하여 노출되도록 개구(AP)가 형성되어 있다. 이 개구(AP)의 상측 부분의 평면 사이즈(축선(X)에 교차하는 면내의 사이즈)는, 그 개구(AP)의 하측 부분의 평면 사이즈(축선(X)에 교차하는 면내의 사이즈)보다 커지고 있다. 따라서, 개구(AP)를 구획하는 상부(12b)에는, 위쪽에 면한 단차면(12s)이 설치되어 있다. 한편, 유전체판(40)의 가장자리부는, 피지지부(40s)로서 기능하고, 단차면(12s)에 맞닿는다. 이 피지지부(40s)가 단차면(12s)에 맞닿음으로써, 유전체판(40)은 상부(12b)에 지지된다. 또, 단차면(12s)와 유전체판(40) 사이에는, 탄성 밀봉 부재가 설치되어 있어도 좋다.
이와 같이 상부(12b)에 의해 지지된 유전체판(40)은, 제2 영역(R2)을 통해 배치대(14)와 대면하고 있다. 이 유전체판(40)의 하면 중, 상부(12b)의 개구(AP)로부터 노출된 부분, 즉, 제2 영역(R2)에 면하는 부분은, 유전체창(40w)으로서 기능한다. 이러한 유전체창(40w)의 가장자리부에는, 축선(X)에 근접함에 따라서 서로 근접하는 두 개의 가장자리부(40e)가 포함되어 있다. 유전체창(40w)의 그 형상, 즉, 축선(X)으로부터 떨어짐에 따라서 둘레 방향의 길이가 커지는 형상에 의해, 피처리 기체(W)의 각 위치가, 반응 가스의 플라즈마에 노출되는 시간의 변동이 저감될 수 있다. 또, 유전체창(40w) 및 피지지부(40s)를 포함하는 유전체판(40)의 평면 형상은, 대략 부채형이라도 좋고, 또한, 그 가공이 용이하도록, 다각 형상이라도 좋다.
이 유전체판(40) 상에는, 도파관(42)이 설치되어 있다. 도파관(42)은, 직사각형 도파관이며, 마이크로파가 전파하는 내부 공간(42i)이 유전체창(40w)의 위쪽에 있어서 축선(X)에 대하여 대략 방사방향으로 연장되도록, 유전체판(40)상에 설치되어 있다. 일 실시형태에 있어서는, 도파관(42)은, 슬롯판(42a), 상부 부재(42b), 및 단부 부재(42c)를 포함할 수 있다.
슬롯판(42a)은 금속제의 판형상 부재이며, 도파관(42)의 내부 공간(42i)을 아래쪽으로부터 구획하고 있다. 슬롯판(42a)은, 유전체판(40)의 상면에 접하고, 유전체판(40)의 상면을 덮고 있다. 슬롯판(42a)은 내부 공간(42i)을 구획하는 부분에 있어서, 복수의 슬롯 구멍(42s)을 갖고 있다.
이 슬롯판(42a) 상에는, 금속제의 상부 부재(42b)가 그 슬롯판(42a)을 덮도록 설치되어 있다. 상부 부재(42b)는, 도파관(42)의 내부 공간(42i)을 위쪽으로부터 구획하고 있다. 상부 부재(42b)는, 슬롯판(42a) 및 유전체판(40)을, 그 상부 부재(42b)와 처리 용기(12)의 상부(12b) 사이에 협지하도록, 그 상부(12b)에 대하여 나사로 고정될 수 있다.
단부 부재(42c)는, 금속제의 부재이며, 도파관(42)의 길이 방향의 일단에 설치되어 있다. 즉, 단부 부재(42c)는, 내부 공간(42i)의 일단을 폐쇄하도록, 슬롯판(42a)과 상부 부재(42b)의 일단부에 부착되어 있다. 이러한 도파관(42)의 타단에는, 마이크로파 발생기(48)가 접속되어 있다. 마이크로파 발생기(48)는, 예컨대, 약 2.45 GHz의 마이크로파를 발생하고, 그 마이크로파를 도파관(42)에 공급한다. 마이크로파 발생기(48)에 의해 발생되어 도파관(42)에 전파되는 마이크로파는, 슬롯판(42a)의 슬롯 구멍(42s)을 통과하여 유전체판(40)에 공급되고, 유전체창(40w)을 통해 제2 영역(R2)에 공급된다. 일 실시형태에 있어서, 마이크로파 발생기(48)는, 복수의 도파관(42)에 대하여 공통의 것이라도 좋다. 또한, 별도의 실시형태에 있어서는, 복수의 마이크로파 발생기(48)가 복수의 도파관(42)에 각각 접속되어 있어도 좋다. 이와 같이 복수의 안테나(22a)에 접속된 하나 이상의 마이크로파 발생기(48)를 이용하여, 그 마이크로파 발생기(48)에 의해 발생하는 마이크로파의 강도를 조정함으로써, 제2 영역(R2)에 부여하는 마이크로파의 강도를 높이는 것이 가능하다.
또한, 플라즈마 생성부(22)는, 가스 공급부(22b)를 포함한다. 가스 공급부(22b)는, 반응 가스를 제2 영역(R2)에 공급한다. 이 반응 가스는, 전술한 바와 같이 피처리 기체(W)에 화학 흡착한 전구체 가스의 층을 개질하기 위한 것으로, 예컨대, H2 가스일 수 있다. 일 실시형태에 있어서는, 가스 공급부(22b)는, 가스 공급로(50a) 및 분사구(50b)를 포함할 수 있다. 가스 공급로(50a)는, 예컨대, 개구(AP)의 주위에 연장되도록 처리 용기(12)의 상부(12b)에 형성되어 있다. 또한, 처리 용기(12)의 상부(12b)에는, 가스 공급로(50a)에 공급된 반응 가스를 유전체창(40w)의 아래쪽을 향하여 분사하기 위한 분사구(50b)가 형성되어 있다. 일 실시형태에 있어서는, 복수의 분사구(50b)가, 개구(AP)의 주위에 설치되어 있어도 좋다. 또한, 가스 공급로(50a)에는, 밸브(50v) 및 매스플로우 컨트롤러와 같은 유량 제어기(50c)를 통해, 반응 가스의 가스원(50g)이 접속되어 있다.
이와 같이 구성된 플라즈마 생성부(22)에 따르면, 가스 공급부(22b)에 의해 제2 영역(R2)에 반응 가스가 공급되고, 또한, 안테나(22a)에 의해 제2 영역(R2)에 마이크로파가 공급된다. 이에 따라, 제2 영역(R2)에 있어서 반응 가스의 플라즈마가 생성된다. 환언하면, 제2 영역(R2)은, 반응 가스의 플라즈마가 생성되는 영역이다. 도 4에 나타내는 바와 같이, 이 제2 영역(R2)이 축선(X)에 대하여 둘레 방향에 연장되는 각도 범위는, 제1 영역(R1)이 둘레 방향에 연장되는 각도 범위보다, 커지고 있다. 이 제2 영역(R2)에 있어서 생성된 반응 가스의 플라즈마에 의해, 피처리 기체(W) 상에 화학 흡착한 전구체 가스의 층이 개질된다. 또, 처리 용기(12)의 하부(12a)에는, 도 4에 나타낸 바와 같이, 배치대(14)의 외부 가장자리의 아래쪽에 있어서 배기구(22h)가 형성되어 있다. 이 배기구(22h)에는, 도 9에 나타내는 배기 장치(52)가 접속하고 있다.
다시 도 2를 참조하면, 성막 장치(10)는, 그 성막 장치(10)의 각 요소를 제어하기 위한 제어부(60)를 더 구비하고 있어도 좋다. 제어부(60)는, CPU(중앙 처리 장치), 메모리, 입력 장치 등을 구비하는 컴퓨터라도 좋다. 제어부(60)에서는, 메모리에 기억된 프로그램에 따라서 CPU가 동작함으로써, 성막 장치(10)의 각 요소를 제어할 수 있다. 일 실시형태에 있어서, 제어부(60)는, 배치대(14)의 회전 속도를 제어하기 위해서 구동 장치(24a)에 제어 신호를 송출하고, 피처리 기체(W)의 온도를 제어하기 위해서 히터(26)에 접속된 전원에 제어 신호를 송출하며, 제1 전구체 가스의 유량을 제어하기 위해서 밸브(16v) 및 유량 제어기(16c)에 제어 신호를 송출하고, 제2 전구체 가스의 유량을 제어하기 위해서 밸브(17v) 및 유량 제어기(17c)에 제어 신호를 송출하며, 배기구(18a)에 접속되는 배기 장치(34)의 배기량을 제어하기 위해서 그 배기 장치(34)에 제어 신호를 송출하고, 퍼지 가스의 유량을 제어하기 위해서 밸브(20v) 및 유량 제어기(20c)에 제어 신호를 송출하며, 마이크로파의 파워를 제어하기 위해서 마이크로파 발생기(48)에 제어 신호를 송출하고, 반응 가스의 유량을 제어하기 위해서 밸브(50v) 및 유량 제어기(50c)에 제어 신호를 송출하며, 배기 장치(52)의 배기량을 제어하도록 그 배기 장치(52)에 제어 신호를 송출할 수 있다.
이러한 성막 장치(10)는, 제1 영역(R1)에 있어서 제1 전구체 가스를 피처리 기체(W)의 표면에 화학 흡착시키고, 제2 영역(R2)에 있어서 피처리 기체(W)에 흡착한 제1 전구체 가스의 층을 반응 가스의 플라즈마에 의해 개질할 수 있다. 예컨대, 제1 전구체 가스가 DCS인 경우에는, 수소 가스의 플라즈마에 의한 환원 반응에 의해, 피처리 기체(W)의 표면에 화학 흡착한 DCS의 층으로부터 염소를 꺼내고, 실리콘 원자의 막을 피처리 기체(W)의 표면에 형성할 수 있다. 또한, 성막 장치(10)는, 제1 영역(R1)에 있어서 제2 전구체 가스를 피처리 기체(W)의 표면에 화학 흡착시키고, 제2 영역(R2)에 있어서 피처리 기체(W)에 흡착한 제2 전구체 가스의 층을 반응 가스의 플라즈마에 의해 개질할 수 있다. 예컨대, 제2 전구체 가스가 AsClH2 가스인 경우에는, 수소 가스의 플라즈마에 의한 환원 반응에 의해, 피처리 기체(W)의 표면에 화학 흡착한 AsClH2 가스의 층으로부터 염소를 꺼내고, As 원자의 층을 피처리 기체(W)의 표면에 형성할 수 있다. 또, 제2 영역(R2)의 압력은, 1 Torr(133.3 Pa) 이상인 것이 바람직하다. 예컨대, 제2 영역(R2)의 압력은, 1 Torr(133.3 Pa)∼50 Torr(6666 Pa)인 것이 바람직하고, 1 Torr(133.3 Pa)∼10 Torr(1333 Pa)인 것이 보다 바람직하다. 이러한 압력 하에서 수소 가스의 플라즈마가 여기됨으로써 수소 이온이 다량으로 생성되고, 제1 전구체 가스 및 제2 전구체 가스의 층으로부터 염소를 빼내는 환원 작용이 보다 적합하게 발휘된다.
또한, 성막 장치(10)에서는, 배치대(14)의 회전에 의해 제1 영역(R1)을 피처리 기체(W)가 통과할 때에, 그 제1 영역(R1)에 공급하는 가스를 제1 전구체 가스 및 제2 전구체 가스로부터 선택할 수 있다. 따라서, 성막 장치(10)에서는, 제1 전구체 가스를 제1 영역(R1)에 공급하는 횟수와 제2 전구체 가스를 제1 영역(R1)에 공급하는 횟수의 비를 조정함으로써, 피처리 기체(W)에 형성되는 막 내에서의 도펀트의 농도를 조정할 수 있다.
또한, 별도의 실시형태에서는, 성막 장치(10)는, 제1 전구체 가스와 제2 전구체 가스의 혼합 가스를 제1 영역(R1)에 공급할 수 있다. 이 실시형태에서는, 혼합 가스에 있어서의 제1 전구체 가스의 유량과 제2 전구체 가스의 유량의 비를 조정함으로써, 피처리 기체(W)에 형성되는 막 내에서의 도펀트의 농도를 조정할 수 있다.
다음으로, 성막 장치(10)에 의한 성막을 적합하게 이용할 수 있는 반도체 장치/LSI 대규모 집적 회로의 예를 설명한다. 도 12는, 일 실시형태의 성막 장치를 그 제조 공정에 이용할 수 있는 반도체 장치의 일례를 나타내는 사시도이다. 도 12에 나타내는 반도체 장치(D10)는, 핀형 MOS 트랜지스터이다. 반도체 장치(D10)는, 기판(D12), 절연막(D14), 핀(D16), 게이트 절연막(D18) 및, 게이트 전극(D20)을 구비한다. 절연막(D14)은, 기판(D12)상에 설치되어 있다. 핀(D16)은, 대략 직방체 형상을 갖고 있고, 절연막(D14) 상에 설치되어 있다. 게이트 절연막(D18)은 핀(D16)의 일부분의 측면 및 상면을 덮도록 설치되어 있다. 게이트 전극(D20)은 게이트 절연막(D18) 상에 설치되어 있다.
반도체 장치(D10)에서는, 게이트 절연막(D18)의 양옆쪽에 있어서 핀(D16)에 저농도의 도펀트를 포함하는 확장 영역(E10 및 E12)이 형성된다. 또한, 반도체 장치(D10)에서는, 확장 영역(E10 및 E12)에 인접하여 핀(D16)에 고농도의 도펀트를 포함하는 소스 영역(Sr10) 및 드레인 영역(Dr10)이 더 형성된다.
이러한 반도체 장치(D10)의 핀(D16)은, 도 12에 나타낸 바와 같이, 입체적인 형상, 즉, 상면 및 측면을 갖고 있다. 성막 장치(10)는, ALD법에 기초하는 성막을 실시할 수 있기 때문에, 이러한 입체적 형상, 즉, 상면 및 측면에 대해서도 성막을 행할 수 있다. 따라서, 성막 장치(10)에 따르면, 핀(D16)의 측면 및 상면에 균일한 막 두께의 확장 영역, 소스 영역, 및 드레인 영역을 형성하는 것이 가능하다.
또한, 성막 장치(10)는, 핀형의 MOS 트랜지스터에 더하여, 도 13에 나타내는 반도체 장치(D30)의 제조에도 적합하게 이용할 수 있다. 도 13에 나타내는 반도체 장치(D30)는, 나노와이어형의 MOS 트랜지스터이며, 전술한 반도체 장치(D10)의 핀(D16) 대신에, 대략 기둥형상의 나노와이어부(D32)를 구비한다. 반도체 장치(D30)에서는, 나노와이어부(D32)의 길이 방향의 일부의 표면 전체를 덮 도록 게이트 절연막(D18)이 형성되어 있고, 그 게이트 절연막(D18)을 덮도록 게이트 전극(D20)이 형성되어 있다. 반도체 장치(D30)에 있어서도, 게이트 절연막의 양옆쪽에 있어서 나노와이어부(D32)에 확장 영역(E10 및 E12)이 형성되고, 확장 영역의 옆쪽에 소스 영역 및 드레인 영역이 형성된다. 성막 장치(10)에 따르면, 나노와이어부(D32)의 입체적 표면에 걸쳐 균일한 막 두께의 확장 영역, 소스 영역(Sr10) 및 드레인 영역(Dr10)을 형성하는 것이 가능하다. 또, 성막 장치(10)는, 플래너형의 MOS 트랜지스터의 확장 영역, 소스 영역, 및 드레인 영역에 형성에도 이용하는 것이 가능하다.
이하, 다시 도 1을 참조한다. 프로세스 모듈(PM2)은, 성막 장치(10)에 의한 성막이 행해진 후에, 반송 로봇(Rb2)에 의해 반송되는 피처리 기체(W)를 받아들인다. 이 프로세스 모듈(PM2)은, 피처리 기체(W)의 표면에 캡층을 형성한다. 캡층은, 예컨대, SiN 막이라도 좋고, 후술하는 어닐링에 의해 도펀트가 막으로부터 이탈하는 것을 방지할 수 있다. 프로세스 모듈(PM2)은, 일 실시형태에 있어서는, 성막 장치(10)와 동일한 구성을 가질 수 있다. 이 실시형태에서는, 프로세스 모듈(PM2)은, 제1 영역(R1)에 실리콘의 전구체 가스, 예컨대, BTBAS(비스타셜부틸아미노실란)을 공급하고, 제2 영역(R2)에 있어서 질소 가스(N2 가스) 또는 NH3 가스의 플라즈마를 생성할 수 있다.
프로세스 모듈(PM2)에 의해 캡층이 설치된 피처리 기체(W)는, 반송 로봇(Rb2)에 의해 프로세스 모듈(PM3)에 반송된다. 프로세스 모듈(PM3)은, 일 실시형태의 어닐링 장치이다. 어닐링 장치에는, 일반적인 램프 가열을 이용하는 램프 어닐러 혹은 마이크로파를 이용한 마이크로파 어닐링 장치를 이용하는 것이 바람직하다. 프로세스 모듈(PM3)은, 그 내부에 수용한 피처리 기체(W)에 대하여 어닐링 처리를 실시한다. 이에 따라, 프로세스 모듈(PM3)은, 피처리 기체(W)에 형성된 도펀트를 포함하는 막을 활성화시킨다. 일 실시형태에 있어서는, 프로세스 모듈(PM3)은, N2 가스 분위기 내에 있어서, 1050℃의 온도에서 약 1초간, 피처리 기체(W)를 가열할 수 있다. 이 어닐링 처리의 가열 시간은, 통상의 고상 확산으로 이용되는 가열 처리의 시간보다 상당히 짧고, 예컨대, 0.1∼10초간인 것이 바람직하고, 0.5∼5초간인 것이 보다 바람직하다. 따라서, 도펀트의 지나친 확산을 억제할 수 있다. 예컨대, 반도체 장치/LSI 대규모 집적 회로의 채널 길이 방향에 있어서의 도펀트의 확산을 억제하는 것이 가능하다.
이하, 성막 시스템(100)을 이용한 성막 방법의 실시형태에 관해서 설명한다. 도 14는, 일 실시형태에 따른 성막 방법을 나타내는 흐름도이다. 도 14에 나타내는 성막 방법에서는, 우선, 공정 S1에 있어서, 피처리 기체(W)가 프로세스 모듈(PM1), 즉, 성막 장치(10)에 반송된다. 그리고, 성막 장치(10)에서는, 공정 S2∼S8를 포함하는 성막이 실시된다. 또, 공정 S2∼S8에 있어서는, 히터(26)에 의해 피처리 기체(W)는 200∼400℃로 가열된다.
(제1 전구체 가스 흡착 공정: 공정 S2)
성막 장치(10)에서는, 우선, 배치대(14)의 회전에 의해, 피처리 기체(W)가 제1 영역(R1)에 보내진다. 공정 S2의 실시 시에, 제1 영역(R1)에는, 제1 전구체 가스가 공급되어 있다. 따라서, 공정 S2에서는, 제1 전구체 가스가 피처리 기체(W)의 표면에 화학 흡착한다. 일 실시형태에 있어서는, 제1 전구체 가스로서, 디클로로실란(DCS)이 유량 30 sccm으로 제1 영역에 공급된다.
(퍼지 공정: 공정 S3)
계속해서, 배치대(14)의 회전에 수반하여, 피처리 기체(W)가 분사구(20a)의 아래쪽을 통과한다. 공정 S3에서는, 이때, 분사구(20a)로부터 분사되는 불활성 가스에 의해, 피처리 기체(W)에 지나치게 흡착한 제1 전구체 가스가 제거된다. 일 실시형태에 있어서는, 불활성 가스는 Ar 가스이며, 그 유량은 540 sccm이다.
(플라즈마 처리 공정: 공정 S4)
계속해서, 배치대(14)의 회전에 수반하여, 피처리 기체(W)는 제2 영역(R2)에 도달한다. 공정 S4의 실시 시에는, 제2 영역(R2)에, 반응 가스가 공급되어 있고, 또한, 플라즈마원으로서 마이크로파가 공급되어 있다. 일 실시형태에 있어서는, 반응 가스로서 수소 가스, 즉 H2 가스가 60 sccm의 유량으로 제2 영역(R2)에 공급되어 있고, 또한, 2.45 GHz의 주파수를 갖고 3 kW의 파워를 갖는 마이크로파가 제2 영역에 공급되어 있다. 이에 따라, 제2 영역(R2)에서는 수소 가스의 플라즈마가 생성되어 있다. 제2 영역(R2)에 있어서는, 플라즈마 내의 수소 이온에 의한 환원 반응에 의해, 피처리 기체(W)에 흡착되어 있는 제1 전구체 가스의 층으로부터 염소가 꺼내어진다. 이에 따라, 피처리 기체(W)에는 실리콘 원자의 층이 형성된다. 또, 제2 영역(R2)의 압력은, 1 Torr(133.3 Pa) 이상인 것이 바람직하다. 예컨대, 제2 영역(R2)의 압력은, 1 Torr(133.3 Pa)∼50 Torr(6666 Pa)인 것이 바람직하고, 1 Torr(133.3 Pa)∼10 Torr(1333 Pa)인 것이 보다 바람직하다. 이러한 고압 하에서는 수소 이온이 다량으로 발생하기 때문에, 제1 전구체 가스의 층으로부터 염소를 빼내는 환원 작용이 보다 적합하게 발휘된다.
(제2 전구체 가스 흡착 공정: 공정 S5)
본 방법에서는, 공정 S2∼S4가 1회 이상 반복된 후, 공정 S5가 실시된다. 공정 S5에서는, 배치대(14)의 회전에 수반하여 피처리 기체(W)가 제1 영역(R1)에 도달하고, 이때, 제1 영역(R1)에는, 제2 전구체 가스가 공급되어 있고, 그 제2 전구체 가스가 피처리 기체(W)의 표면에 화학 흡착한다. 일 실시형태에서, 제2 전구체 가스는, AsClH2 가스이며, 유량 30 sccm으로 제1 영역(R1)에 공급된다.
(퍼지 공정: 공정 S6)
계속해서, 배치대(14)의 회전에 수반하여, 피처리 기체(W)가 분사구(20a)의 아래쪽을 통과한다. 공정 S6에서는, 분사구(20a)로부터 분사되는 불활성 가스에 의해, 피처리 기체(W)에 지나치게 흡착한 제2 전구체 가스가 제거된다. 일 실시형태에 있어서는, 불활성 가스는 Ar 가스이며, 그 유량은 540 sccm이다.
(플라즈마 처리 공정: 공정 S7)
계속해서, 배치대(14)의 회전에 수반하여, 피처리 기체(W)는 제2 영역(R2)에 도달한다. 공정 S7에서는, 공정 S4와 동일하게, 피처리 기체(W)에 대한 플라즈마 처리가 행해진다. 일 실시형태에 있어서는, 반응 가스로서 수소 가스, 즉 H2 가스가 60 sccm의 유량으로 제2 영역(R2)에 공급되어 있고, 또한, 2.45 GHz의 주파수를 갖고 3 kW의 파워를 갖는 마이크로파가 제2 영역에 공급되어 있다. 이에 따라, 제2 영역(R2)에서는 수소 가스의 플라즈마가 생성되어 있다. 제2 영역(R2)에 있어서는, 플라즈마 내의 수소 이온에 의한 환원 반응에 의해, 피처리 기체(W)에 흡착되어 있는 제2 전구체 가스의 층으로부터 염소가 꺼내어진다. 이에 따라, 피처리 기체(W)에는 도펀트 재료의 층이 형성된다. 본 실시형태에서는, As 층이 형성된다. 또, 공정 S7에 있어서의 제2 영역(R2)의 압력도, 공정 S4와 동일하게, 1 Torr 이상인 것이 바람직하다.
본 방법에서는, 공정 S5∼S7이, 1회 이상 반복된 후, 공정 S8에 있어서, 공정 S2∼공정 S7의 일련의 공정을 종료하는지 여부가 판단된다. 일 실시형태에 있어서는, 공정 S1∼공정 S7의 반복 횟수는 미리 설정되어 있고, 공정 S1∼공정 S7의 반복 횟수가 정해진 횟수를 넘으면, 본 방법은 공정 S9로 이행한다.
공정 S9에서는, 피처리 기체(W)가 프로세스 모듈(PM2)에 반송된다. 그리고, 계속되는 공정 S10에 있어서, 프로세스 모듈(PM2)에 있어서, 피처리 기체(W)의 표면에 캡층이 형성된다. 일 실시형태에서, 캡층은, 성막 장치(10)와 동일한 구성의 별도의 성막 장치인 프로세스 모듈(PM2)에 있어서, 제1 영역(R1)에 BTBAS를 공급하고, 제2 영역(R2)에 있어서 NH3 가스의 플라즈마를 생성함으로써, 성막할 수 있다.
계속되는 공정 S11에서, 피처리 기체(W)는, 프로세스 모듈(PM2)로부터 프로세스 모듈(PM3)에 반송된다. 프로세스 모듈(PM3)에서는, 피처리 기체(W) 에 대하여 어닐링 처리가 행해진다. 이에 따라, 피처리 기체(W)에 형성된 도펀트를 포함하는 막이 활성화된다. 일 실시형태에 있어서는, N2 가스 분위기 내에 있어서, 1050℃의 온도에서 약 1초간, 피처리 기체(W)가 가열된다. 이 가열은, 예컨대, 0.1∼10초간 행해지는 것이 바람직하고, 0.5∼5초간 행해지는 것이 보다 바람직하다. 본 방법에서는, 이러한 단시간의 어닐링에 의해 도펀트를 포함하는 막을 활성화할 수 있고, 도펀트의 지나친 확산을 억제할 수 있다. 예컨대, 반도체 장치/LSI의 채널 길이 방향에서의 도펀트의 확산을 억제하는 것이 가능해진다. 또한, 전술한 바와 같이, 어닐링 처리 전에 피처리 기체(W)의 표면에 형성되어 있기 때문에, 도펀트를 포함하는 막으로부터 도펀트가 증발하는 것을 억제하는 것이 가능하다.
이상 설명한 성막 방법은, ALD법에 기초한 성막 방법이기 때문에, 도펀트를 포함하는 막을 높은 균일성으로 입체적 표면에 대해서도 추종하도록 형성하는 것이 가능하다. 또한, 피처리 기체(W)에 제1 전구체 가스를 흡착시키는 공정 S2의 실시 횟수와 피처리 기체(W)에 제2 전구체 가스를 흡착시키는 공정 S5의 실시 횟수의 비를 조정함으로써, 막 중에서의 도펀트의 농도를 조정하는 것이 가능하다.
다음으로, 도 15를 참조하여, 성막 시스템(100)을 이용한 성막 방법의 별도의 실시형태에 관해서 설명한다. 도 15는, 별도의 실시형태에 따른 성막 방법을 나타내는 흐름도이다. 도 15에 나타내는 성막 방법에서는, 공정 S22에 있어서, 제1 영역(R1)에 제1 전구체 가스와 제2 전구체 가스의 혼합 가스가 공급됨으로써, 피처리 기체(W) 상에 그 혼합 가스가 흡착되는 점에 있어서, 도 14에 나타낸 성막 방법과 상이하다. 도 15에 나타내는 성막 방법에서는, 혼합 가스에 있어서의 제1 전구체 가스의 유량과 제2 전구체 가스의 유량 비를 조정함으로써, 피처리 기체(W)에 형성하는 막 중의 도펀트의 농도를 조정할 수 있다.
이상, 여러 가지의 실시형태에 관해서 설명했지만, 전술한 실시형태에 한정되지 않고, 여러 가지의 변형 양태를 구성하는 것이 가능하다. 예컨대, 전술한 성막 장치(10)는, 세미배치식의 성막 장치였지만, 도펀트를 포함하는 막을 성막하는 성막 장치로서는, 도 16에 나타내는 성막 장치도 이용 가능하다.
도 16에 나타내는 성막 장치(10A)는, 매엽식의 성막 장치로서, 전구체 가스를 공급하기 위한 처리 헤드를 갖는 것이다. 구체적으로, 성막 장치(10A)는, 처리 용기(12A), 처리 용기(12A) 내에 있어서 피처리 기체(W)를 유지하는 배치대(14A), 및 처리 용기(12A) 내에 반응 가스의 플라즈마를 발생시키는 플라즈마 생성부(22A)를 구비한다.
플라즈마 생성부(22A)는, 플라즈마 여기용 마이크로파를 발생시키는 마이크로파 발생기(202) 및, 마이크로파를 처리 용기(12A) 내에 도입하기 위한 레이디얼라인 슬롯 안테나(204)를 갖고 있다. 마이크로파 발생기(202)는, 도파관(206)을 통해, 마이크로파의 모드를 변환하는 모드 변환기(208)에 접속되어 있다. 모드 변환기(208)는, 내측 도파관(210a) 및 외측 도파관(210b)을 갖는 동축 도파관(210)을 통해 레이디얼라인 슬롯 안테나(204)에 접속되어 있다. 마이크로파 발생기(202)에 의해서 발생한 마이크로파는, 모드 변환기(208)에 있어서 모드 변환되어, 레이디얼라인 슬롯 안테나(204)에 도달한다. 마이크로파 발생기(202)가 발생하는 마이크로파의 주파수는, 예컨대 2.45 GHz이다.
레이디얼라인 슬롯 안테나(204)는, 처리 용기(12A)에 형성된 개구(120a)를 막는 유전체창(212), 유전체창(34)의 바로 위쪽에 설치된 슬롯판(214),슬롯판(214)의 위쪽에 설치된 냉각 자켓(216), 및 슬롯판(214)과 냉각 자켓(216) 사이에 배치된 유전체판(218)을 포함한다. 슬롯판(214)은, 대략 원판 형상을 갖고 있다. 슬롯판(214)에는, 서로 직교 또는 교차하는 방향으로 연장되는 두 개의 슬롯 구멍을 포함하는 복수의 슬롯쌍이, 그 슬롯판(214)의 직경 방향 및 둘레 방향에 배열하도록 설치되어 있다.
유전체창(212)은, 피처리 기체(W)에 대면하도록 설치되어 있다. 슬롯판(214)의 중앙에는, 내측 도파관(210a)이 접속되어 있고, 냉각 자켓(216)에는, 외측 도파관(210b)이 접속되어 있다. 냉각 자켓(216)은 도파관으로서도 기능한다. 이에 따라, 내측 도파관(210a)과 외측 도파관(210b) 사이를 전파하는 마이크로파는, 슬롯판(214)과 냉각 자켓(216) 사이를 반사하면서, 유전체판(218) 및 유전체창(212)을 투과하여 처리 용기(12A) 내에 도달한다.
처리 용기(12A)의 측벽에는, 반응 가스의 공급구(120b)가 형성되어 있다. 공급구(120b)에는, 반응 가스의 공급원(220)이 접속되어 있다. 반응 가스로서는, 잔술한 바와 같이, 수소 가스를 이용할 수 있다. 성막 장치(10A)에서는, 이 반응 가스에 마이크로파가 조사됨으로써, 반응 가스의 플라즈마가 생성된다.
처리 용기(12A)의 바닥부에는, 처리 용기(12A) 내의 가스를 배기하기 위한 배기구(120c)가 형성되어 있다. 배기구(120c)에는, 압력 조정기(222)를 통해진공 펌프(224)가 접속되어 있다. 배치대(14A)에는, 그 배치대(14A)의 온도를 조절하기 위한 온도 조절기(226)가 접속되어 있다.
성막 장치(10A)는, 제1 전구체 가스, 제2 전구체 가스, 및 퍼지 가스를 분사하기 위한 분사구(240a)가 형성된 헤드부(240)를 더 구비한다. 헤드부(240)는, 지지부(242)를 통해 구동 장치(244)에 접속되어 있다. 구동 장치(244)는, 처리 용기(12A)의 외측에 배치되어 있다. 구동 장치(244)에 의해, 헤드부(240)는, 배치대(14A)에 대면하는 위치와, 처리 용기(12A) 내에 구획된 후퇴 공간(120d) 사이에서 이동할 수 있다. 또, 헤드부(240)가, 후퇴 공간(120d) 내에 위치할 때에는, 셔터(246)가 이동하여 후퇴 공간(120d)을 격리한다.
지지부(242)는, 분사구(240a)에 가스를 공급하기 위한 가스 공급로를 구획하고 있고, 그 지지부(242)의 가스 공급로에는, 제1 전구체 가스의 공급원(246), 제2 전구체 가스의 공급원(248), 및 퍼지 가스의 공급원(250)이 접속되어 있다. 이들 공급원(246, 248 및 250)은, 모두 유량 제어 가능한 가스 공급원이다. 따라서, 헤드부(240)로부터는, 제1 전구체 가스, 제2 전구체 가스, 및, 퍼지 가스를 선택적으로, 피처리 기체(W)에 대하여 분사 가능하다.
또한, 성막 장치(10A)는, 제어부(256)를 구비한다. 제어부(256)는, 마이크로파 발생기(202), 진공 펌프(224), 온도 조절기(226), 구동 장치(244) 및 공급원(220, 246, 248, 250)에 접속되어 있다. 이에 따라, 제어부(256)는, 마이크로파 출력, 처리 용기(12A) 내의 압력, 배치대(14A)의 온도, 헤드부(240)의 이동, 및, 반응 가스, 제1 전구체 가스, 제2 전구체 가스, 퍼지 가스의 가스 유량 및 공급 타이밍을 각각 제어할 수 있다.
성막 장치(10A)의 헤드부(240)는, 제1 전구체 가스, 제2 전구체 가스, 및 퍼지 가스가 공급되는 소공간을 배치대(14A) 사이에 구획할 수 있다. 또한, 처리 용기(12A) 내에는, 항상, 반응 가스의 플라즈마를 생성해 둘 수 있다. 이러한 성막 장치에 따르면, 전구체 가스를 공급하는 공간을 작게 할 수 있고, 그리고 항상, 처리 용기(12A) 내에 플라즈마를 생성해 둘 수 있기 때문에, 높은 작업 처리량을 실현할 수 있다.
또, 다른 실시형태에 있어서는, 헤드부(240)를 갖고 있지 않은 매엽식의 성막 장치가 이용되어도 좋다. 매엽식의 성막 장치에서는, 처리 용기내에 공급되는 가스가, 제1 전구체 가스, 퍼지 가스, 반응 가스, 제2 전구체 가스, 퍼지 가스, 반응 가스, 퍼지 가스의 순서로 전환됨으로써, 전술한 도펀트를 포함하는 막의 성막을 행할 수 있다.
또한, 전술한 프로세스 모듈(PM3)은, 피처리 기체(W)를 가열하여 어닐링을 행하는 것이었지만, 도펀트를 포함하는 막을 활성화하기 위한 프로세스 모듈로서는, 마이크로파를 피처리 기체(W)에 조사하는 프로세스 모듈이 이용되어도 좋다.
또한, 제1 전구체 가스로서는, DCS 대신에, 실란, 디실란, 메틸실란, 디메틸실란, 클로로실란(SiH3Cl), 트리클로로실란(SiHCl3) 등의 전구체 가스가 이용되어도 좋다. 또한, 제2 전구체 가스로서는, B2H6와 He의 혼합 가스, BF3, AsH3, AsH4, 또는 PH3 가스가 이용되어도 좋다. 또, 전구체 가스가 탄소를 함유하는 경우에, 반응 가스는 수소 가스에 더하여 산소 가스를 포함하고 있어도 좋다.
또한, 전술한 실시형태는, 주로, 실리콘과 도펀트를 함유하는 막의 성막에 관한 것이지만, 그 막으로서는, 실리콘 대신에, 다른 반도체 재료 또는 III-V족 화합물 반도체와 같은 화합물 반도체 재료를 포함하고 있어도 좋다.
별도의 실시형태의 도핑 처리 방법은, 원하는 도펀트를 피처리 기판으로 도핑하는 방법으로서, (a) 그 내부에 피처리 기체가 배치된 챔버(처리 용기) 내에 반도체 재료의 제1 전구체 가스를 공급하여 피처리 기체에 흡착시키는, 그 공정과, (b) 처리 용기 내에 도펀트 재료의 제2 전구체 가스를 공급하여 피처리 기체에 흡착시키는, 그 공정과, (c) 처리 용기 내에 있어서 피처리 기체에 흡착한 원자 흡착층을 도핑하도록 분위기 가스 중에서 플라즈마 처리를 행하는, 그 공정을 포함한다. 일 실시형태에 있어서는, 마이크로파에 의해 플라즈마가 여기되어도 좋다.
이 도핑 처리 방법은, ALD(Atomic Layer Deposition)법에 의해 제1 전구체 가스 및 제2 전구체 가스를 피처리 기체에 흡착시킨 후, 피처리 기판에 흡착한 도펀트의 원자 흡착층을 플라즈마 처리에 의해 도핑한다. 따라서, 본 방법에 따르면, 도펀트를 포함하는 막을, 입체적 구조를 갖는 표면, 즉, 서로 방향이 상이한 복수의 표면에 대해서도 균일하고 컨포멀하게 형성하는 것이 가능해진다. 컨포멀이란, 입체 구조를 갖는 표면에 농도 불균일없이 균일하게 도핑되는 상황을 나타낸다.
10 : 성막 장치, 12 : 처리 용기, 14 : 배치대, 16 : 가스 공급부(제1 및 제2 전구체 가스의 공급부), 20 : 가스 공급부(퍼지 가스의 공급부), 22 : 플라즈마 생성부, 60 : 제어부, 100 : 성막 시스템, PM1 : 프로세스 모듈(성막 장치), PM2 : 프로세스 모듈(별도의 성막 장치), PM3 : 프로세스 모듈(어닐링 장치), W : 피처리 기체.

Claims (20)

  1. 그 내부에 피처리 기체(基體)가 배치된 처리 용기 내에 반도체 재료의 제1 전구체 가스를 공급하는 공정으로서, 상기 제1 전구체 가스를 상기 피처리 기체에 흡착시키는, 상기 제1 전구체 가스를 공급하는 공정과,
    상기 처리 용기 내에 도펀트 재료의 제2 전구체 가스를 공급하는 공정으로서, 상기 제2 전구체 가스를 상기 피처리 기체에 흡착시키는, 상기 제2 전구체 가스를 공급하는 공정과,
    상기 처리 용기 내에 있어서 반응 가스의 플라즈마를 생성하는 공정으로서, 상기 피처리 기체에 흡착된 층을 개질하도록 플라즈마 처리를 행하는, 상기 플라즈마를 생성하는 공정을 포함하는 성막 방법.
  2. 제1항에 있어서, 상기 제1 전구체 가스를 공급하는 공정과 상기 제2 전구체 가스를 공급하는 공정은, 별개로 행해지는 것인 성막 방법.
  3. 제2항에 있어서, 상기 플라즈마를 생성하는 공정은, 제1 플라즈마 처리를 행하는 공정과 제2 플라즈마 처리를 행하는 공정을 포함하고,
    상기 제1 플라즈마 처리를 행하는 공정에서는, 상기 제1 전구체 가스를 공급하는 공정에 의해 상기 피처리 기체에 흡착된 층에 대하여, 상기 반응 가스의 플라즈마에 의한 플라즈마 처리가 행해지고,
    상기 제2 플라즈마 처리를 행하는 공정에서는, 상기 제2 전구체 가스를 공급하는 공정에 의해 상기 피처리 기체에 흡착된 층에 대하여 플라즈마 처리가 행해지는 것인 성막 방법.
  4. 제3항에 있어서, 상기 제1 전구체 가스 및 상기 제2 전구체 가스는 각각, 수소 원자 및 염소 원자 중 하나 이상을 더 포함하고,
    상기 제1 플라즈마 처리를 행하는 공정 및 상기 제2 플라즈마 처리를 행하는 공정에 있어서, 상기 반응 가스인 수소 가스의 플라즈마가 여기되는 것인 성막 방법.
  5. 제1항에 있어서, 상기 제1 전구체 가스를 공급하는 공정과 상기 제2 전구체 가스를 공급하는 공정을 동시에 실시함으로써, 상기 피처리 기체에 상기 제1 전구체 가스와 상기 제2 전구체 가스의 혼합 가스를 흡착시키는 것인 성막 방법.
  6. 제5항에 있어서, 상기 제1 전구체 가스 및 상기 제2 전구체 가스는 각각, 수소 원자 및 염소 원자 중 하나 이상을 더 포함하고,
    상기 플라즈마 처리를 행하는 공정에서는, 상기 반응 가스인 수소 가스의 플라즈마가 여기되는 것인 성막 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 플라즈마 처리를 행하는 공정에서는, 마이크로파에 의해 플라즈마가 여기되는 것인 성막 방법.
  8. 제7항에 있어서, 상기 플라즈마 처리를 행하는 공정에서는, 상기 처리 용기 내의 압력이 133.3 Pa∼6666 Pa의 범위 내인 압력으로 설정되는 것인 성막 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 전구체 가스를 흡착시키는 공정, 상기 제2 전구체 가스를 흡착시키는 공정, 및 상기 플라즈마를 생성하는 공정을 포함하는 일련의 공정을 1회 이상 반복한 후에, 상기 피처리 기체를 어닐링하는 공정을 더 포함하는 성막 방법.
  10. 제9항에 있어서, 상기 피처리 기체를 어닐링하는 공정은, 0.1∼10초간 행해지는 것인 성막 방법.
  11. 제9항 또는 제10항에 있어서, 상기 피처리 기체를 어닐링하는 공정 전에, 상기 피처리 기체 위에 형성된 막의 표면에 캡층을 형성하는 공정을 더 포함하는 성막 방법.
  12. 그 내부에 피처리 기체가 배치되는 처리 용기와,
    반도체 재료의 제1 전구체 가스, 및 도펀트 재료의 제2 전구체 가스를 상기 피처리 기체에 흡착시키도록 상기 처리 용기 내에 상기 제1 전구체 가스 및 상기 제2 전구체 가스를 공급하는 공급부와,
    상기 피처리 기체에 흡착된 층을 플라즈마 처리에 의해 개질하도록 상기 처리 용기 내에 있어서 반응 가스의 플라즈마를 생성하는 플라즈마 생성부를 구비하는 성막 장치.
  13. 제12항에 있어서, 상기 공급부 및 상기 플라즈마 생성부를 제어하는 제어부를 더 구비하는 성막 장치.
  14. 제13항에 있어서, 상기 제어부는,
    상기 처리 용기 내에 상기 제1 전구체 가스를 공급하도록 상기 공급부를 제어하고,
    상기 제1 전구체 가스의 공급에 의해 상기 피처리 기체에 흡착된 층에 대하여 플라즈마 처리를 행하기 위해서 상기 반응 가스의 플라즈마를 생성하도록 상기 플라즈마 생성부를 제어하며,
    상기 처리 용기 내에 상기 제2 전구체 가스를 공급하도록 상기 공급부를 제어하고,
    상기 제2 가스의 공급에 의해 상기 피처리 기체에 흡착된 층에 대하여 플라즈마 처리를 행하기 위해서 상기 반응 가스의 플라즈마를 생성하도록 상기 플라즈마 생성부를 제어하는 것인 성막 장치.
  15. 제13항 또는 제14항에 있어서, 상기 공급부는, 상기 제1 전구체 가스와 상기 제2 전구체 가스의 혼합 가스를 상기 처리 용기 내에 공급하고,
    상기 제어부는,
    상기 처리 용기 내에 상기 혼합 가스를 공급하도록 상기 공급부를 제어하며,
    상기 혼합 가스의 공급에 의해 상기 피처리 기체에 흡착된 층에 대하여 플라즈마 처리를 행하기 위해서 상기 반응 가스의 플라즈마를 생성하도록 상기 플라즈마 생성부를 제어하는 것인 성막 장치.
  16. 제12항 내지 제15항 중 어느 한 항에 있어서, 상기 제1 가스 및 상기 제2 가스는 각각, 수소 원자 및 염소 원자 중 하나 이상을 더 포함하고,
    상기 플라즈마 생성부는, 상기 반응 가스인 수소 가스의 플라즈마를 생성하는 것인 성막 장치.
  17. 제12항 내지 제16항 중 어느 한 항에 있어서, 상기 플라즈마 생성부는, 마이크로파에 의해 상기 반응 가스의 플라즈마를 여기하는 것인 성막 장치.
  18. 제12항 내지 제17항 중 어느 한 항에 있어서, 상기 성막 장치는, ALD 성막을 이용한 도핑 시스템의 성막 장치인 것인 성막 장치.
  19. 제12항 내지 제18항 중 어느 한 항에 기재된 성막 장치와,
    상기 성막 장치에 의해 처리된 피처리 기체를 받아들여, 상기 피처리 기체를 어닐링하는 어닐링 장치를 구비하는 성막 시스템.
  20. 제19항에 있어서, 상기 성막 장치와 진공 반송계를 통해 접속되어 있고, 상기 성막 장치로부터 피처리 기체를 받아들여, 상기 피처리 기체의 표면에 캡층을 형성하는 별도의 성막 장치를 더 구비하고,
    상기 어닐링 장치는 상기 별도의 성막 장치로부터 반송된 피처리 기체를 어닐링하도록 그 별도의 성막 장치에 접속되어 있는 것인 성막 시스템.
KR1020147029650A 2012-04-23 2013-04-22 성막 방법, 성막 장치, 및 성막 시스템 KR20140147109A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012097624 2012-04-23
JPJP-P-2012-097624 2012-04-23
PCT/JP2013/061803 WO2013161768A1 (ja) 2012-04-23 2013-04-22 成膜方法、成膜装置、及び、成膜システム

Publications (1)

Publication Number Publication Date
KR20140147109A true KR20140147109A (ko) 2014-12-29

Family

ID=49483081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147029650A KR20140147109A (ko) 2012-04-23 2013-04-22 성막 방법, 성막 장치, 및 성막 시스템

Country Status (5)

Country Link
US (1) US20150087140A1 (ko)
JP (1) JP5926794B2 (ko)
KR (1) KR20140147109A (ko)
TW (1) TW201405634A (ko)
WO (1) WO2013161768A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101999771B1 (ko) 2018-07-20 2019-07-12 주식회사 대양에스티 식기세척기용 식기투입기
KR20200036955A (ko) * 2017-09-03 2020-04-07 어플라이드 머티어리얼스, 인코포레이티드 컨포멀 도펀트 막 증착을 사용한 3d 구조들에서의 컨포멀 할로겐 도핑
KR20210015541A (ko) 2019-08-02 2021-02-10 주식회사 대양에스티 식판 담금형 애벌세척기

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5839606B2 (ja) * 2013-02-26 2016-01-06 東京エレクトロン株式会社 窒化膜を形成する方法
CN105917445B (zh) * 2014-01-13 2020-05-22 应用材料公司 具有空间原子层沉积的自对准式双图案化
JP6084179B2 (ja) * 2014-04-09 2017-02-22 東京エレクトロン株式会社 基板処理装置および基板処理方法
US20160002784A1 (en) * 2014-07-07 2016-01-07 Varian Semiconductor Equipment Associates, Inc. Method and apparatus for depositing a monolayer on a three dimensional structure
TWI696724B (zh) * 2014-09-10 2020-06-21 美商應用材料股份有限公司 空間原子層沈積中的氣體分離控制
JP6479550B2 (ja) * 2015-04-22 2019-03-06 東京エレクトロン株式会社 プラズマ処理装置
JP6479560B2 (ja) * 2015-05-01 2019-03-06 東京エレクトロン株式会社 成膜装置
WO2018012049A1 (ja) * 2016-07-14 2018-01-18 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6832785B2 (ja) * 2016-08-08 2021-02-24 東京エレクトロン株式会社 シリコン窒化膜の成膜方法および成膜装置
US10861667B2 (en) * 2017-06-27 2020-12-08 Peter F. Vandermeulen Methods and systems for plasma deposition and treatment
KR20190005741A (ko) * 2017-07-07 2019-01-16 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법
TWI812475B (zh) 2018-09-29 2023-08-11 美商應用材料股份有限公司 具有精確溫度和流量控制的多站腔室蓋
WO2021021381A1 (en) * 2019-08-01 2021-02-04 Applied Materials, Inc. Arsenic diffusion profile engineering for transistors
CN110416071A (zh) * 2019-08-01 2019-11-05 江苏微导纳米装备科技有限公司 一种晶体硅太阳能电池的硅基薄膜镀膜方法
JP7200880B2 (ja) * 2019-08-19 2023-01-10 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319550B2 (ja) * 1995-03-17 2002-09-03 キヤノン株式会社 多結晶Ｓｉ薄膜の堆積法
AU8675798A (en) * 1997-07-29 1999-02-22 Silicon Genesis Corporation Cluster tool method and apparatus using plasma immersion ion implantation
KR100373853B1 (ko) * 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
US7540920B2 (en) * 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US9121098B2 (en) * 2003-02-04 2015-09-01 Asm International N.V. NanoLayer Deposition process for composite films
KR20060079144A (ko) * 2003-06-18 2006-07-05 어플라이드 머티어리얼스, 인코포레이티드 배리어 물질의 원자층 증착
JP2006229070A (ja) * 2005-02-18 2006-08-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20070087581A1 (en) * 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
WO2008108754A1 (en) * 2007-03-06 2008-09-12 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
US8637411B2 (en) * 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036955A (ko) * 2017-09-03 2020-04-07 어플라이드 머티어리얼스, 인코포레이티드 컨포멀 도펀트 막 증착을 사용한 3d 구조들에서의 컨포멀 할로겐 도핑
KR101999771B1 (ko) 2018-07-20 2019-07-12 주식회사 대양에스티 식기세척기용 식기투입기
KR20210015541A (ko) 2019-08-02 2021-02-10 주식회사 대양에스티 식판 담금형 애벌세척기

Also Published As

Publication number Publication date
JP5926794B2 (ja) 2016-05-25
WO2013161768A1 (ja) 2013-10-31
TW201405634A (zh) 2014-02-01
US20150087140A1 (en) 2015-03-26
JPWO2013161768A1 (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
JP5926794B2 (ja) 成膜方法、成膜装置、及び、成膜システム
JP7048575B2 (ja) ギャップを充填する方法及び装置
KR101660615B1 (ko) 성막 장치
KR101657341B1 (ko) 성막 방법
KR101690828B1 (ko) 플라즈마 처리 장치 및 플라즈마 발생 장치
KR101561335B1 (ko) 성막 장치
US9245741B2 (en) Method for forming nitride film using plasma process
US20140023794A1 (en) Method And Apparatus For Low Temperature ALD Deposition
US10541145B2 (en) Substrate processing apparatus and substrate processing method
US20110212625A1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
KR20110048466A (ko) 성막 장치, 성막 방법 및 기억 매체
KR20170092462A (ko) 성막 방법
KR102190863B1 (ko) 기판 처리 장치 및 가스 도입판
US20080173908A1 (en) Multilayer silicon nitride deposition for a semiconductor device
US11131023B2 (en) Film deposition apparatus and film deposition method
US9245793B2 (en) Plasma treatment of low-K surface to improve barrier deposition
KR20170046703A (ko) 라디칼 가스 발생 시스템
US11118264B2 (en) Plasma processing method and plasma processing apparatus
TWI702304B (zh) 矽氮化膜之成膜方法及成膜裝置
KR102332886B1 (ko) 반도체 디바이스를 제조하는 방법
US7700499B2 (en) Multilayer silicon nitride deposition for a semiconductor device
KR102046391B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR20130108803A (ko) 기판 처리 장치 및 기판 처리 방법
US20150140836A1 (en) Methods to Control SiO2 Etching During Fluorine Doping of Si/SiO2 Interface
US20110210401A1 (en) Multilayer silicon nitride deposition for a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application