TW201351604A - 保護元件以及具有此保護元件的靜電放電保護裝置 - Google Patents

Abstract

一種靜電放電保護裝置，包括保護元件與元件控制器，且保護元件包括配置於N型深井區內的第一與第二P型井區、形成於N型深井區與第一P型井區內的第一N型電晶體，以及形成於N型深井區與第二P型井區內的第二N型電晶體。當靜電脈衝出現在第一焊墊或第二焊墊時，元件控制器導通第一與第二N型電晶體之其一，以釋放靜電脈衝。當第一與第二操作訊號被供應至第一與第二焊墊時，元件控制器依據第一與第二操作訊號關閉第一與第二N型電晶體，以致使保護元件無法形成電流路徑。

Description

保護元件以及具有此保護元件的靜電放電保護裝置

本發明是有關於一種保護元件以及具有此保護元件的靜電放電保護裝置，且特別是有關於一種設有N型電晶體的靜電放電保護元件以及具有此保護元件的靜電放電保護裝置。

為了避免靜電放電(electrostatic discharge，ESD)所造成的損害，現有的積體電路往往都會加入靜電放電保護裝置的設計。此外，矽控整流器(silicon controlled rectifier，SCR)是一種常見的保護元件，並廣泛地應用在各類型的靜電放電保護裝置中。

雙向矽控整流器(dual direction SCR)是一種可雙向觸發的矽控整流器。因此，對於某些特定積體電路而言，由於其必須針對正輸入訊號與負輸入訊號進行處理，因此利用雙向矽控整流器來作為靜電放電裝置在設計上的基礎元件，將可有助於符合系統的需求。

然而，如同大多數的矽控整流器，雙向矽控整流器在操作上，其導通速度往往不夠快，進而影響靜電放電保護裝置的防護能力。因此，各家廠商無不致力於改善上述問題，以藉此提高靜電放電保護裝置的防護能力。

本發明提供一種保護元件，可依據控制端的電壓準位來控制其內部N型電晶體的導通狀態，進而有助於導通速度的提升。

本發明提供一種靜電放電保護裝置，可透過元件控制器來控制保護元件中N型電晶體的導通狀態，進而有助於提升靜電放電保護裝置的防護能力。

本發明提出一種保護元件，包括P型基底、第一N型電晶體與第二N型電晶體。其中，P型基底包括N型深井區、第一P型井區與第二P型井區，且第一與第二P型井區配置於N型深井區內。第一N型電晶體形成於N型深井區與第一P型井區內。第二N型電晶體形成於N型深井區與第二P型井區內。

在本發明之一實施例中，上述之保護元件具有第一連接端、第二連接端以及第一至第三控制端。其中，第一與第二N型電晶體的第一汲/源極電性連接第一控制端，第一與第二N型電晶體的第二汲/源極分別電性連接第一與第二連接端，且第一與第二N型電晶體的閘極分別電性連接第二與第三控制端。

本發明提出一種靜電放電保護裝置，電性連接第一焊墊與第二焊墊，並包括上述之保護元件與元件控制器。其中，保護元件透過第一與第二連接端分別電性連接第一與第二焊墊。元件控制器電性連接第一至第三控制端。此外，當靜電脈衝出現在第一焊墊或第二焊墊時，元件控制器導通第一與第二N型電晶體之其一，以透過保護元件中的電流路徑來釋放靜電脈衝。當第一與第二操作訊號被供應至第一與第二焊墊時，元件控制器依據第一與第二操作訊號關閉第一與第二N型電晶體，以致使保護元件無法形成電流路徑。

在本發明之一實施例中，當靜電脈衝出現在第一焊墊時，上述之元件控制器將靜電脈衝導引至第一控制端，且元件控制器導通第二N型電晶體，並關閉第一N型電晶體。

在本發明之一實施例中，上述之元件控制器更將靜電脈衝導引至第三控制端，並將第二控制端的電壓準位下拉至接地電壓。

在本發明之一實施例中，上述之元件控制器包括第一選擇電路以及第一控制電路。其中，第一選擇電路電性連接第一焊墊、第二焊墊與第一控制端。此外，第一選擇電路會從來自第一與第二焊墊的訊號中選出一高準位訊號，並輸出高準位訊號至第一控制端。第一控制電路電性連接第一焊墊、第二焊墊、第二控制端與第三控制端。此外，第一控制電路依據來自第一與第二焊墊之訊號的頻率，來調整第二控制端與第三控制端的電壓準位。

在本發明之一實施例中，上述之元件控制器更將靜電脈衝導引至第二控制端與第三控制端。

基於上述，本發明之保護元件可依據控制端的電壓準位來控制其內部N型電晶體的導通狀態，進而有助於提升其本身的導通速度。此外，本發明之靜電放電保護裝置可透過元件控制器來控制保護元件中N型電晶體的導通狀態，進而加快保護元件的導通速度或是抑制保護元件之電流路徑的形成。如此一來，將有助於提升靜電放電保護裝置的防護能力。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

為了使本發明之內容更容易明瞭，以下特舉實施例作為本發明確實能夠據以實施的範例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。

圖1為依據本發明之ㄧ實施之靜電放電保護裝置的示意圖。參照圖1，靜電放電保護裝置適於電性連接至第一焊墊101與第二焊墊102，且靜電放電保護裝包括保護元件110與元件控制器120。

就保護元件110來看，保護元件110包括P型基底130、N型深井區140、P型井區151與152、以及N型電晶體MN1與MN2。其中，N型深井區140配置於P型基底130內，且P型井區151與152配置於N型深井區140內。此外，N型電晶體MN1形成於N型深井區140與P型井區151內，且N型電晶體MN2形成於N型深井區140與P型井區152內。

更進一步來看，N型電晶體MN1包括閘極結構161以及N型摻雜區171與172。其中，閘極結構161配置於P型井區151上，並用以形成N型電晶體MN1的閘極。在一較佳實施例中，閘極結構161可例如是由一閘極介電層與一閘極導電層所構成。此外，閘極結構161是鄰近於P型井區151的一側壁，且N型摻雜區171與172分別位在閘極結構161的兩側。因此，在配置上，N型摻雜區171配置於N型深井區140內，並鄰接P型井區151。N型摻雜區172則配置於P型井區151內。藉此，N型電晶體MN1的第一汲/源極與第二汲/源極將分別由N型摻雜區171與172所形成。

相似地，N型電晶體MN2包括閘極結構162以及N型摻雜區173與174。其中，閘極結構162配置於P型井區152上，並用以形成N型電晶體MN2的閘極。在一較佳實施例中，閘極結構162可例如是由一閘極介電層與一閘極導電層所構成。此外，閘極結構162是鄰近於P型井區152的一側壁，且N型摻雜區173與174分別位在閘極結構162的兩側。因此，在配置上，N型摻雜區173配置於N型深井區140內，並鄰接P型井區152。N型摻雜區174則配置於P型井區152內。藉此，N型電晶體MN2的第一汲/源極與第二汲/源極將分別由N型摻雜區173與174所形成。

此外，在一較佳實施例中，N型電晶體MN1更包括N型淺摻雜區181，且N型電晶體MN2更包括N型淺摻雜區182。其中，N型淺摻雜區181設置於閘極結構161下方的P型井區151內，並環繞N型摻雜區171的周圍。再者，N型淺摻雜區182設置於閘極結構162下方的P型井區152內，並環繞N型摻雜區173的周圍。藉此，保護元件110將可利用N型淺摻雜區181與182來提升其耐電壓的能力，以應用在高壓積體電路中。另ㄧ方面，保護元件110更包括P型摻雜區191與192，且P型摻雜區191與192分別配置在P型井區151與152內。

請繼續參照圖1，保護元件110具有一對稱結構。此外，因應此對稱結構，保護元件110具有第一連接端TM1、第二連接端TM2、以及第一至第三控制端CT1~CT3。其中，第一控制端CT1電性連接N型電晶體MN1與MN2的第一汲/源極。第一連接端TM1電性連接N型電晶體MN1的第二汲/源極以及P型摻雜區191。第二連接端TM2電性連接N型電晶體MN2的第二汲/源極以及P型摻雜區192。第二控制端CT2電性連接N型電晶體MN1的閘極。第三控制端CT3電性連接N型電晶體MN2的閘極。

更進一來看，保護元件110中的P型井區151、N型深井區140、P型井區152以及N型摻雜區174將構成一PNPN結構，且保護元件110中的P型井區152、N型深井區140、P型井區151以及N型摻雜區172將構成另ㄧPNPN結構。換言之，保護元件110相當於一雙向矽控整流器，且第一連接端TM1與第二連接端TM2相當於雙向矽控整流器的兩輸入端。此外，在保護元件110的操作上，可透過第一至第三控制端CT1~CT3，來控制保護元件110中N型電晶體MN1與MN2的導通狀態，進而加速保護元件110的導通速度或是抑制保護元件110之電流路徑的形成。

因此，在實際應用上，保護元件110可例如是應用在如圖1所示的靜電放電保護裝置中，但其並非用以限定本發明。為了致使本領域具有通常知識者能更了解圖1實施例，以下將針對保護元件110與元件控制器120的操作機制做進一步地說明。請繼續參照圖1，元件控制器120包括選擇電路121與控制電路122。此外，選擇電路121包括P型電晶體MP1~MP4，且控制電路122包括電容C1與C2以及電阻R1與R2。

就選擇電路121的電路架構來看，P型電晶體MP1與MP2相互串接在第二焊墊102與第一控制端CT1之間。亦即，P型電晶體MP1的第二汲/源極電性連接第二焊墊102，P型電晶體MP2的第二汲/源極電性連接P型電晶體MP1的第一汲/源極，且P型電晶體MP2的第一汲/源極電性連接第一控制端CT1。此外，P型電晶體MP1與MP2的閘極電性連接第一焊墊101。另ㄧ方面，P型電晶體MP3與MP4相互串接在第一焊墊101與第一控制端CT1之間。亦即，P型電晶體MP3的第二汲/源極電性連接第一焊墊101，P型電晶體MP4的第二汲/源極電性連接P型電晶體MP3的第一汲/源極，且P型電晶體MP4的第一汲/源極電性連接第一控制端CT1。此外，P型電晶體MP3與MP4的閘極電性連接第二焊墊102。

在操作上，由於P型電晶體的閘極接收到低準位訊號時，此P型電晶體將可導通。因此，當來自第一焊墊101之訊號的準位較低時，亦即兩焊墊101與102是分別接收到低準位訊號與高準位訊號時，串接的兩P型電晶體MP1與MP2將導通，進而致使選擇電路121輸出來自第二焊墊102的高準位訊號。相對地，當來自第一焊墊101之訊號的準位較高時，亦即兩焊墊101與102是分別接收到高準位訊號與低準位訊號時，串接的兩P型電晶體MP3與MP4將導通，進而致使選擇電路121輸出來自第一焊墊101的高準位訊號。換言之，選擇電路121是會從來自兩焊墊101與102的訊號中，選出具有高準位的訊號(亦即高準位訊號)，並據以輸出所選出的高準位訊號。

就控制電路122的電路架構來看，電容C1與電阻R1串接在第一焊墊101與第二焊墊102之間，且電容C1與電阻R1之間的連接點電性連接至第三控制端CT3。亦即，電容C1的第一端電性連接至第一焊墊101，且電容C1的第二端電性連接至第三控制端CT3。電阻R1的第一端電性連接至電容C1的第二端，且電阻R1的第二端電性連接至第二焊墊102。另ㄧ方面，電容C2與電阻R2串接在第二焊墊102與第一焊墊101之間，且電容C2與電阻R2之間的連接點電性連接至第二控制端CT2。亦即，電容C2的第一端電性連接第二焊墊102，且電容C2的第二端電性連接第二控制端CT2。電阻R2的第一端電性連接電容C2的第二端，且電阻R2的第二端電性連接第一焊墊101。

在操作上，串接的電容與電阻可用以作為低通濾波器或是高通濾波器。因此，倘若第二焊墊102的電壓準位趨近於系統的基準電位(例如：接地電壓)，則當來自第一焊墊101的訊號為高頻訊號(例如：靜電脈衝)，則此高頻訊號將可透過由電容C1與電阻R1所形成的電流迴路傳送至第三控制端CT3，進而提升第三控制端CT3的電壓準位。此外，此時第二控制端CT2的電壓準位將可透過由電阻R2與電容C2所形成的電流迴路下拉至接地電壓。相對地，當來自第一焊墊101的訊號為低頻訊號(例如：正/負輸入訊號)，則此低頻訊號將可透過由電阻R2與電容C2所形成的電流迴路傳送至第二控制端CT2，進而調整第二控制端CT2的電壓準位。此外，此時第三控制端CT3的電壓準位也將透過由電容C1與電阻R1所形成的電流迴路調整至接地電壓。換言之，控制電路122會依據來自兩焊墊101與102之訊號的頻率，來調整第二控制端CT2與第三控制端CT3的電壓準位。

在實際應用上，靜電放電保護裝置主要是用以導引來自焊墊的靜電脈衝，以避免靜電脈衝對積體電路(未繪示出)造成損害。此外，當積體電路正常運作時，積體電路將可透過焊墊接收正輸入訊號或是負輸入訊號，且此時的靜電放電保護裝置將關閉其內部電流路徑，以避免形成漏電流。換言之，對圖1實施例的靜電放電保護裝置而言，在不同的情況下，其可能會接收到來自焊墊的靜電脈衝、正輸入訊號或是負輸入訊號。因此，以下將針對上述3種情況，對圖1之靜電放電保護裝置做更進一步地說明。

圖2為用以說明圖1之保護元件在靜電放電事件下的一狀態示意圖。請同時參照圖1與圖2來看，當靜電脈衝VESD出現在第一焊墊101時，則此時的第一焊墊101相當於接收到高準位訊號(例如：靜電脈衝VESD)，且第二焊墊102的電壓準位將趨近於接地電壓GND。因此，當靜電脈衝VESD出現在第一焊墊101時，選擇電路121會將由靜電脈衝VESD所構成的高準位訊號輸出至第一控制端CT1。

此外，靜電脈衝VESD為一高頻訊號，因此控制電路122會將靜電脈衝VESD輸出至第三控制端CT3，並將第二控制端CT2的電壓準位下拉至接地電壓GND。此外，保護元件110的第一連接端TM1與第二連接端TM2將會分別接收到靜電脈衝VESD與接地電壓GND。據此，如圖2所示，保護元件110中的N型電晶體MN1將關閉，且N型電晶體MN2將導通。在此，隨著N型電晶體MN2的導通，將促使P型井區152與N型摻雜區174偏壓在順向偏壓下。如此一來，由P型井區151、N型深井區140、P型井區152與N型摻雜區174所構成的PNPN結構將可快速地導通，進而形成一電流路徑。換言之，當靜電放電事件發生時，元件控制器120將導通保護元件110中的一N型電晶體，以致使保護元件110可以快速地導通，並據以形成電流路徑來釋放靜電脈衝。

圖3為用以說明圖1之保護元件在積體電路正常運作時的一狀態示意圖。請同時參照圖1與圖2來看，當積體電路正常運作時，傳送至焊墊101與102的兩操作訊號可例如是正輸入訊號VH(例如：10伏特)以及系統的基準電位(例如：接地電壓GND)。此時，第一焊墊101相當於接收到高準位訊號(例如：正輸入訊號VH)，而第二焊墊102則相當於接收到低準位訊號(例如：接地電壓GND)。因此，選擇電路121會將由正輸入訊號VH所構成的高準位訊號輸出至第一控制端CT1。

另ㄧ方面，由於正輸入訊號VH為低頻訊號，因此控制電路122會將正輸入訊號VH傳送至第二控制端CT2，並將第三控制端CT3的電壓準位調整至接地電壓GND。此外，保護元件110的第一連接端TM1與第二連接端TM2將會分別接收到正輸入訊號VH與接地電壓GND。據此，如圖3所示，保護元件110中的兩N型電晶體MN1與MN2都將處在不導通的狀態下，進而致使保護元件110無法形成電流路徑。

換言之，當積體電路正常運作時，亦即當兩操作訊號分別供應至兩焊墊101與102時，元件控制器120將可依據所述兩操作訊號關閉保護元件110中的兩N型電晶體MN1與MN2，以致使保護元件110無法形成電流路徑。此外，此時的N型深井區140將偏壓在高準位，進而致使保護元件110中由N型深井區140與P型基底130所形成的寄生二極體偏壓在反向偏壓下。如此一來，將可進一步地確保保護元件110是處在不導通的狀態下。

圖4為用以說明圖1之保護元件在積體電路正常運作時的另ㄧ狀態示意圖。請同時參照圖1與圖2來看，當積體電路正常運作時，傳送至兩焊墊101與102的兩操作訊號可例如是負輸入訊號VL(例如：-10伏特)以及系統的基準電位(例如：接地電壓GND)。此時，第一焊墊101相當於接收到低準位訊號(例如：負輸入訊號VL)，而第二焊墊102則相當於接收到高準位訊號(例如：接地電壓GND)。因此，選擇電路121會將由接地電壓GND所構成的高準位訊號輸出至第一控制端CT1。

另ㄧ方面，由於負輸入訊號VL為低頻訊號，因此控制電路122會將負輸入訊號VL傳送至第二控制端CT2，並將第三控制端CT3的電壓準位調整至接地電壓GND。此外，保護元件110的第一連接端TM1與第二連接端TM2將會分別接收到負輸入訊號VL與接地電壓GND。據此，如圖4所示，保護元件110中的兩N型電晶體MN1與MN2都將處在不導通的狀態下，進而致使保護元件110無法形成電流路徑。換言之，當積體電路正常運作時，即使積體電路是透過焊墊接收負輸入訊號，元件控制器120依舊會關閉保護元件110中的兩N型電晶體MN1與MN2，以致使保護元件110無法形成電流路徑。此外，此時由N型深井區140與P型基底130所形成的寄生二極體也將偏壓在反向偏壓下，進而確保保護元件110是處在不導通的狀態下。

圖5為依據本發明之另ㄧ實施之靜電放電保護裝置的示意圖。請同時參照圖1與圖5來看，兩實施例主要不同之處在於，圖1實施例中的控制電路122是由兩電容C1與C2以及兩電阻R1與R2所構成，而圖5實施例中的控制電路122’則是由兩電容C3與C4以及兩N型電晶體MN3與MN4所構成。

就圖5實施例中的控制電路122’來看，電容C3的第一端電性連接第一焊墊101，且電容C3的第二端電性連接第三控制端CT3。N型電晶體MN3的第一汲/源極電性連接電容C3的第二端，N型電晶體MN3的閘極電性連接選擇電路121，且N型電晶體MN3的第二汲/源極電性連接第二焊墊102。電容C4的第一端電性連接第二焊墊102，且電容C4的第二端電性連接第二控制端CT2。N型電晶體MN4的第一汲/源極電性連接電容C4的第二端，N型電晶體MN4的閘極電性連接選擇電路121，且N型電晶體MN4的第二汲/源極電性連接第一焊墊101。

在操作上，選擇電路121會將高準位訊號傳送至N型電晶體MN3與MN4的閘極，以藉此將N型電晶體MN3與MN4偏壓在線性區。如此一來，N型電晶體MN3與MN4將處在導通的狀態下，並具有線性電阻的特性。換言之，在選擇電路121的控制下，N型電晶體MN3與MN4將可等效成圖1之控制電路122中的兩電阻R1與R2。據此，圖5中的控制電路122’將具有與圖1之控制電路122相同或是相似的操作機制。

舉例來說，當靜電脈衝出現在第一焊墊101時，選擇電路121將利用由靜電脈衝所構成的高準位訊號導通N型電晶體MN3與MN4，以致使N型電晶體MN3與MN4偏壓在線性區。藉此，來自第一焊墊101的靜電脈衝將可透過由電容C3與N型電晶體MN3所形成的電流迴路，傳送至第三控制端CT3。此外，第二控制端CT2的電壓準位將可透過由N型電晶體MN4與電容C4所形成的電流迴路下拉至接地電壓。至於圖5實施例中其餘構件的連接方式以及操作機制...等，已包含在上述各實施例中，故在此不予贅述。

圖6為依據本發明之再ㄧ實施之靜電放電保護裝置的示意圖。請同時參照圖1與圖6來看，兩實施例主要不同之處在於，圖6中的元件控制器120’與圖1中的元件控制器120，兩者的電路架構不相同，但兩者的操作機制相同或是相似。

就圖6中的元件控制器120’來看，元件控制器120’包括選擇電路610、選擇電路620以及控制電路630。其中，選擇電路610包括P型電晶體MP5~MP8，且選擇電路610與圖1中的選擇電路121具有相同的電路結構。換言之，選擇電路610會從來自兩焊墊101與102的訊號中，選出具有高準位的訊號(亦即高準位訊號)，並據以輸出所選出的高準位訊號。至於選擇電路610的細部說明已包含在上述實施例中，故在此不予贅述。

選擇電路620包括N型電晶體MN5~MN8。其中，N型電晶體MN5的第一汲/源極電性連接第二焊墊102，N型電晶體MN5的閘極電性連接第一焊墊101。N型電晶體MN6的第一汲/源極電性連接N型電晶體MN5的第二汲/源極，N型電晶體MN6的閘極電性連接第一焊墊101，且N型電晶體MN6的第二汲/源極電性連接控制電路630。N型電晶體MN7的第一汲/源極電性連接第一焊墊101，N型電晶體MN7的閘極電性連接第二焊墊102。N型電晶體MN8的第一汲/源極電性連接N型電晶體MN7的第二汲/源極，N型電晶體MN8的閘極電性連接第二焊墊102，且N型電晶體MN8的第二汲/源極電性連接控制電路630。

在操作上，由於N型電晶體的閘極接收到高準位訊號時，此N型電晶體將可導通。因此，當來自第一焊墊101之訊號的準位較低時，亦即兩焊墊101與102是分別接收到低準位訊號與高準位訊號時，串接的兩N型電晶體MN7與MN8將導通，進而致使選擇電路620輸出來自第一焊墊101的低準位訊號。相對地，當來自第一焊墊101之訊號的準位較高時，亦即兩焊墊101與102是分別接收到高準位訊號與低準位訊號時，串接的兩N型電晶體MN5與MN6將導通，進而致使選擇電路620輸出來自第二焊墊102的低準位訊號。換言之，選擇電路620是會從來自兩焊墊101與102的訊號中，選出具有低準位的訊號(亦即低準位訊號)，並據以輸出所選出的低準位訊號。

控制電路630包括P型電晶體MP9與MP10以及N型電晶體MN9~MN12。其中，P型電晶體MP9的第二汲/源極電性連接選擇電路610，且P型電晶體MP9的第一汲/源極電性連接第二控制端CT2與第三控制端CT3。N型電晶體MN9的第一汲/源極電性連接P型電晶體MP9的第一汲/源極，且N型電晶體MN9的閘極電性連接選擇電路610。N型電晶體MN10的第一汲/源極電性連接N型電晶體MN9的第二汲/源極，N型電晶體MN10的閘極接收電源電壓VDD，且N型電晶體MN10的第二汲/源極電性連接選擇電路620。P型電晶體MP10的第二汲/源極電性連接選擇電路610，P型電晶體MP10的閘極電性連接P型電晶體MP9的第一汲/源極，且P型電晶體MP10的第一汲/源極電性連接P型電晶體MP9的閘極。N型電晶體MN11的第一汲/源極電性連接P型電晶體MP10的第一汲/源極，且N型電晶體MN11的閘極電性連接選擇電路610。N型電晶體MN12的第一汲/源極電性連接N型電晶體的第二汲/源極，N型電晶體MN12的閘極電性連接P型電晶體MP10的閘極，且N型電晶體MN12的第二汲/源極電性連接選擇電路620。

相似地，對圖6實施例的靜電放電保護裝置而言，在不同的情況下，其可能會接收到來自焊墊的靜電脈衝、正輸入訊號或是負輸入訊號。因此，以下將針對上述3種情況，對圖6之靜電放電保護裝置做更進一步地說明。

圖7為用以說明圖6之保護元件在靜電放電事件下的一狀態示意圖。請同時參照圖6與圖7來看，當靜電脈衝VESD出現在第一焊墊101時，則此時的第一焊墊101相當於接收到高準位訊號(例如：靜電脈衝VESD)，且第二焊墊102的電壓準位將趨近於接地電壓GND。因此，此時的選擇電路610會將由靜電脈衝VESD所構成的高準位訊號輸出至第一控制端CT1與控制電路630。此外，選擇電路620則會將趨近於接地電壓GND的低準位訊號輸出至控制電路630。

對控制電路630來說，此時的控制電路630將無法接收到電源電壓VDD，進而致使N型電晶體MN10處在不導通的狀態。此外，來自選擇電路610的靜電脈衝VESD將導通N型電晶體MN9與MN11。再者，靜電脈衝VESD會透過P型電晶體MP10的寄生電容耦合至P型電晶體MP10的閘極，進而關閉P型電晶體MP10，並導通N型電晶體MN12。藉此，隨著N型電晶體MN11與MN12的導通，P型電晶體MP9的閘極將可接收到低準位訊號，進而導通P型電晶體MP9。如此一來，控制電路630將可透過導通的P型電晶體MP9，輸出靜電脈衝VESD至第二控制端CT2與第三控制端CT3。換言之，當靜電脈衝VESD出現在第一焊墊101時，控制電路630會將由靜電脈衝VESD所形成的高準位訊號，輸出至第二控制端CT2與第三控制端CT3。

據此，如圖7所示，保護元件110中的N型電晶體MN1將關閉，且N型電晶體MN2將導通。在此，隨著N型電晶體MN2的導通，將促使P型井區152與N型摻雜區174偏壓在順向偏壓下。如此一來，由P型井區151、N型深井區140、P型井區152與N型摻雜區174所構成的PNPN結構將可快速地導通，進而形成一電流路徑。換言之，當靜電放電事件發生時，元件控制器630將導通保護元件110中的一N型電晶體，以致使保護元件110可以快速地導通，並據以形成電流路徑來釋放靜電脈衝。

圖8為用以說明圖6之保護元件在積體電路正常運作時的一狀態示意圖。請同時參照圖6與圖8來看，當積體電路正常運作時，傳送至焊墊101與102的兩操作訊號可例如是正輸入訊號VH(例如：10伏特)以及系統的基準電位(例如：接地電壓GND)，且此時的控制電路630將可接收到電源電壓VDD。此時，第一焊墊101相當於接收到高準位訊號(例如：正輸入訊號VH)，而第二焊墊102則相當於接收到低準位訊號(例如：接地電壓GND)。因此，選擇電路610會將由正輸入訊號VH所構成的高準位訊號輸出至第一控制端CT1與控制電路630。此外，選擇電路620會將由接地電壓GND所構成的低準位訊號輸出至控制電路630。

另ㄧ方面，控制電路630將利用電源電壓VDD導通N型電晶體MN10。此外，來自選擇電路610的正輸入訊號VH將導通N型電晶體MN9與MN11。藉此，隨著N型電晶體MN9與MN10的導通，控制電路630將可輸出由接地電壓GND所構成的低準位訊號至第二控制端CT2與第三控制端CT3。此外，隨著N型電晶體MN9與MN10的導通，P型電晶體MP10的閘極將接收到由接地電壓GND所構成的低準位訊號，進而處在導通的狀態，並據以關閉P型電晶體MP9。

如此一來，如圖8所示，保護元件110中的兩N型電晶體MN1與MN2都將處在不導通的狀態下，進而致使保護元件110無法形成電流路徑。換言之，當積體電路正常運作時，亦即當兩操作訊號分別供應至兩焊墊101與102時，元件控制器630將可依據所述兩操作訊號關閉保護元件110中的兩N型電晶體MN1與MN2，以致使保護元件110無法形成電流路徑。此外，此時由N型深井區140與P型基底130所形成的寄生二極體將偏壓在反向偏壓下。

圖9為用以說明圖6之保護元件在積體電路正常運作時的另一狀態示意圖。請同時參照圖6與圖9來看，當積體電路正常運作時，傳送至兩焊墊101與102的兩操作訊號可例如是負輸入訊號VL(例如：-10伏特)以及系統的基準電位(例如：接地電壓GND)，且此時的控制電路630將可接收到電源電壓VDD。此時，第一焊墊101相當於接收到低準位訊號(例如：負輸入訊號VL)，而第二焊墊102則相當於接收到高準位訊號(例如：接地電壓GND)。因此，選擇電路610會將由接地電壓GND所構成的高準位訊號輸出至第一控制端CT1與控制電路630。此外，選擇電路620會將由負輸入訊號VL所構成的低準位訊號輸出至控制電路630。

另ㄧ方面，控制電路630將利用電源電壓VDD導通N型電晶體MN10。此外，來自選擇電路610的接地電壓GND將導通N型電晶體MN9與MN11。藉此，隨著N型電晶體MN9與MN10的導通，控制電路630將可輸出由負輸入訊號VL所構成的低準位訊號至第二控制端CT2與第三控制端CT3。此外，隨著N型電晶體MN9與MN10的導通，P型電晶體MP10的閘極將接收到由負輸入訊號VL所構成的低準位訊號，進而處在導通的狀態，並據以關閉P型電晶體MP9。

如此一來，如圖9所示，保護元件110中的兩N型電晶體MN1與MN2都將處在不導通的狀態下，進而致使保護元件110無法形成電流路徑。換言之，當積體電路正常運作時，即使積體電路是透過焊墊接收負輸入訊號，元件控制器630依舊會關閉保護元件110中的兩N型電晶體MN1與MN2，以致使保護元件110無法形成電流路徑。此外，此時由N型深井區140與P型基底130所形成的寄生二極體也將偏壓在反向偏壓下。

綜上所述，本發明之保護元件除了具有可雙向觸發的PNPN結構以外，還具有2個N型電晶體。藉此，可透過調整保護元件之控制端的電壓準位，來控制保護元件中N型電晶體的導通狀態，進而加快保護元件的導通速度或是抑制保護元件之電流路徑的形成。此外，由於保護元件具有較佳的導通速度，因此將有助於提升靜電放電保護裝置的防護能力。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

101．．．第一焊墊

102．．．第二焊墊

110．．．保護元件

120、120’．．．元件控制器

130．．．P型基底

140．．．N型深井區

151、152．．．P型井區

MN1~MN12．．．N型電晶體

161、162．．．閘極結構

171~174．．．N型摻雜區

181、182．．．N型淺摻雜區

191、192．．．P型摻雜區

121、610、620．．．選擇電路

122、122’、630．．．控制電路

MP1~MP10．．．P型電晶體

C1~C4．．．電容

R1、R2．．．電阻

VESD．．．靜電脈衝

GND．．．接地電壓

VH．．．正輸入訊號

VL．．．負輸入訊號

圖1為依據本發明之ㄧ實施之靜電放電保護裝置的示意圖。

圖2為用以說明圖1之保護元件在靜電放電事件下的一狀態示意圖。

圖3為用以說明圖1之保護元件在積體電路正常運作時的一狀態示意圖。

圖4為用以說明圖1之保護元件在積體電路正常運作時的另ㄧ狀態示意圖。

圖5為依據本發明之另ㄧ實施之靜電放電保護裝置的示意圖。

圖6為依據本發明之再ㄧ實施之靜電放電保護裝置的示意圖。

圖7為用以說明圖6之保護元件在靜電放電事件下的一狀態示意圖。

圖8為用以說明圖6之保護元件在積體電路正常運作時的一狀態示意圖。

圖9為用以說明圖6之保護元件在積體電路正常運作時的另一狀態示意圖。

101．．．第一焊墊

102．．．第二焊墊

110．．．保護元件

120．．．元件控制器

130．．．P型基底

140．．．N型深井區

151、152．．．P型井區

MN1、MN2．．．N型電晶體

161、162．．．閘極結構

171~174．．．N型摻雜區

181、182．．．N型淺摻雜區

191、192．．．P型摻雜區

121．．．選擇電路

122．．．控制電路

MP1~MP4．．．P型電晶體

C1、C2．．．電容

R1、R2．．．電阻

Claims (26)

1. 一種靜電放電保護裝置，電性連接一第一焊墊與一第二焊墊，並包括：
   一保護元件，具有一第一連接端、一第二連接端以及一第一至一第三控制端，其中該保護元件透過該第一與該第二連接端分別電性連接該第一與該第二焊墊，並包括：
   一P型基底，包括一N型深井區、一第一P型井區與一第二P型井區，其中該第一與該第二P型井區配置於該N型深井區內；
   一第一N型電晶體，形成於該N型深井區與該第一P型井區內；以及
   一第二N型電晶體，形成於該N型深井區與該第二P型井區內，且該第一與該第二N型電晶體的第一汲/源極電性連接該第一控制端，該第一與該第二N型電晶體的第二汲/源極分別電性連接該第一與該第二連接端，該第一與該第二N型電晶體的閘極分別電性連接該第二與該第三控制端；以及
   一元件控制器，電性連接該第一至該第三控制端，當一靜電脈衝出現在該第一焊墊或該第二焊墊時，該元件控制器導通該第一與該第二N型電晶體之其一，以透過該保護元件中的一電流路徑來釋放該靜電脈衝，當一第一與一第二操作訊號被供應至該第一與該第二焊墊時，該元件控制器依據該第一與該第二操作訊號關閉該第一與該第二N型電晶體，以致使該保護元件無法形成該電流路徑。
2. 如申請專利範圍第1項所述之靜電放電保護裝置，其中當該靜電脈衝出現在該第一焊墊時，該元件控制器將該靜電脈衝導引至該第一控制端，且該元件控制器導通該第二N型電晶體，並關閉該第一N型電晶體。
3. 如申請專利範圍第2項所述之靜電放電保護裝置，其中該元件控制器更將該靜電脈衝導引至該第三控制端，並將該第二控制端的電壓準位下拉至一接地電壓。
4. 如申請專利範圍第2項所述之靜電放電保護裝置，其中該元件控制器更將該靜電脈衝導引至該第二控制端與該第三控制端。
5. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該元件控制器包括：
   一第一選擇電路，電性連接該第一焊墊、該第二焊墊與該第一控制端，其中該第一選擇電路會從來自該第一與該第二焊墊的訊號中選出一高準位訊號，並輸出該高準位訊號至該第一控制端；以及
   一第一控制電路，電性連接該第一焊墊、該第二焊墊、該第二控制端與該第三控制端，其中該第一控制電路依據來自該第一與該第二焊墊之訊號的頻率，來調整該第二控制端與該第三控制端的電壓準位。
6. 如申請專利範圍第5項所述之靜電放電保護裝置，其中該第一選擇電路包括：
   一第一P型電晶體，其閘極電性連接該第一焊墊；
   一第二P型電晶體，其閘極電性連接該第一焊墊，且該第一P型電晶體與該第二P型電晶體串接在該第二焊墊與該第一控制端之間；
   一第三P型電晶體，其閘極電性連接該第二焊墊；以及
   一第四P型電晶體，其閘極電性連接該第二焊墊，且該第三P型電晶體與該第四P型電晶體串接在該第一焊墊與該第一控制端之間。
7. 如申請專利範圍第5項所述之靜電放電保護裝置，其中該第一控制電路包括：
   一第一電容，其第一端電性連接該第一焊墊，該第一電容的第二端電性連接該第三控制端；
   一第一電阻，其第一端電性連接該第一電容的第二端，該第一電阻的第二端電性連接該第二焊墊；
   一第二電容，其第一端電性連接該第二焊墊，該第二電容的第二端電性連接該第二控制端；以及
   一第二電阻，其第一端電性連接該第二電容的第二端，該第二電阻的第二端電性連接該第一焊墊。
8. 如申請專利範圍第5項所述之靜電放電保護裝置，其中該第一控制電路包括：
   一第三電容，其第一端電性連接該第一焊墊，該第三電容的第二端電性連接該第三控制端；
   一第三N型電晶體，其第一汲/源極電性連接該第三電容的第二端，該第三N型電晶體的閘極電性連接該第一選擇電路，該第三N型電晶體的第二汲/源極電性連接該第二焊墊；
   一第四電容，其第一端電性連接該第二焊墊，該第四電容的第二端電性連接該第二控制端；以及
   一第四N型電晶體，其第一汲/源極電性連接該第四電容的第二端，該第四N型電晶體的閘極電性連接該第一選擇電路，該第四N型電晶體的第二汲/源極電性連接該第一焊墊。
9. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該元件控制器包括：
   一第二選擇電路，電性連接該第一焊墊、該第二焊墊與該第一控制端，其中該第二選擇電路會從來自該第一與該第二焊墊的訊號中選出一高準位訊號，並輸出該高準位訊號至該第一控制端；
   一第三選擇電路，電性連接該第一焊墊與該第二焊墊，其中該第三選擇電路會從來自該第一與該第二焊墊的訊號中選出一低準位訊號，並輸出該低準位訊號；以及
   一第二控制電路，電性連接該第二選擇電路、該第三選擇電路、該第二控制端與該第三控制端，其中當該靜電脈衝出現在該第一焊墊時，該第二控制電路將由該靜電脈衝所形成的該高準位訊號輸出至該第二與該第三控制端，當該第一與該第二操作訊號被供應至該第一與該第二焊墊時，該第二控制電路接收一電源電壓，並將該低準位訊號輸出至該第二與該第三控制端。
10. 如申請專利範圍第9項所述之靜電放電保護裝置，其中該第二選擇電路包括：
    一第五P型電晶體，其閘極電性連接該第一焊墊；
    一第六P型電晶體，其閘極電性連接該第一焊墊，且該第五P型電晶體與該第六P型電晶體串接在該第二焊墊與該第一控制端之間；
    一第七P型電晶體，其閘極電性連接該第二焊墊；以及
    一第八P型電晶體，其閘極電性連接該第二焊墊，且該第七P型電晶體與該第八P型電晶體串接在該第一焊墊與該第一控制端之間。
11. 如申請專利範圍第9項所述之靜電放電保護裝置，其中該第三選擇電路包括：
    一第五N型電晶體，其第一汲/源極電性連接該第二焊墊，該第五N型電晶體的閘極電性連接該第一焊墊；
    一第六N型電晶體，其第一汲/源極電性連接該第五N型電晶體的第二汲/源極，該第六N型電晶體的閘極電性連接該第一焊墊，該第六N型電晶體的第二汲/源極電性連接該第二控制電路；
    一第七N型電晶體，其第一汲/源極電性連接該第一焊墊，該第七N型電晶體的閘極電性連接該第二焊墊；以及
    一第八N型電晶體，其第一汲/源極電性連接該第七N型電晶體的第二汲/源極，該第八N型電晶體的閘極電性連接該第二焊墊，該第八N型電晶體的第二汲/源極電性連接該第二控制電路。
12. 如申請專利範圍第9項所述之靜電放電保護裝置，其中該第二控制電路包括：
    一第九P型電晶體，其第一汲/源極電性連接該第二與該第三控制端，該第九P型電晶體的第二汲/源極電性連接該第二選擇電路；
    一第九N型電晶體，其第一汲/源極電性連接該第九P型電晶體的第一汲/源極，該第九N型電晶體的閘極電性連接該第二選擇電路；
    一第十N型電晶體，其第一汲/源極電性連接該第九N型電晶體的第二汲/源極，該第十N型電晶體的閘極接收該電源電壓，該第十N型電晶體的第二汲/源極電性連接該第三選擇電路；
    一第十P型電晶體，其第一汲/源極電性連接該第九P型電晶體的閘極，該第十P型電晶體的閘極電性連接該第九P型電晶體的第一汲/源極，該第十P型電晶體的第二汲/源極電性連接該第二選擇電路；
    一第十一N型電晶體，其第一汲/源極電性連接該第十P型電晶體的第一汲/源極，該第十一N型電晶體的閘極電性連接該第二選擇電路；以及
    一第十二N型電晶體，其第一汲/源極電性連接該第十一N型電晶體的第二汲/源極，該第十二N型電晶體的閘極電性連接該第十P型電晶體的閘極，該第十二N型電晶體的第二汲/源極電性連接該第三選擇電路。
13. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該第一N型電晶體包括：
    一第一閘極結構，配置於該第一P型井區上，且該第一N型電晶體的閘極是由該第一閘極結構所形成；
    一第一N型摻雜區，配置於該N型深井區內，並鄰接該第一P型井區，且該第一N型電晶體的第一汲/源極是由該第一N型摻雜區所形成；以及
    一第二N型摻雜區，配置於該第一P型井區內，且該第一N型電晶體的第二汲/源極是由該第二N型摻雜區所形成。
14. 如申請專利範圍第13項所述之靜電放電保護裝置，其中該第一N型電晶體更包括：
    一第一N型淺摻雜區，設置於該第一閘極結構下方的該第一P型井區內，並環繞該第一N型摻雜區的周圍。
15. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該第二N型電晶體包括：
    一第二閘極結構，配置於該第二P型井區上，且該第二N型電晶體的閘極是由該第二閘極結構所形成；
    一第三N型摻雜區，配置於該N型深井區內，並鄰接該第二P型井區，且該第二N型電晶體的第一汲/源極是該第三N型摻雜區所形成；以及
    一第四N型摻雜區，配置於該第二P型井區內，且該第二N型電晶體的第二汲/源極是由該第四N型摻雜區所形成。
16. 如申請專利範圍第15項所述之靜電放電保護裝置，其中該第二N型電晶體更包括：
    一第二N型淺摻雜區，設置於該第二閘極結構下方的該第二P型井區內，並環繞該第三N型摻雜區的周圍。
17. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該保護元件更包括：
    一第一P型摻雜區，配置於該第一P型井區內，並電性連接該第一連接端。
18. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該保護元件更包括：
    一第二P型摻雜區，配置於該第二P型井區內，並電性連接該第二連接端。
19. 一種保護元件，包括：
    一P型基底，包括一N型深井區、一第一P型井區與一第二P型井區，其中該第一與該第二P型井區配置於該N型深井區內；
    一第一N型電晶體，形成於該N型深井區與該第一P型井區內；以及
    一第二N型電晶體，形成於該N型深井區與該第二P型井區內。
20. 如申請專利範圍19項所述之保護元件，其中該保護元件具有一第一連接端、一第二連接端以及一第一至一第三控制端，且該第一與該第二N型電晶體的第一汲/源極電性連接該第一控制端，該第一與該第二N型電晶體的第二汲/源極分別電性連接該第一與該第二連接端，該第一與該第二N型電晶體的閘極分別電性連接該第二與該第三控制端。
21. 如申請專利範圍20項所述之保護元件，更包括：
    一第一P型摻雜區，配置於該第一P型井區內，並電性連接該第一連接端。
22. 如申請專利範圍20項所述之保護元件，更包括：
    一第二P型摻雜區，配置於該第二P型井區內，並電性連接該第二連接端。
23. 如申請專利範圍19項所述之保護元件，其中該第一N型電晶體包括：
    一第一閘極結構，配置於該第一P型井區上，且該第一N型電晶體的閘極是由該第一閘極結構所形成；
    一第一N型摻雜區，配置於該N型深井區內，並鄰接該第一P型井區，且該第一N型電晶體的第一汲/源極是由該第一N型摻雜區所形成；以及
    一第二N型摻雜區，配置於該第一P型井區內，且該第一N型電晶體的第二汲/源極是由該第二N型摻雜區所形成。
24. 如申請專利範圍23項所述之保護元件，其中該第一N型電晶體更包括：
    一第一N型淺摻雜區，設置於該第一閘極結構下方的該第一P型井區內，並環繞該第一N型摻雜區。
25. 如申請專利範圍19項所述之保護元件，其中該第二N型電晶體包括：
    一第二閘極結構，配置於該第二P型井區上，且該第二N型電晶體的閘極是由該第二閘極結構所形成；
    一第三N型摻雜區，配置於該N型深井區內，並鄰接該第二P型井區，且該第二N型電晶體的第一汲/源極是該第三N型摻雜區所形成；以及
    一第四N型摻雜區，配置於該第二P型井區內，且該第二N型電晶體的第二汲/源極是由該第四N型摻雜區所形成。
26. 如申請專利範圍25項所述之保護元件，其中該第二N型電晶體更包括：
    一第二N型淺摻雜區，設置於該第二閘極結構下方的該第二P型井區內，並環繞該第三N型摻雜區。