TW201351594A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201351594A
TW201351594A TW102117446A TW102117446A TW201351594A TW 201351594 A TW201351594 A TW 201351594A TW 102117446 A TW102117446 A TW 102117446A TW 102117446 A TW102117446 A TW 102117446A TW 201351594 A TW201351594 A TW 201351594A
Authority
TW
Taiwan
Prior art keywords
electrode
contact
substrate
insulating layer
semiconductor device
Prior art date
Application number
TW102117446A
Other languages
English (en)
Other versions
TWI575689B (zh
Inventor
Jin-Woo Han
Original Assignee
Magnachip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magnachip Semiconductor Ltd filed Critical Magnachip Semiconductor Ltd
Publication of TW201351594A publication Critical patent/TW201351594A/zh
Application granted granted Critical
Publication of TWI575689B publication Critical patent/TWI575689B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種半導體裝置及其製造方法。該半導體裝置包含：一基板，其包括一溝渠；一第一電極，其安置於該溝渠下面；一第二電極，其安置於該溝渠上面，一第一絕緣層安置於該第一電極與該第二電極之間；一第一觸點，其沿該基板之一第一方向配置且連接至該第一電極；及一第二觸點，其沿不同於該第一方向之第二方向配置，該第二觸點連接至該第二電極。

Description

半導體裝置及其製造方法 相關申請案交叉參考
本申請案依據35 U.S.C.§ 119(a)主張2012年6月15日在韓國智慧產權局(Korean Intellectual Property Office)中提出申請之第10-2012-0064548號韓國專利申請案之權益，該專利申請案之整個揭示內容出於所有目的而以引用的方式併入本文中。
以下說明係關於一種半導體裝置及其製造方法，且係關於(舉例而言)一種其中用於複數個電極之觸點沿不同方向配置於一溝渠中之半導體裝置及一種製造此一半導體裝置之方法。
一MOS電晶體(諸如一雙擴散MOS電晶體)通常用作一高電壓半導體裝置。在此一MOS電晶體中，通常沿基板之表面之一水平方向形成一通道。然而，根據用於構造半導體裝置之設計規則之最近減少，越來越多地關注具有一垂直通道以達成其在高位準整合方面之效率之一溝渠MOS電晶體(諸如一高電壓MOS電晶體)。該溝渠MOS電晶體通常經構造而具有配置於基板之一後部表面上之一汲極、配置於基板之一上部表面上之一源極及配置於形成至基板之一表面中之一溝渠內之一閘極。電流通常沿基板之一向上及向下方向沿著溝渠之側壁流動。
圖1係一半導體裝置之一作用區及一邊緣區之一平面圖，且圖2 係圖1之半導體沿著線I-I之一剖面圖。
參考圖1及圖2，將一半導體裝置劃分成一作用區X及一邊緣區Y。作用區X包含一溝渠100及一溝渠電晶體單元101-1及一作用區內部觸點101，且邊緣區Y包含用以將電壓施加至電極之一觸點圖案。更具體而言，在基板200上形成一第一絕緣層210，其中一源極結構220形成於第一絕緣層210上，且在其上面形成一第二絕緣層230、一閘極結構240及一第三絕緣層250。分別在第二絕緣層230及第三絕緣層250中形成觸點孔231、251。
由於在其中形成觸點圖案之邊緣區Y上閘極結構240與源極結構220之間的一寬重疊區域，半導體裝置可由於閘極與源極或閘極與汲極之間的一電流洩漏而隨時間劣化。
在一項一般態樣中，提供一種半導體裝置，其包含：一基板，其包括一溝渠；一第一電極，其安置於該溝渠下面；一第二電極，其安置於該溝渠上面，一第一絕緣層安置於該第一電極與該第二電極之間；一第一觸點，其沿該基板之一第一方向配置且連接至該第一電極；及一第二觸點，其沿不同於該第一方向之第二方向配置，該第二觸點連接至該第二電極。
該半導體裝置之一般態樣可進一步包括提供於該溝渠之一下部表面上及一側壁上之一第二絕緣層。
在該半導體裝置之一般態樣中，該第一方向與該第二方向可彼此垂直。
在該半導體裝置之一般態樣中，該溝渠可係藉由溝渠之交叉而形成。
該半導體裝置之一般態樣可進一步包括：一第三絕緣層，其形成於該第二電極上；一第三電極，其形成於該第三絕緣層上；及一第 四電極，其形成於該基板下面。
在該半導體裝置之一般態樣中，該第一電極可係一屏蔽電極，該第二電極可係一閘極電極，該第三電極可係一源極電極，且該第四電極可係一汲極電極，且該屏蔽電極可經組態以根據施加至該第一觸點之一電壓而更改該半導體裝置內側之一電場型樣。
在該半導體裝置之一般態樣中，該第一觸點及該第二觸點可係金屬圖案。
在該半導體裝置之一般態樣中，該第一電極與該第三電極可彼此電連接。
在該半導體裝置之一般態樣中，位於該第一觸點下面之該第一電極可形成於該基板上，而該第二絕緣層安置於該基板與該第一電極之間，且位於該第二觸點下面之該第二電極可形成於該基板上，而該第一絕緣層安置於該基板與該第二電極之間。
在該半導體裝置之一般態樣中，位於該第一觸點下面之該第一電極可不與該第二電極重疊，且位於該第二觸點下面之該第二電極可不與該第一電極重疊。
在該半導體裝置之一般態樣中，該第一電極及該第二電極可包括多晶矽。
在另一一般態樣中，提供一種用於製造一半導體裝置之方法，其涉及：提供包括一溝渠之一基板；在該溝渠下面形成一第一電極；在該第一電極上形成一第一絕緣層；在該溝渠上面形成一第二電極；將沿該基板之一第一方向配置之一第一觸點連接至該第一電極；及將沿不同於該第一方向之一第二方向配置之一第二觸點連接至該第二電極。
該方法之一般態樣可進一步包括：在該第一電極之該形成之前，在該溝渠之一下部表面及一側壁上且在該基板上形成一第二絕緣 層。
在該方法之一般態樣中，該第一方向與該第二方向可彼此垂直。
在該方法之一般態樣中，可藉由溝渠之交叉來形成該溝渠。
該方法之一般態樣可進一步包括：在該第二電極上形成一第三絕緣層；在該第三絕緣層上形成一第三電極；及在該基板之一下部部分上形成一第四電極。
在該方法之一般態樣中，該第一電極可係一屏蔽電極，該第二電極可係一閘極電極，該第三電極可係一源極電極，且該第四電極可係一汲極電極，且該屏蔽電極可經組態以根據施加至該第一觸點之一電壓而更改該半導體裝置內側之一電場型樣。
在該方法之一般態樣中，該第一電極與該第三電極可彼此電連接。
在該方法之一般態樣中，可由一相同材料製成該第一觸點及該第二觸點。
在該方法之一般態樣中，可在該基板上形成位於該第一觸點下面之該第一電極，而該第二絕緣層安置於該基板與該第一電極之間，且可在該基板上形成位於該第二觸點下面之該第二電極，而該第一絕緣層安置於該基板與該第二電極之間。
在該方法之一般態樣中，該第一電極及該第二電極可包括多晶矽。
在該方法之一般態樣中，可與該第二觸點至該第二電極之該連接同時地執行該第一觸點至該第一電極之該連接。
在一項一般態樣中，提供一種MOS電晶體，其包括：一溝渠，其安置於一基板中；一第一電極，其安置於該溝渠之一下部部分中；一第二電極，其安置於該溝渠之一上部部分中，該第一電極與該第二 電極由一絕緣層分離；一第一觸點，其沿該基板之一第一方向延伸且連接至該第一電極；及一第二觸點，其沿不同於該第一方向之一第二方向延伸且連接至該第二電極。
依據以下詳細說明、圖式以及申請專利範圍，其他特徵及態樣可顯而易見。
100‧‧‧一溝渠
101‧‧‧作用區內部觸點
101-1‧‧‧溝渠電晶體單元
200‧‧‧基板
210‧‧‧第一絕緣層
220‧‧‧源極結構
230‧‧‧第二絕緣層
231‧‧‧觸點孔
240‧‧‧閘極結構
250‧‧‧第三絕緣層
251‧‧‧觸點孔
300‧‧‧基板
301‧‧‧溝渠
301a‧‧‧溝渠
301b‧‧‧溝渠
310‧‧‧第一絕緣層
320‧‧‧第一電極
330‧‧‧第二絕緣層
331‧‧‧第一觸點孔/觸點孔
340‧‧‧第二電極
350‧‧‧第三絕緣層
351‧‧‧第二觸點孔/觸點孔
361‧‧‧第一觸點圖案/觸點圖案
363‧‧‧第二觸點圖案/觸點圖案
364‧‧‧源極觸點
365‧‧‧第三電極
370‧‧‧第四電極
X‧‧‧作用區
Y‧‧‧邊緣區
I-I‧‧‧線
II-II‧‧‧線
III-III‧‧‧線
IV-IV‧‧‧線
圖1係一半導體裝置之一平面圖。
圖2係圖1之半導體沿著線I-I之一剖面圖。
圖3係圖解說明一半導體裝置之一實例之一部分之一平面圖。
圖4係圖3中所圖解說明之半導體裝置沿著線II-II之一剖面圖。
圖5係圖3中所圖解說明之半導體裝置沿著線III-III之一剖面圖。
圖6係圖3中所圖解說明之半導體裝置沿著線IV-IV之一剖面圖。
圖7係圖解說明一半導體裝置之一製造方法之一實例之一流程圖。
在圖式及詳細說明通篇中，除非另有闡述，否則相同圖式參考編號將理解為指代相同元件、特徵及結構。為清晰、圖解說明及方便起見，可擴大此等元件之相對大小及繪示。
提供以下詳細說明以輔助讀者完整地理解本文中所闡述之方法、設備及/或系統。因此，熟習此項技術者將聯想到本文中所闡述之系統、設備及/或方法之各種改變、修改及等效形式。此外，為增加清晰度及簡潔度，可省略對眾所周知之功能及構造之說明。
下文闡述半導體裝置及其製造方法之各種實例。半導體裝置之此等實例之特徵可係形成於延伸至不同方向之一溝渠內側之用於複數個電極之觸點。儘管此等半導體裝置之各種實例改良習用半導體裝置之各種特性，但本說明並不限於此。
圖3係圖解說明一半導體裝置之一實例之一部分之一平面圖。圖4係沿著線II-II自圖3中所圖解說明之半導體裝置截取之一剖面圖。圖5係圖3中所圖解說明之半導體裝置沿著線III-III之一剖面圖。圖6係圖3中所圖解說明之半導體裝置沿著線IV-IV截取之一剖面圖。參考圖3至圖6，一半導體裝置之一實例可包含一基板300、一第一絕緣層310、一第一電極320、一第二絕緣層330、一第二電極340及一第三絕緣層350之全部或一部分。該半導體裝置可另外包含一第三電極365及一第四電極370之全部或一部分。片語半導體裝置可「包含...之全部或一部分」囊括其中將成分中之一或多者整合至另一者中或將其省略之一實例。舉例而言，除第一電極320及第二電極340以外，半導體裝置可進一步包含第三電極365及第四電極370中之至少一者。下文將參考包含上文所提及成分之全部或一部分之一半導體裝置來闡釋半導體裝置之各種實例。
基板300可係一晶圓或一玻璃基板。舉例而言，可在半導體裝置之一側上形成基板300。基板300可係留在半導體裝置之一後部表面上的一結構之一剩留部分，如圖3中所圖解說明。在施加一單獨程序(諸如一研磨或一化學機械拋光(CMP)程序)之後，可在後部表面上留下基板300以具有一預定厚度。在一實例中，可將包括具有一預定厚度之一預定剩餘部分之一基板300稱為一「緩衝層」。如圖3中所圖解說明，可將基板300劃分成在其處以單元之形式形成半導體裝置之一作用區X及其中提供用以將電壓施加至半導體裝置之觸點之一邊緣區Y。舉例而言，可在邊緣區Y中形成一觸點圖案。可在基板300之作用區X及邊緣區Y兩者中形成一溝渠301。
溝渠301可包含沿基板300之一第一方向延伸或在參考圖3觀看時沿一向左方向延伸之一溝渠301a。一溝渠301b可沿垂直於第一方向或溝渠301a沿其延伸之方向之一第二方向延伸。總之，沿第二方向延 伸，溝渠301可在邊緣區Y中形成一矩陣或一格網。
可在其中形成有溝渠301之基板300之一整個表面上方形成一第一絕緣層310。第一絕緣層310可形成於溝渠301之下部表面及側壁兩者上以及形成於基板300之上部表面上。
此外，可在覆蓋基板300之第一絕緣層310上形成第一電極320。參考圖4及圖6，第一電極320可配置於溝渠301下面且在作用區X處沿第一方向形成於溝渠301內且亦在邊緣區Y處形成於基板300之表面上。在其中半導體裝置係具有形成於溝渠301內之兩個電極結構之一溝渠MOS電晶體之例項中，可將此電極稱為一屏蔽電極或一場電極。該屏蔽電極可發揮根據施加至第一觸點之電壓而改變半導體裝置內側之電場型樣之作用。
可在第一電極320上形成第二絕緣層330。參考圖4，第二絕緣層330可包含一第一觸點孔331，第一觸點孔331在邊緣區Y處沿一第一方向將第一電極320曝露於外側，藉此將第一電極320電連接至第一觸點圖案361。第二絕緣層330可由與第一絕緣層310相同之材料製成。在圖3及圖4中所圖解說明之實例中，可將第一觸點孔331稱為一「第一觸點」。該第一觸點可延伸至一第一觸點圖案361且形成其一部分。參考圖4，在溝渠301內，第二絕緣層330將第一電極320與第二電極340電絕緣。
第二絕緣層330可形成於溝渠301之一上部部分中，且第二電極340可形成於第二絕緣層330上。第二電極320可沿第二方向自基板300之作用區X延伸以連接至邊緣區Y中之第二觸點圖案363。舉例而言，參考圖4及圖5，關於邊緣區Y之第一方向，溝渠301a內側之第二電極340可沿第一方向朝向邊緣區Y延伸。因此，第二電極340可僅形成於溝渠301a之一內部部分內側且不被形成為突出至基板300之上部表面上面。然而，關於邊緣區Y之第二方向，由於溝渠301b內側之第二電 極340沿第二方向朝向邊緣區Y延伸且被形成為突出至基板300之上部表面上面，因此除提供於溝渠301b之內部內側以外，在基板300之邊緣區Y中第一電極320與第二電極340之間之一重疊區域亦減少。
此外，可在第二電極340上形成第三絕緣層350。第三絕緣層350可包含一第二觸點孔351以在邊緣區Y中沿第二方向將第二觸點圖案363連接至第二電極340。第二觸點孔351可與在邊緣區Y中沿第一方向曝露於外側之第一觸點孔331同時形成於第二絕緣層330上。另一選擇係，可在一單獨程序中形成第二觸點孔351。本文中所闡述之實例不限於關於如何形成觸點孔331、351之一特定方式。在另一實例中，可以一開放線之一形式提供觸點孔331、351以增加各別電極與觸點圖案之間之接觸區域，因此減小電阻。
此外，第一觸點圖案361及第二觸點圖案363可形成於邊緣區Y之第二絕緣層330及第三絕緣層350上且亦形成於作用區X之第三絕緣層350上以透過第一觸點孔331及第二觸點孔351電連接至在下方提供之電極。在一實例中，可在形成第一觸點圖案361及第二觸點圖案363時同時形成作用區X之第三電極365(例如，源極電極)。第一觸點圖案361及第二觸點圖案363以及第三電極365可由一導電金屬製成。此外，可使用邊緣區Y之第一觸點圖案361及第二觸點圖案363作為將電壓施加至其的一電壓施加部分，且可將第一觸點圖案361電連接至第三電極365。
同時，在另一實例中，製成一半導體裝置之程序可包含在形成一第三絕緣層350之前蝕刻提供於一作用區X上之一第一絕緣層310。考量亦可在第一絕緣層310之蝕刻期間蝕刻第二絕緣層330及第二電極340，本說明不限於使用形成第一絕緣層310之任何特定方式之半導體裝置。此外，該等絕緣層(亦即，第一絕緣層310、第二絕緣層330及第三絕緣層350)可由(舉例而言)一個氮化矽層或一個氧化矽層形成， 但用於形成該等絕緣層之材料並不限於此。
參考圖6，在另一實例中，在準備於基板300上形成一半導體裝置時，可在單獨程序中形成諸如一高濃度n++層、一低濃度n-層、一P型層或一高濃度p+層之經摻雜層。在一實例中，可藉由在基板300上形成一單獨磊晶層且然後在該磊晶層上形成一高濃度n++層、低濃度n-層及/或P型層來形成該等經摻雜層。在此實例中，可在摻雜程序之後形成溝渠301。此後，可形成高濃度n++層及高濃度p+層以在形成第三絕緣層350之前形成一漂移區。然而，本說明不限於形成經摻雜層之任何特定方式。舉例而言，可藉由一選用摻雜程序並使雜質擴散來形成摻雜層。
此外，該半導體裝置可包含一汲極電極，其係形成於具有一預定厚度之一剩餘部分之基板300之一下部表面上之第四電極370。舉例而言，該剩餘部分可係在於一晶圓之下部表面上進行之化學機械拋光(CMP)之後剩餘之部分。第四電極370可由與第三電極相同之材料形成。第四電極370可另外包含在於第四電極370與基板300之間進行P型植入之後藉由烘焙形成的待用作一P型集極之一植入層。
由於上文所闡釋之構造，根據所闡述實例之半導體裝置可最小化可實施為第一電極320之一屏蔽多晶矽與可實施為第二電極340之一閘極多晶矽之間之重疊區域。因此，可防止或減少洩漏電流之發生。此外，由於減小屏蔽多晶矽(即，第一電極320)之各別區中之電阻值，因此可達成一總體平衡，且可在作用區X中之第一電極320中獲得一較穩定電位。
此外，由於經由具有一晶格形式之溝渠結構達成至閘極多晶矽之一橫向連接，因此可將良好傳訊提供至閘極多晶矽之第二電極340。因此，減小閘極電阻(Rg)。
圖7係闡釋一半導體裝置之一製造方法之一實例之一流程圖。
除圖3至圖6以外亦參考圖7，在S700處，可藉由製備其中包含一溝渠301之一基板300來獲得根據此實例之半導體裝置。在此實例中，可在其上形成一單獨n++磊晶層或n+層的基板300之一表面上形成一溝渠。然而，可使用替代方法來獲得具有一溝渠301之一基板300。舉例而言，若可能未形成單獨磊晶層或若形成一磊晶層，則可在相對於該磊晶層形成一高濃度n++層、一低濃度n-層及一P型摻雜層之後形成一溝渠。可藉由施加一選用摻雜程序及/或雜質擴散來獲得該等摻雜層。
在S710處，在溝渠301之一下部表面上及在溝渠301之一側壁上形成第一絕緣層310。可藉由以下操作來形成第一絕緣層310：首先在其中包含溝渠301之基板300之頂部上之一絕緣層(諸如氧化矽層或氮化矽層)上形成第一電極320，且然後藉由光微影執行蝕刻，藉此留下第一絕緣層310及第一電極320。另一選擇係，可在第一絕緣層310上依序形成第一電極320及第二絕緣層330，且然後同時對第一絕緣層310及第二絕緣層330執行一蝕刻，藉此留下第一絕緣層310。然而，本說明不限於形成第一絕緣層310之任何特定程序。
此外，在S720處，在其上形成有第一絕緣層310之溝渠301下面形成第一電極320。由於第一電極320係由多晶矽製成，因此在某些實例中，可將第一電極320稱為一「屏蔽多晶矽」。可在邊緣區Y中相對於作用區X沿第一方向在基板300以及溝渠301之一表面上形成屏蔽多晶矽。在此實例中，屏蔽多晶矽可沿垂直於第一方向之第二方向僅形成於邊緣區Y中之溝渠301內側。
此後，在S730、S740處，在第一電極320上形成第二絕緣層330，且在其上形成有第二絕緣層330之溝渠301上面形成第二電極340。第二電極340由多晶矽製成。因此，取決於實例，可將第二電極340稱為一「閘極多晶矽」。第二電極340可具有與第一電極320相反 之一結構。
在S750、S760處，沿基板300之第一方向，將第一電極320連接至第一觸點之第一觸點圖案361。沿不同於第一方向之第二方向，經由一第二觸點將第二電極340連接至第二觸點圖案363。該第一觸點與該第二觸點可在邊緣區Y中彼此連接。取決於實例，可將該等觸點理解為係在形成觸點孔之後分別經由觸點孔接觸電極之觸點圖案。然而，亦可將該等觸點理解為係包含觸點孔之結構。因此，可將連接至第一電極320之第一觸點稱為「屏蔽圖案」。可將連接至第二電極340之第二觸點稱為「屏蔽圖案」。在此實例中，屏蔽圖案與閘極圖案可彼此電隔離。此外，同時基板300之作用區X中之源極觸點364可形成第三電極365且與閘極圖案電隔離。第三電極365可用作源極電極。源極觸點364可電連接至屏蔽圖案。
舉例而言，在製備根據圖6之一半導體裝置時，可在於作用區X中之第二電極340上形成第三絕緣層350之前形成接近於溝渠301形成漂移區之高濃度n++層及高濃度p+層。此後，藉由在第二絕緣層330及第三絕緣層350中形成第一觸點孔331及第二觸點孔351，可將第一電極320及第二電極340分別連接至對應之第一觸點圖案361及第二觸點圖案363。因此，可將經由第一觸點圖案361及第二觸點圖案363施加之電壓傳輸至作用區X之第一電極320及第二電極340。
在此實例中，在形成觸點圖案361、363之後，可用一研磨程序或一CMP來處理基板300之後部表面。可在具有一預定剩餘厚度之基板300之後部表面上形成第四電極370。在形成第四電極370(其形成汲極電極)之前，可形成P型植入層。
根據上文所闡述之處理方法之各種實例，可獲得具有可實施為第一電極320之屏蔽多晶矽與可實施為第二電極340之閘極多晶矽之間之一經最小化重疊區域之一半導體裝置以減少或防止洩漏電流之發 生。此外，由於屏蔽多晶矽(諸如第一電極320)之各別區中之經減小電阻值，可達成一總體平衡。因此，可在作用區X中獲得第一電極320之一穩定電位。
此外，由於可經由呈晶格形式之溝渠結構達成閘極多晶矽之橫向連接，因此可將良好傳訊提供至閘極多晶矽之第二電極340。因此，可減小閘極電阻(Rg)。
應理解，本發明之特徵可以不同形式體現且不應視為限於本文中所陳述之實例。而是，提供若干實例以使得本發明將係透徹且完整的且將向熟習此項技術者傳達本發明之完全範疇。圖式未必按比例繪製且在某些例項中，為了清晰地圖解說明實例之特徵，可能已擴大比例。當將一第一層稱為「在一第二層上」或「在一基板上」時，其可不僅指代其中第一層直接形成於第二層或基板上之一情形，且亦可指代其中在第一層與第二層或基板之間存在一第三層之一情形。
上文已闡述若干個實例。然而，應理解，可做出各種修改。舉例而言，若以一不同次序執行所闡述之技術及/或若將一所闡述系統、架構、裝置或電路中之組件以一不同方式組合及/或用其他組件或其等效物替換或補充，則可達成適合結果。因此，其他實施方案亦在以下申請專利範圍之範疇內。
301‧‧‧溝渠
301a‧‧‧溝渠
301b‧‧‧溝渠
320‧‧‧第一電極
331‧‧‧第一觸點孔/觸點孔
340‧‧‧第二電極
351‧‧‧第二觸點孔/觸點孔
361‧‧‧第一觸點圖案/觸點圖案
363‧‧‧第二觸點圖案/觸點圖案
X‧‧‧作用區
Y‧‧‧邊緣區
II-II‧‧‧線
III-III‧‧‧線
IV-IV‧‧‧線

Claims (23)

  1. 一種半導體裝置，其包括：一基板，其包括一溝渠；一第一電極，其安置於該溝渠下面；一第二電極，其安置於該溝渠上面，一第一絕緣層安置於該第一電極與該第二電極之間；一第一觸點，其沿該基板之一第一方向配置且連接至該第一電極；及一第二觸點，其沿不同於該第一方向之第二方向配置，該第二觸點連接至該第二電極。
  2. 如請求項1之半導體，其進一步包括提供於該溝渠之一下部表面上及一側壁上之一第二絕緣層。
  3. 如請求項1之半導體，其中該第一方向與該第二方向彼此垂直。
  4. 如請求項1之半導體裝置，其中該溝渠係藉由溝渠之交叉而形成。
  5. 如請求項2之半導體裝置，其進一步包括：一第三絕緣層，其形成於該第二電極上；一第三電極，其形成於該第三絕緣層上；及一第四電極，其形成於該基板下面。
  6. 如請求項5之半導體裝置，其中該第一電極係一屏蔽電極，該第二電極係一閘極電極，該第三電極係一源極電極，且該第四電極係一汲極電極，且該屏蔽電極經組態以根據施加至該第一觸點之一電壓而更改該半導體裝置內側之一電場型樣。
  7. 如請求項6之半導體裝置，其中該第一觸點及該第二觸點係金屬 圖案。
  8. 如請求項4之半導體裝置，其中該第一電極與該第三電極彼此電連接。
  9. 如請求項2之半導體裝置，其中位於該第一觸點下面之該第一電極形成於該基板上，而該第二絕緣層安置於該基板與該第一電極之間，且位於該第二觸點下面之該第二電極形成於該基板上，而該第一絕緣層安置於該基板與該第二電極之間。
  10. 如請求項1之半導體裝置，其中位於該第一觸點下面之該第一電極不與該第二電極重疊，且位於該第二觸點下面之該第二電極不與該第一電極重疊。
  11. 如請求項1之半導體裝置，其中該第一電極及該第二電極包括多晶矽。
  12. 一種用於製造一半導體裝置之方法，其包括：提供包括一溝渠之一基板；在該溝渠下面形成一第一電極；在該第一電極上形成一第一絕緣層；在該溝渠上面形成一第二電極；將沿該基板之一第一方向配置之一第一觸點連接至該第一電極；及將沿不同於該第一方向之一第二方向配置之一第二觸點連接至該第二電極。
  13. 如請求項12之方法，其進一步包括：在該第一電極之該形成之前，在該溝渠之一下部表面及一側壁上且在該基板上形成一第二絕緣層。
  14. 如請求項12之方法，其中該第一方向與該第二方向彼此垂直。
  15. 如請求項12之方法，其中藉由溝渠之交叉來形成該溝渠。
  16. 如請求項13之方法，其進一步包括：在該第二電極上形成一第三絕緣層；在該第三絕緣層上形成一第三電極；及在該基板之一下部部分上形成一第四電極。
  17. 如請求項16之方法，其中該第一電極係一屏蔽電極，該第二電極係一閘極電極，該第三電極係一源極電極，且該第四電極係一汲極電極，且該屏蔽電極經組態以根據施加至該第一觸點之一電壓而更改該半導體裝置內側之一電場型樣。
  18. 如請求項16之方法，其中該第一電極與該第三電極彼此電連接。
  19. 如請求項12之方法，其中由一相同材料製成該第一觸點及該第二觸點。
  20. 如請求項12之方法，其中在該基板上形成位於該第一觸點下面之該第一電極，而該第二絕緣層安置於該基板與該第一電極之間，且在該基板上形成位於該第二觸點下面之該第二電極，而該第一絕緣層安置於該基板與該第二電極之間。
  21. 如請求項12之方法，其中該第一電極及該第二電極包括多晶矽。
  22. 如請求項12之方法，其中與該第二觸點至該第二電極之該連接同時地執行該第一觸點至該第一電極之該連接。
  23. 一種MOS電晶體，其包括：一溝渠，其安置於一基板中；一第一電極，其安置於該溝渠之一下部部分中； 一第二電極，其安置於該溝渠之一上部部分中，該第一電極與該第二電極由一絕緣層分離；一第一觸點，其沿該基板之一第一方向延伸且連接至該第一電極；及一第二觸點，其沿不同於該第一方向之一第二方向延伸且連接至該第二電極。
TW102117446A 2012-06-15 2013-05-16 半導體裝置及其製造方法 TWI575689B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120064548A KR101893615B1 (ko) 2012-06-15 2012-06-15 반도체 소자 및 그 소자의 제조 방법

Publications (2)

Publication Number Publication Date
TW201351594A true TW201351594A (zh) 2013-12-16
TWI575689B TWI575689B (zh) 2017-03-21

Family

ID=49755097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117446A TWI575689B (zh) 2012-06-15 2013-05-16 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9502555B2 (zh)
KR (1) KR101893615B1 (zh)
CN (1) CN103515424B (zh)
TW (1) TWI575689B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10212144B4 (de) 2002-03-19 2005-10-06 Infineon Technologies Ag Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2006202931A (ja) * 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2008546216A (ja) * 2005-06-10 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション 電荷平衡電界効果トランジスタ
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US8193580B2 (en) * 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7936009B2 (en) * 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8680614B2 (en) * 2012-06-12 2014-03-25 Monolithic Power Systems, Inc. Split trench-gate MOSFET with integrated Schottky diode
US9496391B2 (en) * 2013-03-15 2016-11-15 Fairchild Semiconductor Corporation Termination region of a semiconductor device

Also Published As

Publication number Publication date
US20130334596A1 (en) 2013-12-19
KR20130141267A (ko) 2013-12-26
US9502555B2 (en) 2016-11-22
TWI575689B (zh) 2017-03-21
CN103515424A (zh) 2014-01-15
KR101893615B1 (ko) 2018-08-31
CN103515424B (zh) 2019-03-12

Similar Documents

Publication Publication Date Title
JP5684450B2 (ja) 半導体装置及びその製造方法
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
JP5298565B2 (ja) 半導体装置およびその製造方法
JP2008085189A (ja) 絶縁ゲート型半導体装置
JP2008098593A (ja) 半導体装置及びその製造方法
KR20150117516A (ko) 반도체 소자 형성 방법
TWI387094B (zh) 具備汲極電壓保護之功率半導體元件及其製作方法
JP6958575B2 (ja) 半導体装置およびその製造方法
TWI525816B (zh) Semiconductor device and manufacturing method thereof
US8536646B2 (en) Trench type power transistor device
CN110729190B (zh) 一种半导体器件及其制作方法、电子装置
CN106935645A (zh) 具有底部栅极的金氧半场效晶体管功率元件
US20140374821A1 (en) Semiconductor device and method of manufacturing the same
TWI575689B (zh) 半導體裝置及其製造方法
KR101919626B1 (ko) 반도체 소자
JP5266829B2 (ja) 半導体装置及びその製造方法
US9105605B2 (en) Semiconductor device
CN215731715U (zh) 集成电路
CN110610941B (zh) 一种提高三维存储器中外围电路穿通电压的结构和方法
US20220059695A1 (en) Semiconductor device and method for manufacturing the same
CN117476645B (zh) 半导体器件及其制造方法、集成电路
CN115132846B (zh) 一种复合功率器件结构及其制备方法
CN116435336B (zh) 沟槽型mosfet电场保护结构及制备方法
US8816445B2 (en) Power MOSFET device with a gate conductor surrounding source and drain pillars
TW201501300A (zh) 雙溝渠式ｍｏｓ電晶體結構及其製造方法