TW201344951A - 外延結構 - Google Patents

外延結構 Download PDF

Info

Publication number
TW201344951A
TW201344951A TW101115886A TW101115886A TW201344951A TW 201344951 A TW201344951 A TW 201344951A TW 101115886 A TW101115886 A TW 101115886A TW 101115886 A TW101115886 A TW 101115886A TW 201344951 A TW201344951 A TW 201344951A
Authority
TW
Taiwan
Prior art keywords
layer
epitaxial
graphene
substrate
growth surface
Prior art date
Application number
TW101115886A
Other languages
English (en)
Other versions
TWI504017B (zh
Inventor
Yang Wei
Shou-Shan Fan
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Publication of TW201344951A publication Critical patent/TW201344951A/zh
Application granted granted Critical
Publication of TWI504017B publication Critical patent/TWI504017B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Abstract

本發明涉及一種外延結構，其包括：一基底，該基底具有一外延生長面，及一外延層形成於所述基底的外延生長面，其中，進一步包括一石墨烯層設置於所述外延層與基底之間。

Description

外延結構
本發明涉及一種外延結構及其製備方法。
外延結構，尤其異質外延結構為製作半導體器件的主要材料之一。例如，近年來，製備發光二極體（LED）的氮化鎵外延片成為研究的熱點。
所述氮化鎵外延片係指在一定條件下，將氮化鎵材料分子，有規則排列，定向生長在藍寶石基底上。然而，高品質氮化鎵外延片的製備一直是研究的難點。由於氮化鎵及藍寶石基底的晶格常數及熱膨脹係數的不同，從而導致氮化鎵外延層存在較多位錯缺陷。而且，氮化鎵外延層及藍寶石基底之間存在較大應力，應力越大會導致氮化鎵外延層破裂。這種異質外延結構普遍存在晶格失配現象，且易形成位錯等缺陷。
先前技術提供一種改善上述不足的方法，其採用非平整的藍寶石基底外延生長氮化鎵。然而，先前技術通常採用光刻等微電子工程在藍寶石基底表面形成溝槽從而構成非平整外延生長面。該方法不但工程複雜，成本較高，而且會對藍寶石基底外延生長面造成污染，從而影響外延結構的品質。
有鑒於此，提供一種位錯缺陷較少，且外延層與襯底之間的應力較小的高品質的外延結構實為必要。
一種外延結構，其包括：一基底，該基底具有一外延生長面，及一外延層形成於所述基底的外延生長面，其中，進一步包括一石墨烯層設置於所述外延層與基底之間。
一種外延結構，其包括：一基底，該基底具有一外延生長面，及一外延層形成於所述基底的外延生長面，其中，進一步包括一圖案化的石墨烯層設置於所述外延層與基底之間，且該圖案化的石墨烯層具有複數開口，使外延層滲透石墨烯層的複數開口與所述基底的外延生長面接觸，所述開口的尺寸為10奈米~120微米，所述圖案化的石墨烯層的佔空比為1:4~4:1。
一種外延結構，其包括：一基底，該基底具有一外延生長面，及一外延層形成於所述基底的外延生長面，其中，進一步包括一圖案化的單層石墨烯設置於所述外延層與基底之間，且該圖案化的單層石墨烯具有複數開口，使外延層滲透石墨烯層的複數開口與所述基底的外延生長面接觸。
與先前技術相比，本申請由於在外延層與基底之間設置一石墨烯層，所述外延結構的位元錯缺陷較少，且外延層與基底之間的應力較小，具有廣泛用途。
下面將結合附圖詳細說明本發明實施例提供的外延結構及其製備方法。為了利於理解本發明的技術方案，本發明首先介紹一種異質外延結構的製備方法。
請參閱圖1，本發明第一實施例提供一種異質外延結構10的製備方法，其具體包括以下步驟：
S10：提供一基底100，且該基底100具有一支援異質外延層104生長的外延生長面101；
S20：在所述基底100的外延生長面101設置一石墨烯層102；
S30：在基底100的外延生長面101生長異質外延層104。
步驟S10中，所述基底100提供了異質外延層104的外延生長面101。所述基底100的外延生長面101係分子平滑的表面，且去除了氧或碳等雜質。所述基底100可為單層或複數層結構。當所述基底100為單層結構時，該基底100可為一單晶結構體，且具有一晶面作為異質外延層104的外延生長面101。所述單層結構的基底100的材料可為GaAs、GaN、Si、SOI、AlN、SiC、MgO、ZnO、LiGaO2、LiAlO2或Al2O3等。當所述基底100為複數層結構時，其需要包括至少一層上述單晶結構體，且該單晶結構體具有一晶面作為異質外延層104的外延生長面101。所述基底100的材料可根據所要生長的異質外延層104來選擇，優選地，使所述基底100與異質外延層104具有相近的晶格常數及熱膨脹係數。所述基底100的厚度、大小及形狀不限，可根據實際需要選擇。所述基底100不限於上述列舉的材料，只要具有支持異質外延層104生長的外延生長面101的基底100均屬於本發明的保護範圍。
步驟S20中，所述石墨烯層102可以由石墨烯粉末或石墨烯薄膜構成。所述石墨烯粉末為分散的石墨烯顆粒，所述石墨烯薄膜為一連續的單層碳原子層，即單層石墨烯。當所述石墨烯層102包括石墨烯粉末時，所述石墨烯粉末需要經過溶液分散、塗覆及蝕刻等圖案化工程形成圖案化的整體結構。當所述石墨烯層102包括複數石墨烯薄膜時，該複數石墨烯薄膜可以層疊設置或共面設置。所述石墨烯薄膜可以經過切割或蝕刻等工程處理形成圖案化結構。
所述單層石墨烯有著非常獨特的性能。首先，單層石墨烯幾乎完全透明，大約只吸收2.3%的可見光，並可透過大部分紅外線；其次，單層石墨烯厚度僅約為0.34 nm，比表面積的理論值為2630 m2·g-1，而實測石墨烯的抗拉強度為125 GPa，楊氏模量達到了1.0 TPa；再次，石墨烯薄膜的熱導率實測值為5300 W·m-1·K-1，其載流子遷移率的理論值為2×105cm2·V-1·s-1，而其電阻率只有1×10-6Ω·cm，約為銅的2/3；最後，在室溫下即能觀測到石墨烯薄膜具有量子霍爾效應及無散射傳輸現象。
本實施例中，所述石墨烯層102為一純石墨烯結構，即僅包括石墨烯材料。所述石墨烯層102的厚度為1奈米~100微米，比如1奈米、10奈米、200奈米，1微米或10微米。可以理解，當所述石墨烯層102為單層石墨烯時，所述石墨烯層102為一個碳原子厚度。
優選地，所述石墨烯層102為一圖案化結構。當所述石墨烯層102設置在所述基底100的外延生長面101時，使所述基底100的外延生長面101通過所述石墨烯層102部分暴露出來，以利於在該基底100暴露出來的部分外延生長面101上生長半導體外延層104，即所述石墨烯層102起掩膜作用。
如圖2-圖4所示，所述“圖案化結構”指所述石墨烯層102為一具有複數開口105的連續整體結構。當所述石墨烯層102設置在所述基底100的外延生長面101時，使所述外延生長面101對應開口105的部分暴露出來。所述複數開口105的形狀不限，可為圓形、方形、三角形、菱形或矩形等。同一個石墨烯層102的複數開口105的形狀可以相同或不同。所述複數開口105從所述石墨烯層102的厚度方向貫穿所述石墨烯層102。所述開口105可為如圖2所示的微孔或者如圖3所示的條形的間隙。所述開口105為微孔時其孔徑（平均孔徑）範圍為10奈米~500微米，所述開口105為間隙時其寬度（平均寬度）範圍為10奈米~500微米。以下稱為“所述開口105的尺寸”係指孔徑或間隙寬度的尺寸範圍。所述石墨烯層102中的微孔及間隙可以同時存在並且兩者尺寸可以在上述尺寸範圍內不同。所述開口105的尺寸可為10奈米~300微米，比如10奈米、1微米、10微米、80微米或120微米等。所述開口105的尺寸越小，有利於在生長外延層的過程中減少位錯等缺陷的產生，以獲得高品質的半導體外延層104。優選地，所述開口105的尺寸為10奈米~10微米。進一步地，所述石墨烯層102的佔空比為1:100~100:1，如1:10、1:2、1:4、4:1、2:1或10:1。優選地，所述佔空比為1:4~4:1。所謂“佔空比”指該石墨烯層102設置於基底100的外延生長面101後，該外延生長面101被石墨烯層102佔據的部分與通過開口105暴露的部分的面積比。本實施例中，所述開口105在所述石墨烯層102中均勻分佈。
所述“圖案化結構”也可為設置於基底100表面的複數間隔設置的圖形，且相鄰兩個圖形之間形成複數開口105。當所述石墨烯層102設置在所述基底100的外延生長面101時，使所述外延生長面101對應開口105的部分暴露出來。如圖5所示，所述石墨烯層102為複數平行且間隔設置的石墨烯條帶，相鄰的石墨烯條帶之間為所述開口105。
所述石墨烯層102可以直接生長在所述基底100的外延生長面101或先製備石墨烯後再轉移至所述基底100的外延生長面101。所述石墨烯粉末可以通過液相剝離法、插層剝離法、剖開奈米碳管法、溶劑熱法、有機合成法等方法中的一種或複數種製備。所述石墨烯薄膜可以通過化學氣相沈積（CVD）法、機械剝離法、靜電沈積法、碳化矽(SiC)熱解法、外延生長法等方法中的一種或複數種製備。
本實施例中，參見圖5，所述石墨烯層102為複數間隔設置的條形石墨烯層102，且每個條形石墨烯為複數石墨烯粉末組成的整體結構，其製備方法具體包括以下步驟。
首先，製備一石墨烯粉末溶液。
所述石墨烯粉末可以通過液相剝離法、插層剝離法、剖開奈米碳管法、溶劑熱法、有機合成法等方法製備。所述石墨烯粉末溶液的溶劑可為水、乙醇、N-甲基吡咯烷酮、四氫呋喃及2-氮甲基乙醯胺中的一種或複數種。所述石墨烯粉末溶液的濃度為1毫克/毫升~3毫克/毫升。
其次，在基底100的外延生長面101形成連續的石墨烯塗層。
本實施例，將石墨烯粉末溶液滴到基底100的外延生長面101，並進行甩膜旋塗處理，從而得到連續的石墨烯塗層。所述甩膜旋塗的轉速為3000轉/分鐘~5000轉/分鐘，所述甩膜旋塗的時間為1分鐘~2分鐘。
最後，將該連續的石墨烯塗層圖案化。
所述將該連續的石墨烯塗層圖案化方法包括光催化二氧化鈦切割法、離子束蝕刻法、原子力顯微鏡蝕刻法、及電漿蝕刻法中的一種或複數種。
本實施例中，通過光催化二氧化鈦切割連續的石墨烯塗層，具體包括以下步驟：(a)製備一圖案化的金屬鈦層；(b)將該圖案化的金屬鈦層加熱氧化得到一圖案化的二氧化鈦層；(c)將該圖案化的二氧化鈦層與連續的石墨烯塗層接觸，並採用紫外光照射該圖案化的二氧化鈦層；及(d)去除圖案化的二氧化鈦層。可以理解，該方法中，得到的石墨烯層102的圖案與所述二氧化鈦層的圖案相互嚙合，即所述連續的石墨烯塗層與二氧化鈦層對應的地方被去除。
所述步驟(a)中，所述圖案化的金屬鈦層可以通過掩膜蒸鍍法或光刻曝光法製備形成在一石英基底表面。所述石英基底的厚度為300微米~1000微米，所述金屬鈦層的厚度為3奈米~10奈米。本實施例中，所述石英基底的厚度為500微米，所述金屬鈦層的厚度為4奈米。所述圖案化的金屬鈦層為一具有複數間隔設置的條形開口的連續金屬鈦層。所述步驟(b)中，將圖案化的金屬鈦層在500℃~600℃條件下加熱1小時~2小時。所述步驟(c)中，所述紫外光的波長為200奈米~500奈米，所述紫外光照射的氣氛為空氣或氧氣，所述紫外光照射的環境濕度為40%~75%，所述紫外光照射的時間為30分鐘~90分鐘。由於二氧化鈦為光催化半導體材料，在紫外光照射下會產生電子與空穴的分離。該電子與空穴分別被二氧化鈦表面的Ti(IV)及晶格氧所捕獲，從而具有很強的氧化還原能力。被捕獲的電子與空穴很容易氧化還原空氣中的氧氣及水而形成O2及H2O2等活性物質，該活性物質可以將石墨烯分解。所述步驟(d)中，通過將石英基底移開去除圖案化的二氧化鈦層。
可以理解，所述步驟(a)中，還可以通過將金屬鈦直接沈積在一圖案化的奈米碳管結構表面。該奈米碳管結構可為奈米碳管膜，奈米碳管線或其組合。當該奈米碳管結構為複數奈米碳管線時，該複數奈米碳管線可以平行間隔或交叉設置，由於奈米碳管線之間具有微孔或間隙，故該複數奈米碳管線形成一圖案化結構。當該奈米碳管結構為奈米碳管膜時，由於奈米碳管膜中的奈米碳管之間具有微孔或間隙，故該奈米碳管膜形成一圖案化結構。由於金屬鈦層直接沈積在奈米碳管膜中的奈米碳管表面，故也形成一圖案化結構。所述步驟(b)中，還可以通過給奈米碳管通入電流的方式加熱氧化奈米碳管表面的金屬鈦。所述步驟(c)中，與奈米碳管對應位置的石墨烯被分解去除形成開口105。即，得到的石墨烯層102的圖案與所述奈米碳管結構的圖案相互嚙合。由於奈米碳管的直徑僅為0.5奈米~50奈米，故可以製備出幾十奈米尺寸的開口105。通過選擇奈米碳管的直徑可以控制石墨烯層102的開口105的尺寸。該奈米碳管結構為一自支撐結構。所謂“自支撐”指該奈米碳管結構不需要大面積的載體支撐，而只要相對兩邊提供支撐力即能整體上懸空而保持自身狀態，即將該奈米碳管結構置於（或固定於）間隔特定距離設置的兩個支撐體上時，位於兩個支撐體之間的奈米碳管結構能夠懸空保持自身狀態。所述步驟(d)中，由於該奈米碳管結構為一自支撐結構，故通過將奈米碳管結構移開，可以方便的去除圖案化的二氧化鈦層。例如，首先，將複數平行間隔設置的奈米碳管線表面沈積金屬鈦；然後，通過加熱將金屬鈦氧化形成二氧化鈦；其次，將該複數平行間隔設置的奈米碳管線設置於連續的石墨烯塗層表面，並採用紫外光照射該複數平行間隔設置的奈米碳管線；最後，將複數平行間隔設置的奈米碳管線去除得到具有複數條形開口的石墨烯層102。
所述奈米碳管膜可為一從奈米碳管陣列中拉取獲得自支撐結構。參見圖6及圖7，具體地，所述奈米碳管膜包括複數連續且定向延伸的奈米碳管片段143。該複數奈米碳管片段143通過凡得瓦力首尾相連。每一奈米碳管片段143包括複數相互平行的奈米碳管145，該複數相互平行的奈米碳管145通過凡得瓦力緊密結合。該奈米碳管片段143具有任意的長度、厚度、均勻性及形狀。所述奈米碳管膜可通過從一奈米碳管陣列中選定部分奈米碳管後直接拉取獲得。所述奈米碳管膜的厚度為1奈米~100微米，寬度與拉取出該奈米碳管膜的奈米碳管陣列的尺寸有關，長度不限。所述奈米碳管膜中相鄰的奈米碳管之間存在微孔或間隙，且該微孔的孔徑或間隙的尺寸小於10微米。優選地，所述奈米碳管膜的厚度為100奈米~10微米。該奈米碳管膜中的奈米碳管145沿同一方向擇優取向延伸。所述奈米碳管膜及其製備方法具體請參見申請人於民國96年2月12日申請的，於民國99年7月11日公告的第I327177號中華民國公告專利“奈米碳管薄膜結構及其製備方法”。為節省篇幅，僅引用於此，但上述申請所有技術揭露也應視為本發明申請技術揭露的一部分。請參閱圖8，當複數層奈米碳管膜層疊設置時，相鄰兩層奈米碳管膜中的奈米碳管的延伸方向形成一交叉角度α，且α大於等於0度小於等於90度(0°≦α≦90°)。
所述石墨烯層102還可為一包括石墨烯及添加材料的複合結構。所述添加材料包括奈米碳管、碳化矽、氮化硼、氮化矽、二氧化矽、無定形碳等中之一種或複數種。所述添加材料還可包括金屬碳化物、金屬氧化物及金屬氮化物等中之一種或複數種。所述添加材料可以通過化學氣相沈積（CVD）、物理氣相沈積（PVD）、磁控濺射等方法形成於石墨烯的表面。
可以理解，本實施例中，也可以先對基底100的延生長面101進行表面處理形成石墨烯浸潤區域與石墨烯不浸潤區域，然後塗敷石墨烯層直接形成圖案化的石墨烯層102。所述表面處理的方法為自組裝分子法、臭氧處理法、氧電漿處理法、氬電漿處理法、紫外光照法、及蒸鍍法中的一種或複數種。
所述石墨烯層102還可為一包括石墨烯及添加材料的複合結構。所述添加材料包括奈米碳管、碳化矽、氮化硼、氮化矽、二氧化矽、無定形碳等中之一種或複數種。所述添加材料還可包括金屬碳化物、金屬氧化物及金屬氮化物等中之一種或複數種。所述添加材料可以通過化學氣相沈積（CVD）、物理氣相沈積（PVD）、磁控濺射等方法形成於石墨烯的表面。
以上內容可知，所述石墨烯層102起著生長半導體外延層104的掩膜作用。所謂“掩膜”係指該石墨烯層102用於遮擋所述基底100的部分外延生長面101，且暴露部分外延生長面101，從而使得半導體外延層104僅從所述外延生長面101暴露的部分生長。由於石墨烯層102具有複數開口105，故該石墨烯層102形成一圖案化的掩膜。由於所述石墨烯層102在所述基底100的外延生長面101形成複數開口105，從而使得所述基底100的外延生長面101上具有一圖案化的掩膜。可以理解，相對於光刻等微電子工程，通過設置石墨烯層102作為掩膜進行外延生長的方法工程簡單、成本低廉，不易在基底100的外延生長面101引入污染，而且綠色環保。
可以理解，所述基底100及石墨烯層102共同構成了用於生長異質外延結構的襯底。該襯底可用於生長不同材料的異質外延層104，如半導體外延層、金屬外延層或合金外延層。該襯底也可用於生長同質外延層，從而得到一同質外延結構。
步驟S30中，所述異質外延層104的生長方法可以通過分子束外延法（MBE）、化學束外延法（CBE）、減壓外延法、低溫外延法、選擇外延法、液相沈積外延法（LPE）、金屬有機氣相外延法（MOVPE）、超真空化學氣相沈積法（UHVCVD）、氫化物氣相外延法(HVPE)、及金屬有機化學氣相沈積法（MOCVD）等中之一種或複數種實現。
所述異質外延層104指通過外延法生長在基底100的外延生長面101的單晶結構體，其材料不同於基底100，故稱異質外延層104。所述異質外延層104的生長的厚度可根據需要製備。具體地，所述異質外延層104的生長的厚度可為0.5奈米~1毫米。例如，所述異質外延層104的生長的厚度可為100奈米~500微米，或200奈米~200微米，或500奈米~100微米。所述異質外延層104可為一半導體外延層，且該半導體外延層的材料為GaMnAs、GaAlAs、GaInAs、GaAs、SiGe、InP、Si、AlN、GaN、GaInN、AlInN、GaAlN或AlGaInN。所述異質外延層104可為一金屬外延層，且該金屬外延層的材料為鋁、鉑、銅或銀。所述異質外延層104可為一合金外延層，且該合金外延層的材料為MnGa、CoMnGa或Co2MnGa。
請參閱圖9，具體地，所述異質外延層104的生長過程具體包括以下步驟：
S31：沿著基本垂直於所述基底100的外延生長面101方向成核並外延生長形成複數異質外延晶粒1042；
S32：所述複數異質外延晶粒1042沿著基本平行於所述基底100的外延生長面101方向外延生長形成一連續的異質外延薄膜1044；
S33：所述異質外延薄膜1044沿著基本垂直於所述基底100的外延生長面101方向外延生長形成一異質外延層104。
步驟S31中，所述複數異質外延晶粒1042在所述基底100的外延生長面101通過該石墨烯層102的開口105暴露的部分開始生長，且其生長方向基本垂直於所述基底100的外延生長面101，即該步驟中複數異質外延晶粒1042進行縱向外延生長。
步驟S32中，通過控制生長條件使所述複數異質外延晶粒1042沿著基本平行於所述基底100的外延生長面101的方向同質外延生長並連成一體將所述石墨烯層102覆蓋。即，該步驟中所述複數異質外延晶粒1042進行側向外延生長直接合攏，並最終形成複數孔洞103將石墨烯層102包圍。所述孔洞103的形狀與石墨烯層102的圖案有關。
步驟S33中，由於所述石墨烯層102的存在，使得異質外延晶粒1042與基底100之間的晶格位錯在形成連續的異質外延薄膜1044的過程中停止生長。因此，該步驟的異質外延層104相當於在沒有缺陷的異質外延薄膜1044表面進行同質外延生長。所述異質外延層104具有較少的缺陷。本發明第一實施例中，所述基底100為一藍寶石（Al2O3）基片，所述石墨烯層102為一圖案化的單層石墨烯。本實施採用MOCVD工程進行外延生長。其中，採用高純氨氣(NH3)作為氮的源氣，採用氫氣(H2)作載氣，採用三甲基鎵(TMGa)或三乙基鎵(TEGa) 、三甲基銦(TMIn)、三甲基鋁(TMAl)作為Ga源、In源及Al源。具體包括以下步驟。首先，將藍寶石基底100置入反應室，加熱到1100℃~1200℃，並通入H2、N2或其混合氣體作為載氣，高溫烘烤200秒~1000秒。其次，繼續同入載氣，並降溫到500℃~650℃，通入三甲基鎵或三乙基鎵及氨氣，生長GaN低溫緩衝層，其厚度10奈米~50奈米。然後，停止通入三甲基鎵或三乙基鎵，繼續通入氨氣及載氣，同時將溫度升高到1100℃~1200℃，並恆溫保持30秒~300秒，進行退火。最後，將基底100的溫度保持在1000℃~1100℃，繼續通入氨氣及載氣，同時重新通入三甲基鎵或三乙基鎵，在高溫下完成GaN的側向外延生長過程，並生長出高品質的GaN外延層。
請參閱圖10與圖11，為本發明第一實施例製備獲得的一種異質外延結構10，其包括：一基底100，一石墨烯層102及一異質外延層104。所述基底100具有一外延生長面101。所述石墨烯層102設置於所述基底100的外延生長面101，該石墨烯層102具有複數開口105，所述基底100的外延生長面101對應所述石墨烯層102的開口105的部分暴露。所述異質外延層104設置於所述基底100的外延生長面101，並覆蓋所述石墨烯層102。所述石墨烯層102設置於所述異質外延層104與基底100之間。
所述異質外延層104將所述石墨烯層102覆蓋，並滲透所述石墨烯層102的複數開口105與所述基底100的外延生長面101接觸，即所述石墨烯層102的複數開口105中均滲透有所述異質外延層104。所述異質外延層104與基底100接觸的表面形成複數孔洞103，所述石墨烯層102設置於該孔洞103內。所述孔洞103形成在異質外延層104與所述基底100接觸的表面，在所述異質外延層104的厚度方向該孔洞103均為盲孔。本實施例中，所述石墨烯層102為一圖案化的單層石墨烯。
請參閱圖12及圖13，為本發明第二實施例製備獲得的一種異質外延結構20，其包括：一基底200，一石墨烯層202及一異質外延層204。本發明第二實施例中的異質外延結構20的基底200及異質外延層204的材料，及基底200、石墨烯層202與異質外延層204的位置關係與第一實施例的異質外延結構10基本相同，其區別在於，本發明第二實施例的石墨烯層202為一圖案化的單層石墨烯。
本發明第二實施例中，異質外延結構20的製備方法與本發明第一實施例的異質外延結構10的製備方法基本相同，其區別在於，本發明第二實施例中採用單層石墨烯製備石墨烯層202，其製備方法包括以下步驟。
首先，製備一單層石墨烯。
本實施例中，採用CVD法製備石墨烯薄膜，具體包括以下步驟：(a1)提供一襯底；(b1)在襯底上沈積金屬催化劑層；(c1)對金屬催化劑層進行退火處理；及(d1)在碳源氣氛中生長石墨烯薄膜。
所述步驟(a1)中，所述襯底為銅箔或Si/SiO2。本實施例中，所述襯底為Si/SiO2。所述Si層的厚度為300微米~1000微米，所述SiO2層的厚度為100奈米~500奈米。優選地，所述Si層的厚度為600微米，所述SiO2層的厚度為300奈米。所述步驟(b1)中，所述金屬催化劑層的材料包括鎳、鐵、金等，所述金屬催化劑層的厚度為100奈米~800奈米。所述金屬催化劑層可以通過化學氣相沈積（CVD）、物理氣相沈積（PVD）、磁控濺射或電子束蒸鍍等方法製備。本實施例中，採用電子束蒸鍍法在SiO2層表面沈積一厚度為500奈米的金屬鎳。所述步驟(c1)中，所述退火溫度為900℃~1000℃；所述退火的氣氛為氬氣及氫氣混合氣體，其中氬氣的流量為600sccm，氫氣的流量為500sccm；所述退火時間為10分鐘~20分鐘。所述步驟(d1)中，所述生長溫度為900℃~1000℃；所述碳源氣為甲烷；所述生長時間為5分鐘~10分鐘。
其次，將該單層石墨烯轉移至基底100的外延生長面101。
本實施例中，具體包括以下步驟：(a2)在石墨烯薄膜表面塗覆有機膠體或聚合物作為支撐體；(b2)對塗覆有機膠體或聚合物的石墨烯薄膜烘烤堅膜；(c2)將堅膜後的石墨烯薄膜及Si/SiO2襯底一起浸泡在去離子水中使金屬催化劑層及SiO2層分離；(d2)將分離後的支撐體/石墨烯薄膜/金屬催化劑層複合結構去除金屬催化劑層；(e2)將支撐體/石墨烯薄膜複合結構設置在外延生長面101，並加熱使石墨烯薄膜與外延生長面101牢固結合；及(f2)去除支撐體。
所述步驟(a2)中，所述支撐體的材料為聚甲基丙烯酸甲酯(PMMA)、聚二甲基矽氧烷、光刻正膠9912、光刻膠AZ5206中的一種或複數種。所述步驟(b2)中，所述烘烤的溫度為100℃~185℃。所述步驟(c2)中，浸泡在去離子水中之後，對所述金屬催化劑層及SiO2層進行超聲處理。所述步驟(d2)中，通過化學液腐蝕去除金屬催化劑層，該化學液可為硝酸、鹽酸、氯化鐵(FeCl3)、硝酸鐵(Fe(NO3)3)等。所述步驟(f2)中，去除支撐體的方法為先用丙酮及乙醇浸泡，然後在保護氣體中加熱到約400℃。
最後，將該單層石墨烯圖案化。
所述將該單層石墨烯圖案化方法包括光催化二氧化鈦切割法、離子束蝕刻法、原子力顯微鏡蝕刻法、及電漿蝕刻法中的一種或複數種。本實施例中，先將一陽極氧化鋁範本(Anodic Aluminum Oxide Template)設置於該單層石墨烯表面，然後通過電漿蝕刻法將該單層石墨烯圖案化。其中，所述陽極氧化鋁範本具有複數成陣列排布的微孔，與陽極氧化鋁範本微孔對應處的石墨烯薄膜被電漿蝕刻去除，從而得到的石墨烯層102為一具有複數微孔的連續石墨烯薄膜。
請參閱圖14，為本發明第三實施例製備獲得的一種異質外延結構30，其包括：一基底300，一石墨烯層302及一異質外延層304。本發明第三實施例中的異質外延結構30的基底300及異質外延層304的材料，及基底300、石墨烯層302與異質外延層304的位置關係與第一實施例的異質外延結構10基本相同，其區別在於，本發明第三實施例的石墨烯層302為分散的石墨烯粉末。
本發明第三實施例中，異質外延結構30的製備方法與本發明第一實施例的異質外延結構10的製備方法基本相同，其區別在於，直接將石墨烯粉末分散在基底300的外延生長面。
本發明第四實施例提供一種同質外延結構，其包括：一基底，一石墨烯層及一外延層。本發明第四實施例中的石墨烯層、基底及外延層的材料及位置關係與第一實施例基本相同，其區別在於，所述基底與外延層的材料相同，從而構成一同質外延結構。具體地，本實施例中，所述基底與外延層的材料均為GaN。
本發明第四實施例進一步提供一種同質外延結構的製備方法，其具體包括以下步驟：
S100：提供一基底，且該基底具有一支援同質外延層生長的外延生長面；
S200：在所述基底的外延生長面設置一石墨烯層，該基底與石墨烯層共同構成一襯底；及
S300：在基底的外延生長面生長同質外延層。
本發明第四實施例的同質外延層的生長方法與第一實施例的異質外延層的生長方法基本相同，其區別在於，所述基底與外延層的材料相同，從而構成一同質外延結構。
本發明採用一石墨烯層作為掩膜設置於所述基底外延生長面生長外延層具有以下有以效果：
第一，所述石墨烯層可直接鋪設或轉移在基底的外延生長面，相對於先前技術通過沈積後再光刻等工程形成掩膜，本發明工程簡單，成本低廉，有利於量產。
第二，所述石墨烯層為圖案化結構，其厚度、開口尺寸均可達到奈米級，所述襯底用來生長外延層時形成的異質外延晶粒具有更小的尺寸，有利於減少位錯缺陷的產生，以獲得高品質的異質外延層。
第三，所述石墨烯層的開口尺寸為奈米級，所述外延層從與奈米級開口對應的暴露的外延生長面生長，使得生長的外延層與基底之間的接觸面積減小，減小了生長過程中外延層與襯底之間的應力，從而可以生長厚度較大的異質外延層，可進一步提高異質外延層的品質。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10,20,30．．．異質外延結構
100,200,300．．．基底
101．．．外延生長面
102,202,302．．．石墨烯層
103．．．孔洞
104,204,304．．．異質外延層
105．．．開口
1042．．．異質外延晶粒
1044．．．異質外延薄膜
143．．．奈米碳管片段
145．．．奈米碳管
圖1為本發明第一實施例提供的異質外延結構的製備方法的工程流程圖。
圖2為本發明第一實施例中採用的包括複數微孔的石墨烯層的結構示意圖。
圖3為本發明第一實施例中採用的包括複數條形間隙的石墨烯層的結構示意圖。
圖4為本發明第一實施例中採用的包括複數不同形狀開口的石墨烯層的結構示意圖。
圖5為本發明第一實施例中採用的包括複數間隔設置的圖形的石墨烯層的結構示意圖。
圖6為本發明實第一施例中採用的奈米碳管膜的掃描電鏡照片。
圖7為圖6中的奈米碳管膜中的奈米碳管片段的結構示意圖。
圖8為本發明第一實施例中採用的複數層交叉設置的奈米碳管膜的掃描電鏡照片。
圖9為本發明第一實施例中異質外延層生長過程示意圖。
圖10為本發明第一實施例製備的異質外延結構的立體結構示意圖。
圖11為圖10所示的異質外延結構沿線IX-IX的剖面示意圖。
圖12為本發明第二實施例提供的異質外延結構的立體分解圖。
圖13為本發明第二實施例提供的異質外延結構的立體結構示意圖。
圖14為本發明第三實施例提供的異質外延結構的立體結構示意圖。
10．．．異質外延結構
100．．．基底
102．．．石墨烯層
104．．．異質外延層

Claims (17)

  1. 一種外延結構，其包括：一基底，該基底具有一外延生長面，及一外延層形成於所述基底的外延生長面，其改良在於，進一步包括一石墨烯層設置於所述外延層與基底之間。
  2. 如申請專利範圍第1項所述的外延結構，其中，所述石墨烯層僅包括石墨烯材料。
  3. 如申請專利範圍第1項所述的外延結構，其中，所述石墨烯層為一由石墨烯粉末或石墨烯薄膜構成的連續的整體結構。
  4. 如申請專利範圍第1項所述的外延結構，其中，所述石墨烯層的厚度為1奈米~100微米。
  5. 如申請專利範圍第1項所述的外延結構，其中，所述石墨烯層為一個碳原子厚度。
  6. 如申請專利範圍第1項所述的外延結構，其中，所述石墨烯層為分散的石墨烯粉末。
  7. 如申請專利範圍第1項所述的外延結構，其中，所述石墨烯層具有複數開口，所述外延層覆蓋所述石墨烯層設置並滲透石墨烯層的開口與所述基底的外延生長面接觸。
  8. 如申請專利範圍第7項所述的外延結構，其中，所述開口的尺寸為10奈米~120微米，所述石墨烯層的佔空比為1:4~4:1。
  9. 如申請專利範圍第1項所述的外延結構，其中，所述外延層在與所述基底接觸的表面形成複數孔洞，所述石墨烯層設置於該孔洞內。
  10. 如申請專利範圍第1項所述的外延結構，其中，所述外延層為一半導體外延層、金屬外延層或合金外延層。
  11. 如申請專利範圍第1項所述的外延結構，其中，所述基底為一單晶結構體，且所述基底的材料為GaAs、GaN、Si、SOI、AlN、SiC、MgO、ZnO、LiGaO2、LiAlO2或Al2O3。
  12. 一種外延結構，其包括：一基底，該基底具有一外延生長面，及一外延層形成於所述基底的外延生長面，其改良在於，進一步包括一圖案化的石墨烯層設置於所述外延層與基底之間，且該圖案化的石墨烯層具有複數開口，使外延層滲透石墨烯層的複數開口與所述基底的外延生長面接觸，所述開口的尺寸為10奈米~120微米，所述圖案化的石墨烯層的佔空比為1:4~4:1。
  13. 如申請專利範圍第12項所述的外延結構，其中，所述圖案化的石墨烯層為一具有複數開口的連續整體結構。
  14. 如申請專利範圍第13項所述的外延結構，其中，所述複數開口的形狀為圓形、方形、三角形、菱形或矩形。
  15. 如申請專利範圍第12項所述的外延結構，其中，所述圖案化的石墨烯層為複數間隔設置的圖形，且相鄰兩個圖形之間形成複數開口。
  16. 如申請專利範圍第15項所述的外延結構，其中，所述圖案化的石墨烯層為複數間隔設置的條形石墨烯。
  17. 一種外延結構，其包括：一基底，該基底具有一外延生長面，及一外延層形成於所述基底的外延生長面，其改良在於，進一步包括一圖案化的單層石墨烯設置於所述外延層與基底之間，且該圖案化的單層石墨烯具有複數開口，使外延層滲透石墨烯層的複數開口與所述基底的外延生長面接觸。
TW101115886A 2012-04-25 2012-05-04 外延結構 TWI504017B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210122543.1A CN103378237B (zh) 2012-04-25 2012-04-25 外延结构

Publications (2)

Publication Number Publication Date
TW201344951A true TW201344951A (zh) 2013-11-01
TWI504017B TWI504017B (zh) 2015-10-11

Family

ID=49463075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101115886A TWI504017B (zh) 2012-04-25 2012-05-04 外延結構

Country Status (3)

Country Link
US (1) US20130285016A1 (zh)
CN (1) CN103378237B (zh)
TW (1) TWI504017B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016085890A1 (en) * 2014-11-24 2016-06-02 Innosys, Inc. Gallium nitride growth on silicon
JP6938468B2 (ja) * 2015-09-08 2021-09-22 マサチューセッツ インスティテュート オブ テクノロジー グラフェンベースの層転写のためのシステム及び方法
CN110050335A (zh) 2016-11-08 2019-07-23 麻省理工学院 用于层转移的位错过滤系统和方法
KR20190118189A (ko) 2017-02-24 2019-10-17 메사추세츠 인스티튜트 오브 테크놀로지 곡선형 초점면 어레이를 위한 장치 및 방법들
WO2019099461A1 (en) * 2017-11-14 2019-05-23 Massachusetts Institute Of Technology Epitaxial growth and transfer via patterned two-dimensional (2d) layers
KR102143058B1 (ko) * 2018-04-19 2020-08-11 서울대학교산학협력단 2차원 물질의 패턴이 형성된 유연소자 및 그 제조 방법
CN109326698A (zh) * 2018-09-27 2019-02-12 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
CN111341648B (zh) * 2018-12-18 2022-09-13 中国科学院半导体研究所 在图形衬底上生长氮化物薄膜结构及其方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3020154B2 (ja) * 1998-06-12 2000-03-15 東京大学長 ダイヤモンド多孔質体の製造方法
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
CN1868030A (zh) * 2003-09-12 2006-11-22 哥本哈根大学 包含延长纳米级元件的器件及制造方法
CN1294650C (zh) * 2004-08-19 2007-01-10 中国科学院物理研究所 在蓝宝石图形衬底上制备高质量GaN基材料的方法
US7250360B2 (en) * 2005-03-02 2007-07-31 Cornell Research Foundation, Inc. Single step, high temperature nucleation process for a lattice mismatched substrate
JP5276852B2 (ja) * 2008-02-08 2013-08-28 昭和電工株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法
KR100996800B1 (ko) * 2008-10-20 2010-11-25 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8368118B2 (en) * 2008-12-16 2013-02-05 Hewlett-Packard Development Company, L.P. Semiconductor structure having an ELOG on a thermally and electrically conductive mask
US8409366B2 (en) * 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
US8691441B2 (en) * 2010-09-07 2014-04-08 Nanotek Instruments, Inc. Graphene-enhanced cathode materials for lithium batteries
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
KR101813173B1 (ko) * 2011-03-30 2017-12-29 삼성전자주식회사 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치

Also Published As

Publication number Publication date
CN103378237B (zh) 2016-04-13
TWI504017B (zh) 2015-10-11
US20130285016A1 (en) 2013-10-31
CN103378237A (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
TWI517434B (zh) 外延結構的製備方法
TWI477666B (zh) 具有微構造的外延結構體的製備方法
TWI459589B (zh) 外延結構體的製備方法
TWI504017B (zh) 外延結構
TW201344946A (zh) 外延結構體
TWI464903B (zh) 外延襯底及其製備方法、外延襯底作為生長外延層的應用
TWI501420B (zh) 發光二極體
TWI458672B (zh) 具有微構造的外延結構體
TWI477665B (zh) 外延結構體的製備方法
TWI478858B (zh) 外延結構體
TW201536669A (zh) 外延結構
TWI557066B (zh) 外延結構的製備方法