TW201335995A - 逐步升溫式旋轉塗佈介電質製程 - Google Patents

逐步升溫式旋轉塗佈介電質製程 Download PDF

Info

Publication number
TW201335995A
TW201335995A TW101105239A TW101105239A TW201335995A TW 201335995 A TW201335995 A TW 201335995A TW 101105239 A TW101105239 A TW 101105239A TW 101105239 A TW101105239 A TW 101105239A TW 201335995 A TW201335995 A TW 201335995A
Authority
TW
Taiwan
Prior art keywords
temperature
substrate
stage
dielectric
heating
Prior art date
Application number
TW101105239A
Other languages
English (en)
Other versions
TWI462177B (zh
Inventor
Kuen-Shin Huang
Chiuan-Heng Du
Yao-Jen Chang
Yau-Ying Tzeng
Ming-Tai Chien
Chun-Yu Lee
Original Assignee
Inotera Memories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inotera Memories Inc filed Critical Inotera Memories Inc
Priority to TW101105239A priority Critical patent/TWI462177B/zh
Priority to US13/457,765 priority patent/US20130217237A1/en
Publication of TW201335995A publication Critical patent/TW201335995A/zh
Application granted granted Critical
Publication of TWI462177B publication Critical patent/TWI462177B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明提供一種逐步升溫式旋轉塗佈介電質製程，其係用以將介電質均勻地塗佈於一基材上，其步驟為：(a)將該基材固定於一冷卻板上降溫；(b)將降溫後的基材固定至一旋轉載台上；(c)啟動該旋轉載台，使該旋轉載台帶動該基材轉動；(d)由該基材的中心上方注入一介電質材料；(e)該介電質材料藉由旋轉而塗佈滿該基材的上表面；(f)透過一加熱板對該基材及該介電質材料施以分階段加熱；(g)將該基材移至該冷卻板上降溫；(h)完成該介電質材料的薄膜塗佈。藉此，其SOD成膜可降低溶劑的殘留量，進而減少孔洞(Void)缺陷的存在，並提高機械強度。

Description

逐步升溫式旋轉塗佈介電質製程
本發明係關於一種旋轉塗佈介電質(Spin-On Dielectric，SOD)製程，特別是關於一種使用於半導體生產的逐步升溫式旋轉塗佈介電質製程。
積體電路製作技術之成長，元件線幅持續縮減至深次微米，大幅提昇元件操作速度及積體電路之積集度。伴隨著元件尺寸縮減，後段導線亦必須跟隨微型化且單一層導線已不敷使用，必須建構多層內導線(interconnect)才足以全部連結。與元件微型化不同，導線傳輸速度會隨其尺寸縮減而更遲緩，即所謂之RC延遲，縮短導線長度可以減少RC延遲，但是必須付出更多層導線結構製作，使得製程複雜度提高致使產率下降，必須更換阻值更低之導線及介電常數更低之介電層。一般而言，傳統鋁/二氧化矽導線結構，在0.25微米元件線幅製程以下時，其導線延遲已超出元件操作速度，所以必須更換低電阻率金屬銅為導線及低介電材料介電層(k=2)，以克服導線時脈訊號傳輸之瓶頸。
目前而言，以低電阻銅導線配合低介電常數介電膜之多層導線結構，早已被提出應用於0.18微米元件線幅的積體電路製作。此外，新材料引入導線結構製作將具有更低耗電、較少的導線間交互干擾等優點，但，新材料引入亦相對地衍生新的製程問題；例如，銅導線製作將面臨不易蝕刻、易於二氧化矽介電層中擴散而破壞底層元件特性…等。故，相對於傳統金屬蝕刻製程及介電膜填充沈積製程，大馬士革金屬嵌入式製程(Damascene procss)被提出以製作銅導線/低介電常數膜多層導線結構。其中關鍵性製程包括有：低介電常數介電膜之乾式蝕刻及清洗製程，濺鍍填充銅擴散阻障層及電鍍銅晶種層，銅電鍍製程以及銅化學機械研磨製程(CMP)…等。
相對於銅導線製程，選用低介電常數之介電材料可更有效降低interconnect之RC delay。1997年秋季，IBM及Motorola宣佈銅晶片量產製程，以克服次微米線幅晶片操作之導線訊號RC延遲。除了銅導線之低電阻外，其較佳之抗電致遷移(electro-migration resistance)亦可提昇導線因微型化所致之高電流密度的可靠度。在此，其採用了比SiO2玻璃(k~4.0)更低介電常數之介電層，可更進一步改善RC延遲，且可有效減少導線間交互干擾之雜訊(cross-talk noise)及功率耗散等問題。然而，低介電常數材料之製程整合的挑戰，遠高於利用銅導線製程取代鋁合金；因此，在考量不大幅增加量產製程成本下，大多數半導體製造廠皆先改用銅導線製程後，再解決低介電常數材料之整合問題。
傳統上，低介電常數材料的沈積方式大多以旋轉塗佈介電質(Spin-On Dielectric，SOD)製程，或者化學氣相沈積法(Chemical vapor deposition，CVD)而為之。採用SOD製程最重要的考量因素為，只要適當地調整、改變溶劑(DBE)系統，SOD製程即可輕易地將流體狀的介電質材料塗佈至多孔隙(porous)的基材內，使塗佈完的成品之介電常數k值降低至2.0左右。此乃SOD製程之獨特優勢，其藉由材料之多孔隙化而將材料之介電常數降至k值小於2.0，這遠非CVD製程或其他現有製程所能比擬。因此，現階段半導體業界仍以SOD製程為應用主流。
一般而言，通常在半導體的結構上多將許多不同大小、規格、尺寸的溝槽(Trench)設計於一基材的上方，當以SOD製程塗佈介電質材料於該基材上之後，該介電質材料勢必覆蓋滿該基材表面的不規則凹凸起伏。如此一來，當SOD製程完成後，該介電質成型膜中常易造成孔洞(Void)缺陷存在於該成型膜的中間偏上方之處，使得乾燥階段時該溶劑的去除量不足或底部殘留量過高，如此即有可能於高溫氧化矽轉換階段形成SiO2氧化膜時，生成強度不足的氧化膜。此外，SOD製程較CVD製程複雜，而且，其藉由烘烤移除溶劑易殘留及後續之高溫固化聚合之薄膜厚度縮減及應力變化等問題，亦常常造成薄膜之介電常數變異，或者固化後脆裂等製程可靠度問題，這都使得SOD製程仍存在使用操作上的侷限。
因此，如何改善成品的介電質薄膜之厚度縮減問題，消除成型膜孔洞存在的缺陷，並進而消除氧化膜內部的殘留溶劑，用以提高氧化矽的化學反應率及產品的機械強度，這是本領域具有通常知識者努力的目標。
本發明主要目的在改善旋轉塗佈介電質(Spin-On Dielectric，SOD)製程之成品的介電質薄膜厚度縮減問題，並消除成型膜孔洞(Void)的存在缺陷問題。
本發明另一目的在消除SOD製程之氧化膜內部的殘留溶劑，用以提高氧化矽的化學反應率及產品的機械強度。
為達上述及其他目的，本發明提供一種逐步升溫式旋轉塗佈介電質製程，其係用以將介電質均勻地塗佈於一基材上，該逐步升溫式旋轉塗佈介電質製程包括：(a)將該基材固定於一冷卻板上降溫；(b)將降溫後的基材固定至一旋轉載台上；(c)啟動該旋轉載台，使該旋轉載台帶動該基材轉動；(d)由該基材的中心上方注入一介電質材料；(e)該介電質材料藉由旋轉而塗佈滿該基材的上表面；(f)透過一加熱板對該基材及該介電質材料施以分階段加熱，其中，後面階段的溫度大於前面階段的溫度，且每一階段的穩態溫度(Steady State)均維持一預定時間；(g)將該基材移至該冷卻板上降溫；(h)完成該介電質材料的薄膜塗佈。
如上所述的逐步升溫式旋轉塗佈介電質製程，其中，該介電質材料為聚苯乙烯(polystyrene)或聚矽氮烷(ploysilazane)溶液，該介電質材料的平均分子量為1,200~20,000。
如上所述的逐步升溫式旋轉塗佈介電質製程，其中，該基材的上表面具有至少一溝槽，該溝槽的幅寬小於或等於0.2μm，且深寬比大於等於2。
如上所述的逐步升溫式旋轉塗佈介電質製程，其中，該步驟(f)的分階段加熱為2~6階段，且每一階段均為定溫加熱；兩相鄰的階段的穩態溫度定義有一溫差，該加熱板之分階段加熱的多個溫差可相等，或不相等。其較佳實施例中，該步驟(f)係以3階段加熱，其於90℃±10%的穩態溫度條件下對該基材及該介電質材料施以第一階段加熱，於120℃±10%的穩態溫度條件下對該基材及該介電質材料施以第二階段加熱，且於150℃±10%的穩態溫度條件下對該基材及該介電質材料施以第三階段加熱。
如上所述的逐步升溫式旋轉塗佈介電質製程，其中，該步驟(f)的分階段加熱為2~6階段，且每一階段均為變溫加熱，且各階段均以等速度升溫至穩態溫度的方式加熱。
如上所述的逐步升溫式旋轉塗佈介電質製程，其中，該步驟(f)的加熱板總加熱時間為3~6分鐘。
綜合上述，本發明所述的逐步升溫式旋轉塗佈介電質製程，可使該介電質材料內的溶劑充份反應與揮發，不會因為溶劑的殘留量多寡而影響成膜的品質。藉此，該介電質材料內的聚矽氮烷即可在氧化矽的轉換階段，擁有足夠的時間反應形成SiO2的氧化膜；而且，當SOD製程完成後，該介電質成型膜中也較不易造成孔洞(Void)缺陷存在於該成型膜內，故其機械強度也較佳。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制。
半導體技術發展一日千里，造就電腦、通訊與網路業的蓬勃發展，而其進步的原動力，在於半導體內電晶體尺寸不斷地縮小，增加元件之電路積成密度，同時縮小的元件能改善切換速度與元件功率消耗，進而加強元件之功能性(如資訊儲存、邏輯運算、訊號處理等)。在電子元件、晶片的微型化的趨勢下，一般均採用旋轉塗佈介電質(Spin-On Dielectric，SOD)製程，來將一低介電常數(k<10)的材料塗佈、沈積於電子元件或晶片的表面。
請同時參閱圖1與圖2A~2D，本發明的旋轉塗佈介電質製程，其係針對一基材11施予後續的加工；該基材11可為各種不同材質的半導體材料或電極材料。在此，該基材11於前製程結束後，已於該基材11的上表面形成有多個溝槽12(Trench)；經過本案發明人多次實驗，本發明的逐步升溫式旋轉塗佈介電質製程適用於該溝槽12的幅寬小於或等於0.2μm，且其深寬比(aspect ratio，即深度D除以寬度W的比值)大於等於2的基材11。
當該基材11於前製程(習知技術，不作贅述)結束後，該基材11仍處於高溫狀態，此時，如圖2A所示，先將該基材11固定於一冷卻板91上降溫(步驟S1)；在較佳實施態樣中，利用該冷卻板91降溫的速度為每分鐘22~24℃。之後，如圖2B所示，將降溫後的基材11固定至一旋轉載台92上(步驟S2)，啟動該旋轉載台92，使該旋轉載台92帶動該基材11轉動(步驟S3)；在半導體業界，該旋轉載台92一般稱為旋塗機(Spin coater)。接下來，如圖2C所示，由該基材11的中心上方注入一介電質材料13(步驟S4)，如此，該介電質材料13即可藉由旋轉而塗佈滿該基材11的上表面(步驟S5)。也就是說，將某特定一前趨物質(Precursor)溶解於特定的有機化學溶劑(Solvent)中，藉以形成該介電質材料13的化學溶液(Chemical Solution)，然後再將此介電質材料13溶液滴到轉動的基材11上，藉由該旋轉載台92加速旋轉時所產生的離心力，而將該介電質材料13的溶液均勻地散佈在整個基材11的表面，以完成薄膜塗佈的動作。一般而言，該介電質材料13較佳係為聚苯乙烯(polystyrene)或聚矽氮烷(ploysilazane)溶液，且其平均分子量約為1,200~20,000。
當該基材11上表面均勻地塗佈滿該介電質材料13之後，如圖2D所示，即可透過一加熱板93對該基材11及該介電質材料13施以分階段加熱(步驟S6)；此一分階段加熱的目的，即在於將該介電質材料13進行烘烤(baking)，使該介電質材料13內部的聚矽氮烷轉化成氧化矽(SiO2)；其中，後面階段的溫度大於前面階段的溫度，且每一階段的穩態溫度(Steady State)均維持一預定時間。經過本案發明人多次實驗，步驟S6的分階段加熱較佳可分為2~6階段，每一階段可為定溫加熱，亦可為變溫加熱。
如圖3A所示，”定溫加熱”係代表第一階段、第二階段、第三階段與第四階段之中，每一階段的穩態溫度均保持不變；此外，兩相鄰的階段的穩態溫度定義有一溫差ΔT1、ΔT2、ΔT3，且該加熱板之分階段加熱的多個溫差均相等(即ΔT1=ΔT2=ΔT3)。
又如圖3B所示，”變溫加熱”係代表第一階段、第二階段、第三階段、第四階段與第五階段之中，每一階段的溫度會產生較明顯的爬昇變化，且在較佳實施態樣中，各階段均以等速度升溫至穩態溫度的方式而加熱(即各階段的溫度上升斜率相等)，通常而言，等速度升溫代表溫控設計較為簡單。另外，經驗多次實驗證實，該步驟S6之加熱板的總加熱時間較佳係為3~6分鐘。
在此，更進一步明確地揭露較佳的實驗數據，用以說明本發明的分階段加熱步驟；請參閱圖1B，該步驟S6係藉由該加熱板93以三階段方式加熱，其首先於90℃±10%的穩態溫度條件下對該基材11及該介電質材料13施以第一階段加熱(步驟S61)，再於120℃±10%的穩態溫度條件下對該基材11及該介電質材料13施以第二階段加熱(步驟S62)，最後於150℃±10%的穩態溫度條件下對該基材11及該介電質材料13施以第三階段加熱(步驟S63)；其中，該第一階段到第二階段的穩態溫度之溫差為120-90=30℃，該第二階段到第三階段的穩態溫度之溫差為150-120=30℃，因此相鄰階段的溫差為相等。
當分階段加熱完成後，即可將該基材11移至該冷卻板91上降溫(步驟S7)，等溫度冷卻，即可完成該介電質材料13的薄膜塗佈(步驟S8)。
經過上述步驟，該SOD製程的成膜即可藉由逐步升溫的步驟，而使該介電質材料13內的溶劑充份反應與揮發，不會因為溶劑的殘留量多寡而影響成膜的品質。如此一來，其聚矽氮烷即可在氧化矽的轉換階段，擁有足夠的時間反應形成SiO2的氧化膜，而且，當本發明的SOD製程完成後，該介電質成型膜中也較不易造成孔洞(Void)缺陷存在於該成型膜內，故其機械強度也較佳；為了印證此一功效，本案發明人特別針對「單一階段加熱」與「多階段加熱」後的SOD成膜而施予收縮率實驗，如圖4A所示，傳統單一階段烘烤加熱後其SOD成膜的收縮率約為15.9~16.4%，但，本發明的多階段烘烤加熱其收縮率卻可達17.1~18.1%。可見本發明的多階段烘烤加熱大幅消除孔洞缺陷的產生，使其SOD成膜的收縮率提高了將近2個百分點。再者，本案發明人又針對薄膜的反射指標(Reflective Index，RI)來觀察SOD成膜的品質好壞，如圖4B所示，傳統單一階段烘烤加熱後其SOD成膜的反射指標RI值約為1.4495~1.45，但，本發明的多階段烘烤加熱的反射指標RI值卻可降至1.4488~1.4498，故此又足以證明本發明的SOD成膜具有較佳的薄膜品質。
綜上所述，本發明的逐步升溫式旋轉塗佈介電質製程透過塗佈製程的乾燥烘烤條件之變更，而使其塗佈後的成膜達到較大的溶劑移除量，進而降低成膜底部溶劑的殘留量。從物理反應的角度觀之，原本一階段固定溫度的烘烤會造成聚合物快速固化，導致該溝槽12底部的溶劑不易趨出；但，透過本發明的逐步升溫式旋轉塗佈介電質製程，其藉由溫和且逐步加熱的方式，即可使該成膜底部的溶劑不受聚合物固化的影響，而順利地向上逸散排出。因此，本發明針對深寬比越大的溝槽12，其成效越佳。
本發明以實施例說明如上，然其並非用以限定本發明所主張之專利權利範圍。其專利保護範圍當視後附之申請專利範圍及其等同領域而定。凡本領域具有通常知識者，在不脫離本專利精神或範圍內，所作之更動或潤飾，均屬於本發明所揭示精神下所完成之等效改變或設計，且應包含在下述之申請專利範圍內。
11．．．基材
12．．．溝槽
13．．．介電質材料
91．．．冷卻板
92．．．旋轉載台
93．．．加熱板
D．．．深度
W．．．寬度
圖1A為本發明之逐步升溫式旋轉塗佈介電質製程的流程圖。
圖1B為本發明之步驟S6之分階段加熱的其中一實施例流程圖。
圖2A~2D為本發明之旋轉塗佈介電質製程的設備示意圖。
圖3A為本發明之步驟S6分階段之”定溫加熱”的溫度示意圖。
圖3B為本發明之步驟S6分階段之”變溫加熱”的溫度示意圖。
圖4A~4B為本發明之逐步升溫式旋轉塗佈介電質製程的功效示意圖。

Claims (10)

  1. 一種逐步升溫式旋轉塗佈介電質製程，其係用以將介電質均勻地塗佈於一基材上，該逐步升溫式旋轉塗佈介電質製程包括：(a)將該基材固定於一冷卻板上降溫；(b)將降溫後的基材固定至一旋轉載台上；(c)啟動該旋轉載台，使該旋轉載台帶動該基材轉動；(d)由該基材的中心上方注入一介電質材料；(e)該介電質材料藉由旋轉而塗佈滿該基材的上表面；(f)透過一加熱板對該基材及該介電質材料施以分階段加熱，其中，後面階段的溫度大於前面階段的溫度，且每一階段的穩態溫度均維持一預定時間；(g)將該基材移至該冷卻板上降溫；(h)完成該介電質材料的薄膜塗佈。
  2. 如申請專利範圍第1項所述逐步升溫式旋轉塗佈介電質製程，其中，該介電質材料為聚苯乙烯(polystyrene)或聚矽氮烷(ploysilazane)溶液。
  3. 如申請專利範圍第2項所述逐步升溫式旋轉塗佈介電質製程，其中，該介電質材料的平均分子量為1,200~20,000。
  4. 如申請專利範圍第1項所述逐步升溫式旋轉塗佈介電質製程，其中，該基材的上表面具有至少一溝槽，該溝槽的幅寬小於或等於0.2μm，且深寬比大於等於2。
  5. 如申請專利範圍第1項所述逐步升溫式旋轉塗佈介電質製程，其中，該步驟(f)的分階段加熱為2~6階段，且每一階段均為定溫加熱。
  6. 如申請專利範圍第5項所述逐步升溫式旋轉塗佈介電質製程，其中，兩相鄰的階段的穩態溫度定義有一溫差，該加熱板之分階段加熱的多個溫差均相等。
  7. 如申請專利範圍第6項所述逐步升溫式旋轉塗佈介電質製程，其中，該步驟(f)係以3階段加熱，其於90℃±10%的穩態溫度條件下對該基材及該介電質材料施以第一階段加熱，於120℃±10%的穩態溫度條件下對該基材及該介電質材料施以第二階段加熱，且於150℃±10%的穩態溫度條件下對該基材及該介電質材料施以第三階段加熱。
  8. 如申請專利範圍第1項所述逐步升溫式旋轉塗佈介電質製程，其中，該步驟(f)的分階段加熱為2~6階段，且每一階段均為變溫加熱。
  9. 如申請專利範圍第8項所述逐步升溫式旋轉塗佈介電質製程，其中，各階段均以等速度升溫至穩態溫度的方式加熱。
  10. 如申請專利範圍第1項所述逐步升溫式旋轉塗佈介電質製程，其中，該步驟(f)的加熱板總加熱時間為3~6分鐘。
TW101105239A 2012-02-17 2012-02-17 逐步升溫式旋轉塗佈介電質製程 TWI462177B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101105239A TWI462177B (zh) 2012-02-17 2012-02-17 逐步升溫式旋轉塗佈介電質製程
US13/457,765 US20130217237A1 (en) 2012-02-17 2012-04-27 Spin-on dielectric method with multi-stage ramping temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101105239A TWI462177B (zh) 2012-02-17 2012-02-17 逐步升溫式旋轉塗佈介電質製程

Publications (2)

Publication Number Publication Date
TW201335995A true TW201335995A (zh) 2013-09-01
TWI462177B TWI462177B (zh) 2014-11-21

Family

ID=48982597

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105239A TWI462177B (zh) 2012-02-17 2012-02-17 逐步升溫式旋轉塗佈介電質製程

Country Status (2)

Country Link
US (1) US20130217237A1 (zh)
TW (1) TWI462177B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114472090A (zh) * 2022-02-10 2022-05-13 华能新能源股份有限公司 一种膜层生长设备及膜层生长方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115209633B (zh) * 2022-09-14 2022-12-09 深圳万和兴电子有限公司 一种pcb无铅喷锡板单面开窗塞孔的制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701718B1 (ko) * 1999-09-14 2007-03-29 동경 엘렉트론 주식회사 기판처리방법
JP3769426B2 (ja) * 1999-09-22 2006-04-26 東京エレクトロン株式会社 絶縁膜形成装置
KR100364026B1 (ko) * 2001-02-22 2002-12-11 삼성전자 주식회사 층간 절연막 형성방법
JP4376072B2 (ja) * 2004-01-16 2009-12-02 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP2009164198A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置の製造方法
KR20120098044A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
CN102352048B (zh) * 2011-07-22 2013-04-24 北京金盛微纳科技有限公司 一种聚酰亚胺薄膜的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114472090A (zh) * 2022-02-10 2022-05-13 华能新能源股份有限公司 一种膜层生长设备及膜层生长方法

Also Published As

Publication number Publication date
TWI462177B (zh) 2014-11-21
US20130217237A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
US8901741B2 (en) Interconnect structures with engineered dielectrics with nanocolumnar porosity
US8314005B2 (en) Homogeneous porous low dielectric constant materials
US8492239B2 (en) Homogeneous porous low dielectric constant materials
TWI603430B (zh) 用以製造後端互連體的方法
JP3615205B2 (ja) 半導体装置及び半導体装置の製造方法
US8358011B1 (en) Interconnect structures with engineered dielectrics with nanocolumnar porosity
JP3992654B2 (ja) 半導体装置の製造方法
TWI600659B (zh) 用於孔洞密封應用之經化學變化的碳矽烷
US7449361B2 (en) Semiconductor substrate with islands of diamond and resulting devices
TWI462177B (zh) 逐步升溫式旋轉塗佈介電質製程
JP5014356B2 (ja) 半導体装置の製造方法
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
US20080220213A1 (en) Zeolite - carbon doped oxide composite low k dielectric
US9941151B2 (en) Method for producing an integrated circuit including a metallization layer comprising low K dielectric material
KR102222037B1 (ko) 에어 갭을 갖는 반도체 소자 및 그 제조 방법
US20150206794A1 (en) Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
US9564356B2 (en) Self-forming metal barriers
US7674390B2 (en) Zeolite—sol gel nano-composite low k dielectric
KR102598908B1 (ko) 에어 갭 구조의 반도체 소자 및 그 제조 방법
KR100440470B1 (ko) 반도체 소자 제조 방법
JP2004056096A (ja) 配線構造の形成方法
JP2009094123A (ja) 半導体装置の製造方法
KR100557652B1 (ko) 반도체 장치의 구리 배선 방법
KR20070024758A (ko) 반도체소자의 구리층 화학적 기계적 연마 방법
KR20090022226A (ko) 반도체 소자 제조 방법